[go: up one dir, main page]

JP2015226035A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2015226035A
JP2015226035A JP2014111973A JP2014111973A JP2015226035A JP 2015226035 A JP2015226035 A JP 2015226035A JP 2014111973 A JP2014111973 A JP 2014111973A JP 2014111973 A JP2014111973 A JP 2014111973A JP 2015226035 A JP2015226035 A JP 2015226035A
Authority
JP
Japan
Prior art keywords
wiring conductor
insulating layer
conductor
layer
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014111973A
Other languages
English (en)
Inventor
貴之 田口
Takayuki Taguchi
貴之 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Circuit Solutions Inc
Original Assignee
Kyocera Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Circuit Solutions Inc filed Critical Kyocera Circuit Solutions Inc
Priority to JP2014111973A priority Critical patent/JP2015226035A/ja
Publication of JP2015226035A publication Critical patent/JP2015226035A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】信号を安定的に伝送できる配線基板を提供することを課題とする。
【解決手段】第1の絶縁層3上面に配設され面積占有率が高い第1の領域Xおよび面積占有率が低い第2の領域Yを有し、第1の領域Xから第2の領域Yに延在する信号用の帯状配線導体4bおよび帯状配線導体4bの両側に配置された第1の接地または電源用導体4cを含む第1の配線導体層4と、第1の絶縁層3下面に配設され第2の接地または電源用導体2cを含む第2の配線導体層2と、第1の絶縁層3上に配設され第3の接地または電源用導体6cを含む第3の配線導体層6とを具備する配線基板Aであって、第1の絶縁層3は、第1の領域Xにおける帯状配線導体4bの両側に第1および第2の接地または電源用導体2cを接続する接地または電源用のビアホールVが第1の配線導体層4が充填された状態で並設され、第2の絶縁層5が充填されたダミーのビアホールHが配設されている。
【選択図】図2

Description

本発明は、半導体素子等を搭載するための配線基板に関するものである。
図3に、半導体集積回路素子等の半導体素子を搭載するための従来の配線基板Bを示す。
配線基板Bは、コア用の配線導体層12が被着されたコア用の絶縁層11と、その上下に積層されたビルドアップ用の下層の絶縁層13と、下層の絶縁層13の表面に被着されたビルドアップ用の下層の配線導体層14と、その上に積層された上層の絶縁層15と、上層の絶縁層15の表面に被着されたビルドアップ用の上層の配線導体層16と、さらにその上に被着されたソルダーレジスト層17とを備えている。
絶縁層11は、多数のスルーホール18を備えており、スルーホール18の内壁および上下面にコア用の配線導体層12が被着されている。スルーホール18内に被着された配線導体層12は、スルーホール導体12aを形成している。絶縁層11の上下面に被着された配線導体層12は、スルーホール導体12aに接続するためのスルーホールランド12bおよびコア用の接地または電源用導体12cを形成している。
ビルドアップ用の絶縁層13、15は、配線導体層12を含む絶縁層11の上下面に、下層および上層の絶縁層13、15の順にそれぞれ積層されている。絶縁層13、15には、複数のビアホール19が形成されている。
下層の絶縁層13に形成されたビアホール19内および絶縁層13表面には、下層の配線導体層14が被着されている。上層の絶縁層15に形成されたビアホール19内および絶縁層15の表面には上層の配線導体16が被着されている。ビアホール19内に被着された配線導体層14、16は、それぞれビア導体14a、16aを形成している。上面側の絶縁層13表面に被着された配線導体層14は、ビア導体14aに接続するためのビアランド14dや、信号用の帯状配線導体14bおよびその両側に配置された第1の接地または電源用導体14cを形成している。
上面側の絶縁層15に形成された配線導体層16は、半導体素子接続パッド16bおよび接地または電源用導体16cを形成している。半導体素子接続パッド16bは、上面側の絶縁層15上の中央部に密集して配置されており、その多くがその直下に形成されたビア導体16aを介してスルーホールランド12bに接続されている。
なお、帯状配線導体14bは、その一端がビア導体16aを介して一部の半導体素子接続パッド16bに接続されており、接地または電源用導体12c、16cと対向する位置を絶縁層13の中央部から外周部へ向けて延在している。そして、絶縁層13の外周部において、ビア導体14aを介してスルーホールランド12bに接続されている。
下面側の絶縁層15の表面に被着された配線導体層16は、回路基板接続パッド16dを形成している。回路基板接続パッド16dは、ビア導体16a、14aを介してスルーホールランド12bや接地または電源用導体14c、12cに接続されている。
ソルダーレジスト層17は、上層の絶縁層15表面に被着されている。上面側のソルダーレジスト層17は、半導体素子接続パッド16bを露出する開口部17aを有している。また、下面側のソルダーレジスト層17は、回路基板接続パッド16dを露出する開口部17bを有している。
そして、半導体素子の電極を半導体素子接続パッド16bに半田を介して接続するとともに、回路基板接続パッド16dを回路基板の配線導体に半田を介して接続することにより、半導体素子が回路基板に電気的に接続され、半導体素子と回路基板との間で帯状配線導体14bを介して信号を伝送することにより半導体素子が作動する。
なお、下層の絶縁層13の上面に上層の絶縁層15を積層するには、ビアホール19内および上面に配線導体層14が被着された絶縁層13の上面に、絶縁層15用の未硬化の樹脂フィルムを重ねるとともに加熱しながら真空プレスする方法が採用されている。このとき、加熱により樹脂フィルムの樹脂が一旦軟化溶融するとともに、その一部が真空プレスにより配線導体層14同士の間に充填される。したがって、絶縁層15の厚みは、配線導体層14同士の間に充填された樹脂の分だけ、元の樹脂フィルムの厚みよりも薄くなる。
ところで、このような配線基板Bにおいては、密集して配置される半導体素子接続パッド16b下方の絶縁層13中央部付近においては、多数のビアランド14dや帯状配線導体14bが密集して配置されている。このため、上面側の絶縁層13中央部における帯状配線導体14bの両側には、接地または電源用導体14cを配置するスペースを確保することが困難であり第1の接地または電源用導体14cが形成されていない部分が多い。一方で、上面側の絶縁層13外周部付近においては、ビアランド14dや帯状配線導体14bの密集が少ないため、帯状配線導体14bの両側には、接地または電源用導体14cが形成されている。このように、上面側の絶縁層13には、外周部付近における配線導体層14の面積占有率が高い領域Xと、中央部付近における配線導体層14の面積占有率が低い領域Yとが存在している。
ところが、上層の絶縁層15を下層の絶縁層13上に積層するときに、下層の配線導体層14の面積占有率が低い下層の絶縁層13の中央部では、下層の配線導体層14の面積占有率が高い外周部と比べて、より多くの上層の絶縁層15用の脂樹が下層の配線導体層14同士の間に充填される。したがって、上層の絶縁層15厚みが、下層の配線導体層14の面積占有率が低い領域Yでは薄くなり、下層の配線導体層14の面積占有率が高い領域Xでは厚いものとなる。
その結果、第1の絶縁層13表面の中央部から外周部にかけて延在する帯状配線導体14bと、上層の接地または電源用導体16cとの間に介在する絶縁層15厚みが配線基板Bの中央部と外周部とで不均一となる。このため、帯状配線導体14bにおけるインピーダンスを所定の値に調整することが困難となり、信号を安定的に伝送することができない場合がある。
特開2001−77543号公報
本発明は、帯状配線導体と接地または電源用の導体層との間に介在する絶縁層の厚みを均一にしてインピーダンスを所定の値に調整することで、信号を安定的に伝送することができる配線基板を提供することを課題とする。
本発明の配線基板は、第1の絶縁層と、第1の絶縁層の上面に配設されており、上面における面積占有率が高い第1の領域および該上面における面積占有率が低い第2の領域を有するとともに、第1の領域から第2の領域にかけて延在する信号用の帯状配線導体および第1の領域における帯状配線導体の両側に配置された第1の接地または電源用導体を含む第1の配線導体層と、第1の絶縁層の下面に配設されており、帯状配線導体および第1の接地または電源用導体に対向する部分を有する第2の接地または電源用導体を含む第2の配線導体層と、第1の絶縁層上および第1の配線導体層上に配設された第2の絶縁層と、第2の絶縁層の上面に配設されており、帯状配線導体および第1の接地または電源用導体に対向する部分を有する第3の接地または電源用導体を含む第3の配線導体層とを具備して成る配線基板であって、第1の絶縁層は、第1の領域における帯状配線導体の両側に、第1の接地または電源用導体と第2の接地または電源用導体とを接続するための接地または電源用のビアホールが第1の配線導体層により充填された状態で帯状配線導体に沿って並設されているとともに、接地または電源用のビアホールの間に、第2の絶縁層により充填されたダミーのビアホールが配設されていることを特徴とするものである。
本発明の配線基板によれば、第1の絶縁層の第1の領域における帯状配線導体の両側に、帯状配線導体に沿って多数のダミーのビアホールが並設されている。そして、第2の絶縁層が多数のダミーのビアホール内を充填するようにして第1の絶縁層上に積層される。
このため、第1の領域において第2の絶縁層がダミーのビアホール内に充填される量と、第2の領域において第2の絶縁層が第1の配線導体層同士の間に充填される量との差を小さくすることができる。
これにより、第1の領域から第2の領域にかけて、帯状配線導体と第3の接地または電源用導体との間の第2の絶縁層の厚みが均一化される。その結果、インピーダンスを所定の値に調整して信号を安定的に伝送することが可能な配線基板を提供することができる。
なお、第1の接地または電源用導体と第2の接地または電源用導体とを接続する接地または電源用のビアホールが第1の配線導体層により充填された状態で帯状配線導体に沿って並設されていることから、第1の接地または電源用導体にダミーのビアホールを開口することによる信号の伝送特性の劣化を抑制することができる。
図1は、本発明の配線基板の実施の形態の一例を示す概略断面図である。 図2(a)および(b)は、本発明の配線基板の実施の形態の一例を示す要部拡大平面図および要部拡大断面図である。 図3は、従来の配線基板の実施の形態の一例を示す概略断面図である。
次に、本発明の実施形態の一例を図1および図2を基に説明する。
図1に示すように本例の配線基板Aは、コア用の配線導体層2が被着されたコア用の絶縁層1と、その上下に積層されたビルドアップ用の下層の絶縁層3と、絶縁層3の表面に被着されたビルドアップ用の下層の配線導体層4と、その上に積層されたビルドアップ用の上層の絶縁層5と、絶縁層5の表面に被着されたビルドアップ用の上層の配線導体層6と、さらにその上に被着されたソルダーレジスト層7とを備えている。
そして、配線基板Aの上面中央部に半導体素子が搭載される。
絶縁層1は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁層1は、多数のスルーホール8を備えている。スルーホール8は、例えばドリル加工やレーザー加工、あるいはブラスト加工により形成され、各スルーホール径は、およそ50〜150μm程度である。
スルーホール8の内壁および上下面には配線導体層2が被着されている。配線導体層2は、例えば周知のセミアディティブ法により、銅めっき等の良導電性金属から成る。スルーホール8内に被着された配線導体層2は、スルーホール導体2aを形成している。絶縁層1の上下面に被着された配線導体層2は、スルーホール導体2aに接続するためのスルーホールランド2b、および接地または電源用導体2cを形成している。
下層の絶縁層3は、配線導体層2を含む絶縁層1の上下に積層されている。絶縁層3は、エポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂を含有する電気絶縁材料から成る。絶縁層3には、複数のビアホール9が形成されている。ビアホール9は、例えばレーザー加工により形成され、ビアホール径はおよそ50〜100μm程度である。
上層の絶縁層5は、配線導体層4を含む絶縁層3の表面に積層されている。絶縁層5は、エポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂を含有する電気絶縁材料から成る。絶縁層5には、複数のビアホール9が形成されている。ビアホール9は、例えばレーザー加工により形成され、ビアホール径はおよそ50〜100μm程度である。
下層の絶縁層3の表面に上層の絶縁層5を積層するには、配線導体層4が被着された絶縁層3の表面に、絶縁層5用の未硬化の樹脂フィルムを重ねるとともに加熱しながら真空プレスする方法が採用されている。このとき、加熱により樹脂フィルムの樹脂が一旦軟化溶融するとともに、その一部が真空プレスにより配線導体層4同士の間に充填される。
下層の絶縁層3の表面およびビアホール9内には、下層の配線導体層4が被着されており、ビアホール9内に被着された配線導体層4は、ビア導体4aを形成している。また、上層の絶縁層5の表面およびビアホール9内には、上層の配線導体層6が被着されており、ビアホール9内に被着された配線導体層6は、ビア導体6aを形成している。これらの配線導体層4、6は、例えば周知のセミアディティブ法により銅めっき等の良導電性金属から成る。
上面側の下層の絶縁層3の表面に被着された配線導体層4は、信号用の帯状配線導体4bや帯状配線導体4bの両側の接地または電源用導体4c、およびビア導体4a、6aに接続するためのビアランド4dを形成している。
また、上面側の上層の絶縁層5の表面に被着された配線導体層6は、半導体素子接続パッド6bおよび接地または電源用導体6cを形成している。
半導体素子接続パッド6bは、上面側の絶縁層5表面の中央部に密集して配置されており、その多くがその下方に形成されたビア導体6a、4aを介してスルーホールランド2bに接続されている。帯状配線導体4bは、その一端がビア導体6aを介して一部の半導体素子接続パッド6bに接続されており、上下の接地または電源用導体2c、6cと対向する位置を絶縁層3の中央部から外周部へ向けて延在している。そして、絶縁層3の外周部において、ビア導体4aを介してスルーホールランド2bに接続されている。
下面側の上層の絶縁層5の表面に被着された配線導体層6は、回路基板接続パッド6dを形成している。回路基板接続パッド6dは、ビア導体4a、6aを介してスルーホールランド2bや接地または電源用導体4c、2cに接続されている。
ソルダーレジスト層7は、上層の絶縁層5の表面に被着されている。上面側のソルダーレジスト層7は、半導体素子接続パッド6bを露出する開口部7aを有している。また、下面側のソルダーレジスト層7は、回路基板接続パッド6dを露出する開口部7bを有している。
ソルダーレジスト層7は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る樹脂ペーストまたはフィルムを絶縁層5の上に塗布または貼着して熱硬化させることにより形成される。
そして、半導体素子の電極を半導体素子接続パッド6bに半田を介して接続するとともに、回路基板接続パッド6dを回路基板の配線導体に半田を介して接続することにより、半導体素子が回路基板に電気的に接続され、半導体素子と回路基板との間で帯状配線導体4bを介して信号を伝送することにより半導体素子が作動する。
このような配線基板Aにおいては、密集して配置される半導体素子接続パッド6b下方の上面側の絶縁層3中央部付近においては、多数のビアランド4dや帯状配線導体4bが密集して配置されている。このため、この絶縁層3中央部における帯状配線導体4bの両側には、接地または電源用導体4cを配置するスペースを確保することが困難であり、接地または電源用導体4cが形成されていない領域が多い。一方で、上面側の絶縁層3外周部付近においては、ビアランド4dや帯状配線導体4bの密集がないため、帯状配線導体4bの両側には、接地または電源用導体4cが形成されている。このように、上面側の絶縁層3には、外周部付近における配線導体層4の面積占有率が高い領域Xと、中央部付近における配線導体層4の面積占有率が低い領域Yとが存在している。
ところで、本発明においては図2に示すように、上面側の絶縁層3の領域Xにおける帯状配線導体4bの両側に、帯状配線導体4bに沿って多数のダミーのビアホールHが並設されている。このダミーのビアホールHは、帯状配線導体4bと上層の接地または電源用導体6cとの間の絶縁層5の厚みを均一化するためのものであり、その内部に上層の絶縁層5用の樹脂が充填されている。これにより、下層の配線導体層4の面積占有率が高い領域Xにおいて上層の絶縁層5用の樹脂がダミーのビアホールH内および下層の配線導体層4同士の間に充填される量と、下層の配線導体層4の面積占有率が低い領域Yにおいて上層の絶縁層5用の樹脂が下層の配線導体層4同士の間に充填される量との差を小さくすることができる。
したがって、下層の配線導体層4の面積占有率が低い領域Yから、下層の配線導体層4の面積占有率が高い領域Xにかけての帯状配線導体4bと上層の接地または電源用導体6cとの間の絶縁層5の厚みが均一化される。その結果、インピーダンスを所定の値に調整して信号を安定的に伝送することが可能な配線基板Aを提供することができる。
なお、ダミーのビアホールHは、帯状配線導体4bから500μm以内の位置に並設することが好ましい。500μmを超えた位置に並設すると、帯状配線導体4bと上層の接地または電源用導体6cとの間の絶縁層5の厚みを均一化する効果が小さくなるおそれがある。ダミーのビアホールHの径はおよそ50〜100μm程度である。
また、下層の接地または電源用導体4cとコア用の接地または電源用導体2cとを接続する接地または電源用のビアホールVを配線導体層4により充填された状態で帯状配線導体4bに沿って並設しておくことにより、ダミーのビアホールHを設けることによる信号の伝送特性の劣化を抑制することができる。
2 第2の配線導体層
2c 第2の接地または電源用導体
3 第1の絶縁層
4 第1の配線導体層
4b 帯状配線導体
4c 第1の接地または電源用導体
5 第2の絶縁層
6 第3の配線導体層
6c 第3の接地または電源用導体
A 配線基板
H ダミーのビアホール
X 第1の領域
Y 第2の領域
V 接地または電源用のビアホール

Claims (1)

  1. 第1の絶縁層と、該第1の絶縁層の上面に配設されており、該上面における面積占有率が高い第1の領域および該上面における面積占有率が低い第2の領域を有するとともに、前記第1の領域から前記第2の領域にかけて延在する信号用の帯状配線導体および前記第1の領域における前記帯状配線導体の両側に配置された第1の接地または電源用導体を含む第1の配線導体層と、前記第1の絶縁層の下面に配設されており、前記帯状配線導体および前記第1の接地または電源用導体に対向する部分を有する第2の接地または電源用導体を含む第2の配線導体層と、前記第1の絶縁層上および前記第1の配線導体層上に配設された第2の絶縁層と、該第2の絶縁層の上面に配設されており、前記帯状配線導体および前記第1の接地または電源用導体に対向する部分を有する第3の接地または電源用導体を含む第3の配線導体層と、を具備して成る配線基板であって、前記第1の絶縁層は、前記第1の領域における前記帯状配線導体の両側に、前記第1の接地または電源用導体と前記第2の接地または電源用導体とを接続するための接地または電源用のビアホールが前記第1の配線導体層により充填された状態で前記帯状配線導体に沿って並設されているとともに、該接地または電源用のビアホールの間に、前記第2の絶縁層により充填されたダミーのビアホールが配設されていることを特徴する配線基板。
JP2014111973A 2014-05-30 2014-05-30 配線基板 Pending JP2015226035A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014111973A JP2015226035A (ja) 2014-05-30 2014-05-30 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014111973A JP2015226035A (ja) 2014-05-30 2014-05-30 配線基板

Publications (1)

Publication Number Publication Date
JP2015226035A true JP2015226035A (ja) 2015-12-14

Family

ID=54842573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014111973A Pending JP2015226035A (ja) 2014-05-30 2014-05-30 配線基板

Country Status (1)

Country Link
JP (1) JP2015226035A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022032293A (ja) * 2020-08-11 2022-02-25 日本メクトロン株式会社 配線体およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217508A (ja) * 2000-01-31 2001-08-10 Toshiba Corp プリント基板
JP2004031812A (ja) * 2002-06-27 2004-01-29 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2009076934A (ja) * 1997-12-29 2009-04-09 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2012074930A (ja) * 2010-09-29 2012-04-12 Panasonic Corp 高周波電力増幅器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076934A (ja) * 1997-12-29 2009-04-09 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2001217508A (ja) * 2000-01-31 2001-08-10 Toshiba Corp プリント基板
JP2004031812A (ja) * 2002-06-27 2004-01-29 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2012074930A (ja) * 2010-09-29 2012-04-12 Panasonic Corp 高周波電力増幅器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022032293A (ja) * 2020-08-11 2022-02-25 日本メクトロン株式会社 配線体およびその製造方法
US11564313B2 (en) 2020-08-11 2023-01-24 Nippon Mektron, Ltd. Wiring body and method for manufacturing same
TWI896673B (zh) * 2020-08-11 2025-09-11 日商梅克科技股份有限公司 佈線體及其製造方法

Similar Documents

Publication Publication Date Title
JP6626697B2 (ja) 配線基板およびその製造方法
US20160095218A1 (en) Composite wiring board and mounting structure of the same
TW201711534A (zh) 柔性線路板及其製作方法
JP5311653B2 (ja) 配線基板
JP2015211147A (ja) 配線基板
JP2016181574A (ja) 配線基板
JP2016139632A (ja) 配線基板
KR20150138059A (ko) 배선 기판
US8829361B2 (en) Wiring board and mounting structure using the same
JP2012033529A (ja) 配線基板
JP2015226035A (ja) 配線基板
JP2012033786A (ja) 配線基板
JP5370883B2 (ja) 配線基板
JP4235092B2 (ja) 配線基板およびこれを用いた半導体装置
JP2018082070A (ja) 配線基板およびこれを用いた電子装置
JP4360617B2 (ja) 配線基板
JP4349891B2 (ja) 配線基板および電子装置
JP5890978B2 (ja) 配線基板の製造方法
JP5808055B2 (ja) 配線基板
JP2009290044A (ja) 配線基板
JP4508620B2 (ja) 配線基板
JP2019079988A (ja) 配線基板
JP2004327633A (ja) 配線基板
JP5997200B2 (ja) 配線基板
JP2016072426A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180306