JP2015201180A - Ｕｓｂタイプｃデバイスの接続 - Google Patents

Abstract

【課題】ＵＳＢタイプＣデバイスの接続における、コネクタを含むインタフェースを提供する。
【解決手段】ユーザ機器が、第１の所定のテストパターンを、ＵＳＢタイプＣコネクタ１１８を含むアクセサリ・デバイス１１０に、アクセサリ・デバイスが動作の第１のモードにあるとき、送信するステップと、ユーザ機器が、第１の所定のテストパターンが、コネクタと、アクセサリ・デバイスにおけるデータ・ループからリターンする第１の時間を測ることによって、第１のモードにあるアクセサリ・デバイスの構成を決定するステップと、ユーザ機器が、コネクタを介して、第２の所定のテストパターンを送信するステップと、ユーザ機器が、データ・ループ拡張の存在を、第２の所定のテストパターンが、コネクタと、アクセサリ・デバイスにおけるデータ・ループ、または、データ・ループ拡張からリターンする第２の時間を測ることによって、決定するステップと、を含む。
【選択図】図１

Description

本願発明は、コネクタを含むインタフェースに関する。

ユニバーサル・シリアル・バス（ＵＳＢ）で使われるコネクタなどの物理コネクタは、デバイスを結びつけるために使用することができる。ＵＳＢ標準は、ＵＳＢの物理的および電気的態様を規定するのに用いることができる。これらの標準の例は、ユニバーサル・シリアル・バス３．１の仕様、および、ユニバーサル・シリアル・バス３．０の仕様、とともに、すべての追加、改訂と、その更新を含む。最近では、ＵＳＢタイプＣコネクタが、比較的小さなサイズのＵＳＢタイプ・コネクタとして、登場しており、ＵＳＢタイプＣコネクタは、プラグ方向やケーブル方向に関係なく結合することができるように構成されている。

方法、そして、装置が、コンピュータ・プログラム・プロダクトを含め、接続性のために提供される。

いくつかの例示的実施形態において、ユーザ機器が、第１の所定のテストパターンを、第１のコネクタを含む第１のアクセサリに、該第１のアクセサリが、動作の第１のモードにあるときに、送信するステップと、前記ユーザ機器が、少なくとも、前記第１の所定のテストパターンが、前記第１のコネクタと、前記第１のアクセサリにおけるデータ・ループからリターンする第１の時間を測ることによって、前記第１のモードにある前記第１のアクセサリの構成決定するステップと、前記ユーザ機器が、少なくとも前記第１のコネクタを介して、第２の所定のテストパターンを送信するステップと、前記ユーザ機器が、データ・ループ拡張の存在を、少なくとも、前記第２の所定のテストパターンが、前記第１のコネクタと、前記第１のアクセサリにおけるデータ・ループ、または、データ・ループ拡張のうちの少なくとも１つからリターンする第２の時間を測ることによって、決定するステップと、を含むことができる方法を提供することができる。

いくつかのバリエーションにおいて、以下の特徴を含むここに開示された特徴の１つ以上を、任意の可能な組合せにおいて、任意選択的に含むことができる。前記第１のアクセサリの前記データ・ループにおける拡張制御位置を、決定することができる。少なくとも１つの制御ビットを、前記第１のアクセサリにおける前記データ・ループの前記データ・ループ拡張への拡張を可能にする拡張制御位置に送信することができる。拡張制御位置は、前記測定された第１の時間に基づいて、決定することができる。データ・ループ拡張は、前記第１のアクセサリにおいてメモリを含むことができる。ここで、該メモリは、前記第１のアクセサリに関する情報を含む。データ・ループ拡張は、前記第１のアクセサリに結合した第２のアクセサリにおいて第２のデータ・ループを含むことができる。第１のコネクタは、ユニバーサル・シリアル・タイプＣコネクタを含むことができる。第１のモードは、特殊なドッキング・モードを含むことができる。

いくつかの例示的実施形態において、少なくとも１つの入力シフト・レジスタと、少なくとも１つの出力シフト・レジスタと、少なくとも１つのスイッチと、を含む装置であって、前記少なくとも１つの入力シフト・レジスタおよび前記少なくとも１つの出力シフト・レジスタは、第１のコネクタに結合しており、前記少なくとも１つのスイッチが、第１の状態にあるとき、前記少なくとも１つのスイッチは、データを前記少なくとも１つの入力シフト・レジスタから、前記少なくとも１つの出力シフト・レジスタにフィードするように構成されており、前記少なくとも１つのスイッチが、第２の状態にあるとき、前記少なくとも１つのスイッチは、データを前記少なくとも１つの入力シフト・レジスタから、拡張出力にフィードするように構成されており、前記少なくとも１つのスイッチは、前記少なくとも１つの入力シフト・レジスタ、前記少なくとも１つの出力シフト・レジスタ、または、それらの組合せにおける、拡張制御位置の、少なくとも１ビットに基づいて、コントロールされる，装置を提供することができる。

いくつかのバリエーションにおいて、以下の特徴を含むここに開示された特徴の１つ以上を、任意の可能な組合せにおいて、任意選択的に含むことができる。拡張出力を、前記装置に関する情報を含むメモリに結合することができる。ここで、該メモリは、前記少なくとも１つの出力シフト・レジスタに更に結合することができる。前記拡張出力は、第２のコネクタに結合することができる。

上記した態様と特徴は、システム、装置、方法、および／または、所望の構成に依存する物品において、インプリメントすることができる。ここに記述される発明の１つ以上のバリエーションの詳細は、添付の図面と下記の説明において述べられる。ここに記述される発明の特徴および効果は、詳細な説明、図面、および、特許請求の範囲から明らかである。

図面において、
図１は、いくつかの例示的実施形態にしたがって、ホスト・デバイス、アクセサリ・デバイス、および、拡張デバイスを含むシステムの例を表す。 図２Ａは、いくつかの例示的実施形態にしたがって、アクセサリ・デバイスの例を表す。 図２Ｂは、いくつかの例示的実施形態にしたがって、図２Ａのアクセサリ・デバイスに対する信号伝達ダイアグラムの例を表す。 図２Ｃは、いくつかの例示的実施形態にしたがって、プロセスの例を表す。 図３Ａは、いくつかの例示的実施形態にしたがって、シンプレックス・モードで構成されたアクセサリ・デバイスの例を表す。 図３Ｂは、いくつかの例示的実施形態にしたがって、図３Ａのアクセサリ・デバイスに対する信号伝達ダイアグラムの例を表す。 図４は、いくつかの例示的実施形態にしたがって、アクセサリ・デバイスの別の例を表す。 図５は、いくつかの例示的実施形態にしたがって、ユーザ機器の例を表す。同様のラベルが、図面の中の、同一または同様の項目に言及するのに、使用される。

ここに開示された例のいくつかが、特定のタイプのユニバーサル・シリアル（ＵＳＢ）アクセサリ、および、コネクタを含むインタフェースに言及したが、他のタイプのアクセサリおよびインタフェースをも、同様に、ここに開示される発明にしたがって、使用することができる。さらに、例のいくつかが、特定のピン・アウト配置を示しているけれども、他の配置をも、同様に使用することができる。

図１は、ホスト・デバイス１０５におけるＵＳＢタイプＣコネクタ１０７、コネクタ１０７へ結合しているＵＳＢタイプＣコネクタ１１８を有するアクセサリ・デバイス１１０、および、アクセサリ・デバイス１１０において、直接ＵＳＢタイプＣコネクタ１１９へ結合しているＵＳＢタイプＣコネクタ１２７Ａを有する（拡張デバイスとラベル付けされた）別のアクセサリ・デバイス１２５を含む例のシステム１００を表す。アクセサリ・デバイス１２５は、他の拡張デバイスが、コネクタ１２７Ｂに結合するのを可能にする別のＵＳＢタイプＣコネクタ１２７Ｂを含むことができる。図１は、単一の拡張デバイス１２５を表すが、１つ以上の他の拡張デバイスを、同様にＵＳＢタイプＣコネクタ・インタフェースを介して結合することができる。

ホスト１０５は、スマートフォン、オーディオ・デバイス、ビデオ・デバイス、および／また、任意の他のデバイスなどのユーザ機器としてインプリメントすることができる。

アクセサリ・デバイス１０５は、デジタル・オーディオ・ヘッドセット、および／または、ＵＳＢタイプＣなどの任意の他のコネクタを有するアクセサリとしてインプリメントすることができる。いくつかの例示的実施形態において、アクセサリ１１０は、ＵＳＢタイプＣの特定のモードとして、ホスト１０５にそれ自体を識別するように構成することができる。具体的には、アクセサリ１１０は、ここでは特別なドッキング・モードと称する特別なモードで構成することができる。特別なドッキング・モード１１２は、コネクタ１０７および／また１１８におけるピン（および／または機能ピンの）が、メーカーまたはユーザによって、規定され、構成され、および／または、再構成されるのを許容することができる。このように、コネクタ１０７における機能／ピンの配置は、特殊モードにある間、ここに開示される所定の方法で操作する所定の製造者、またはユーザによって変更することができる。

図２Ａは、いくつかの例示的実施形態にしたがって、アクセサリ１１０の例のインプリメンテーションを表す。

ＵＳＢタイプＣコネクタ１１８は、電力を提供する１９２Ａとラベル付けされた電力バス（ＶＢＵＳ）、１９２Ｂとラベル付けされたデータ出力ピン（ＲＦＵ １）、１９２Ｃとラベル付けされたクロック（Ｄ＋）、１９２Ｄとラベル付けされたストローブ（Ｄ−）、１９２Ｅとラベル付けされたデータ・ピン（ＲＦＵ ２）、および、制御ピン１９２ＧとＨのうちの１つ以上を含むことができる。ここで、アクセサリ１１０は、例えば、特殊ドッキング・モード１１２などのモードを信号伝達することができる。ＶＢＵＳが、ここに開示される例のいくつかで記述されるが、他のインタフェース（例えば、ＶＣＯＮＮその他）を、同様に使用することができる。

図２Ａの例で、アクセサリ１１０は、シフト・レジスタ１８２Ａ−Ｄの１つ以上のペアを含むことができる。ただし、他の数のシフト・レジスタを、同様に使用することができる。アクセサリ１１０は、また、コネクタ１１８、データ出力ライン１９２Ｂ、シフト・レジスタ１８２Ａ−Ｂ、スイッチ１８４、シフト・レジスタ１８２Ｃ−Ｄ、および、データ出力ライン１９２Ｅ／コネクタ１１８を備えるループを形成するように、シフト・レジスタ１８２Ａ−Ｂをシフト・レジスタ１８２Ｃ−Ｄに接続するために、クローズするように構成することができるスイッチ１８４を含むことができる。

図２Ａは、いくつかの例示的実施形態にしたがって、データを読み書きするのに使用されるシフト・レジスタのペアを表す。例えば、シフト・レジスタ１８２Ｃは、入力レジスタ１６９Ｃでデータを取得し、ピン／ライン１９２Ｅにおけるデータに結合したループに直列に置く並列入力直列出力シフト・レジスタとしてインプリメントすることができる。シフト・レジスタ１８２Ａの場合には、ループからデータを取得し、そして、それを出力バッファ１６９Ａに置く直列入力並列出力シフト・レジスタとしてインプリメントすることができる。別の例で図示すると、レジスタ１８２Ａ−Ｄは、ステレオ出力オーディオ回路、コントロール回路、マイクロフォン、その他の他の回路に結合することができる。そのような場合には、ホスト１０５は、データ出力１９２Ｂ、および、例えば、直列入力並列出力レジスタ１８２Ａを介して、デジタル・オーディオをストリーミングすることができる。ここで、デジタル・アナログ・コンバータ（ＤＡＣ）は、結合したスピーカに対してアナログ信号を生成することができる。

いくつかの例示的実施形態において、ループを、拡張デバイス１２５などが、どれくらい、ＵＳＢタイプＣコネクタ１１８、コネクタ１１９、その他において結合しているか（もし、あるとすれば）について決定するために使用することができる。この決定は、たとえば、シフト・レジスタの数量、および／または、ループの中の対応するレジスタ長を計ることによって、実行されることができる。

いくつかの例示的実施形態において、ホスト１０５は、デバイスがＵＳＢタイプＣコネクタ１１９に結合していないとき、テスト・ビット・パターンなどのデータを、レジスタ１８２Ａ−Ｄのシフトすることができる。このような場合には、アクセサリ１１９におけるシフト・レジスタの数量を、テストパターンが、データ出力ライン１９２Ｂから、ライン１９２Ｅにおけるデータまで伝播するのにどれくらいかかるかについてなされる測定に基づいて決定することができる。ＵＳＢタイプＣコネクタ１２７Ａを有する拡張アクセサリ・デバイス１２５が、ＵＳＢコネクタ１１９に、拡張として結合するならば、アクセサリ１２５におけるシフト・レジスタの数量は、また、テストパターンが、データ出力ライン１９２Ｂから、レジスタ１８２Ａ−Ｂ、ピン／ライン１７２Ａ行、拡張アクセサリ・デバイス１２５の対応するレジスタを通って、ピン／ライン１７２Ｂ、直列並列出力レジスタ１８２Ｃ−Ｄ、そして、ライン１９２Ｅにおけるデータのループのまわりを伝播するのにどれくらいかかるかについてなされる測定に基づいて決定することができる。第３の拡張デバイスが、拡張１２５に、ＵＳＢタイプＣを介して結合しているならば、シフト・レジスタの測定された数量は、この第３のデバイスを識別することなどにも使用することができる。

ホスト１０５が、シフト・レジスタ・ペアの数量、そして、そのループを用いる対応するデバイスに関する構成を決定するときに、ホスト１０５は、この情報に基づいて、アクセサリ１１０に関する、その動作を調節することができる。例えば、ホスト１０５は、それが、どのようにアクセサリ１１０にデータをストリーミングするか、そして、それが、どのようにアクセサリ・デバイス１１０から入力されたデータを受け取るかを調節することができる。さらに、アクセサリ拡張１２５は、また、正常動作へ移る前に、それに応じて構成される。

図２Ｂは、いくつかの例示的実施形態にしたがって、クロックライン／ピン１９２Ｃにおいて提供されるクロック信号１７４Ａを含む信号伝達ダイアグラム、および、ストローブ・ピン／ライン１９２Ｄにおいて提供されるストローブ信号１７４Ｂの例を表す。クロック信号１７４Ａおよびストローブ信号１７４Ｂは、ホスト１０５によって、それに接続したときにコネクタ１１８に提供することができる。ストローブ信号１７４Ｂは、入力レジスタ／バッファ１６９Ｃ−Ｄから読む、および／または、出力バッファ／レジスタ１６９Ａ−Ｂに書くために、シフト・レジスタをストローブするのに、使用することができる。シフト・レジスタ１８２Ａ−Ｄの各々は、ビット長Ｓを持つことができる（例えば、８ビット直列並列シフト・レジスタ、１６ビット直列並列シフト・レジスタなど）。

図２Ｂの例で、クロック信号は、シフト・レジスタを通してビットをシフトし、そして、読取り書込みを、ストローブによって可能にすることができる。たとえば、レジスタ長が８ビットであるならば、ストローブ信号は、第８のビットごとに使用可能であり得る。テスト・ビット・パターンを走らせることによって、ビットの全体長、Ｋ、が、決定される。いくつかの例示的実施形態において、有効な長さの所定の量が存在し、および、ポート入力、出力が長さパターン／代替のすべてにおいて存在するところに関連した規則が存在する。一旦、レジスタ長が、既知となると、ホスト１０５は、拡張スイッチ１８４のオープン（または、クローズ）をトリガーするために、制御ビットをどこに送られなければならないかを決定することができる。例えば、所定のビット・パターンは、次に、オープンするために拡張スイッチ１８４に書き込まれることができ、そして、（レジスタ長を決定するのに用いられる）テスト・ビット・パターンを、レジスタ長、Ｋ、が、増加して、拡張デバイスを示すかどうか｛｝を決定するために繰り返すことができる。このプロセスを、更なる拡張デバイスを検出するために、開ループ端部が検出される（結合させた他の拡張デバイスが存在しないことを示す）まで、繰り返すことができる。この方法で、アクセサリ・デバイスは、動的に追加される、または、ループに取り除くことができ、そして、ホスト１０５を、これらのアクセサリ・デバイスへデータをストリーミングするように構成することができる。

図２Ｃは、いくつかの例示的実施形態にしたがって、動作するためのプロセス２００を表す。図２Ｃの記載は、また、図 １および図２Ａを参照する。

２４２において、アクセサリ１１０は、いくつかの例示的実施形態にしたがって、ホスト１０５にそれ自体を識別することができる。例えば、アクセサリ１１０は、ホスト１０５に、上記したように、アクセサリ１１０が特殊ドッキング・モード１１２であることを示すことができる。図２Ａの例で、制御ピン１９２Ｇ−Ｈを、ホスト１０５に特殊ドッキング・モード１１２を信号伝達するのに使用することができる。ただし、他のピンも、ホスト１０５に特殊ドッキング・モード１１２を信号伝達するのに使用することができる。２４２において、アクセサリ１１０は、また、電力が、たとえば、ＶＢＵＳ １９２Ａに、存在するときを検出することができる。いくつかの例示的実施形態において、接続検出は、ＣＣピン（構成チャネル）１９２Ｇ−Ｈを通して実行されることができる。

２４４において、アクセサリ１１０は、いくつかの例示的実施形態にしたがって、特殊ドッキング・モード１１２に応じて、デフォルト・モードに入ることができる。例えば、スイッチ１８４を、クローズするようにトリガーすることができ、シフト・レジスタ１８２Ａ−Ｄを、使用不能にすることができる（例えば、ストローブ１９２Ｄを、シフト・レジスタ１８２Ａ−Ｄを使用不能にするように、ホスト１０５によって低く設定することができる）。

２４６において、アクセサリ１１０は、次に、いくつかの例示的実施形態にしたがって、デバイス識別モードに入ることができる。デバイス識別モードの間、ホスト１０５は、データ出力１９２Ｂとデータ入力１９２Ｅとに結合するループで使用されるシフト・レジスタの数量（または、１つ以上のアクセサリのおけるシフト・レジスタのチェーンの長さ）を決定することができる。さらに、この決定は、上記したように、また、もし、存在するならば、どれだけの、ループを延長する拡張デバイスが、アクセサリ１１０に接続したかについても決定することができる。

シフト・レジスタの数量（または、シフト・レジスタのチェーンの長さ）を決定するために、ホスト１１５｛１０５ママ｝は、いくつかの例示的実施形態において、クロック１９２Ｃにおいてクロック信号１７４Ａを提供することができる。次に、ホスト１０５は、いくつかの例示的実施形態において、所定のテスト・ビット・パターンをデータ出力ライン１９２Ｂへ書き込むことができ、そして、データ入力ライン１９２Ｅをモニターすることができる。ホスト１０５は、いくつかの例示的実施形態において、所定のテスト・ビット・パターンがデータ出力１９２へ書き込まれるときと、そして、１９２Ｅにおいて、それがデータ入力に戻るときとの間に経過するクロック信号１７２Ａのクロックサイクルの量を測定することができる。

テストパターンが１９２Ｂへ書き込まれるときと、１９２Ｅにおいて受信されるときとの間の時間（または、クロックサイクルの量）は、ループの１つ以上のシフト・レジスタのビットでの全長、Ｋ、を規定する。シフト・レジスタの数は、各々のシフト・レジスタのビットでの長さの関数であることができる。たとえば、Ｋが４８であると仮定すると、各々のレジスタが８ビットのビット長を持つとき、６つのシフト・レジスタが存在し得、各々のレジスタが１６ビットのビット長を持つとき、３つのシフト・レジスタが存在し得る、など、である。個々のレジスタ長Ｓを計算するために、いくつかの例示的実施形態において、書き込み読み取りシフト・レジスタ１８２Ａ−Ｄは、ペアで構成することができる、書き込み読み取りシフト・レジスタ１８２Ａ−Ｄは、また、各々、ビットで同一の長さを持つように構成されることができる、可能なレジスタ・ペアの数は、最少値として選択することができる、または、使用できるシフト・レジスタ長は、Ｓ＝２Ｉ（Ｉ＝整数）である、の１つ以上の規則を適用することができる。さらに、図示するために、測定されたシフト・レジスタ長（またはチェーン長）が、Ｋ＝９６として、測定されるならば、レジスタ・ペアの数は、Ｋ／２ ＝ ４８である。レジスタの可能な数量は、（個々のシフト・レジスタがＳ＝８の長さを有するとすると）６つのペアである、または、（個々のシフト・レジスタがＳ＝１６の長さを有するとすると）シフト・レジスタの３つのペアである。レジスタ・ペアの計算された数が、例えば、１．５のように、つまり整数でない数となるならば、これは、エラーを示すことができる。この例において、ホスト１０５は、各々１６ビット長さを有する３つのペアのシフト・レジスタを決定することができる。ただし、他の数量を、同様に使用し／決定することができる。いくつかの例示的実施形態において、シフト・レジスタのペアの数は、１つ以上の所定の数量に基づいて、Ｋの値を知っていることが、選択であることができるように、１つ以上の数量に前もって決められる。

２４８において、デバイス構成モードを、いくつかの例示的実施形態にしたがって、インプリメントすることができる。この点において、シフト・レジスタ１８２Ａ−Ｄなどのシフト・レジスタの数量、および、各々のシフト・レジスタの個々の長さは、知られていることがあり得る。前の例に戻って、各々が１６ビットの長さを有する３つのペアのレジスタが、存在し得る。ホスト１０５は、次に、シフト・レジスタから、読み書きするために、ストローブ・ライン１９２Ｄを通して、ストローブ信号１７４Ｂを介して、シフト・レジスタをアクティブにすることができる。ストローブ信号１７４Ｂは、このように、ライン１９２Ｅにおいて入力レジスタからデータに、データをフィードすることができる。デバイス構成の間、モードスイッチ１８４は、クローズに保つことができる。

２４８において、ホスト１０５は、また、いくつかの例示的実施形態にしたがって、入力データから構成パターン情報を検索することができる。例えば、構成レジスタは、所定の（または、合意された）パターン、および、構成パターンの一部として続く構成データ・スロットの数（各々のＳ）を送信することができる。構成データは、いくつかのレジスタ・スロットの長さであることができる。例えば、第１のスロットがＳ１であると仮定すると、それは、識別子（たとえば、ビットの特定のシーケンスを有する構成パターン）、および、次の３つのスロットは、読まれるべきより多くのデータを有するという表示を含むことができる。次に、スロットＳ２、Ｓ３およびＳ４が読まれると、構成を理解するための全体の必要な情報は、スロットＳ１、Ｓ２、Ｓ３およびＳ４の含まれることができる。しかし、スロットＳ１は、デバイスの構成を理解するのに、十分なデータを含むことができる。

２４８において、ホスト１０５は、また、デバイスのユニークな識別子（例えば、デバイス・カテゴリー、または、ベンダー、または、デバイスに対して一意的である）、各々のレジスタの目的（例えば、オーディオ左、オーディオ出力、キー、表示、その他）、各々のレジスタの仕様（例えば、ビット・コンテンツ、または、１６ビット・オーディオ、または、ＵＳＢビデオ、その他）、および／または、性能要求パラメータ（例えば、データ速度、バスクロック周波数、その他）などのシステム特殊構成、システム通信スキーム（例えば、シンプル、デュプレックス、その他）、および、フレーム構造（例えば、読み書きデューティ・サイクル、その他）、および／または、許容拡張／構成、からなることができる構成データを読むことができる。この構成データは、ループに結合するメモリによって、読まれ、または、提供されることができる。ただし、それは、他の方法によっても、同様に読まれ、または、提供されることができる。

さらに、２４８において、デバイス構成モードは、いくつかの例示的実施形態において、図３Ａに示すように、データ入力とデータ出力に対して単一ラインを共有するために、デュプレックス通信からシンプレックス通信に変更する要求を始めることができる。

図３Ａは、いくつかの例示的実施形態にしたがって、シンプレックス動作をサポートするように構成されたアクセサリ１１０の例のインプリメンテーションを表す。図３Ａの例において、データ出力ライン１９２Ｂは、レジスタ１８２Ａにデータを提供する役割をし、そして、レジスタ１８２Ｄからデータを受信するように働く。ライン１９２Ｂへのアクセスは、これは、ライン１９２Ｂに読み書きするために、どのレジスタがストローブされなければならないかを選択する少なくともストローブ１９２Ｄおよびマルチプレクサ３１０によって、コントロールすることができる。図３Ａは、いくつかの例示的実施形態にしたがって、信号伝達ダイアグラムを表す。３７６において、ストローブは「ハイ（高）」であるので、レジスタ１８２Ｄは、データを読み込み、そして、それをライン１９２Ｂに置く。また、３７８において、ストローブは「ロー（低）」であり、書き込みすべきと信号伝達する（ライン１９２Ｂは、レジスタ１８２Ａからのデータをその出力レジスタに書き込む）。

図２Ｃを再び参照すると、デバイス拡張モードは、２５０において、いくつかの例示的実施形態にしたがって、インプリメントすることができる。具体的には、ホスト１０５は、モード２５０の間に、デバイス１２５などの接続した拡張デバイスを検出することができる。例えば、ホスト１０５は、２４６において示したものと同様の方法で識別モード手続きを繰り返すことができる。しかし、いくつかの相違点がある。具体的には、スイッチ１８４を、ストローブ信号１７４Ｂを１９２Ｄにおいて、ロー（低）のままにしておきながら、オープンにしておくことができる。拡張デバイス１２５が、１１９において、結合しているとき、有効シフト・レジスタ長（アクセサリ・デバイス１１０と拡張デバイス１２５との組合せである）は、２４６において測定されたときよりも、長くなることがあり得る。拡張が検出されるならば、２４８において、また、構成が実行されることができる。しかし、２つの異なるレジスタ位置に対して構成パターン、および、得るべき構成データの２つの異なるセットが存在する。代替的に、または、追加的に、拡張を、拡張ポート・ピン信号から検出することができる。その後に、識別モード（２４６における）および構成モード（２４８おける）を繰り返すことができる。

２５２において、デバイス通信モードは、いくつかの例示的実施形態にしたがって、インプリメントすることができる。このモードにおいて、クロック周波数および他の信号タイミング・パラメータを、システム性能パラメータ（例えば、ホスト１０５から特定のレジスタへのオーディオまたはビデオス・トリーミングの帯域幅、クロック周波数、および、制御された電磁コントロール性能に対するデジタル波形パラメータなど）に適合するために、ホスト１０５によってセットすることができる。デバイス・レジスタへのプロトコル適合およびトンネリングは、同様に調節することができる。

２５４において、正常動作モードを、いくつかの例示的実施形態にしたがって、インプリメントすることができる。プロセスのこのポイントにおいて、ホスト１０５は、所定の正常使用ケースをインプリメントすることができる、そして、それは、デジタル・ヘッドセットへのオーディオのストリーミング、マイクロフォンまたは音源からのデジタル・オーディオの受信、および、その他の動作などの動作モードをいう。

図４は、いくつかの例示的実施形態にしたがって、アクセサリ４１０の例を表す。アクセサリ４１０は、いくつかの点でアクセサリ１１０と同様であるが、しかし、シフト・レジスタの３つのペアを含む。これらの各々は、１６ビットであり得る（しかし、他のレジスタ長を、同様に、使うこともできる）。

いくつかの例示的実施形態において、アクセサリ４１０は、たとえば、データ出力ライン１９２Ｂとシフト・レジスタ１８２Ａ−Ｂを通して、ホスト１０５によってストリーミングされるデジタル・オーディオ（例えば、ステレオ・オーディオなど）を受信するために、デジタル・オーディオ回路４１５を含むことができる。アクセサリ４１０は、また、シフト・レジスタ１８２Ｃ−Ｄとデータ入力１９２Ｅとを介してホスト１０５に、（例えば、マイクロフォンまたは他のソースからの）デジタル・オーディオ・ストリームを提供するために、デジタル・オーディオ入力回路４２０を含むこともできる。アクセサリ４１０は、また、表示、指標および他のコントロールを提供するために出力回路４２５を含むことができる。出力回路４２５は、データ出力１９２Ｂとシフト・レジスタ４８２Ａとに結合することができる。アクセサリ４１０は、また、センサ入力、（アクセサリ自体またはアクセサリ・タイプを識別する）識別コード、その他を提供するために、入力回路４３０を含むことができる。入力回路４３０は、データ入力１９２Ｅとシフト・レジスタ４８２Ｂとに結合することができる。いくつかの例示的実施形態において、特定のレジスタ位置は、スピーカ左のためのレジスタ１８２Ａ、スピーカ右のためのレジスタ１８２Ｂ、その他などの機能をあらかじめ決めることができた。たとえば、１１９および４９８における図４を参照すると、直列メモリ４９８は、物理的にアクセサリ内部にあることができるが、しかし、論理的には、あたかも、それがインタフェース１１９に結合する外部アクセサリであるかのように扱われる。

アクセサリ４１０は、直列メモリを使って、デバイス認証を実行することができる、これは、内部的に接続し、拡張デバイスとして見える。アクセサリ４１０は、シンプレックスやデュプレックスのデータ通信と並んで、キー・イベント、および、ユーザ・インタフェース出力指示をサポートするように構成される。キー・イベントは、アクセサリ・ユーザ・インタフェースからのイベントまたはトリガーを（例えば、キーまたはボタンを介して）表すことができる。アクセサリは、ホストから供給されたデータに基づいて、（例えば、ＬＥＤをオン／オフする、または、データを表示する、など）ユーザ・インタフェース指示を示すことができる。アクセサリは、たとえば、図２Ａで示されるように、インタフェース１９２Ｂ（データ出力）と１９２Ｅ（データ入力）を通して、（例えば、デュプレックスなど）双方向通信をインプリメントすることができる。しかし、構成フェーズの後、１つのデータライン／インタフェースだけを、同様に、データ入力／データ出力のために使用することができる。このような場合には、通信は、図３Ａで示すように、読み取りと書き込みと（シンプレックス）の間で時間多重化することができる。（デバイス１２５の拡張ループを含む）ループは、いくつかの例示的実施形態において、直列メモリ４９８に結合することができる。ここで、アクセサリ・タイプと他のパラメータの記載を、たとえば、ループを介してホスト１０５にアクセスし、提供することができる。

いくつかの例示的実施形態において、ホスト１０５は、メモリ４９８のオープニングをトリガーするため、あるいは，拡張スイッチ１８４をトリガーするための、ビットの所定のパターンを送信することができる。拡張デバイスの識別コードまたはメモリのコンテンツは、ホスト１０５によって受信することができる。このフェーズを、読まれるべき拡張デバイス／メモリがもう存在しなくなるまで、繰り返すことができる。このメモリは、アクセサリについての更なる情報を含むことができる。

いくつかの例示的実施形態において、ＵＳＢタイプＣインタフェースの２つの差動ペアを、ヘッドセットなどのアクセサリのための比較的低いオーディオ伝送クロックとデータを生成するために、別々の信号として、使用することができる。これは、放射された電磁干渉（ＥＭＩ）を最小にするためにスルー・レート制御モードにおいて実行されることができる。代替的に、または、追加的に、特殊（ドッキング・モード）における２つの差動ペアを、１つのペアが比較的低いオーディオ伝送クロックを提供し、他のペアが、オーディオ・データを搬送するように、使用することができる。代替的に、または、追加的に、差動ペアを、比較的低いオーディオ・クロックに対して、使用することができる。そして、別のＵＳＢタイプＣコネクタ差動ペアの個々の信号は、データおよびストローブに対して、あるいは，データ出力と戻りデータ入力に対して、使用することができる。この構成により、入出力のオーディオ・データと制御コマンドとの両方が、オーディオ・パスにおいて非常に小さい遅延を有しつつ、比較的低電力で、そして、比較的低コストで動作できる、１つのアクセサリをつくることができる。

いくつかの例示的実施形態において、オーディオとデータのための信号ビットは、ホーム・オーディオ・システム、プロ・オーディオ・システムなどの間のインタフェースを、光学的および／またはガルヴァーニ・メカニズムを介して可能にするように標準（例えば、ＳＰＤＩＦ）に準拠するデータ・フォーマットに従っているものであり得る。

図４を参照すると、２つの制御ビット、スイッチ・イネーブル１８６Ｂおよび直列メモリ・イネーブル１８６Ａにおいて、これらの制御ビットの位置は、所与の全ループ長Ｋに対して事前に決定することができる。したがって、ホストが、決定されたＫを有するとき、それは、制御ビットの位置を知っており、また、スイッチ１８４または直列メモリ４９８をアクティブにすることができる。

いくつかの例示的実施形態において、上で記載されたループは、単に追加的アクセサリを結合させることによって、異なる長さを持つように構成することができる。これは、たとえば、シフト・レジスタを検出すること、アクセサリ・タイプを読むこと、構成パラメータをセットすること、そして、オーディオ・データおよびコマンドを受信するためにループを再構成することをトリガーする。

いくつかの例示的実施形態において、図４は、他のように、ように構成することができる。例えば、第１のシフト・レジスタ１８２Ａ−Ｂは、マイクロフォン、および、ホスト１０５に接続するデータ・メモリ・オプションを有するキー（表示）モジュール、または、デバイスをサポートすることができる。このような場合には、ヘッドホンなど次のアクセサリのための別のＵＳＢニューアーク・メス・コネクタなどとなる。このように、図２Ａ、インタフェース１１９において、２つの接続する拡張が存在し得る。第１は、直列メモリ（アクセサリに埋められる）であることができ、そして、もう１つは、オーディオ・ヘッドホンであることができる。これらは、物理的に、オン、オフをとることができ、また、これらは、出力シリアルレジスタを通して、音響効果領域変換にオーディオ出力を提供することができる。この直列メモリは、データ出力ライン１９２Ｂから入力ワード（レジスタ長Ｓ）をとることができ、そして、ストローブ信号の上でデータを、データ入力ライン１９２Ｅへの入力に提供することができる。直列メモリは、シリアルレジスタ入力／出力構造をインプリメントするために効果的方法であることができ、アクセサリのための追加的なインプリメンテーションの自由度を可能にする。この直列メモリは、暗号化キー・イン／アウトなどの認証を提供する。そして、この直列メモリは、また、任意の構成データをも格納することができ、また、アクセサリが使われる間、プログラムすることができる（ダイナミックなアクセサリ構造）。

１１８、１１９などのコネクタは、３．５ＭＭプラグ、または、任意の他の標準的な物理的アクセサリ・インタフェースであることができる。一旦、拡張１２５など第２のアクセサリの入力が、検出されると、共通クロックを、第２のアクセサリに供給することができ、そして、データ・ループを、第２のアクセサリに拡張することができる。

図５は、いくつかの例示的実施形態にしたがって、装置１０のブロック図を図示する。例えば、装置１０は、ホスト１０５、アクセサリ１１０、および／または、拡張デバイス１２５において、インプリメントすることができる。ホスト、アクセサリ、および／または、拡張デバイスを含む装置は、また、スマートフォン、オーディオのソース（例えば、マイクロフォン、その他）、オーディオのシンク（例えば、スピーカ）、マイクロフォン、ヘッドセット、デジタル・ヘッドセット、テレビジョン、タブレット、および／また、任意の他のデバイスなどのユーザ機器を備えることができる。

装置１０は、いくつかの例示的実施形態において、送信器１４および受信器１６と通信を行う少なくとも１つのアンテナ１２を含むことができる。代替的に、送信および受信アンテナは、別々でありえる。

装置１０は、いくつかの例示的実施形態において、また、送信器に信号を提供し、および受信器から信号を受けとるように、また、装置の機能をコントロールする構成されたプロセッサ２０を含むことができる。プロセッサ２０は、送信器および受信器への電気導線を介してコントロール信号伝達を生じることによって、送信器および受信器の機能をコントロールするように構成することができる。同様に、プロセッサ２０は、プロセッサ２０を他の要素に接続する電気導線を介してコントロール信号伝達を生じることによって、装置１０のディスプレイまたはメモリなどの他の要素をコントロールするように構成することができる。プロセッサ２０は、例えば、回路、少なくとも１つの処理コア、デジタル・シグナル・プロセッサを伴う１つ以上のマイクロプロセッサ、デジタル・シグナル・プロセッサがない１つ以上のマイクロプロセッサ、１つ以上のコプロセッサ、１つ以上のマルチコア・プロセッサ、１つ以上のコントローラ、処理回路、１つ以上のコンピュータ、（例えば、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、その他）、または、いくつかのそれらの組合せ集積回路を含む種々の他の演算処理装置、を含む種々の方法で具体化することができる。したがって、シングルプロセッサとして、図５に図示されるが、いくつかの例示的実施形態において、プロセッサ２０は、複数のプロセッサまたは処理コアを備えることができる。

プロセッサ２０によって送受信される信号は、適用できるセルラ・システムのエア・インタフェース標準、および／または、制限されるものではないが、ＷＩ−ＦＩ、無線ローカル・アクセス・ネットワーク（ＷＬＡＮ）技術、ＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ）８０２．１１、８０２．１６、その他を含む、任意数の異なる有線または無線ネットワーク技術にしたがって、信号伝達情報を含むことができる。加えて、これら信号は、スピーチ・データ、ユーザ生成データ、ユーザ要求データ、を含むことができる。

装置１０は、１つ以上のエア・インタフェース規格、通信プロトコル、変調形式、アクセスタイプ、で、動作することができる。例えば、装置１０および／またはその中のセルラ・モデムは、種々の第１世代（１Ｇ）通信プロトコル、第２世代（２Ｇ）、または、２．５Ｇ）通信プロトコル、第３世代（３Ｇ）通信プロトコル、第４世代（４Ｇ）通信プロトコル、インターネット・プロトコル・マルチメディア・サブシステム（ＩＭＳ）通信プロトコル（例えば、セッション確立プロトコル（ＳＩＰ））やその他にしたがって、動作することができる。例えば、装置１０は、２Ｇ無線通信プロトコルＩＳ−１３６時分割多元接続（ＴＤＭＡ：Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）、 ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）、ＩＳ−９５、ＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）、にしたがって、動作することができる。加えて、例えば、装置１０は、２．５Ｇ無線通信プロトコル汎用パケット無線システム（ＧＰＲＳ：Ｇｅｎｅｒａｌ Ｐａｃｋｅｔ Ｒａｄｉｏ Ｓｅｒｖｉｃｅ）、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ ＧＭＳ Ｅｎｖｉｒｏｎｍｅｎｔ）、にしたがって、動作することができる。また、例えば、装置１０は、ＵＭＴＳ（Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍ）、ＣＤＭＡ２０００（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ ２０００）、ＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）、ＴＤ−ＳＣＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ−Ｓｙｎｃｈｒｏｎｏｕｓ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）など３Ｇ無線通信プロトコルにしたがって、動作することができる。装置１０は、さらに、追加的に、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）Ｅ−ＵＴＲＡＮ（Ｅｖｏｌｖｅｄ Ｕｎｉｖｅｒｓａｌ Ｔｅｒｒｅｓｔｒｉａｌ Ｒａｄｉｏ Ａｃｃｅｓｓ Ｎｅｔｗｏｒｋ）のような３．９Ｇの無線通信プロトコルにしたがって、動作することができることができる。加えて、例えば、装置１０は、ＬＴＥアドバーンストなど４Ｇの無線通信プロトコルにしたがって、また、後に、開発されることができる同様の無線通信プロトコルにしたがって、動作することができる。

プロセッサ２０は、オーディオ／ビデオ、そして、装置１０のロジック機能をインプリメントするための回路を含むことができることが理解される。例えば、プロセッサ２０は、デジタルシグナルプロセッサ・デバイス、マイクロプロセッサ・デバイス、アナログ・デジタル変換器、Ｄ−Ａ変換器を備えることができる。装置１０の制御、信号処理機能を、それぞれの能力によってこれらのデバイスの間で割り当てることができる。プロセッサ２０は、追加的に、内蔵音声符合化器（ＶＣ）２０Ａ、内蔵データ・モデム（ＤＭ）２０Ｂ、を備えることができる。また、プロセッサ２０は、１つ以上ソフトウェア・プログラムを操作する機能を含むことができる。これらは、メモリに格納することができる。そして、一般に、プロセッサ２０は、格納されたソフトウェア命令は、装置１０にアクションを実行させるように構成することができる。例えば、プロセッサ２０は、ウェブ・ブラウザなどの接続プログラムを操作することができる。接続プログラムは、装置１０が、無線アプリケーションプロトコル、ＷＡＰ、ハイパーテキスト伝送プロトコル、ＨＴＴＰ、などのプロトコルにしたがい、位置ベース・コンテンツのようなウェブ・コンテンツを送受信することを可能にする。

装置１０は、また、例えば、イヤホンまたはスピーカ２４、ベル２２、マイクロフォン２６、ディスプレイ２８、ユーザ入力インタフェース、その他を含むユーザ・インタフェースを備えることができる。これらは、動作上、プロセッサ２０に結合することができる。上記したように、ディスプレイ２８は、タッチ・センシティブ・ディスプレイを含むことができる。ここで、ユーザは、選択をしたり、値を入力したりするために、タッチし、および／または、ジェスチャすることができる。プロセッサ２０は、また、スピーカ２４、ベル２２、マイクロフォン２６、ディスプレイ２８、などユーザ・インタフェースの１つ以上の要素の少なくともいくつかの機能をコントロールするように構成されるユーザ・インタフェース回路を含むこともできる。プロセッサ２０やプロセッサ２０を備えているユーザ・インタフェース回路は、コンピュータ・プログラム命令、例えば、例えば、揮発性メモリ４０、不揮発性メモリ４２は、プロセッサ２０にアクセスできるメモリの上で格納されたソフトウェアやファームウェアを通して、ユーザ・インタフェースの１つ以上の要素の１つ以上の機能をコントロールするように構成することができる。装置１０は、モバイル端末、例えば、検出可能出力として機械的振動を提供する回路に関係する種々の回路を動かすためにバッテリーを含むことができる。ユーザ入力インタフェースは、キーパッド３０（それは、ディスプレイ２８の上で示される仮想キーボード、または、外部的に結合するキーボードでありえる。）および／または、他の入力デバイスなどの装置２０がデータを受信することを可能にするデバイスを備えることができる。

図５に図示されるように、装置１０は、また、データを共有し、および／または、得るための１つ以上のメカニズムを含むこともできる。例えば、装置１０は、短距離無線周波数（ＲＦ）トランシーバおよび／またはや問合せ機６４を含むことができ、それで、ＲＦ技術にしたがって、データを、電子デバイスと共有し、および／または、電子デバイスから得ることができる。装置１０は、赤外線（ＩＲ）トランシーバ６６、ブルートゥース（登録商標）無線技術を用いて動作するブルートゥース（登録商標）（ＢＴ）トランシーバ６８、無線ユニバーサル・シリアル（ＵＳＢ）トランシーバ７０、ブルートゥース（登録商標）低エネルギー・トランシーバ、ＺＩＧＢＥＥトランシーバ、ＡＮＴトランシーバ、セルラ・デバイス・トゥー・デバイス・トランシーバ、無線ローカル・エリア・リンク・トランシーバ、および／または、他のどの短距離ラジオ技術などの他の短距離トランシーバを含むことができる。装置１０、および、特に、短距離トランシーバは、その装置の近傍の、例えば、１０メートル以内の電子デバイスへデータを送信することができ、および／または、その電子デバイスからデータを受信することができる。ＷＩ−ＦＩまたは無線ローカル・エリア・ネットワーク・モデムを含む装置１０は、６ＬＯＷＰＡＮ、ＷＩ−ＦＩ、ＷＩ−ＦＩローパワー、ＩＥＥＥ ８０２．１１、ＩＥＥＥ ８０２．１５技術、ＩＥＥＥ ８０２．１６技術などのＷＬＡＮ技術を含む種々の無線ネットワーク技術にしたがい、電子デバイスにデータを送信し、および／または、電子デバイスからデータを受信する能力がある。

装置１０は、加入者アイデンティティ・モジュール（ＳＩＭ）３８、取り外し可能なユーザ識別モジュール（Ｒ−ＵＩＭ）、ＥＵＩＣＣ、ＵＩＣＣ、その他などのメモリを備えることができる。これらは、モバイル加入者に関係がある情報要素を格納することができる。ＳＩＭに加えて、装置１０は、他の取り外し可能な、および／または、固定メモリを含むことができる。装置１０は、揮発性メモリ４０や不揮発性メモリ４２を含むことができる。例えば、揮発性メモリ４０は、ダイナミックおよび・またはスタティックＲＡＭを含むランダム・アクセス・メモリ（ＲＡＭ）、オン・チップまたはオフ・チップ・キャッシュ・メモリ、その他を含むことができる。埋め込み、および／または、取り外し可能な不揮発性メモリ４２は、例えば、リードオンリー・メモリ、フラッシュ・メモリ、磁気記憶デバイス例えば、ハード・ディスク、フロッピー（登録商標）・ディスク・ドライブ、磁気テープ、光学ディスク・ドライブおよび／または媒体、不揮発性ＲＡＭ（ＮＶＲＡＭ）、を含むことができる。揮発性メモリ４０のように、不揮発性メモリ４２は、データの一時記憶のためにキャッシュ領域を含むことができる。揮発性および／または不揮発性メモリの少なくとも一部は、プロセッサ２０の中に埋め込むことができる。これらのメモリは、１つ以上のソフトウェア・プログラム、命令、情報のピース、データ、その他を格納することができる。これらは、装置が、ホスト、アクセサリ・デバイス、および／または、その拡張デバイスに関して、ここに開示される動作の１つ以上を実行するために、使用することができる。これらのメモリは、国際移動体装置識別番号（ＩＭＥＩ：ｉｎｔｅｒｎａｔｉｏｎａｌ ｍｏｂｉｌｅ ｅｑｕｉｐｍｅｎｔ ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）コードなどの、装置１０をユニークに識別する能力がある識別子を含むことができる。これらの機能は、ホスト、アクセサリ・デバイス、および／または、図２Ｃのプロセスの１つ以上の態様を含む拡張デバイスに関して、開示される動作の１つ以上を含むことができる。これらのメモリは、国際移動体装置識別番号（ＩＭＥＩ：ｉｎｔｅｒｎａｔｉｏｎａｌ ｍｏｂｉｌｅ ｅｑｕｉｐｍｅｎｔ ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）コードなどの、装置１０をユニークに識別する能力がある識別子を含むことができる。例示的実施形態において、プロセッサ２０は、メモリ４０および／または４２に格納されたコンピュータコードを使って、プロセス２００を含むここに開示される動作の１つ以上を実行するために、ように構成することができる。

ここに開示された実施形態のいくつかは、ソフトウェア、ハードウェア、アプリケーション・ロジック、または、ソフトウェア、ハードウェア、およびアプリケーション・ロジックの組合せでインプリメントすることができる。このソフトウェア、アプリケーション・ロジック、および／またはハードウェアは、例えば、メモリ４０、制御装置２０、または、電子部品に存在することができる。いくつかの例示的実施形態において、アプリケーション・ロジック、ソフトウェアまたは命令セットは、種々の従来のコンピュータ読取り可能媒体の任意の１つの上に維持される。本明細書のコンテキストにおいて、「コンピュータ読取り可能媒体」は、コンピュータ、または、データ・プロセッサ回路など、命令の実行システム、装置、または、デバイスにより、または、関連して使用するために、その命令を含み、格納し、通信し、伝え、伝送し、あるいは、搬送することができる任意の固定媒体であることができる。図５で表された例で、コンピュータ読取り可能媒体は、命令の実行システム、装置、または、コンピュータなどのデバイス、によって、あるいは、関連して使用するための、命令を含むか、保存することができる任意の媒体であることができる固定コンピュータ読取り可能記憶媒体を備えることができる。

下に現れる請求項の範囲、解釈、または、アプリケーションをどんな形であれ制限することなく、ここに開示される例の実施形態の１つ以上の技術的な効果は、低消費電力および／または低ＥＭＩデジタル・アクセサリである。下に現れる請求項の範囲、解釈、または、アプリケーションをどんな形であれ制限することなく、ここに開示される例の実施形態の１つ以上の別の技術的な効果は、比較的薄いケーブルである。下に現れる請求項の範囲、解釈、または、アプリケーションをどんな形であれ制限することなく、ここに開示される例の実施形態の１つ以上の別の技術的な効果は、アクセサリのデイジー・チェーンを介したスケーラビリティである。

必要に応じて、ここに議論された異なる機能を、異なる順序で、および／または、互いに並行して実行することができる。また、必要に応じて、上記の機能の１つ以上は、オプションでありえ、あるいは，結合されることができる。いくつかの実施形態の種々の態様が、独立請求項において述べられるけれども、いくつかの実施形態の他の態様は、記述された実施形態からの特徴の他の組合せ、および／または、独立請求項の特徴を有する従属請求項を含むことができ、そして、単に、請求項において明示的に述べられる組合せだけでない。また、ここで、上で例の実施形態を記述しているが、これらの記載を、限定的に見てはならないことに留意する。むしろ、添付の請求項において規定される実施形態のいくつかの範囲を逸脱することなく作ることができる種々のバリエーションと修正が存在する。他の例示的実施形態は、続く請求項の範囲の中にあり得る。「基づく」という用語は、「少なくとも基づく」を含むものである。「．．．のような（ｓｕｃｈ ａｓ）」というフレーズの使用は、特に明記しない限り、「例えば、．．．のような」を意味する。

Claims (12)

1. ユーザ機器が、第１の所定のテストパターンを、第１のコネクタを含む第１のアクセサリに、該第１のアクセサリが、動作の第１のモードにあるときに、送信するステップと、
   前記ユーザ機器が、少なくとも、前記第１の所定のテストパターンが、前記第１のコネクタと、前記第１のアクセサリにおけるデータ・ループからリターンする第１の時間を測定することによって、前記第１のモードにある前記第１のアクセサリの構成を決定するステップと、
   前記ユーザ機器が、少なくとも前記第１のコネクタを介して、第２の所定のテストパターンを送信するステップと、前記ユーザ機器が、データ・ループ拡張の存在を、少なくとも、前記第２の所定のテストパターンが、前記第１のコネクタと、前記第１のアクセサリにおけるデータ・ループ、または、データ・ループ拡張のうちの少なくとも１つからリターンする第２の時間を測ることによって、決定するステップと、
   を含む方法。
2. 前記第１のアクセサリの前記データ・ループにおける拡張制御位置を決定するステップと、少なくとも１つの制御ビットを、前記第１のアクセサリにおける前記データ・ループの前記データ・ループ拡張への拡張を可能にする拡張制御位置に送るステップと、をさらに含む請求項１に記載の方法。
3. 前記拡張制御位置は、前記測定された第１の時間に基づいて、決定される、請求項２に記載の方法。
4. 前記データ・ループ拡張は、前記第１のアクセサリにおいてメモリを備え、該メモリは、前記第１のアクセサリに関する情報を含む、請求項１ないし３のいずれか１項に記載の方法。
5. 前記データ・ループ拡張は、前記第１のアクセサリに結合した第２のアクセサリにおいて第２のデータ・ループを備える、請求項１ないし４のいずれか１項に記載の方法。
6. 前記第１のコネクタは、ユニバーサル・シリアル・タイプＣコネクタを備える、請求項１ないし５のいずれか１項に記載の方法。
7. 前記第１のモードは、特殊なドッキング・モードを含む、請求項１ないし６のいずれか１項に記載の方法。
8. 少なくとも１つの入力シフト・レジスタと、少なくとも１つの出力シフト・レジスタと、少なくとも１つのスイッチと、を備える装置であって、
   前記少なくとも１つの入力シフト・レジスタおよび前記少なくとも１つの出力シフト・レジスタは、第１のコネクタに結合しており、
   前記少なくとも１つのスイッチが、第１の状態にあるとき、前記少なくとも１つのスイッチは、データを前記少なくとも１つの入力シフト・レジスタから、前記少なくとも１つの出力シフト・レジスタにフィードするように構成されており、
   前記少なくとも１つのスイッチが、第２の状態にあるとき、前記少なくとも１つのスイッチは、データを前記少なくとも１つの入力シフト・レジスタから、拡張出力にフィードするように構成されており、
   前記少なくとも１つのスイッチは、前記少なくとも１つの入力シフト・レジスタ、前記少なくとも１つの出力シフト・レジスタ、または、それらの組合せにおける、拡張制御位置の、少なくとも１ビットに基づいて、コントロールされる、装置。
9. 前記拡張出力は、前記装置に関する情報を含むメモリに結合しており、該メモリは、前記少なくとも１つの出力シフト・レジスタに更に結合している、請求項８に記載の装置。
10. 前記拡張出力は、第２のコネクタに結合している、請求項８または９に記載の装置。
11. 少なくとも１つのプロセッサにより実行されるとき、第１の所定のテストパターンを、第１のコネクタを含む第１のアクセサリに、前記第１のアクセサリが動作の第１のモードにあるとき、送信することと、少なくとも、前記第１の所定のテストパターンが、前記第１のコネクタと、前記第１のアクセサリにおけるデータ・ループからリターンする第１の時間を測ることによって、第１のモードにある前記第１のアクセサリの構成を決定することと、
    第２の所定のテストパターンを、少なくとも前記第１のコネクタを介して送信することと、
    少なくとも、前記第２の所定のテストパターンが、前記第１のコネクタと、前記第１のアクセサリにおけるデータ・ループ、または、データ・ループ拡張のうちの少なくとも１つからリターンする第２の時間を測ることによって、データ・ループ拡張の存在を決定することと、
    を含む動作をさせるコンピュータ・プログラム・コードを含む固定コンピュータ読取り可能媒体。
12. 第１の所定のテストパターンを、第１のコネクタを含む第１のアクセサリに、前記第１のアクセサリが動作の第１のモードにあるとき、送信する手段と、
    少なくとも、前記第１の所定のテストパターンが、前記第１のコネクタと、前記第１のアクセサリにおけるデータ・ループからリターンする第１の時間を測ることによって、第１のモードにある前記第１のアクセサリの構成を決定する手段と、
    第２の所定のテストパターンを、少なくとも前記第１のコネクタを介して送信する手段と、
    少なくとも、前記第２の所定のテストパターンが、前記第１のコネクタと、前記第１のアクセサリにおけるデータ・ループ、または、データ・ループ拡張のうちの少なくとも１つからリターンする第２の時間を測ることによって、データ・ループ拡張の存在を決定する手段と、
    を備える装置。