JP2015130468A

JP2015130468A - 積層型電子部品及びその製造方法

Info

Publication number: JP2015130468A
Application number: JP2014050366A
Authority: JP
Inventors: スンチェ、クヮン; Kwang Sun Choi
Original assignee: Samsung Electro Mechanics Co Ltd
Current assignee: Samsung Electro Mechanics Co Ltd
Priority date: 2014-01-02
Filing date: 2014-03-13
Publication date: 2015-07-16
Also published as: KR20150080679A; CN104766689A

Abstract

【課題】直流重畳特性を向上することができ過電圧から回路を保護するためのＥＳＤ保護機能を有する積層型電子部品及びその製造方法を提供する。【解決手段】複数の磁性体シート１１１’上に形成された内部コイルパターン１２１がビア電極によって電気的に接続されて内部コイル部を形成し、複数の磁性体シート１１１’の間に積層される非磁性体シート１１２’上に形成された内部コイルパターン１２１を含むことで内部コイル部が形成されることもできる。内部コイル部の上部及び下部には、複数の磁性体シートがさらに積層されて上部及び下部カバー層を形成する。内部コイルパターン１２１が形成された複数の磁性体シート１１１’の間には、ＥＳＤ保護導体パターン１５０が形成された非磁性体シート１１２’が積層される。【選択図】図５

Description

本発明は、積層型電子部品及びその製造方法に関する。

電子部品の一つであるインダクタ（ｉｎｄｕｃｔｏｒ）は、抵抗、キャパシタとともに、電子回路を形成してノイズ（Ｎｏｉｓｅ）を除去する代表的な手動素子である。なお、電磁気的特性を用いることでキャパシタと組み合わせて特定周波数帯域の信号を増幅させる共振回路やフィルタ（Ｆｉｌｔｅｒ）回路などの構成に用いられる。

最近、電子機器の小型化及び高性能化が求められるにつれ、消費電力が増加してきている。このような消費電力の増加により、電子機器の電源回路に用いられるＰＭＩＣ（ＰｏｗｅｒＭａｎａｇｅｍｅｎｔＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）またはＤＣ−ＤＣコンバータ（ＤＣ−ＤＣＣｏｎｖｅｒｔｅｒ）は、スイッチング周波数（ＳｗｉｔｃｈｉｎｇＦｒｅｑｕｅｎｃｙ）が高周波化され、出力電流が増加している。これにより、ＰＭＩＣまたはＤＣ−ＤＣコンバータの出力電流の安定化のために用いられるパワーインダクタ（ＰｏｗｅｒＩｎｄｕｃｔｏｒ）の使用が増加する傾向にある。

このような流れに伴い、ＰＭＩＣまたはＤＣ−ＤＣコンバータ回路で用いられるパワーインダクタとして積層型インダクタの使用が増えてきている。

しかし、積層型インダクタの磁性体材料として主に用いられるフェライトは、透磁率及び電気抵抗が高い一方で飽和磁速密度が低いことから、高電流が印加されると、自己飽和されやすく、磁性体の磁化によってインダクタンス値が大きく低下して容量特性を阻害するという問題点がある。

このため、従来の積層型インダクタの場合は、非磁性体層を層間に挿入してコイルの周りに形成される磁束を遮断し、コイルの周りが磁化されることを防止して直流重畳特性を確保していた。

一方、スイッチング周波数（ＳｗｉｔｃｈｉｎｇＦｒｅｑｕｅｎｃｙ）の高周波化及び外部から流入される過電圧により、静電気放電（ＥｌｅｃｔｒｏＳｔａｔｉｃＤｉｓｃｈａｒｇｅ、ＥＳＤ）が発生し、内部回路などが破損する場合が増加している。このような過電圧から回路を保護するためには、ダイオードやバリスタなどの受動素子の使用が必須となる。しかし、ＥＳＤ保護のために別途の受動素子を適用すると、製造費用がかさむだけでなく、実装面積が広くなって電子機器の小型化に限界が生じるという問題点があった。

韓国公開特許第２０１２−００３１７５４号公報

本発明の一実施形態は、高電流においてもコイルの周りが磁化されることを防止することにより、直流重畳特性を向上させることができ、過電圧から回路を保護するためのＥＳＤ保護機能をともに有する積層型電子部品及びその製造方法に関する。

本発明の一実施形態は、非磁性体層が複数の磁性体層の間に積層されて形成されるセラミック本体と、上記複数の磁性体層上に形成された複数の内部コイルパターンが電気的に接続されて上記セラミック本体内部に形成される内部コイル部と、上記非磁性体層上に形成されるＥＳＤ保護導体パターンと、上記セラミック本体の端面に形成され、上記内部コイル部及び上記ＥＳＤ保護導体パターンと接続される外部電極と、を含む積層型電子部品を提供する。

上記ＥＳＤ保護導体パターンは、第１ＥＳＤ保護導体パターン及び第２ＥＳＤ保護導体パターンを含み、上記第１及び第２ＥＳＤ保護導体パターンは、上記非磁性体層を介して上記セラミック本体の対向する両端面に交互に引出されることができる。

上記第１及び第２ＥＳＤ保護導体パターンは、上記非磁性体層を介して一部の重畳領域を形成することができる。

上記ＥＳＤ保護導体パターンは、第１ＥＳＤ保護導体パターン及び第２ＥＳＤ保護導体パターンを含み、上記第１及び第２ＥＳＤ保護導体パターンは、一つの非磁性体層上において上記セラミック本体の対向する両端面に交互に引出されることができる。

上記ＥＳＤ保護導体パターンは、上記内部コイル部の内部に形成されることができる。

上記外部電極は、上記セラミック本体の対向する両端面に形成されて上記内部コイル部と接続される第１外部電極、及び上記第１外部電極が形成されたセラミック本体の両端面と直交する方向のセラミック本体の対向する両端面に形成されて上記ＥＳＤ保護導体パターンと接続される第２外部電極を含むことができる。

上記ＥＳＤ保護導体パターンからの静電容量は、１ｐＦ以下であることができる。

上記ＥＳＤ保護導体パターンは、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）及び白金（Ｐｔ）からなる群より選択されたいずれか一つ以上を含むことができる。

上記内部コイル部は、上記非磁性体層上に形成された内部コイルパターンを含んで形成されることができる。

上記非磁性体層は、ＳｉＯ_２、Ｂ_２Ｏ_３、ＴｉＯ_２、Ａｌ_２Ｏ_３、ＺｎＯ、Ｋ_２Ｏ及びＬｉ_２Ｏからなる群より選択されたいずれか一つ以上を含むガラス（ｇｌａｓｓ）を含むことができる。

本発明の他の一実施形態は、非磁性体層が複数の磁性体層の間に積層されて形成されるセラミック本体と、上記複数の磁性体層上に形成された複数の内部コイルパターンが電気的に接続されて上記セラミック本体内部に形成される内部コイル部と、上記非磁性体層上に形成されるＥＳＤ保護導体パターンと、上記セラミック本体の端面に形成され、上記内部コイル部及び上記ＥＳＤ保護導体パターンと接続される外部電極と、を含み、上記ＥＳＤ保護導体パターンは、連続積層された上記非磁性体層上に形成され、上記セラミック本体の対向する両端面に交互に引出されるように形成される積層型電子部品を提供する。

上記連続積層された非磁性体層上に形成されるＥＳＤ保護導体パターンは、上記非磁性体層を介して一部の重畳領域を形成することができる。

本発明の他の一実施形態は、複数の磁性体シート及び非磁性体シートを設ける段階と、上記磁性体シート上に内部コイルパターンを形成する段階と、上記非磁性体シート上にＥＳＤ保護導体パターンを形成する段階と、上記内部コイルパターンが形成された磁性体シート及びＥＳＤ保護導体パターンが形成された非磁性体シートを積層し、内部にＥＳＤ保護導体パターンを含む内部コイル部が形成されたセラミック本体を形成する段階と、上記セラミック本体の端面に上記内部コイル部及びＥＳＤ保護導体パターンと接続される外部電極を形成する段階と、を含む積層型電子部品の製造方法を提供する。

連続積層された上記非磁性体シート上に形成された上記ＥＳＤ保護導体パターンは、上記セラミック本体の対向する両端面に交互に引出されるように形成されることができる。

上記ＥＳＤ保護導体パターンは、一つの非磁性体シート上に上記セラミック本体の対向する両端面に交互に引出されるように形成されることができる。

上記ＥＳＤ保護導体パターンを形成する非磁性体シートの厚さは、５μｍ〜５０μｍであることができる。

上記外部電極は、上記セラミック本体の対向する両端面に形成されて上記内部コイル部と接続される第１外部電極、及び上記第１外部電極が形成されたセラミック本体の両端面と直交する方向のセラミック本体の対向する両端面に形成されて上記ＥＳＤ保護導体パターンと接続される第２外部電極を含んで形成されることができる。

本発明の一実施形態によると、コイルの周りに流れる磁束を遮断することにより、高電流においてコイルの周りが磁化されてインダクタンス（Ｌ）値を変化させることを防止することで容量特性を改善させることができる。

また、本発明の一実施形態によると、積層型電子部品の内部に過電圧から回路を保護するためのＥＳＤ保護部を形成することで、別途のＥＳＤ保護素子なしでＥＳＤ保護機能を奏することができる。これにより、部品の実装面積を減らし、製造費用を節減することができる。

本発明の一実施形態による積層型電子部品の斜視図である。図１のＡ−Ａ'線に沿った断面図である。本発明の他の一実施形態による積層型電子部品の斜視図である。図３のＢ−Ｂ'線に沿った断面図である。本発明の一実施形態による積層型電子部品の分解斜視図である。本発明の一実施形態による積層型電子部品の分解斜視図である。本発明の一実施形態による積層型電子部品の分解斜視図である。本発明の一実施形態による積層型電子部品の分解斜視図である。本発明の一実施形態によるＥＳＤ保護導体パターンを示す図面である。本発明の一実施形態によるＥＳＤ保護導体パターンを示す図面である。本発明の一実施形態によるＥＳＤ保護導体パターンを示す図面である。本発明の一実施形態による積層型電子部品のセラミック本体の斜視図である。本発明の一実施形態による積層型電子部品の製造方法を示す工程図である。

以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

また、明細書全体において、ある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

積層型電子部品

以下では、本発明の一実施形態による積層型電子部品を説明するにあたり、特に、積層型インダクタ（ｉｎｄｕｃｔｏｒ）を例に挙げて説明するが、本発明はこれに制限されない。

図１は本発明の一実施形態による積層型電子部品の斜視図であり、図２は図１のＡ−Ａ'線に沿った断面図であり、図３は本発明の他の一実施形態による積層型電子部品の斜視図であり、図４は図３のＢ−Ｂ'線に沿った断面図であり、図５から図８は本発明の一実施形態による積層型電子部品の分解斜視図である。

図１から図４を参照すると、本発明の一実施形態による積層型電子部品１００は、複数の磁性体層１１１及び上記複数の磁性体層１１１の間に非磁性体層１１２が積層されて形成されるセラミック本体１１０と、上記セラミック本体１１０の内部に形成される内部コイル部１２０と、上記非磁性体層１１２上に形成されるＥＳＤ保護導体パターン１５０と、上記セラミック本体１１０の端面に形成される外部電極１３０と、を含む。

上記セラミック本体１１０を形成する複数の磁性体層１１１及び非磁性体層１１２は、焼結された状態で、隣接する磁性体層間の境界が走査電子顕微鏡（ＳＥＭ、ＳｃａｎｎｉｎｇＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）を利用せずには確認できないほど一体化されていることができる。

上記セラミック本体１１０の形状は、六面体状を有することができる。また、本発明の実施形態を明確に説明するために六面体の方向を定義すると、図１に示されるＬ、Ｗ及びＴは、それぞれ長さ方向、幅方向及び厚さ方向を示す。

上記磁性体層１１１は、Ｍｎ−Ｚｎ系フェライトやＮｉ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ−Ｃｕ系フェライト、Ｍｎ−Ｍｇ系フェライト、Ｂａ系フェライト、Ｌｉ系フェライトなどの公知のフェライトを含むことができる。

上記非磁性体層１１２は、ＳｉＯ_２、Ｂ_２Ｏ_３、ＴｉＯ_２、Ａｌ_２Ｏ_３、ＺｎＯ、Ｋ_２Ｏ及びＬｉ_２Ｏからなる群より選択されたいずれか一つ以上を含むガラス（ｇｌａｓｓ）を含むことができる。

図５を参照すると、複数の磁性体シート１１１'上に形成された内部コイルパターン１２１がビア電極（図示せず）によって電気的に接続されて内部コイル部１２０を形成することができる。また、複数の磁性体シート１１１'の間に積層される非磁性体シート１１２'上に形成された内部コイルパターン１２１を含むことで内部コイル部１２０が形成されることもできる。

上記内部コイルパターン１２１は、導電性金属を含む導電性ペーストを印刷することで形成することができる。上記導電性金属は、電気伝導度に優れる金属であれば特に制限されず、例えば、銀（Ａｇ）やパラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）などの単独または混合形態であることができる。

内部コイル部１２０の上部及び下部には、複数の磁性体シート１１１'がさらに積層されて上部及び下部カバー層を形成することができる。

内部コイルパターン１２１が形成された複数の磁性体シート１１１'の間には、ＥＳＤ保護導体パターン１５０が形成された非磁性体シート１１２'が積層されることができる。

ＥＳＤ保護導体パターン１５０が形成された非磁性体シート１１２'の厚さは、５μｍ〜５０μｍであることができる。

ＥＳＤ保護導体パターン１５０は、セラミック本体１１０の対向する両端面にそれぞれ交互に引出される第１ＥＳＤ保護導体パターン１５１及び第２ＥＳＤ保護導体パターン１５２を含むことができる。

第１及び第２ＥＳＤ保護導体パターン１５１、１５２は、連続積層された非磁性体シート１１２'上にそれぞれ形成されることで、非磁性体層１１２を介して隣接して形成されることができる。

図６を参照すると、第１及び第２ＥＳＤ保護導体パターン１５１、１５２を一対にする複数のＥＳＤ保護部が離隔されて形成されることができる。

また、図７を参照すると、第１及び第２ＥＳＤ保護導体パターン１５１、１５２は、一対以上が連続的に積層されることができる。

なお、図８を参照すると、第１及び第２ＥＳＤ保護導体パターン１５１、１５２は、内部コイル部の引出部と同一方向に露出することができる。

さらに、図９を参照すると、第１ＥＳＤ保護導体パターン１５１及び第２ＥＳＤ保護導体パターン１５２は、非磁性体シート１１２'を介して一端部が重なる重畳領域１５５を形成することができる。上記重畳領域１５５の面積は、ＥＳＤ保護部の静電容量による信号の遅延及び歪曲が発生しない範囲内において調節されることができる。

図１０及び図１１を参照すると、第１及び第２ＥＳＤ保護導体パターン１５１、１５２は、一つの非磁性体シート１１２'上に形成されることもできる。

即ち、図１０に示されているように、一つの非磁性体シート１１２'上に第１及び第２ＥＳＤ保護導体パターン１５１、１５２が相対するように形成されることができ、図１１に示されているように、一つの非磁性体シート１１２'上に第１及び第２ＥＳＤ保護導体パターン１５１、１５２が交差するように形成されることもできる。

このとき、第１及び第２ＥＳＤ保護導体パターン１５１、１５２は、０．１μｍ〜５００μｍの間隔を置いて形成されることができる。

上記ＥＳＤ保護導体パターン１５０は、非磁性体シート１１２'上に導電性金属を含む導電性ペーストを印刷することで形成することができる。上記導電性金属は、電気伝導度に優れる金属であれば特に制限されないが、例えば、銀（Ａｇ）やパラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）などの単独または混合形態であることができる。

上記ＥＳＤ保護導体パターン１５０からの静電容量は、１ｐＦ以下であることができる。ＥＳＤ保護導体パターン１５０で形成されるＥＳＤ保護部の静電容量が１ｐＦを超過すると、信号の遅延及び歪曲が発生する可能性がある。したがって、ＥＳＤ保護導体パターン１５０の形状及び重畳領域１５５の面積を調節して静電容量を１ｐＦ以下にすることが好ましい。

本発明によるＥＳＤ保護導体パターン１５０の形状は、図面に示される形状に限定されず、ＥＳＤ保護部の静電容量による信号の遅延及び歪曲が発生しない形状であれば特に制限されない。

図１２は本発明の一実施形態による積層型電子部品のセラミック本体の斜視図である。

図１２を参照すると、上記内部コイル部１２０の引出部１２３は、セラミック本体１１０の対向する両端面に露出し、第１及び第２ＥＳＤ保護導体パターン１５１、１５２は、上記内部コイル部１２０の引出部１２３が露出するセラミック本体１１０の両端面と直交する方向の対向する両端面にそれぞれ露出することができる。

例えば、内部コイル部１２０の引出部１２３は、セラミック本体１１０の長さ方向（Ｌ）の両端面に露出し、第１及び第２ＥＳＤ保護導体パターン１５１、１５２は、セラミック本体１１０の幅方向（Ｗ）の両端面に露出することができる。

内部コイル部１２０の引出部１２３と第１及び第２ＥＳＤ保護導体パターン１５１、１５２が直交する方向に引出される場合、外部電極１３０は、上記セラミック本体１１０の対向する両端面に形成されて上記内部コイル部１２０の引出部１２３と接続される第１外部電極１３１、及び上記第１外部電極１３１が形成されたセラミック本体１１０の両端面と直交する方向のセラミック本体１１０の対向する両端面に形成されて上記ＥＳＤ保護導体パターン１５１、１５２と接続される第２外部電極１３２を含んで形成されることができる。

上記第１外部電極１３１は、上記セラミック本体１１０の厚さ方向（Ｔ）の両端面及び／または幅方向（Ｗ）の両端面に延長されて形成されることができ、上記第２外部電極１３２は、上記セラミック本体１１０の厚さ方向（Ｔ）の両端面に延長されて形成されることができる。

外部電極１３０は、電気伝導性に優れる金属を含んで形成されることができる。例えば、ニッケル（Ｎｉ）や銅（Ｃｕ）、すず（Ｓｎ）、銀（Ａｇ）などの単独またはこれらの合金で形成されることができる。

このような本発明の一実施形態によると、内部コイル部１２０が形成された部分に非磁性体層１１２を形成することにより、コイルの周りに流れる磁束を遮断させて直流重畳特性を改善させることができる。また、非磁性体層１１２上に形成されたＥＳＤ保護導体パターン１５０によってＥＳＤ保護機能をともに具現させることができる。

積層型電子部品の製造方法

図１３は本発明の一実施形態による積層型電子部品の製造方法を示す工程図である。

図１３を参照すると、まず、複数の磁性体シート１１１'及び非磁性体シート１１２'を設けることができる。

磁性体シート１１１'の製造に用いられる磁性体は、特に制限されず、例えば、Ｍｎ−Ｚｎ系フェライトやＮｉ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ−Ｃｕ系フェライト、Ｍｎ−Ｍｇ系フェライト、Ｂａ系フェライト、Ｌｉ系フェライトなどの公知のフェライト粉末を用いることができる。

上記磁性体及び有機物を混合して形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒｆｉｌｍ）上に塗布及び乾燥することで複数の磁性体シート１１１'を設けることができる。

また、非磁性体シート１１２'の製造に用いられる非磁性体は、ＳｉＯ_２、Ｂ_２Ｏ_３、ＴｉＯ_２、Ａｌ_２Ｏ_３、ＺｎＯ、Ｋ_２Ｏ及びＬｉ_２Ｏからなる群より選択されたいずれか一つ以上を含むガラス（ｇｌａｓｓ）であることができる。

上記ガラス（ｇｌａｓｓ）にバインダー（ｂｉｎｄｅｒ）や可塑剤、溶媒などを混合してスラリーを製造し、上記スラリーをドクターブレード法などの方法を用いて数μｍの厚さを有するシート状に製作することができる。

次に、上記磁性体シート１１１'上に内部コイルパターン１２１を形成し、上記非磁性体シート１１２'上にＥＳＤ保護導体パターン１５０を形成することができる。

上記内部コイルパターン１２１は、導電性金属を含む導電性ペーストを磁性体シート１１１'上に印刷工法などの方法で塗布して形成することができる。

上記導電性金属は、電気伝導度に優れる金属であれば特に制限されず、例えば、銀（Ａｇ）やパラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）などの単独または混合形態であることができる。

上記導電性ペーストの印刷方法は、スクリーン印刷法やグラビア印刷法などを用いることができるが、本発明はこれに限定されない。

また、磁性体シート１１１'のみならず非磁性体シート１１２'上にも内部コイルパターン１２１を形成してともに積層することができる。

上記ＥＳＤ保護導体パターン１５０を形成する非磁性体シート１１２'の厚さは、５μｍ〜５０μｍであることができる。

上記ＥＳＤ保護導体パターン１５０は、導電性金属を含む導電性ペーストを非磁性体シート１１２'上に印刷工法などの方法で塗布して形成することができる。

ＥＳＤ保護導体パターン１５０は、第１ＥＳＤ保護導体パターン１５１及び第２ＥＳＤ保護導体パターン１５２を含むことができる。

第１及び第２ＥＳＤ保護導体パターン１５１、１５２は、それぞれの非磁性体シート１１２'上に別に形成することができ、一つの非磁性体シート１１２'上にともに形成することもできる。

第１ＥＳＤ保護導体パターン１５１及び第２ＥＳＤ保護導体パターン１５２は、セラミック本体１１０の対向する両端面にそれぞれ引出されるように形成することができる。

それぞれの非磁性体シート１１２'上に別に形成される第１及び第２ＥＳＤ保護導体パターン１５１、１５２は、非磁性体シート１１２'を介して一端部が重なる重畳領域１５５を形成することができる。上記重畳領域１５５の面積は、ＥＳＤ保護部の静電容量による信号の遅延及び歪曲が発生しない範囲内で調節されることができる。

また、一つの非磁性体シート１１２'上に形成される第１及び第２ＥＳＤ保護導体パターン１５１、１５２は、相対するように形成されることができ、交差するように形成されることもできる。このとき、第１及び第２ＥＳＤ保護導体パターン１５１、１５２は、０．１μｍ〜５００μｍの間隔を置いて形成することができる。

ＥＳＤ保護導体パターン１５０の形状は、図面に示される形状に限定されず、ＥＳＤ保護部の静電容量による信号の遅延及び歪曲が発生しない形状であれば特に制限されない。

その後、内部コイルパターン１２１が形成された磁性体シート１１１'及びＥＳＤ保護導体パターン１５０が形成された非磁性体シート１１２'を積層することで、内部にＥＳＤ保護導体パターン１５０を含む内部コイル部１２０が形成されたセラミック本体１１０を形成することができる。

内部コイルパターン１２１が印刷された各磁性体シート１１１'及び非磁性体シート１１２'の所定の位置にはビア（ｖｉａ）電極が形成され、上記ビア電極によって各内部コイルパターン１２１が電気的に相互連結されて一つの内部コイル部１２０が形成されることができる。

続いて、内部コイルパターン１２１が形成された複数の磁性体シート１１１'の間にＥＳＤ保護導体パターン１５０が形成された非磁性体シート１１２'を積層し、内部コイル部１２０の内部にＥＳＤ保護導体パターン１５０が含まれるように形成することができる。

上記第１及び第２ＥＳＤ保護導体パターン１５１、１５２をそれぞれの非磁性体シート１１２'上に別に形成した場合は、第１及び第２ＥＳＤ保護導体パターン１５１、１５２が形成された非磁性体シート１１２'を連続積層することで、第１及び第２ＥＳＤ保護導体パターン１５１、１５２が非磁性体層１１２を介してセラミック本体１１０の対向する両端面に交互に引出されるように形成することができる。

上記内部コイル部１２０の引出部１２３と第１及び第２ＥＳＤ保護導体パターン１５１、１５２は、同一方向に露出するように形成することもできる。また、内部コイル部１２０の引出部１２３はセラミック本体１１０の対向する両端面に露出するように形成し、第１及び第２ＥＳＤ保護導体パターン１５１、１５２は上記内部コイル部１２０の引出部１２３が露出するセラミック本体１１０の両端面と直交する方向の対向する両端面にそれぞれ露出するように形成することもできる。

次いで、上記セラミック本体１１０の端面に上記内部コイル部１２０及びＥＳＤ保護導体パターン１５０と接続される外部電極１３０を形成することができる。

内部コイル部１２０の引出部１２３と第１及び第２ＥＳＤ保護導体パターン１５１、１５２が直交する方向に引出される場合、外部電極１３０は、上記セラミック本体１１０の対向する両端面に形成されて上記内部コイル部１２０の引出部１２３と接続される第１外部電極１３１と、上記第１外部電極１３１が形成されたセラミック本体１１０の両端面と直交する方向のセラミック本体１１０の対向する両端面に形成されて上記ＥＳＤ保護導体パターン１５１、１５２と接続される第２外部電極１３２と、を含んで形成することができる。

上記外部電極１３０を形成する方法は、外部電極の形状により、プリンティング法やディッピング（ｄｉｐｐｉｎｇ）法などを行うことで形成することができる。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。

１００積層型電子部品
１１０セラミック本体
１１１磁性体層
１１２非磁性体層
１２０内部コイル部
１２１内部コイルパターン
１２３内部コイル部の引出部
１３０外部電極
１３１第１外部電極
１３２第２外部電極
１５０、１５１、１５２ＥＳＤ保護導体パターン
１５５重畳領域

Claims

非磁性体層が複数の磁性体層間に積層されて形成されるセラミック本体と、
前記複数の磁性体層上に形成された複数の内部コイルパターンが電気的に接続されて前記セラミック本体内部に形成される内部コイル部と、
前記非磁性体層上に形成されるＥＳＤ保護導体パターンと、
前記セラミック本体の端面に形成され、前記内部コイル部及び前記ＥＳＤ保護導体パターンと接続される外部電極と、を含む、積層型電子部品。
前記ＥＳＤ保護導体パターンは、第１ＥＳＤ保護導体パターン及び第２ＥＳＤ保護導体パターンを含み、
前記第１及び第２ＥＳＤ保護導体パターンは、前記非磁性体層を介して前記セラミック本体の対向する両端面に交互に引出される、請求項１に記載の積層型電子部品。
前記第１及び第２ＥＳＤ保護導体パターンは、前記非磁性体層を介して一部の重畳領域を形成する、請求項２に記載の積層型電子部品。
前記ＥＳＤ保護導体パターンは、第１ＥＳＤ保護導体パターン及び第２ＥＳＤ保護導体パターンを含み、
前記第１及び第２ＥＳＤ保護導体パターンは、一つの非磁性体層上において前記セラミック本体の対向する両端面に交互に引出される、請求項１に記載の積層型電子部品。
非磁性体層が複数の磁性体層間に積層されて形成されるセラミック本体と、
前記複数の磁性体層上に形成された複数の内部コイルパターンが電気的に接続されて前記セラミック本体内部に形成される内部コイル部と、
前記非磁性体層上に形成されるＥＳＤ保護導体パターンと、
前記セラミック本体の端面に形成され、前記内部コイル部及び前記ＥＳＤ保護導体パターンと接続される外部電極と、を含み、
前記ＥＳＤ保護導体パターンは、連続積層された前記非磁性体層上に形成され、前記セラミック本体の対向する両端面に交互に引出されるように形成される、積層型電子部品。
前記連続積層された非磁性体層上に形成されるＥＳＤ保護導体パターンは、前記非磁性体層を介して一部の重畳領域を形成する、請求項５に記載の積層型電子部品。
前記ＥＳＤ保護導体パターンは、前記内部コイル部の内部に形成される、請求項１から６の何れか１項に記載の積層型電子部品。
前記外部電極は、前記セラミック本体の対向する両端面に形成されて前記内部コイル部と接続される第１外部電極、及び前記第１外部電極が形成されたセラミック本体の両端面と直交する方向のセラミック本体の対向する両端面に形成されて前記ＥＳＤ保護導体パターンと接続される第２外部電極を含む、請求項１から７の何れか１項に記載の積層型電子部品。
前記ＥＳＤ保護導体パターンからの静電容量は、１ｐＦ以下である、請求項１から８の何れか１項に記載の積層型電子部品。
前記ＥＳＤ保護導体パターンは、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）及び白金（Ｐｔ）からなる群より選択されたいずれか一つ以上を含む、請求項１から９の何れか１項に記載の積層型電子部品。
前記内部コイル部は、前記非磁性体層上に形成された内部コイルパターンを含んで形成される、請求項１から１０の何れか１項に記載の積層型電子部品。
前記非磁性体層は、ＳｉＯ_２、Ｂ_２Ｏ_３、ＴｉＯ_２、Ａｌ_２Ｏ_３、ＺｎＯ、Ｋ_２Ｏ及びＬｉ_２Ｏからなる群より選択されたいずれか一つ以上を含むガラス（ｇｌａｓｓ）を含む、請求項１から１１の何れか１項に記載の積層型電子部品。
複数の磁性体シート及び非磁性体シートを設ける段階と、
前記磁性体シート上に内部コイルパターンを形成する段階と、
前記非磁性体シート上にＥＳＤ保護導体パターンを形成する段階と、
前記内部コイルパターンが形成された磁性体シート及びＥＳＤ保護導体パターンが形成された非磁性体シートを積層し、内部にＥＳＤ保護導体パターンを含む内部コイル部が形成されたセラミック本体を形成する段階と、
前記セラミック本体の端面に前記内部コイル部及びＥＳＤ保護導体パターンと接続される外部電極を形成する段階と、を含む、積層型電子部品の製造方法。
連続積層された前記非磁性体シート上に形成された前記ＥＳＤ保護導体パターンは、前記セラミック本体の対向する両端面に交互に引出されるように形成する、請求項１３に記載の積層型電子部品の製造方法。
前記ＥＳＤ保護導体パターンは、一つの非磁性体シート上に前記セラミック本体の対向する両端面に交互に引出されるように形成する、請求項１３に記載の積層型電子部品の製造方法。
前記ＥＳＤ保護導体パターンを形成する非磁性体シートの厚さは、５μｍ〜５０μｍである、請求項１３から１５の何れか１項に記載の積層型電子部品の製造方法。
前記外部電極は、前記セラミック本体の対向する両端面に形成されて前記内部コイル部と接続される第１外部電極、及び前記第１外部電極が形成されたセラミック本体の両端面と直交する方向のセラミック本体の対向する両端面に形成されて前記ＥＳＤ保護導体パターンと接続される第２外部電極を含んで形成する、請求項１３から１６の何れか１項に記載の積層型電子部品の製造方法。