JP2015125350A - 表示装置用の駆動回路および表示装置 - Google Patents

Abstract

【課題】誤動作の起きない安定動作可能なパーシャル駆動を実現する表示装置用の駆動回路を得る。【解決手段】クロックに同期して動作するシフトレジスタ部（２０）と、ゲート線を活性化するかしないかを切り換える制御信号をゲート線ごとに記憶するメモリ部（１０）と、ｎ段目のメモリ部に記憶された制御信号とｎ段目のシフトレジスタの出力との論理積に従ってｎ段目のゲート線を駆動するとともに、ｎ＋１段目のメモリ部に記憶された制御信号に基づいてｎ段目のシフトレジスタから出力されたＣａｒｒｙ信号の転送先を切り換えるスイッチ部（３０）とを備える。【選択図】図３

Description

本発明は、液晶表示装置あるいは有機ＥＬ表示装置の駆動回路に関し、特に、所望のゲート線のみを連続的に駆動可能なパーシャル駆動回路技術に関する。

近年、酸化物半導体をバックプレーンＴＦＴに採用した、ＴＶや携帯／スマートフォンが商品化されるに至っている。酸化物半導体は、オフリーク特性が良好であり、リフレッシュレートを低周波化することで、低消費電力化が可能である。ローリフレッシュレート（Ｌｏｗ Ｒｅｆｒｅｓｈ Ｒａｔｅ：ＬＲＲ）技術には、以下の２つがある。

（１）フルスクリーンＬＲＲ
前画面と今度表示しようとする画面のビデオデータが同じ場合を検出して、映像データ書き込みレート（リフレッシュレート）を低下させる方法である。この技術は、静止画像表示の場合に有効であり、通常、６０Ｈｚ動作から１０Ｈｚ以下のレートに低下させる。この場合、パネル駆動アルゴリズムを変える必要はあるが、パネル内部の回路を変える必要はない。

（２）パーシャルＬＲＲ
ゲート線毎に前画面データとの差異を検出して、異なる場合にのみ映像データを書き込む方法である。ほとんど静止画であるが、部分的にリフレッシュする必要がある画像の場合に有効である。この場合、パネル駆動アルゴリズムおよびパネル内部の回路（ゲート線駆動回路）を変える必要がある。パーシャルＬＲＲ回路を搭載した商品は、まだ市場には出回っておらず、現在、各社において、信頼性ある回路技術が開発されつつあるところと考えられる。

また、ＬＲＲ駆動にすることで、ビデオデータを書き込まない時間にタッチ検出を行うことが可能となる。この結果、より小さいポイントの検出（Ｐｅｎ先認識など）や、これまでＳ／Ｎ比が取れなかったものでの検出が可能となり、より快適なユーザインタフェース機能を提供できる。

所望のエリアのみに画像表示させることを目的とする場合の従来技術としては、表示エリア以外を黒表示する液晶表示装置がある。図７は、従来の液晶表示装置に用いられる駆動回路の一例を示したブロック図である（例えば、特許文献１参照）。

図７に示すように、ゲートドライバ１０４は、ゲートスタートパルスＧＳＰの入力ラインに従属接続された複数のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５と、シフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５にそれぞれ接続された複数の出力切替部１０４Ａ〜１０４Ｅとを含む。複数のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５は、第１クロックＣＬＫ１および第２クロックＣＬＫ２のいずれか１つを入力する。

第１クロックＣＬＫ１および第２クロックＣＬＫ２は、シフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５に交代に入力される。つまり、奇数番目のシフトレジスタステージＳ／Ｒ１、Ｓ／Ｒ３、Ｓ／Ｒ５には、第１クロックＣＬＫ１が入力されるが、偶数番目のシフトレジスタステージＳ／Ｒ２、Ｓ／Ｒ４には、第２クロックＣＬＫ２が入力される。

第１クロックＣＬＫ１および第２クロックＣＬＫ２は、相反する位相を有すると共に、水平同期信号の１／２に該当する周波数（すなわち、２倍に相当する周期）を有する。複数のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５は、第１クロックＣＬＫ１または第２クロックＣＬＫ２に応答し、ゲートスタートパルスＧＳＰまたは以前のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ４からのゲート信号（Ｖｇ１〜Ｖｇ４のいずれか１つ）をラッチし、対応するゲート線ＧＬ１〜ＧＬ５に供給されるゲート信号Ｖｇ１〜Ｖｇ５を発生する。

第１シフトレジスタステージＳ／Ｒ１は、第１クロックＣＬＫ１に応答し、ゲートスタートパルスＧＳＰをラッチさせて第１ゲート信号Ｖｇ１を発生する。第１ゲート信号Ｖｇ１は、第１出力切替部１０４Ａおよび第２シフトレジスタステージＳ／Ｒ２に供給される。第２シフトレジスタステージＳ／Ｒ２は、第２クロックＣＬＫ２によって、以前のステージである第１シフトレジスタステージＳ／Ｒ１からの第１ゲート信号Ｖｇ１をラッチして、第２ゲート信号Ｖｇ２を発生する。第２ゲート信号Ｖｇ２は、第２出力切替部１０４Ｂおよび次のステージである第３シフトレジスタステージＳ／Ｒ３に供給される。

第１クロックＣＬＫ１に応答する第３シフトレジスタステージＳ／Ｒ３も、以前のステージである第２シフトレジスタステージＳ／Ｒ２からの第２ゲート信号Ｖｇ２をシフトさせて、第３ゲート信号Ｖｇ３を発生する。第３ゲート信号Ｖｇ３は、第３出力切替部１０４Ｃおよび次のステージである第４シフトレジスタステージＳ／Ｒ４に供給される。

これにより、残りのシフトレジスタステージＳ／Ｒ４、Ｓ／Ｒ５も、第１クロックＣＬＫ１または第２クロックＣＬＫ２に応答して、以前のシフトレジスタステージＳ／Ｒ３、Ｓ／Ｒ４からの第３ゲート信号Ｖｇ３または第４ゲート信号Ｖｇ４をラッチし、対応するゲート信号Ｖｇ４（またはＶｇ５）を発生する。複数の各シフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５から発生する複数のゲート信号Ｖｇ１〜Ｖｇ５は、１つの水平同期信号の期間ずつ、順次特定論理（例えば、ハイ論理）の状態でイネーブルされる。

複数の出力切替部１０４Ａ〜１０４Ｅは、液晶パネルの表示領域上の複数のゲート線ＧＬ１〜ＧＬ５と電気的にそれぞれ接続される。また、複数の出力切替部１０４Ａ〜１０４Ｅは、垂直ウィンドウ制御信号ＶＷＳ、または遅延した垂直ウィンドウ制御信号ＤＶＷＳを、共通に入力する。垂直ウィンドウ制御信号ＶＷＳまたは遅延したウィンドウ制御信号ＤＶＷＳに共通に応答する複数の各出力切替部１０４Ａ〜１０４Ｅは、対応するシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５から、対応するゲート線ＧＬ１〜ＧＬ５に供給されるゲート信号Ｖｇ１〜Ｖｇ５を切り換える。

垂直ウィンドウ制御信号ＶＷＳまたは遅延した垂直ウィンドウ制御信号ＤＶＷＳの垂直ウィンドウパルスの期間（基底論理の期間）では、出力切替部１０４Ａ〜１０４Ｅは、対応するシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５からの対応するゲート線ＧＬ１〜ＧＬ５に供給される対応するゲート信号Ｖｇ１〜Ｖｇ５を遮断する。それとは反対に、垂直ウィンドウ制御信号ＶＷＳまたは遅延した垂直ウィンドウ制御信号ＤＶＷＳの特定論理のイネーブル期間では、各出力切替部１０４Ａ〜１０４Ａは、対応するシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５からのゲート信号Ｖｇ１〜Ｖｇ５を対応するゲート線ＧＬ１〜ＧＬ５に供給する。また、ＣＬＫ信号は、シフトレジスタＳ／Ｒ１〜Ｓ／Ｒ５のみに導入され、出力切替部Ｖｇ１〜Ｖｇ５には導入されていない。

図８は、図７に示した従来の液晶表示装置の出力切替部の回路図と、駆動波形の一例を示した図である。第ｎ出力切替部Ｖｇｎは、第ｎシフトレジスタＳ／Ｒｎの出力Ｖｇｎを通すか通さないかを、垂直ウィンドウ制御信号ＶＷＳで制御する。ここで、垂直ウィンドウ制御信号ＶＷＳが「Ｈ」の時には、ＧＬｎ（Ｖｇｎ）が出力され、「Ｌ」の時にはＧＬｎ（Ｖｇｎ）が遮断される。

第ｎシフトレジスタＳ／Ｒｎ内のトランジスタＴｄｒｖは、第ｎ出力切換部Ｖｇｎ内のトランジスタＴＧｎを通して、ゲート線を駆動することになり、大きな駆動能力を必要とする。また、トランジスタＴＧｎ自身も、トランジスタＴｄｒｖの出力抵抗を小さくするために、大きなゲート幅に設定される。

また、垂直ウィンドウ制御信号ＶＷＳの駆動波形については、以下のようになる。図８（ｂ）に示したように、第１ゲート線ＧＬ１と第２ゲート線ＧＬ２に出力し、第３ゲート線ＧＬ３の出力を遮断する場合について説明する。この場合、第２ゲート線ＧＬ２が十分「Ｌ」になるまで、垂直ウィンドウ制御信号ＶＷＳは、「Ｈ」を維持し、その後、第３ゲート線ＧＬ３が立ち上がる前に「Ｌ」に設定される。

特開２００８−００３５４８号公報

しかしながら、従来技術には、以下のような課題がある。
所望のゲート線での出力を遮断するためには、垂直ウィンドウ制御信号ＶＷＳを図８（ｂ）に示したようなタイミングで正確に切り換える必要があり、切り換えタイミングのマージンが少ない状態となっている。

さらに、垂直ウィンドウ制御信号ＶＷＳは、全ての出力切換部Ｖｇ１〜ＶｇｎのトランジスタＴＧのゲートにつながれており、負荷は大きく、タイミング制御にクリティカルな面がある。さらに、このような構成により、相応の電力消費を伴うこととなる。

また、特許文献１に示したような従来の液晶表示装置は、エリア表示が目的であり、表示部分以外は「黒表示」であった。しかしながら、１画面内で動画と静止画を表示させるような用途では、表示データが前画面と異なる画素のみにビデオデータを書き込むことになる。

しかしながら、従来の駆動回路では、シフトレジスタＳ／Ｒｎの出力Ｖｇｎは、ＣＬＫ１、ＣＬＫ２の波形に同期しており、１本のゲート線を遮断するには、Ｖｇｎが「Ｈ」になる前に垂直ウィンドウ制御信号ＶＷＳを「Ｌ」にし、次のＶｇｎが「Ｈ」になる前にＶＷＳを「Ｈ」にする必要がある。従って、動画部分を部分的に書き換えるような用途では、従来の駆動回路では、垂直ウィンドウ制御信号ＶＷＳの駆動タイミングが厳しく、ゲート線の誤動作による画素データ破壊の可能性があった。

さらに、ゲート線を増加して高精細化するに当たっては、負荷の増加、Ｈ期間の減少が発生し、動作マージンが減少してしまう可能性がある。さらに、図８に示したような従来の駆動回路では、出力ＴＦＴ（Ｔｄｒｖ）の負荷が重いので、高速化が難しい。従って、動画部分を部分的に書き換えるようなパーシャル駆動の高速化への対応には不向きであった。

また、従来と同等の駆動能力を維持するには、駆動ＴＦＴのゲート幅を従来の４倍（すなわち、シフトレジスタ用のＴＦＴのサイズを２倍、出力切替用のＴＦＴのサイズを２倍）にする必要がある。この結果、液晶表示装置の額縁部分が大きくなってしまう可能性がある。

従来の駆動回路に関して、パーシャル駆動を行う場合の問題点を整理すると、以下のようになる。
（問題点１）駆動信号間にタイミングマージンがない
（問題点２）シフトレジスタ回路の出力の負荷が大きく、高速動作が不可能
（問題点３）シフトレジスタと出力切替部に２つにゲート線駆動用トランジスタがあり、さらに、それらが直列の連結されているため、トランジスタのゲート幅（ＧＷ）が２倍必要。

本発明は、前記のような課題を解決するためになされたものであり、誤動作の起きない安定動作可能なパーシャル駆動を実現する表示装置用の駆動回路および表示装置を得ることを目的とする。

本発明に係る表示装置用の駆動回路は、各段のゲート線に対応して設けられ、クロックに同期して動作するシフトレジスタからなるシフトレジスタ回路と、各段のゲート線に対応して設けられ、ゲート線を活性化するかしないかを切り換える制御信号をゲート線ごとに記憶するメモリ部と、各段のゲート線に対応して設けられ、ｎ段目のメモリ部に記憶された制御信号とｎ段目のシフトレジスタの出力との論理積に従ってｎ段目のゲート線を駆動するとともに、ｎ＋１段目のメモリ部に記憶された制御信号に基づいてｎ段目のシフトレジスタから出力されたＣａｒｒｙ信号の転送先を切り換えるスイッチ部とを備え、ｎ段目のスイッチ部は、ｎ＋１段目のゲート線が活性化される場合には、ｎ段目のシフトレジスタから出力されたＣａｒｒｙ信号をｎ＋１段目のシフトレジスタに入力し、ｎ＋１段目のゲート線が活性化されない場合には、Ｃａｒｒｙ信号をｎ＋１段目のスイッチ部に入力するように転送先を切り換えるものである。

本発明によれば、メモリ部を用いて、１フレーム前に出力制御信号を記憶することで、１本のゲート線駆動を可能にするとともに、タイミングマージンを大きくでき、誤動作の起きない安定動作可能なパーシャル駆動を実現する表示装置用の駆動回路および表示装置を得ることができる。

従来技術においてタイミングマージンが少なかった問題を解決するための説明図である。 本発明の実施の形態１におけるパーシャルＧＩＰ回路におけるスキップ機能の説明図である。 本発明の実施の形態１におけるスキップ機能付きパーシャル駆動回路のブロック図である。 本発明の実施の形態１におけるスキップ機能付きパーシャル駆動回路で用いられるメモリ部のブロック図である。 本発明の実施の形態１におけるスキップ機能付きパーシャル駆動回路での、パーシャル駆動情報の取り込みと、パーシャル駆動タイミングとの関係を示す説明図である。 本発明の実施の形態１におけるスキップ機能付きパーシャル駆動回路によるパーシャル駆動の説明図である。 従来の液晶表示装置に用いられる駆動回路の一例を示したブロック図である。 図７に示した従来の液晶表示装置の出力切替部の回路図と、駆動波形の一例を示した図である。

以下、本発明の表示装置用の駆動回路および表示装置の好適な実施の形態につき図面を用いて説明する。

実施の形態１．
図１は、従来技術においてタイミングマージンが少なかった問題を解決するための説明図である。図１（ａ）には、２つのＣＬＫと、垂直ウィンドウ制御信号ＶＷＳと、３本のゲート線ＧＬ１〜ＧＬ３のタイミングが示されており、図１（ｂ）には、動作許容タイミングを説明するための拡大図が示されている。

ＣＬＫのトグリングを起点に、垂直ウィンドウ制御信号ＶＷＳを変化させることで、ゲート線ＧＬ２をプルダウンし、ゲート線ＧＬ３の立ち上がりを遮断している。ここで、正常動作するための許容タイミングは、図１（ｂ）に示したＡ期間である。この許容タイミングＡを大きくするには、駆動起点を、図１（ａ）に示す時刻ｔ１からｔ２に変え、早い段階で準備をすることが効果的である。時刻ｔ１からｔ２にタイミング起点を早めることができれば、図１（ａ）に示したＢの分だけ許容タイミングを得ることができる。そこで、このような許容タイミングの増加を実現する具体的な回路について、次に説明する。

図２は、本発明の実施の形態１におけるパーシャルＧＩＰ（Ｇａｔｅ Ｉｎ Ｐａｎｅｌ）回路におけるスキップ機能の説明図である。パーシャルＧＩＰ回路では、前画面のデータと異なる場合のみ、ゲート線を活性化し、ビデオデータを書き込む。この際、次のゲート線も活性化する必要がある場合には、Ｃａｒｒｙ信号は、次のシフトレジスタへ転送される。

しかしながら、次の画像情報が前画面のデータと同じ場合（すなわち、静止画の場合）、ゲート線を活性化する必要はない。そこで、図２に示した本実施の形態１におけるパーシャルＧＩＰ回路は、活性化する必要のないゲート線に対応するシフトレジスタにＣａｒｒｙ信号を送るのを停止し、Ｃａｒｒｙデータを必要とするシフトレジスタへスキップして転送する機能を有している。

図３は、本発明の実施の形態１におけるスキップ機能付きパーシャル駆動回路のブロック図である。図３に示したスキップ機能付きパーシャル駆動回路は、メモリ部１０と、シフトレジスタ（ＳＲ）部２０と、スイッチ部３０と、ドライバ部４０と、種々の駆動信号線から構成されている。

シフトレジスタ部２０は、２つに大別される。１つは、ゲート線活性化情報を取り込むタイミングを作るシフトレジスタ（図３中の符号ＳＲ２１（１）、ＳＲ２１（２）、・・・に相当）であり、もう１つは、ゲート線駆動のタイミングを生成するシフトレジスタ（図３中の符号ＳＲ２２（１）、ＳＲ２２（２）、・・・に相当）である。

メモリ部１０は、当段のゲート線を活性化するかしないかの情報（以下、ゲート線活性化信号と称す）を記憶し、当段および前段のスイッチ部３０に対して、記憶情報を転送し、データを保持する。メモリ部１０からの信号は、「０」、「１」の１種類あるいは２種類、どちらでもよい。

スイッチ部３０は、当段のメモリ部１０と次段のメモリ部１０からの信号に従い、スイッチ回路のオン、オフを設定する。具体的には、次段のゲート線が活性化される場合には、シフトレジスタＳＲ２２の出力（Ｃａｒｒｙ信号）を次段のシフトレジスタＳＲ２２に入力し、次段のゲート線が活性化されない場合には、シフトレジスタＳＲ２２の出力（Ｃａｒｒｙ信号）を次段のスイッチ部３０へ入力する。

活性化するゲート線の選択は、当段のメモリ部１０に記憶された「ゲート線活性化情報」と、当段の「シフトレジスタＳＲ２２の出力」との論理積により決定される。

なお、図３においては、シフトレジスタ部２０やドライバ部４０を駆動する基本Ｃｌｏｃｋ信号は、特に図示していない。また、図３中の種々の駆動信号線は、以下のものを意味している。
ＶＳＴ：垂直走査Ｓｔａｒｔ信号である。
Ｖｒｓｔ：回路のＲｅｓｅｔ信号であり、図３では、メモリ部１０のみに入力されているが、設計者の意図によって変更可能である。
ＤＴ：転送信号であり、図４を用いて後述する。
ＯＥ：ゲート線活性化信号（＝Ｏｕｔｐｕｔ Ｅｎａｂｌｅ信号）に相当する。
ＶＳＲ：シフトレジスタ部２０の出力信号である。

次に、メモリ部１０の内部構成について、説明する。図４は、本発明の実施の形態１におけるスキップ機能付きパーシャル駆動回路で用いられるメモリ部１０のブロック図である。図４に示したメモリ部１０は、データ取り込み部１１、転送トランジスタ１２、およびデータ保持・駆動部１３で構成されている。

データ取り込み部１１は、ゲート線を立ち上げるか否かの情報であるゲート線活性化信号ＯＥを、垂直走査Ｓｔａｒｔ信号（ＶＳＴ）あるいはシフトレジスタＳＲ２１からの出力信号（ＶＳＲ）のタイミングにより、取り込む。

データ取り込み部１１に取り込まれたデータは、転送信号（ＤＴ）によって転送トランジスタ１２がオンされることで、データ保持・駆動部１３に転送され、この結果、スイッチ部３０が駆動される。

次に、パーシャル駆動情報（ＯＥ情報）の取り込みと、パーシャル駆動タイミングとの関係について、図５を用いて説明する。本発明のスキップ機能付きパーシャル駆動回路では、２つの垂直走査期間を用いており、最初のフレームでゲート線活性化情報を取り込み、次のフレームで必要なゲート線を立ち上げ、ビデオデータを書き込んでいる。

ゲート線活性化情報の転送時期（ＤＴ信号がオンになる時期）は、１フレーム目の終了から２フレーム目が始まるまでの期間に行う。また、パーシャル駆動時には、実際にゲート線を活性化していない時にタッチ検出を行うことができる。

次に、パーシャル駆動の具体例について説明する。図６は、本発明の実施の形態１におけるスキップ機能付きパーシャル駆動回路によるパーシャル駆動の説明図である。図６における１段目に示したインプットデータは、１フレーム分の映像信号を示しており、Ａ、Ｂ、Ｃ、Ｄ、Ｅは、情報の種類を示している。

この例では、データＡ、Ｂ、Ｃが順次、動画として入力され、その後、データＣが３回連続で同一映像信号として入力され、さらに、その後、データＤ、データＥとして、フレーム内の一部分が部分的に書き換えられたデータが入力されている場合を示している。

図６における２段目に示したシフトレジスタ（ＳＲ）２１（ｘ）は、ゲートを活性化するかしないかの情報（ＯＥ情報）を取り込むタイミングを与えている。さらに、ＳＲ２１（ｘ）のタイミングで、メモリ部１０にＯＥ情報が記憶される。そして、フレーム間でＯＥ情報がメモリ部１０から出力され、先の図３に示したスイッチ部３０のオン、オフを設定する。

図６における３段目に示したシフトレジスタ（ＳＲ）２２（ｘ）は、ＳＲ２１（ｘ）から１フレーム遅れて動作し、所望のゲート線のみを活性化する。図６中の［１］は、静止画であるデータＣの表示タイミングに相当し、図６の４段目では、活性化するゲート線がないことを示している。また、図６中の［２］は、データＤ、Ｅをパーシャル駆動する表示タイミングに相当し、図６の４段目では、フレームの中央部のみのゲート線が活性化され、前後ＳＲは、スキップされていることを示している。

以上のように、本発明のスキップ機能付きパーシャル駆動回路を用いることで、フレーム内の所望のゲート線駆動（パーシャル駆動）が可能になり、以下のような技術的意義を有する。
（１）メモリ部を用意することで、出力制御信号（ＯＥ）を記憶でき、１本のゲート線駆動を可能としている。
（２）１フレーム前にＯＥ情報を記憶できるため、タイミングマージンを大きくでき、誤動作防止を可能としている。
（３）前画面から変化のある画素のみをリフレッシュするので、低消費電力化が期待できる。

さらに、パーシャル駆動を行うに当たっては、活性化したい所望のゲート線を連続的に駆動できるＳｋｉｐ機能を有することで、以下のような技術的意義を有する。
（１）無駄なＣＬＫのトグリングがないため、低消費電力化が期待できる。
（２）スキップすることで、無駄な時間がなくなり、タッチ検出等に割り当てる時間が確保でき、快適なユーザインタフェースが可能になる。

１０ メモリ部、１１ データ取り込み部、１２ 転送トランジスタ、１３ データ保持・駆動部、２０ シフトレジスタ部、３０ スイッチ部、４０ ドライバ部。

Claims (4)

1. 各段のゲート線に対応して設けられ、クロックに同期して動作するシフトレジスタからなるシフトレジスタ回路と、
   各段のゲート線に対応して設けられ、ゲート線を活性化するかしないかを切り換える制御信号をゲート線ごとに記憶するメモリ部と、
   各段のゲート線に対応して設けられ、ｎ段目（ｎは、１以上の整数）のメモリ部に記憶された前記制御信号とｎ段目のシフトレジスタの出力との論理積に従ってｎ段目のゲート線を駆動するとともに、ｎ＋１段目のメモリ部に記憶された制御信号に基づいてｎ段目のシフトレジスタから出力されたＣａｒｒｙ信号の転送先を切り換えるスイッチ部と
   を備え、
   ｎ段目のスイッチ部は、ｎ＋１段目のゲート線が活性化される場合には、ｎ段目のシフトレジスタから出力されたＣａｒｒｙ信号をｎ＋１段目のシフトレジスタに入力し、ｎ＋１段目のゲート線が活性化されない場合には、前記Ｃａｒｒｙ信号をｎ＋１段目のスイッチ部に入力するように前記転送先を切り換える
   表示装置用の駆動回路。
2. 請求項１に記載の表示装置用の駆動回路において、
   前記制御信号を前記メモリ部に取り込むタイミングは、前記スイッチ部により前記制御信号に対応するゲート線を駆動するタイミングよりも１フレーム前である
   表示装置用の駆動回路。
3. 請求項１または２に記載の表示装置用の駆動回路において、
   前記メモリ部は、
   垂直走査Ｓｔａｒｔ信号（ＶＳＴ）あるいは、前記シフトレジスタからの出力信号のタイミングで、前記制御信号を取り込むデータ取り込み部と、
   転送信号に応じて、前記データ取り込み部に取り込まれた前記制御信号を取り出し、前記スイッチ部を駆動するデータ保持・駆動部と
   を有する表示装置用の駆動回路。
4. 請求項１から３のいずれか１項に記載の表示装置用の駆動回路を含む表示装置。

Images