JP2015115471A - Power semiconductor device - Google Patents
Power semiconductor device Download PDFInfo
- Publication number
- JP2015115471A JP2015115471A JP2013256609A JP2013256609A JP2015115471A JP 2015115471 A JP2015115471 A JP 2015115471A JP 2013256609 A JP2013256609 A JP 2013256609A JP 2013256609 A JP2013256609 A JP 2013256609A JP 2015115471 A JP2015115471 A JP 2015115471A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- metal plate
- electrode
- semiconductor device
- end side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W72/60—
-
- H10W72/07336—
-
- H10W72/07636—
-
- H10W72/522—
-
- H10W72/5363—
-
- H10W72/5522—
-
- H10W72/5524—
-
- H10W72/5525—
-
- H10W72/555—
-
- H10W72/652—
-
- H10W72/655—
-
- H10W72/871—
-
- H10W72/884—
-
- H10W72/926—
-
- H10W72/932—
-
- H10W74/00—
-
- H10W90/734—
-
- H10W90/763—
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、電力用半導体装置に関し、とくに素子電極に接合する電極リードの構成に関する。 The present invention relates to a power semiconductor device, and more particularly to a configuration of an electrode lead joined to an element electrode.
産業機器から家電・情報端末まであらゆる製品に電力用半導体装置が普及しつつあり、家電に搭載される電力用半導体装置については、小型軽量化とともに多品種に対応できる高い生産性と高い信頼性が求められる。また、動作温度が高く、効率に優れている点で、今後の主流となる可能性の高い炭化ケイ素(SiC)半導体に適用できるパッケージ形態であることも同時に求められている。 Power semiconductor devices are spreading in all kinds of products from industrial equipment to home appliances and information terminals, and power semiconductor devices mounted on home appliances have high productivity and high reliability that can be used in various types as well as being smaller and lighter. Desired. In addition, it is also required that the package form be applicable to a silicon carbide (SiC) semiconductor that is likely to become the mainstream in the future because of its high operating temperature and excellent efficiency.
電力用半導体装置では、高電圧・大電流を扱うため、電力用半導体素子表面の電極(素子電極)に対して例えば、φ0.5mmにおよぶ太いアルミなどのワイヤボンドを複数本配線することによって電気回路を形成するのが一般的であった。それに対して、生産性の改善などの目的で、リードフレームのような金属板の配線部材を素子電極表面にはんだ付けなどによって直接接合する電力用半導体装置が普及しつつある。そして、近年の地球温暖化対策や省資源・省エネルギーなどの環境問題から、電力用半導体装置がさまざまな製品に適用されていく中で、大電流に対応するために配線部材の断面積を増大させる傾向にある。 In power semiconductor devices, in order to handle high voltages and large currents, for example, a plurality of wire bonds such as thick aluminum having a diameter of 0.5 mm are wired to the electrodes (element electrodes) on the power semiconductor element surface. It was common to form a circuit. On the other hand, for the purpose of improving productivity, a power semiconductor device in which a metal plate wiring member such as a lead frame is directly joined to the surface of an element electrode by soldering or the like is becoming widespread. And, due to environmental problems such as global warming countermeasures and resource / energy saving in recent years, power semiconductor devices are being applied to various products, and the cross-sectional area of wiring members is increased in order to cope with large currents. There is a tendency.
一方、これら電力用半導体装置の絶縁基板として、放熱性および耐熱性に優れたセラミック基板が用いられるようになってきた。しかしながら、セラミック基板の線熱膨張係数は、例えば、窒化アルミで5ppm/K、アルミナで7ppm/Kと、配線部材の線膨張係数(銅:17ppm/K)と大きな差がある。そのため、線膨張係数差が原因となって、電力用半導体素子と配線部材とのはんだ接合部が熱応力によってダメージを受け、剥離や破断といった不具合を発生する懸念があった。特に高効率さから今後普及が見込まれるSiC電力用半導体素子の場合には、従来のシリコン(Si)電力用半導体素子に比較して高い温度まで動作可能となるため、膨張係数差による熱応力の問題が顕在化する可能性がある。 On the other hand, a ceramic substrate excellent in heat dissipation and heat resistance has been used as an insulating substrate of these power semiconductor devices. However, the linear thermal expansion coefficient of the ceramic substrate is, for example, 5 ppm / K for aluminum nitride and 7 ppm / K for alumina, which is greatly different from the linear expansion coefficient (copper: 17 ppm / K) of the wiring member. For this reason, there is a concern that the solder joint portion between the power semiconductor element and the wiring member may be damaged by thermal stress due to the difference in linear expansion coefficient, causing problems such as peeling or fracture. In particular, in the case of SiC power semiconductor elements, which are expected to spread in the future due to high efficiency, it becomes possible to operate up to a higher temperature compared to conventional silicon (Si) power semiconductor elements. Problems may become apparent.
そこで、素子電極と接合する部分の厚みを本体部分よりも薄くしたり、櫛歯状に形成して接合面積を小さくしたりした配線部材を用いることで、はんだ接合部にかかる熱応力を抑制する電力用半導体装置が提案されている(例えば、特許文献1参照。)。 Therefore, the thermal stress applied to the solder joint portion is suppressed by using a wiring member in which the thickness of the portion to be joined to the element electrode is made thinner than that of the main body portion or is formed in a comb shape to reduce the joint area. A power semiconductor device has been proposed (see, for example, Patent Document 1).
しかしながら、素子電極と接合する部分の厚みを薄くしたり、接合面積を小さくする配線部材を用いたりすると、電気抵抗が大きくなり、電力損失が大きくなるとともに、接合部自身の発熱により、温度が上昇してダメージを受ける場合もあった。 However, if the thickness of the part that joins the device electrode is reduced, or if a wiring member that reduces the joining area is used, the electrical resistance increases, the power loss increases, and the temperature rises due to the heat generated by the joined part itself. And sometimes damaged.
本発明は、上記のような課題を解決するためになされたもので、高温・高電流に対応し、信頼性の高い電力用半導体装置を得ることを目的としている。 The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a highly reliable power semiconductor device that can cope with high temperatures and high currents.
本発明の電力用半導体装置は、回路基板と、一面に電極が形成され、他面が前記回路基板に接合された電力用半導体素子と、一端側が前記電極に接合され、他端側が外部と電気接続される電極リードと、前記電極リードの前記電極に接合された部分とともに前記電力用半導体素子を封止する封止体と、を備え、前記電極リードは、前記電極との接合面部を有するとともに前記他端側から前記一端側にかけて連なる金属板と、前記他端側と前記電極との間で前記金属板との並列回路を形成するように、前記金属板よりも弾性率の低い接合材を用いて、前記金属板の前記接合面部の反対側の面に接合された導電部材と、を有することを特徴とする。 The power semiconductor device of the present invention includes a circuit board, a power semiconductor element having an electrode formed on one surface and the other surface bonded to the circuit substrate, one end side bonded to the electrode, and the other end electrically connected to the outside. An electrode lead to be connected; and a sealing body that seals the power semiconductor element together with a portion joined to the electrode of the electrode lead, and the electrode lead has a joint surface portion with the electrode A bonding material having a lower elastic modulus than the metal plate so as to form a parallel circuit between the metal plate connected from the other end side to the one end side and the metal plate between the other end side and the electrode. And a conductive member bonded to a surface opposite to the bonding surface portion of the metal plate.
本発明の電力用半導体装置によれば、電極リードの素子電極からの電流経路の抵抗を増大させることなく、剛性を低く保つことができるので、高温・高電流に対応し、信頼性の高い電力用半導体装置を得ることができる。 According to the power semiconductor device of the present invention, rigidity can be kept low without increasing the resistance of the current path from the element electrode of the electrode lead. A semiconductor device can be obtained.
実施の形態1.
図1と図2は、本発明の実施の形態1にかかる電力用半導体装置の構成を説明するための図であり、図1(a)は電力用半導体装置から封止樹脂を除いた状態の平面図、図1(b)は図1(a)のA−A線による切断面に対応する断面図である。また、図2は変形例にかかる電力用半導体装置の構成を説明するための断面図で、切断位置は図1(a)のA−A線に対応する。
1 and 2 are diagrams for explaining the configuration of the power semiconductor device according to the first embodiment of the present invention. FIG. 1A shows a state in which the sealing resin is removed from the power semiconductor device. FIG. 1B is a plan view corresponding to a cross section taken along line AA of FIG. FIG. 2 is a cross-sectional view for explaining the configuration of the power semiconductor device according to the modification, and the cutting position corresponds to the line AA in FIG.
本実施の形態1にかかる電力用半導体装置1は、図1に示すように、回路基板であるセラミック基板2の導体層2aに、はんだ接合部4bによってスイッチング素子3Sと整流素子3R(まとめて電力用半導体素子3)が接合されたものである。スイッチング素子3Sの制御用電極であるゲート電極3gは、ワイヤ51(アルミ製φ0.15mm)によって制御端子52に電気接続され、図示しない外部の制御回路と電気接続される。つまり、ワイヤ51と、端子52で制御用配線部材5が形成される。
As shown in FIG. 1, the
一方、電力用半導体素子3の主電力電極のうち、エミッタ電極3eと整流素子3Rの表面電極は、一端にナットを用いた端子部62cが設けられた電極リード62の他端側に、はんだ接合部4tによって、それぞれ接続されている。また、導体層2aには、他端に端子部61cを有するリード端子61の一端が接合されている。つまり、電力用半導体素子3の主電力用電極は、リード端子61と電極リード62(まとめて主電力用配線部材6)によって外部の電力回路と電気接続できるようになっている。
On the other hand, of the main power electrodes of the
このようにして形成された回路体は、シリコーン製の接着剤9を用いて、樹脂製のケース8の内部にセラミック基材2i部分との隙間を埋めるようにして固定する。そのあと、ケース8内に封止樹脂(菱電化成製R−416)をダイレクトポッティングにより投入し、封止体7を形成すると電力用半導体装置1が完成する。
The circuit body formed in this manner is fixed using a silicone adhesive 9 so as to fill a gap between the
電力用半導体素子3は、ワイドバンドギャップ半導体材料であるSiCを用いた素子で、それぞれ厚さ0.3mm、15mm角の矩形板状をなしている。スイッチング素子3Sとしては、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)やIGBT(Insulated Gate Bipolar Transistor)など、整流素子3Rとしては、SBD(Schottky Barrier Diode:ショットキーバリアダイオード)など、様々な種類の素子を用いることができる。また、素子数も2個に限ることはなく、それ以上でも、1個でもよい。
The
セラミック基板2には、40mm×25mm×厚さ0.635mmの窒化アルミニウム(AlN)製のセラミック基材2iの両面に、厚さ0.4mmの銅の導体層2a、2bを形成したものを用いた。ケース8には、48mm×28mm×高さ12mmのPPS(Poly Phenylene Sulfide)製のものを用いた。
For the
そして、主電力用配線部材6のうち、電極リード62は、厚さ0.5mmの2枚の銅製の金属板621と622を厚み方向に重ね、重なった部分を図示しないはんだによって接合したものである。そして、金属板621、622のうち、素子電極と直接接しない金属板622には、2つの電力用半導体素子3をまたぐ位置に、屈曲して金属板621から遊離する遊離部622iが形成されている。遊離部622iは、金属板621と密着して接合された部分よりも、厚み方向への曲げに対する剛性が低く、変形しやすいので、熱膨張差による伸び縮みに応じやすくなっている。
Of the main
なお、遊離部622iが設けられず、金属板621と金属板622が密着して接合されている部分についても、その断面積に相当する厚みを1枚の金属板で形成した場合と比較して、厚み方向への曲げに対する剛性は低くなる。厚み方向での曲げに対する剛性は、厚さの3乗に比例するので、金属板621と金属板622を単に重ねた場合の剛性は、電極リード62が一枚ものの金属板で形成されていた場合の1/4になる。
Note that the portion corresponding to the cross-sectional area of the portion where the
そして、金属板621と金属板622が、本実施の形態のように、金属板よりも弾性率の低いはんだで接合されている場合の剛性について評価試験を行った。その結果、一般的に配線部材として使用する金属板を通常の接合圧力ではんだ接合した場合の剛性は、電極リード62が一枚ものの金属板で形成されていた場合の1/2になることがわかった。つまり、特別に面精度を高めたり、接合圧力を通常の接合技術ではありえない極端な圧力に設定したりするようなことがない限り、2枚の金属板621と金属板622を接合した部分の曲げ剛性を、一枚ものの金属板の半分にすることができる。
And the evaluation test was done about the rigidity in case the
つまり、この手法であれば、電極リード62としての合計断面積を電流に応じた値に保ったまま、剛性の増大を抑制して、熱応力を低減し、電極リード62と電力用半導体素子3との間のはんだ接合部4tを長寿命化させることができる。なお、重ねる枚数は2枚に限ることはなく、それ以上の数にしてもよい。
That is, according to this method, while keeping the total cross-sectional area as the
また、図2に示す変形例のように、遊離部622iを一方の電力用半導体素子3(図では整流素子3R)の素子電極の直上部分にまで拡大すると、電力用半導体素子3とのはんだ接合部4tに対する応力の低減がより可能となっている。なお、遊離部622iを設ける対象は、どちらの電力用半導体素子3でもよいが、配線経路上、外部回路に近い側に設ける方がよい。また、遊離部622iによって金属板621と金属板622との間にできる隙間には、ダイレクトポッティングによる封止樹脂(封止体7)が入り込むことによって、それぞれが互いに拘束することなく、自由に変形できる効果も期待できる。
Further, as in the modification shown in FIG. 2, when the
なお、ここでは電極リード62を構成する金属板621、622として銅板を用いた例を示したが、これに限ることはない。良好な電気伝導性を有し、任意の形状に加工が可能で、表面がはんだ付け可能なメタライスをしてあれば、ニッケル(Ni)、アルミニウム(Al)、鉄(Fe)などの金属板や、CIC(銅/インバー/銅のクラッド材)などでも同様の効果が得られる。金属板621、622のそれぞれの厚さについては、電力用半導体素子3に直接接続される(近い)下部の金属板621の方を上部の金属板622よりも厚くするように設定することで、短経路の方に電流が集中するのに対応することも可能となる。
Although an example in which copper plates are used as the
セラミック基板2の材料として、AlNを用いた例を示したが、アルミナや窒化ケイ素(SiN)などのセラミック材料でも同様の効果が得られる。さらに放熱性の必要があまりない場合には、ガラスエポキシ基板などを用いることも可能である。さらに、ベース板とセラミック基板の機能を併せ持つ金属基板を用いるようにすれば、部品点数の削減が可能となり、軽量化や小型化が可能となる。また、ワイヤボンドについてもアルミ製に限ることはなく、銅製ワイヤやアルミ被覆銅ワイヤ、あるいは金ワイヤを用いても同様の効果が得られる。さらには、リボンボンドを用いたり、金属板を超音波接合するバスバーなどを用いたりしても同様の効果が得られる。また、封止体については、ダイレクトポッティング用の樹脂に限ることはなく、シリコーンゲルを用いても同様の効果が得られる。あるいは、ケース8等を用いず、熱硬化樹脂などを用いて全体をトランスファモールドして封止体を形成する構造でも同様の効果が得られる。
Although an example in which AlN is used as the material of the
以上のように、本実施の形態1にかかる電力用半導体装置1によれば、回路基板(セラミック基板2)と、一面に電極(素子電極:例えば、エミッタ電極3e)が形成され、他面が回路基板(セラミック基板2)に接合された電力用半導体素子3と、一端側が素子電極に接合され、他端側(端子部62c)が外部と電気接続される電極リード62と、電極リード62の素子電極に接合された部分とともに電力用半導体素子3を封止する封止体7と、を備え、電極リード62は、素子電極との接合面部を有するとともに他端側(端子部62c)から一端側にかけて連なる金属板621と、他端側(端子部62c)と素子電極との間で金属板621との並列回路を形成するように、金属板621よりも弾性率の低い接合材(例えば、はんだ)を用いて、金属板621の接合面部の反対側の面に接合された第二金属板(金属板622)と、を有するように構成したので、電極リード62の素子電極からの電流経路の抵抗を増大させることなく、剛性を低く保つことができるので、高温・高電流に対応し、信頼性の高い電力用半導体装置1を得ることができる。
As described above, according to the
金属板621の厚みが、第二金属板(金属板622)の厚みよりも厚くなるようにすれば、電力用半導体素子3に直接接続され、短経路となる方に電流が集中するのに対応できる。
If the thickness of the
第二金属板(金属板622)には、一端側において、金属板621から遊離する遊離部622iが形成されているので、より一層応力を緩和できる。
The second metal plate (metal plate 622) is formed with a
実施の形態2.
本実施の形態2にかかる電力用半導体装置では、電極リードの素子電極に接する部分に連通孔を形成するようにしたものである。また、電極リードを同じ形状の2枚の金属板を重ねて構成するようにしたものである。図3は、本発明の実施の形態2にかかる電力用半導体装置の構成を説明するための図であり、図3(a)は電力用半導体装置から封止樹脂を除いた状態の平面図、図3(b)は図3(a)のB−B線による切断面に対応する断面図である。図中、実施の形態1で説明したものと同様のものには同じ符号を付しており、重複する部分についての詳細な説明は省略する。
In the power semiconductor device according to the second embodiment, a communication hole is formed in a portion of the electrode lead that contacts the element electrode. Further, the electrode lead is configured by overlapping two metal plates having the same shape. FIG. 3 is a diagram for explaining the configuration of the power semiconductor device according to the second embodiment of the present invention, and FIG. 3A is a plan view of a state in which the sealing resin is removed from the power semiconductor device. FIG. 3B is a cross-sectional view corresponding to a cut surface taken along line BB in FIG. In the figure, the same components as those described in the first embodiment are denoted by the same reference numerals, and detailed description of overlapping portions is omitted.
本実施の形態2にかかる電力用半導体装置1も、図3に示すように、回路基板であるセラミック基板2の導体層2aに、はんだ接合部4bによって電力用半導体素子3が接合されたものである。スイッチング素子3Sの制御用電極であるゲート電極3gは、アルミ製のワイヤ51によって制御端子52に電気接続され、図示しない外部の制御回路と電気接続される。
As shown in FIG. 3, the
一方、電力用半導体素子3の主電力電極のうち、エミッタ電極3eと整流素子3Rの表面電極は、一端に端子部62cが設けられた電極リード62の他端側に、はんだ接合部4tによって、それぞれ接続されている。また、導体層2aには、他端に端子部61cを有するリード端子61の一端が接合されている。つまり、電力用半導体素子3の主電力用電極は、リード端子61と電極リード62によって外部の電力回路と電気接続できるようになっている。
On the other hand, of the main power electrodes of the
このようにして形成された回路体は、シリコーン製の接着剤9を用いて、樹脂製のケース8の内部にセラミック基材2i部分との隙間を埋めるようにして固定する。そのあと、ケース8内に封止樹脂(菱電化成製R−416)をダイレクトポッティングにより投入し、封止体7を形成すると電力用半導体装置1が完成する。
The circuit body formed in this manner is fixed using a
電力用半導体素子3は、それぞれ厚さ0.3mm、15mm角の矩形板状をなしており、スイッチング素子3SとしてはMOSFETやIGBTなど、整流素子3RとしてはSBDなど、様々な種類の素子を用いることができる。
The
セラミック基板2には、40mm×25mm×厚さ0.635mmのAlN製のセラミック基材2iの両面に、厚さ0.4mmの銅の導体層2a、2bを形成したものを用いた。ケース8には、48mm×28mm×高さ12mmのPPS製のものを用いた。
The
そして、電極リード62は、厚さ0.5mmで、同じ形状の2枚の銅製の金属板623と624を厚み方向に重ね、重なった部分を図示しないはんだによって接合したものである。さらに、金属板623、624のそれぞれには、重ねた際に生じる連通孔のうち、貫通形状が円形になるように、長尺方向に延びる小判型の貫通孔が設けられている。電極リード62としての連通孔のうち、一端側は端子部62cのための貫通孔となるため、貫通部分の形状が円形になることが重要である。一方、電力用半導体素子3の素子電極上に位置する連通孔62aには、はんだ接合部4tのはんだ材が充填されているが、その部分の貫通形状は円形でなくてもよいので、各金属板623、624に形成する貫通孔は小判形でなくてもよい。
The
このように、同じ形状の金属板623、624を用いることで、仕様の異なる部材の種類を増加させることがなく、生産性を向上させることができる。さらに、素子電極上に反対側の面まで連通する連通孔62aを形成したことで、電力用半導体素子3の素子電極との接合時に金属板623と金属板624との接合も実現する。そのため、金属板623と金属板624とを予め接合する必要がなくなり、さらに生産性が向上する。なお、連通孔62aを設ける構成は実施の形態1にかかる電力用半導体装置1にも適用できる。
Thus, by using the
そのため、素子電極との接合条件、つまり、通常の接合技術で用いられる接合圧力の範囲で金属板623と金属板624とが接合されることになる。その結果、実施の形態1で説明したように、2枚の金属板623と金属板624を接合した電極リード62の曲げ剛性は、一枚ものの金属板で形成したときの半分にすることができる。さらに、はんだ接合部4tが電極リード62の連通孔62a内に充填されることにより、接合強度も向上させることができる。
Therefore, the
つまり、電極リード62としての合計断面積を電流に応じた値に保ったまま、剛性の増大を抑制して、熱応力を低減し、電極リード62と電力用半導体素子3との間のはんだ接合部4tを長寿命化させることができる。
That is, while maintaining the total cross-sectional area as the
なお、本実施の形態2でも電極リード62を構成する金属板623、624として銅板を用いた例を示したが、これに限ることはない。良好な電気伝導性を有し、任意の形状に加工が可能で、表面がはんだ付け可能なメタライスをしてあれば、ニッケル(Ni)、アルミニウム(Al)、鉄(Fe)などの金属板や、CIC(銅/インバー/銅のクラッド材)などでも同様の効果が得られる。また、複数の金属板が互いに異なる材料で形成されていてもよい。
In the second embodiment, the example in which the copper plate is used as the
セラミック基板2の材料として、AlNを用いた例を示したが、アルミナやSiNなどのセラミック材料でも同様の効果が得られる。さらに放熱性の必要があまりない場合には、ガラスエポキシ基板などを用いることも可能である。さらに、ベース板とセラミック基板の機能を併せ持つ金属基板を用いるようにすれば、部品点数の削減が可能となり、軽量化や小型化が可能となる。また、ワイヤボンドについてもアルミ製に限ることはなく、銅製ワイヤやアルミ被覆銅ワイヤ、あるいは金ワイヤを用いても同様の効果が得られる。さらには、リボンボンドを用いたり、金属板を超音波接合するバスバーなどを用いたりしても同様の効果が得られる。また、封止体については、ダイレクトポッティング用の樹脂に限ることはなく、シリコーンゲルを用いても同様の効果が得られる。あるいは、ケース8等を用いず、熱硬化樹脂などを用いて全体をトランスファモールドして封止体を形成する構造でも同様の効果が得られる。
Although an example in which AlN is used as the material of the
以上のように、本実施の形態2にかかる電力用半導体装置1によれば、回路基板(セラミック基板2)と、一面に電極(素子電極:例えば、エミッタ電極3e)が形成され、他面が回路基板(セラミック基板2)に接合された電力用半導体素子3と、一端側が素子電極に接合され、他端側(端子部62c)が外部と電気接続される電極リード62と、電極リード62の素子電極に接合された部分とともに電力用半導体素子3を封止する封止体7と、を備え、電極リード62は、素子電極との接合面部を有するとともに他端側(端子部62c)から一端側にかけて連なる金属板623と、他端側(端子部62c)と素子電極との間で金属板623との並列回路を形成するように、金属板623よりも弾性率の低い接合材(例えば、はんだ)を用いて、金属板623の接合面部の反対側の面に接合された金属板623と同じ形状の第二金属板(金属板624)と、を有するように構成したので、部品の種類を増加させず、電極リード62の素子電極からの電流経路の抵抗を増大させることなく、剛性を低く保つことができるので、高温・高電流に対応し、信頼性の高い電力用半導体装置1を得ることができる。
As described above, according to the
電極リード62には、接合面部(素子電極との接合部)において、反対側の面に連通する連通孔62aが形成されているので、素子電極との接合と同時に、金属板(621、623)と第二金属板(622、624)間の接合を行うことができる。つまり、事前に接合しておく必要が無くなる。
The
電極リード62は例えばZ字状のように、水平方向と垂直方向に延びる部分があるので、金属板(623)と第二金属板(金属板624)を重ねると、厚み分の位置ずれが生じる。しかし、各貫通孔を長尺状にしておけば、連通孔62aの貫通形状を例えば円形のように形成できる。
Since the
実施の形態3.
上記実施の形態1または2においては、2枚の金属板を重ねて電極リードを構成する例について説明した。本実施の形態3にかかる電力用半導体装置では、素子電極に直接接続する金属板に可撓性のある部材を重ねて断面積を確保するようにしたものである。図4〜図6は、本発明の実施の形態3の各例にかかる電力用半導体装置の構成を説明するための図であり、図4は第一例の電力用半導体装置の断面図、図5は第二例にかかる電力用半導体装置の断面図で、それぞれ図1と図3のA−A線、またはB−B線による切断面に対応する。また、図6は、第三例にかかる電力用半導体装置の構成を示すもので、図6(a)は、電力用半導体装置から封止樹脂を除いた状態の断面図、図6(b)は図6(a)のC−C線による切断面に対応する断面図である。図中、実施の形態1あるいは2で説明したものと同様のものには同じ符号を付しており、重複する部分についての詳細な説明は省略する。
In the first embodiment or the second embodiment, the example in which the electrode lead is configured by stacking two metal plates has been described. In the power semiconductor device according to the third embodiment, a flexible member is stacked on a metal plate directly connected to the element electrode to ensure a cross-sectional area. 4 to 6 are diagrams for explaining the configuration of the power semiconductor device according to each example of the third embodiment of the present invention. FIG. 4 is a cross-sectional view of the power semiconductor device of the first example. 5 is a cross-sectional view of the power semiconductor device according to the second example, and corresponds to a cross section taken along line AA or BB in FIGS. 1 and 3, respectively. FIG. 6 shows the configuration of the power semiconductor device according to the third example. FIG. 6A is a cross-sectional view of the power semiconductor device with the sealing resin removed, and FIG. 6B. These are sectional drawings corresponding to the cut surface by the CC line of Fig.6 (a). In the figure, the same components as those described in the first or second embodiment are denoted by the same reference numerals, and detailed description of the overlapping portions is omitted.
本実施の形態3および各例にかかる電力用半導体装置1も、図4〜図6に示すように、回路基板であるセラミック基板2の導体層2aに、はんだ接合部4bによって電力用半導体素子3が接合されたものである。スイッチング素子3Sの制御用電極であるゲート電極3gは、アルミ製のワイヤ51によって制御端子52に電気接続され、図示しない外部の制御回路と電気接続される。
As shown in FIGS. 4 to 6, the
一方、スイッチング素子3Sのエミッタ電極3eと整流素子3Rの表面電極は、一端に端子部62cが設けられた電極リード62の他端側に、はんだ接合部4tによって、それぞれ接続されている。また、導体層2aには、他端に端子部61cを有するリード端子61の一端が接合され、電力用半導体素子3の主電力用電極は、リード端子61と電極リード62によって外部の電力回路と電気接続できるようになっている。
On the other hand, the
このようにして形成された回路体は、シリコーン製の接着剤9を用いて、樹脂製のケース8の内部にセラミック基材2i部分との隙間を埋めるようにして固定する。そのあと、ケース8内に封止樹脂(菱電化成製R−416)をダイレクトポッティングにより投入し、封止体7を形成すると電力用半導体装置1が完成する。
The circuit body formed in this manner is fixed using a
電力用半導体素子3は、それぞれ厚さ0.3mm、15mm角の矩形板状をなしており、スイッチング素子3SとしてはMOSFETやIGBTなど、整流素子3RとしてはSBDなど、様々な種類の素子を用いることができる。
The
セラミック基板2には、40mm×25mm×厚さ0.635mmのAlN製のセラミック基材2iの両面に、厚さ0.4mmの銅の導体層2a、2bを形成したものを用いた。ケース8には、48mm×28mm×高さ12mmのPPS製のものを用いた。
The
そして、電極リード62は、素子電極に接する他端側の部分(薄肉部62n)の厚み(0.5mm)が、端子部62cのある一端側の部分(厚肉部62k)の厚み(1.0mm)よりも薄くなるように形成された金属板625または626を使用するようにした。領域によって厚みが異なる金属板625あるいは626を使用することは、図4〜6のそれぞれに示す各例において共通である。しかし、厚みが薄くなった分、必要な断面積を確保するための構成が、第一例から第三例では、それぞれ異なるようになっている。
In the
図4に示すように、第一例にかかる電力用半導体装置1では、薄肉部62nの素子電極と接合される面の反対側の面に、φ0.2の素線を20本撚り合わせて形成した銅撚線62tを複数配置した。各銅撚線62tは、一端が厚肉部62kにかかるように、他端がスイッチング素子3Sの素子電極に対応する位置になるように配置し、それぞれ、はんだ付けしている。これにより、電極リード62における電力用半導体素子3から端子部62cまでの電流経路の断面積を薄肉部62nの断面積よりも広くし、想定される電流に適した断面積を確保することができる。また、銅撚線62tは可撓性があり、素子電極に接する部分の剛性は、厚肉部62kの半分の厚みを有する薄肉部62nの剛性になる。つまり、電極リード62としての合計断面積を電流に応じた値に保ったまま、剛性の増大を抑制して、熱応力を低減し、電極リード62と電力用半導体素子3との間のはんだ接合部4tを長寿命化させることができる。
As shown in FIG. 4, the
なお、可撓性のある銅撚線62tを素子電極に直接接合することも考えられるが、凹凸の激しい撚線を素子電極に接合すると、素子電極に局所的な応力がかかる恐れがあるので好ましくない。しかし、第一例のように、金属板625を介して接合していれば、素子電極に局所的な応力がかかることがない。また、金属板625は素子電極と比べると剛性が高いので、銅撚線62tの凹凸に伴う局所的な応力が金属板625にかかっても、接合信頼性が損なわれることはない。
Although it is conceivable to directly bond the flexible copper stranded
また、図5に示すように第二例にかかる電力用半導体装置1では、薄肉部62nの素子電極と接合される面の反対側の面にはんだ層62sを形成して電極リード62を構成した。はんだ層62sの厚みは、体積抵抗率を考慮し、銅で必要とされる断面積に対応する断面積を確保できるように調整した。はんだ層62sの厚みは、実施の形態1における金属板622よりも厚くする必要があるが、はんだの弾性率は銅と比べて圧倒的に小さい。そのため、電極リード62として、銅で換算した断面積を電流に応じた値に保ったまま、剛性の増大を抑制して、熱応力を低減し、電極リード62と電力用半導体素子3との間のはんだ接合部4tを長寿命化させることができる。
Further, as shown in FIG. 5, in the
また、図6に示すように第三例にかかる電力用半導体装置1では、薄肉部62nに対応する部分の幅が厚肉部62kに対応する部分の幅の倍になる金属板626を使用して電極リード62を形成した。そして、電極リード62として素子電極に接合した際、素子電極からはみ出る両側面部分(側面部62w)を上方に折り曲げてU字状に構成した。これにより、素子電極に接合される平坦な部分(平坦部62f)の厚みは、一枚ものを使用する場合の半分になり、一方、電流経路上の断面積は側面部62wを加えて確保した。そのため、電極リード62として、断面積を電流に応じた値に保ったまま、素子電極と接合される部分(平坦部62f)剛性の増大を抑制して、熱応力を低減し、電極リード62と電力用半導体素子3との間のはんだ接合部4tを長寿命化させることができる。
Further, as shown in FIG. 6, the
このとき、平坦部62fを両端が素子電極から浮き上がるように湾曲させると、はんだ接合部4tのうち、接合面における中央部分が薄く、両端部分が厚くなるように、接合部4tの厚みを連続的に変化させることが可能となる。こうすることで、接合面における端部に集中する接合応力を全面に分散させる効果も期待できる。なお、素子電極との接触面を湾曲させる構成は、第三例に限らず、実施の形態3の他の例、および実施の形態1と2で説明した電極リード62においても適用可能である。
At this time, when the
また、電極リード62を構成する金属板625あるいは626には、銅板を用いた例を示したが、これに限ることはない。良好な電気伝導性を有し、任意の形状に加工が可能で、表面がはんだ付け可能なメタライスをしてあれば、ニッケル(Ni)、アルミニウム(Al)、鉄(Fe)などの金属板や、CIC(銅/インバー/銅のクラッド材)などでも同様の効果が得られることは、本実施の形態でも同様である。
Moreover, although the example which used the copper plate was shown for the
セラミック基板2の材料として、AlNを用いた例を示したが、アルミナやSiNなどのセラミック材料でも同様の効果が得られる。さらに放熱性の必要があまりない場合には、ガラスエポキシ基板などを用いることも可能である。さらに、ベース板とセラミック基板の機能を併せ持つ金属基板を用いるようにすれば、部品点数の削減が可能となり、軽量化や小型化が可能となる。また、ワイヤボンドについてもアルミ製に限ることはなく、銅製ワイヤやアルミ被覆銅ワイヤ、あるいは金ワイヤを用いても同様の効果が得られる。さらには、リボンボンドを用いたり、金属板を超音波接合するバスバーなどを用いたりしても同様の効果が得られる。また、封止体については、ダイレクトポッティング用の樹脂に限ることはなく、シリコーンゲルを用いても同様の効果が得られる。あるいは、ケース8等を用いず、熱硬化樹脂などを用いて全体をトランスファモールドして封止体を形成する構造でも同様の効果が得られる。
Although an example in which AlN is used as the material of the
以上のように、本実施の形態3にかかる電力用半導体装置1によれば、回路基板(セラミック基板2)と、一面に電極(素子電極:例えば、エミッタ電極3e)が形成され、他面が回路基板(セラミック基板2)に接合された電力用半導体素子3と、一端側が素子電極に接合され、他端側(端子部62c)が外部と電気接続される電極リード62と、電極リード62の素子電極に接合された部分とともに電力用半導体素子3を封止する封止体7と、を備え、電極リード62は、素子電極との接合面部を有するとともに他端側(端子部62c)から一端側にかけて連なる金属板625と、他端側(端子部62c)と素子電極との間で金属板625との並列回路を形成するように、金属板625よりも弾性率の低い接合材(例えば、はんだ)を用いて、金属板625の接合面部の反対側の面に接合された導電部材(銅撚線62t、はんだ層62s)と、を有するように構成したので、電極リード62の素子電極からの電流経路の抵抗を増大させることなく、剛性を低く保つことができるので、高温・高電流に対応し、信頼性の高い電力用半導体装置1を得ることができる。
As described above, according to the
あるいは、回路基板(セラミック基板2)と、一面に電極(素子電極:例えば、エミッタ電極3e)が形成され、他面が回路基板(セラミック基板2)に接合された電力用半導体素子3と、一端側が素子電極に接合され、他端側(端子部62c)が外部と電気接続される電極リード62と、電極リード62の素子電極に接合された部分と電力用半導体素子3を包むように、回路基板(セラミック基板2)の電力用半導体素子3が接合された面を封止する封止体7と、を備え、電極リード62は、素子電極との接合面部を有するとともに他端側(端子部62c)から一端側にかけて連なるとともに、他端側(厚肉部62k)よりも一端側(薄肉部62n)の方の厚みが薄い金属板626で形成され、かつ、薄肉部62nは、素子電極との接合面よりも幅広に形成され、素子電極からはみ出た部分(側面部62w)が上方に折れ曲がっているように構成したので、電極リード62の素子電極からの電流経路の抵抗を増大させることなく、剛性を低く保つことができるので、高温・高電流に対応し、信頼性の高い電力用半導体装置1を得ることができる。
Alternatively, a circuit board (ceramic substrate 2), a
以上のように、各実施の形態1〜3にかかる電力用半導体装置1によれば、回路基板(セラミック基板2)と、一面に電極(素子電極:例えば、エミッタ電極3e)が形成され、他面が回路基板(セラミック基板2)に接合された電力用半導体素子3と、一端側が素子電極に接合され、他端側(端子部62c)が外部と電気接続される電極リード62と、電極リード62の素子電極に接合された部分とともに電力用半導体素子3を封止する封止体7と、を備え、電極リード62は、素子電極との接合面部を有するとともに他端側(端子部62c)から一端側にかけて連なる金属板(621、623、625)と、他端側(端子部62c)と素子電極との間で金属板(621、623、625)との並列回路を形成するように、金属板(621、623、625)よりも弾性率の低い接合材(例えば、はんだ)を用いて、金属板(621、623、625)の接合面部の反対側の面に接合された導電部材(金属板622、624、銅撚線62t、はんだ層62s)と、を有するように構成したので、電極リード62の素子電極からの電流経路の抵抗を増大させることなく、剛性を低く保つことができるので、高温・高電流に対応し、信頼性の高い電力用半導体装置1を得ることができる。
As described above, according to the
また、素子電極との接合面部が、中央よりも外側の方が素子電極から離れるように湾曲していると、接合面における端部に集中する接合応力を全面に分散させる効果も期待できる。 Further, if the joint surface portion with the element electrode is curved so that the outer side from the center is away from the device electrode, an effect of dispersing the joint stress concentrated on the end portion of the joint surface can be expected.
なお、上記各実施の形態においては、電力用半導体素子3には、ワイドバンドギャップ半導体材料であるSiCを用いた例について説明したが、一般的なシリコンを用いた素子にも適用できることは言うまでもない。しかし、SiCをはじめ、窒化ガリウム(GaN)系材料、あるいはダイヤモンドといったシリコンと較べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を用い、電流許容量が高く、高温動作が想定される場合に、特に顕著な効果があらわれる。それは、電極リードに必要とされる厚み(断面積)が厚くなるので、剛性が高くなり、運転温度が高くなるため線膨張係数差による変位が大きくなるため、応力を緩和する必要性が増すからである。さらに、高温化および高放熱性の観点からセラミック基板2を用いることで、金属部材との線膨張係数差がより大きくなり、さらに応力を緩和する必要性が増大する。
In each of the above-described embodiments, the
そのため、本発明の各実施の形態のように、電流経路上の面積は維持しても機械的な剛性は増大させない構成による応力緩和の効果が顕著になるからである。つまり、電極リード62と電力用半導体素子3の間のはんだ接合部4tを長寿命化させることができ、ワイドバンドギャップ半導体に対して有用な構造を提供することができる。
For this reason, as in each embodiment of the present invention, the effect of stress relaxation by the configuration that does not increase the mechanical rigidity even if the area on the current path is maintained becomes significant. That is, the life of the solder joint 4t between the
1:電力用半導体装置、 2:セラミック基板(回路基板)、 3:電力用半導体素子、 4b,4t:はんだ接合部(接合部)、 5:制御用配線部材、 6:電力用配線部材、 7:封止体、 8:ケース、 9:接着剤、 61:リード端子、 62:電極リード、 621,623,625:金属板、 622,624:金属板(第二金属板)、
62a:連通孔、 62c:端子部、 62k: 厚肉部、 62n:薄肉部、 62s:はんだ層(導電部材)、 62t:銅撚線(導電部材)。
1: power semiconductor device 2: ceramic substrate (circuit board) 3:
62a: communication hole, 62c: terminal part, 62k: thick part, 62n: thin part, 62s: solder layer (conductive member), 62t: copper stranded wire (conductive member).
Claims (10)
一面に電極が形成され、他面が前記回路基板に接合された電力用半導体素子と、
一端側が前記電極に接合され、他端側が外部と電気接続される電極リードと、
前記電極リードの前記電極に接合された部分とともに前記電力用半導体素子を封止する封止体と、を備え、
前記電極リードは、前記電極との接合面部を有するとともに前記他端側から前記一端側にかけて連なる金属板と、前記他端側と前記電極との間で前記金属板との並列回路を形成するように、前記金属板よりも弾性率の低い接合材を用いて、前記金属板の前記接合面部の反対側の面に接合された導電部材と、を有することを特徴とする電力用半導体装置。 A circuit board;
An electrode is formed on one surface and the other surface is joined to the circuit board, a power semiconductor element,
An electrode lead having one end joined to the electrode and the other end electrically connected to the outside;
A sealing body for sealing the power semiconductor element together with a portion bonded to the electrode of the electrode lead,
The electrode lead has a joint surface with the electrode and forms a parallel circuit between the metal plate connected from the other end side to the one end side and the metal plate between the other end side and the electrode. And a conductive member bonded to a surface opposite to the bonding surface portion of the metal plate using a bonding material having a lower elastic modulus than the metal plate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013256609A JP2015115471A (en) | 2013-12-12 | 2013-12-12 | Power semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013256609A JP2015115471A (en) | 2013-12-12 | 2013-12-12 | Power semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015115471A true JP2015115471A (en) | 2015-06-22 |
Family
ID=53529003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013256609A Pending JP2015115471A (en) | 2013-12-12 | 2013-12-12 | Power semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015115471A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106611749A (en) * | 2015-10-23 | 2017-05-03 | 富士电机株式会社 | Semiconductor device |
| JP2018067611A (en) * | 2016-10-19 | 2018-04-26 | 三菱電機株式会社 | Semiconductor device and power conversion device |
| JP2020155572A (en) * | 2019-03-20 | 2020-09-24 | 株式会社東芝 | Power module |
| US10825751B2 (en) | 2016-04-01 | 2020-11-03 | Mitsubishi Electric Corporation | Semiconductor device |
| CN112204729A (en) * | 2018-06-06 | 2021-01-08 | 三菱电机株式会社 | Semiconductor device and power conversion device |
| US11387210B2 (en) | 2019-03-15 | 2022-07-12 | Fuji Electric Co., Ltd. | Semiconductor module and manufacturing method therefor |
| CN114914217A (en) * | 2021-02-09 | 2022-08-16 | 三菱电机株式会社 | Semiconductor device and method for manufacturing semiconductor device |
| JP2024054535A (en) * | 2022-10-05 | 2024-04-17 | 三菱電機株式会社 | Semiconductor Device |
| US12062634B2 (en) | 2019-06-20 | 2024-08-13 | Rohm Co., Ltd. | Semiconductor device and production method for semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010173A (en) * | 2008-06-24 | 2010-01-14 | Denso Corp | Electronic device and method of manufacturing the same |
| JP2010050364A (en) * | 2008-08-25 | 2010-03-04 | Hitachi Ltd | Semiconductor device |
| JP2011204968A (en) * | 2010-03-26 | 2011-10-13 | Panasonic Corp | Semiconductor device and manufacturing method of semiconductor device |
-
2013
- 2013-12-12 JP JP2013256609A patent/JP2015115471A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010173A (en) * | 2008-06-24 | 2010-01-14 | Denso Corp | Electronic device and method of manufacturing the same |
| JP2010050364A (en) * | 2008-08-25 | 2010-03-04 | Hitachi Ltd | Semiconductor device |
| JP2011204968A (en) * | 2010-03-26 | 2011-10-13 | Panasonic Corp | Semiconductor device and manufacturing method of semiconductor device |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106611749B (en) * | 2015-10-23 | 2021-05-07 | 富士电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
| JP2017084881A (en) * | 2015-10-23 | 2017-05-18 | 富士電機株式会社 | Semiconductor device |
| CN106611749A (en) * | 2015-10-23 | 2017-05-03 | 富士电机株式会社 | Semiconductor device |
| US10825751B2 (en) | 2016-04-01 | 2020-11-03 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2018067611A (en) * | 2016-10-19 | 2018-04-26 | 三菱電機株式会社 | Semiconductor device and power conversion device |
| CN112204729A (en) * | 2018-06-06 | 2021-01-08 | 三菱电机株式会社 | Semiconductor device and power conversion device |
| US11387210B2 (en) | 2019-03-15 | 2022-07-12 | Fuji Electric Co., Ltd. | Semiconductor module and manufacturing method therefor |
| JP2020155572A (en) * | 2019-03-20 | 2020-09-24 | 株式会社東芝 | Power module |
| CN111725167A (en) * | 2019-03-20 | 2020-09-29 | 株式会社东芝 | power module |
| JP7108567B2 (en) | 2019-03-20 | 2022-07-28 | 株式会社東芝 | power module |
| US12062634B2 (en) | 2019-06-20 | 2024-08-13 | Rohm Co., Ltd. | Semiconductor device and production method for semiconductor device |
| CN114914217A (en) * | 2021-02-09 | 2022-08-16 | 三菱电机株式会社 | Semiconductor device and method for manufacturing semiconductor device |
| CN114914217B (en) * | 2021-02-09 | 2024-09-10 | 三菱电机株式会社 | Semiconductor device and method for manufacturing semiconductor device |
| JP2024054535A (en) * | 2022-10-05 | 2024-04-17 | 三菱電機株式会社 | Semiconductor Device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2015115471A (en) | Power semiconductor device | |
| US9899345B2 (en) | Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power | |
| US10658284B2 (en) | Shaped lead terminals for packaging a semiconductor device for electric power | |
| JP5692377B2 (en) | Semiconductor unit and semiconductor device | |
| US9673118B2 (en) | Power module and method of manufacturing power module | |
| JP5863602B2 (en) | Power semiconductor device | |
| JP2013069782A (en) | Semiconductor device | |
| JP6439389B2 (en) | Semiconductor device | |
| JP2013219267A (en) | Power module | |
| JP2016018866A (en) | Power module | |
| JP6988345B2 (en) | Semiconductor device | |
| CN105529319A (en) | Semiconductor device | |
| JP6330436B2 (en) | Power semiconductor module | |
| JP2010283053A (en) | Semiconductor device and manufacturing method thereof | |
| CN104603934A (en) | Power semiconductor device | |
| WO2020208739A1 (en) | Semiconductor device | |
| JP6248803B2 (en) | Power semiconductor module | |
| CN113228265A (en) | Circuit structure of semiconductor assembly | |
| JP7118204B1 (en) | semiconductor equipment | |
| JP7190985B2 (en) | semiconductor equipment | |
| JP2017123360A (en) | Semiconductor module | |
| JP5429413B2 (en) | Semiconductor device | |
| WO2015125772A1 (en) | Electrode lead and semiconductor device | |
| JP5177174B2 (en) | Semiconductor device | |
| US20120217655A1 (en) | Electronic device for high power applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151002 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160628 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161220 |