JP2015115374A - 炭化珪素半導体装置の製造方法 - Google Patents

Abstract

【課題】表面電極のエレクトロマイグレーション耐性が高く、かつ所定の電気的特性を安定して得ることができる炭化珪素半導体装置の製造方法を提供すること。
【解決手段】炭化珪素半導体スイッチング素子を作製するにあたって、まず、ｎ型炭化珪素ウエハ１の上に形成したＭＯＳゲート構造を覆うように層間絶縁膜７を形成する。次に、層間絶縁膜７に第１，２コンタクトホール８，１０を形成し、ＭＯＳゲート構造の導電部を露出させる。次に、層間絶縁膜７上に表面電極の第１層として高融点金属層１１を形成する。次に、高融点金属層１１上に表面電極の第２層としてＡｌ−Ｓｉ層１２を形成する。次に、第１のウェットエッチングによってＡｌ−Ｓｉ層１２をパターニングする。次に、第２のウェットエッチングにより、パターン開口部１４に露出された高融点金属層１１を除去して、高融点金属層１１ごとＳｉノジュール１３をリフトオフする。
【選択図】図６

Description

この発明は、炭化珪素半導体装置の製造方法に関する。

炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）を大幅に上回るバンドギャップや破壊電界強度を有する。このため、半導体スイッチング素子の一部の素子をより低損失な素子で置き換える、または単体で耐圧１０ｋＶを超える超高耐圧な半導体スイッチング素子を実現することができる半導体材料として期待されている。炭化珪素を半導体材料として用いた例えばＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）などの半導体スイッチング素子（以下、炭化珪素半導体スイッチング素子とする）は、高周波・高温動作に優れた素子であり、高温環境かつ大電流密度での使用が想定される。このため、表面電極材料として、純度９９．００％以上の純アルミニウム（Ａｌ）よりもエレクトロマイグレーション耐性に優れるＡｌ−Ｓｉ合金が採用されている。

表面電極材料としてＡｌ−Ｓｉ合金を用いる場合、表面電極とその下層（層間絶縁膜や、層間絶縁膜のコンタクトホールに露出する電極）との界面に、表面電極中のＳｉが髭状や瘤状のＳｉ析出物（Ｓｉノジュール）となって析出する。Ｓｉノジュールは、表面電極を所定の配線パターン（電極パターン）に成形（パターニング）するためのウェットエッチングに用いる例えばリン酸（Ｈ₃ＰＯ₄）、硝酸（ＨＮＯ₃）および酢酸（ＣＨ₃ＣＯＯＨ）など（以下、リン硝酢酸とする）を含む薬液に溶解しない。このため、Ｓｉノジュールは、パターニングされた表面電極間（配線間）に露出された層間絶縁膜に付着した状態または層間絶縁膜の表面層に食い込んだ状態（以下、単に付着とする）で残留する。配線間にＳｉノジュールが存在する場合、配線間を電気的に絶縁することができない虞がある。このため、ドライエッチングにより、表面電極間に残留するＳｉノジュールを除去するのが一般的である（例えば、下記特許文献１参照。）。

特開２００４−０７９５８２号公報

しかしながら、上述した炭化珪素半導体スイッチング素子では、半導体材料中にＳｉ原子とＣ（炭素）原子とが１：１で存在することに起因して、Ｓｉを半導体材料として用いた半導体スイッチング素子よりもゲート絶縁膜中の欠陥密度が高くなり、電気的特性の安定性が損なわれることが知られている。さらに、上述した特許文献１に示す技術では、表面電極材料としてＡｌ−Ｓｉ合金を用いた場合、ゲート絶縁膜の形成条件によっては、素子表面に残留するＳｉノジュールを除去するためのドライエッチング時に素子表面がプラズマに晒されることで、オン電圧が設計条件に基づく所定の値から１０％〜２０％程度低圧側にずれてしまうという問題がある。

このようなオン電圧の変動は、ゲート絶縁膜中の欠陥と、Ｓｉノジュールのドライエッチングにおいて処理炉内に発生させるプラズマとの相互作用により生じるものと推測される。一方、表面電極材料として純Ａｌを用いる場合には、Ｓｉノジュールを除去するためのドライエッチングを行う必要がなくなるため、オン電圧が変動することを回避することができることが本発明者によって確認されている。しかしながら、表面電極材料として純Ａｌを用いた場合、表面電極材料としてＡｌ−Ｓｉ合金を用いた場合よりも表面電極のエレクトロマイグレーション耐性が低く、素子の寿命を縮めるという問題がある。

この発明は、上述した従来技術による問題点を解消するため、表面電極のエレクトロマイグレーション耐性が高く、かつ所定の電気的特性を安定して得ることができる炭化珪素半導体装置の製造方法を提供することを目的とする。

上述した課題を解決し、目的を達成するため、本発明者は、鋭意研究を重ねた結果、Ａｌ−Ｓｉ層と層間絶縁膜との間にチタン（Ｔｉ）、ジルコニウム（Ｚｒ）またはハフニウム（Ｈｆ）などの高融点金属からなる薄い金属層を設けておき、パターニングされた表面電極間に露出する高融点金属層をウェットエッチングによって除去することで、ドライエッチングを行うことなく、表面電極間に残存するＳｉノジュールをリフトオフすることができることを見出した。本発明は、このような知見に基づいてなされたものである。

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、炭化珪素からなる半導体ウエハの表面にデバイス構造を形成する第１形成工程を行う。次に、前記半導体ウエハ上に、前記デバイス構造を覆う絶縁膜を形成する第２形成工程を行う。次に、前記絶縁膜を選択的に除去し、前記デバイス構造を構成する導電部を露出させる露出工程を行う。次に、前記絶縁膜上に、前記導電部に接して、融点の高い金属からなる第１金属層を形成する第３形成工程を行う。次に、前記第１金属層上に、アルミニウムおよびシリコンからなる第２金属層を形成する第４形成工程を行う。次に、第１のウェットエッチングにより、前記第２金属層を所定のパターンに成形する成形工程を行う。次に、前記成形工程によって成形された前記第２金属層の間に露出された前記第１金属層を第２のウェットエッチングにより除去する除去工程を行う。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１金属層は、チタン、ジルコニウムおよびハフニウムの少なくとも１つ以上からなることを特徴とする。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１金属層の厚さは、前記第３形成工程によって前記第１金属層と前記第２金属層との界面に析出するシリコンの析出物の粒径の半分の寸法よりも厚いことを特徴とする。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１金属層の厚さは、１００ｎｍ以上２００ｎｍ以下であることを特徴とする。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２金属層の厚さは、前記第１金属層の厚さよりも厚いことを特徴とする。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１形成工程では、前記デバイス構造として、前記半導体ウエハの表面に前記絶縁膜よりも厚さの薄いゲート絶縁膜を介してゲート電極を形成する工程と、前記デバイス構造として、前記半導体ウエハの表面に、前記ゲート電極と電気的に絶縁された入力電極を形成する工程と、を含み、前記露出工程では、前記導電部として前記ゲート電極および前記入力電極を露出させることを特徴とする。

上述した発明によれば、表面電極材料としてアルミニウムおよびシリコンを含む金属層を用いることにより、表面電極のエレクトロマイグレーション耐性を高くすることができる。また、表面電極材料としてアルミニウムおよびシリコンを含む金属層を用いた場合においても、ドライエッチングを用いずに、表面電極のパターニング後に素子表面に残存するシリコンの析出物を除去することができるため、オン電圧が設計条件に基づく所定の値からずれることを回避することができる。

本発明にかかる炭化珪素半導体装置の製造方法によれば、表面電極のエレクトロマイグレーション耐性を高くすることができ、かつ所定の電気的特性を安定して得ることができるという効果を奏する。

実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。

以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。

（実施の形態）
実施の形態にかかる炭化珪素半導体装置の製造方法について、炭化珪素を半導体材料として用いたｎチャネル型ＭＯＳＦＥＴを製造する場合を例に説明する。図１〜６は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。まず、例えば単結晶からなるｎ型炭化珪素ウエハ１の上に、所定のデバイス構造を形成する。具体的には、薬液洗浄や犠牲酸化などの方法で予め清浄化されたｎ型炭化珪素ウエハ１を用意する。次に、ｎ型炭化珪素ウエハ１のおもて面上に、例えばエピタキシャル成長によりｎ^-型ドリフト層２を成長させる。次に、例えばイオン注入により、ｎ^-型ドリフト層２の、ｎ型炭化珪素ウエハ１側に対して反対側の表面層にｐ型ウェル層３を選択的に形成する。

次に、例えばイオン注入により、ｐ型ウェル層３の内部にｎ⁺型高濃度領域４を選択的に形成する。次に、ｐ型ウェル層３の、ｎ⁺型高濃度領域４とｎ^-型ドリフト層２とに挟まれた部分の表面上に、ゲート絶縁膜５を介してゲート電極（導電部）６を形成する。次に、ｎ^-型ドリフト層２の、ｎ型炭化珪素ウエハ１側に対して反対側の表面に、ｐ型ウェル層３、ｎ⁺型高濃度領域４、ゲート絶縁膜５およびゲート電極６からなるＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造を被覆（密封）するように層間絶縁膜７を形成する。ここまでの状態が図１に示されている。

次に、層間絶縁膜７を選択的に除去して第１コンタクトホール８を形成し、第１コンタクトホール８にｎ⁺型高濃度領域４を露出させる。次に、一般的な方法により、第１コンタクトホール８に露出するｎ⁺型高濃度領域４にオーミック接触するオーミック電極（導電部）９を形成する。オーミック電極９の材料は、例えば、ニッケル（Ｎｉ）を主成分とするＮｉ合金を用いてもよい。このＮｉ合金の組成や、オーミックシンタリング（熱処理）の条件などは設計条件に合わせて種々変更可能である。層間絶縁膜７に第１コンタクトホール８を形成する方法として、例えばドライエッチングを用いてもよい。ここまでの状態が図２に示されている。

次に、層間絶縁膜７を選択的に除去して第２コンタクトホール（ゲートコンタクトホール）１０を形成し、第２コンタクトホール１０にゲート電極６を露出させる。層間絶縁膜７に第２コンタクトホール１０を形成する方法として、例えばウェットエッチングを用いてもよい。ここまでの状態が図３に示されている。

次に、層間絶縁膜７上に高融点金属層（第１金属層）１１を成膜（形成）する。このとき、第１，２コンタクトホール８，１０にそれぞれ露出するオーミック電極９およびゲート電極６に接するように、第１，２コンタクトホールの内壁に沿って高融点金属層１１を形成する。高融点金属層１１を形成する方法として、例えばスパッタリングなど一般的な方法を用いればよい。高融点金属層１１は、表面電極の第１層である。高融点金属層１１の厚さは、後述するＳｉノジュール１３の平均粒径（直径）の半分の寸法よりも厚くする。高融点金属層１１の厚さをＳｉノジュール１３の平均粒径の半分の寸法よりも厚くする理由は、後述のＳｉノジュール除去工程において、高融点金属層１１の厚さが上記条件以下であると、Ｓｉノジュール１３でマスクされている領域の高融点金属層１１を完全に除去することができず、層間絶縁膜７の表面からＳｉノジュール１３を十分に分離することができない虞があるからである。また、高融点金属層１１の厚さは、後述する第２のウェットエッチングによって高融点金属層１１をパターニングする際の安定性を考慮して可能な限り薄くするのが好ましく、例えば１００ｎｍ以上２００ｎｍ以下程度であるのがよい。

高融点金属層１１の電極材料として、比較的融点の高い例えばチタン（Ｔｉ）、ジルコニウム（Ｚｒ）およびハフニウム（Ｈｆ）のいずれかの金属、またはこれらの金属を１つ以上含む合金を用いるのがよい。なお、炭化珪素半導体スイッチング素子の電極材料として一般的に用いるアルミニウム（Ａｌ）やニッケル（Ｎｉ）は、高融点金属層１１の材料として好ましくない。その理由は、次の通りである。アルミニウムは、高温環境かつ大電流密度での使用において例えばエレクトロマイグレーション耐性が低いなど安定性が悪いからである。ニッケルは、高温域において層間絶縁膜７の中に拡散し絶縁破壊が生じる虞があるからである。すなわち、高融点金属層１１の電極材料には、高温環境かつ大電流密度での使用において安定性が高く、かつ高温域において層間絶縁膜７の中に拡散しにくい金属を用いるのがよい。

次に、第１，２コンタクトホール８，１０を埋め込むように、高融点金属層１１上にアルミニウム（Ａｌ）およびシリコン（Ｓｉ）を含む金属層（以下、Ａｌ−Ｓｉ層（第２金属層）とする）１２を成膜する。具体的には、Ａｌ−Ｓｉ層１２は、例えば１ｗｔ％程度のシリコンを含有するアルミニウム合金層であってもよい。Ａｌ−Ｓｉ層１２を形成する方法として、例えばスパッタリングなど一般的な方法を用いればよい。このようにＡｌ−Ｓｉ層１２を形成することにより、Ａｌ−Ｓｉ層１２と高融点金属層１１との界面に、Ａｌ−Ｓｉ層１２中のＳｉが球状や瘤状のＳｉ析出物（Ｓｉノジュール）１３となって析出する。Ａｌ−Ｓｉ層１２は、表面電極の第２層である。すなわち、高融点金属層１１およびＡｌ−Ｓｉ層１２を順に積層して表面電極を形成する。ここまでの状態が図４に示されている。

次に、フォトリソグラフィおよび第１のウェットエッチングによってＡｌ−Ｓｉ層１２を所定の配線パターンに成形（パターニング）する。このパターニングにより、第１コンタクトホール８の内部において高融点金属層１１を介してオーミック電極９に接するＡｌ−Ｓｉ配線層１２ａと、第２コンタクトホール１０の内部において高融点金属層１１を介してゲート電極６に接するＡｌ−Ｓｉ配線層１２ｂとを形成する。Ａｌ−Ｓｉ配線層１２ａ，１２ｂ間（以下、パターン開口部１４とする）には高融点金属層１１が露出される。第１のウェットエッチングの薬液として、例えばリン酸（Ｈ₃ＰＯ₄）、硝酸（ＨＮＯ₃）および酢酸（ＣＨ₃ＣＯＯＨ）など（リン硝酢酸）を含む薬液（成分は種々変更可能）を用いてもよい。Ｓｉノジュール１３は、リン硝酢酸を含む殆どの薬液に溶解しない。このため、第１のウェットエッチングが終了した時点では、Ｓｉノジュール１３は、パターン開口部１４に露出する高融点金属層１１に付着した状態で残存している。すなわち、素子表面にＳｉノジュール１３が付着した状態となっている。ここまでの状態が図５に示されている。

第１のウェットエッチングによってＡｌ−Ｓｉ層１２をパターニングすることにより、ドライエッチングによってＡｌ−Ｓｉ層１２をパターニングする場合よりもスループットを向上させることができる。また、ドライエッチングによってＡｌ−Ｓｉ層１２をパターニングする場合、オン電圧が変動し、設計条件に基づいて設定された所定のオン電圧を維持することができない虞があるが、本発明においては、第１のウェットエッチングによってＡｌ−Ｓｉ層１２をパターニングするため、オン電圧が変動することを回避することができる。

次に、例えばアンモニア（ＮＨ₃）および過酸化水素（Ｈ₂Ｏ₂）を含む混合液（成分は種々変更可能）などの薬液を用いた第２のウェットエッチングによって高融点金属層１１をパターニングし、パターン開口部１４に露出する高融点金属層１１を除去する。この第２のウェットエッチングは、深さ方向および基板主面に平行な方向（以下、横方向とする）に等方的に進む。このため、高融点金属層１１の、Ｓｉノジュール１３が付着していない部分から深さ方向にエッチングが進むとともに、深さ方向へのエッチング深さと同程度の幅で、Ｓｉノジュール１３の周囲から横方向に、高融点金属層１１の、Ｓｉノジュール１３直下の部分にエッチングが進む。このため、上述したように高融点金属層１１の厚さをＳｉノジュール１３の平均粒径の半分の寸法よりも厚くすることにより、深さ方向へのエッチングが高融点金属層１１の厚さ分進んだ時点で、高融点金属層１１の、Ｓｉノジュール１３直下の部分はＳｉノジュール１３の直径以上の幅で除去される。すなわち、深さ方向に進むエッチングによって高融点金属層１１の、Ｓｉノジュール１３が付着していない部分が完全に除去された時点で、高融点金属層１１の、Ｓｉノジュール１３直下の部分も完全に除去される。このようにパターン開口部１４の内部においてＳｉノジュール１３の付着している部分（高融点金属層１１）を除去することで、パターン開口部１４に残存するＳｉノジュール１３が素子表面から剥離（リフトオフ）され除去される。ここまでの状態が図６に示されている。

第２のウェットエッチングに用いる薬液によってＡｌ−Ｓｉ層１２の平面パターン（配線形状）が顕著に変化する虞がある場合には、第２のウェットエッチング前に、予めフォトリソグラフィによりＡｌ−Ｓｉ層１２を覆う保護膜（不図示）を形成しておけばよい。また、第２のウェットエッチングには、例えばフッ化アンモニウム（ＮＨ₄Ｆ）などのフッ化物を含まない薬液を用いるのがよい。その理由は、第２のウェットエッチング時に高融点金属層１１の下層の層間絶縁膜７が殆どエッチングされないため、ほぼ第２のウェットエッチング前の厚さで層間絶縁膜７の厚さを維持することができるからである。

その後、例えばＡｌ−Ｓｉ配線層１２ａ，１２ｂを覆うようにウエハおもて面側にパッシベーション保護膜（不図示）を形成するなど、配線層形成以降の一般的な工程を行った後、個々のチップに切断（ダイシング）することにより、実施の形態にかかる炭化珪素半導体装置が完成する。

以上、説明したように、実施の形態によれば、Ａｌ−Ｓｉ層と層間絶縁膜との間に高融点金属層を設けることにより、Ａｌ−Ｓｉ層の形成時に生じるＳｉノジュールは、Ａｌ−Ｓｉ層と高融点金属層との界面に析出し、高融点金属層の下層の層間絶縁膜に直接付着しない。従来方法では、Ｓｉノジュールは、Ａｌ−Ｓｉ層と層間絶縁膜との界面に析出し、層間絶縁膜に直接付着するため、Ａｌ−Ｓｉ層のパターニング後、パターン開口部に露出する層間絶縁膜に付着しているＳｉノジュールをドライエッチングにより除去するしかなく、オン電圧の変動を考慮して素子設計を行う必要があった。それに対して、実施の形態によれば、Ｓｉノジュールは高融点金属層に付着するため、パターン開口部に露出する高融点金属層をウェットエッチングによって除去することにより、ドライエッチングを行うことなく、素子表面に残存するＳｉノジュールを除去することができる。したがって、オン電圧の変動を考慮して素子設計を行う必要がなく、素子設計が容易となる。すなわち、実施の形態によれば、表面電極材料としてＡｌ−Ｓｉ合金を用いて表面電極のエレクトロマイグレーション耐性を高くして、素子の信頼性を向上させることができる。かつ、表面電極材料としてＡｌ−Ｓｉ合金を用いた場合であっても、オン電圧が変動することを回避して、配線間の電気的な絶縁性を向上させることができるため、所定の電気的特性を安定して得ることができ、歩留りを向上させることができる。

また、製造工程中にドライエッチング工程が含まれる場合、一般的にドライエッチング工程は枚葉処理であるため、スループットを向上させるにはドライエッチャーを複数台用意する必要があるが、実施の形態によれば、バッチ処理が可能なウェットエッチング工程によって表面電極のパターニングおよびＳｉノジュールの除去を行うため、スループットを大幅に向上させることができる。

以上において本発明では、ｎチャネル型ＭＯＳＦＥＴを例に説明しているが、上述した実施の形態に限らず、表面電極材料としてＡｌ−Ｓｉ合金を用いたさまざまな構成のＭＯＳゲート型半導体装置に適用可能である。また、本発明は、基板片面に電極を有する横型半導体装置や、基板両面に電極を有する縦型半導体装置のいずれの構造にも適用可能である。すなわち、本発明を適用して横型半導体装置を作製（製造）する場合、表面電極のパターニングによりゲート電極用、入力電極用および出力電極用の配線層をそれぞれ形成すればよい。本発明を適用して縦型半導体装置を作製する場合、表面電極のパターニングによりゲート電極用および入力電極用の配線層をそれぞれ形成し、炭化珪素ウエハの裏面に出力電極となる裏面電極を形成すればよい。また、本発明は、導電型を反転させても同様に成り立つ。

以上のように、本発明にかかる炭化珪素半導体装置の製造方法は、スイッチング素子などに使用される炭化珪素半導体装置に有用である。

１ ｎ型炭化珪素ウエハ
２ ｎ^-型ドリフト層
３ ｐ型ウェル層
４ ｎ⁺型高濃度領域
５ ゲート絶縁膜
６ ゲート電極
７ 層間絶縁膜
８ 第１コンタクトホール
９ オーミック電極
１０ 第２コンタクトホール
１１ 高融点金属層
１２ Ａｌ−Ｓｉ層
１３ Ｓｉノジュール
１４ Ａｌ−Ｓｉ層のパターン開口部

Claims (6)

1. 炭化珪素からなる半導体ウエハの表面にデバイス構造を形成する第１形成工程と、
   前記半導体ウエハ上に、前記デバイス構造を覆う絶縁膜を形成する第２形成工程と、
   前記絶縁膜を選択的に除去し、前記デバイス構造を構成する導電部を露出させる露出工程と、
   前記絶縁膜上に、前記導電部に接して、融点の高い金属からなる第１金属層を形成する第３形成工程と、
   前記第１金属層上に、アルミニウムおよびシリコンからなる第２金属層を形成する第４形成工程と、
   第１のウェットエッチングにより、前記第２金属層を所定のパターンに成形する成形工程と、
   前記成形工程によって成形された前記第２金属層の間に露出された前記第１金属層を第２のウェットエッチングにより除去する除去工程と、
   を含むことを特徴とする炭化珪素半導体装置の製造方法。
2. 前記第１金属層は、チタン、ジルコニウムおよびハフニウムの少なくとも１つ以上からなることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
3. 前記第１金属層の厚さは、前記第３形成工程によって前記第１金属層と前記第２金属層との界面に析出するシリコンの析出物の粒径の半分の寸法よりも厚いことを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
4. 前記第１金属層の厚さは、１００ｎｍ以上２００ｎｍ以下であることを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体装置の製造方法。
5. 前記第２金属層の厚さは、前記第１金属層の厚さよりも厚いことを特徴とする請求項１〜４のいずれか一つに記載の炭化珪素半導体装置の製造方法。
6. 前記第１形成工程では、
   前記デバイス構造として、前記半導体ウエハの表面に前記絶縁膜よりも厚さの薄いゲート絶縁膜を介してゲート電極を形成する工程と、
   前記デバイス構造として、前記半導体ウエハの表面に、前記ゲート電極と電気的に絶縁された入力電極を形成する工程と、を含み、
   前記露出工程では、前記導電部として前記ゲート電極および前記入力電極を露出させることを特徴とする請求項１〜５のいずれか一つに記載の炭化珪素半導体装置の製造方法。

Images