JP2015170650A - 固体撮像装置及びその製造方法 - Google Patents
固体撮像装置及びその製造方法 Download PDFInfo
- Publication number
- JP2015170650A JP2015170650A JP2014042884A JP2014042884A JP2015170650A JP 2015170650 A JP2015170650 A JP 2015170650A JP 2014042884 A JP2014042884 A JP 2014042884A JP 2014042884 A JP2014042884 A JP 2014042884A JP 2015170650 A JP2015170650 A JP 2015170650A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- solid
- conductivity type
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
- H10F39/182—Colour image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/199—Back-illuminated image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
- H10F39/8027—Geometry of the photosensitive area
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
- H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/805—Coatings
- H10F39/8053—Colour filters
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/806—Optical elements or arrangements associated with the image sensors
- H10F39/8063—Microlenses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/807—Pixel isolation structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】画像品質向上のため色むらを低減し、長波長成分の光を十分吸収できる固体撮像装置およびその製造方法【解決手段】実施形態の固体撮像装置は、本実施形態の固体撮像装置は、第1導電形の第1の層と、第1導電形の第2の層と、第1導電形の第3の層と、複数の第2導電形の第1の領域と、素子分離部と、画素トランジスタと、配線層と、を備える。第2導電たがの層は、第1の層に隣接して設けられ、前記第1の層より長波長帯の光に対する吸収係数が大きい。第3の層は、第2の層に隣接し第1の層と反対側に設けられる。第1の領域は、第1の層、第2の層及び第3の層内にわたって設けられ、第1の層の上面に平行な第1の方向において隣り合う。複数の第1の領域のうちの隣り合う第1の領域間の間に設けられる素子分離部から構成される【選択図】図1
Description
本実施形態は固体撮像装置及びその製造方法に関する。
カメラなどの光学機器には固体撮像装置が用いられる。固体撮像装置は、CCD(Charge Coupled Device)イメージセンサ、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサなどがある。CMOS(Complementary Metal Oxide Semiconductor)イメージセンサには、複数の画素がマトリックス上に配列されている。各画素部にフォトダイオード及び読み出し等のトランジスタが設けられている。各画素の上面には、カラーフィルタ及びマイクロレンズが設けられている。光が三原色のカラーフィルタを透過して、それぞれの色の波長帯の光がそれぞれ対応するフォトダイオードに吸収される。各フォトダイオードは、吸収した各波長帯の光を信号電荷に変換する役割をもつ。しかし、シリコンから構成されるフォトダイオードでは赤色光領域以上の光を十分に吸収できないため画像品質の向上が見込めない問題があった。
本実施形態は、画像品質が向上した固体撮像装置及びその製造方法を提供することを目的とする。
本実施形態の固体撮像装置は、第1導電形の第1の層と、第1導電形の第2の層と、第1導電形の第3の層と、複数の第2導電形の第1の領域と、素子分離部と、画素トランジスタと、配線層と、を備える。第2導電たがの層は、第1の層に隣接して設けられ、前記第1の層より長波長帯の光に対する吸収係数が大きい。第3の層は、第2の層に隣接し第1の層と反対側に設けられる。第1の領域は、第1の層、第2の層及び第3の層内にわたって設けられ、第1の層の上面に平行な第1の方向において隣り合う。複数の第1の領域のうちの隣り合う第1の領域間の間に設けられる素子分離部から構成される。
以下本発明の実施形態について図面を参照しながら説明する。以下の説明において、n型を第1導電型、p型を第2導電型として説明している。
本実施形態に係る半導体装置100は、例えばCMOSイメージセンサである。一例として、裏面照射型CMOSイメージセンサを示す。ここで、裏面照射型は、配線層をn型領域下層に配置する構造である。
(第1の実施形態)
第1の実施形態に係る固体撮像装置100を図1〜図3を参照して説明する。図1は、第1の実施形態に係る固体撮像装置100の断面図である。
第1の実施形態に係る固体撮像装置100を図1〜図3を参照して説明する。図1は、第1の実施形態に係る固体撮像装置100の断面図である。
半導体層1は、第1の面1aと第1の面1aと対向する第2の面1bとを有する。半導体層1は、第1の面1aから第2の面1bに向かいp+エピタキシャル層2(第1の層)、長波長吸収層3(第2の層)及びシリコンエピタキシャル層4(第3の層)を有する。裏面照射型固体撮像装置において、配線層7(詳細は後述)は、長波長吸収層3とは反対側であってシリコンエピタキシャル層4に隣接して設けられる。すなわち、配線層7は、後述の画素トランジスタを間に介して、半導体層1の第1の面1aに隣接して設けられる。n型領域5(第1の領域)が半導体層1内に設けられる(詳細は後述)。各層及びn型領域5に入射した光が光電変換により信号電荷を生成し画素トランジスタ11等を介して第2の面1b側に設けられた配線層7中の配線9を通り外部へ取り出す構造を有する。
半導体層1の構成は、以下に説明される通りである。例えばp+エピタキシャル層2(第1の層)は、シリコンからなる半導体基板(図示しない)上に設けられる。p+エピタキシャル層2は、半導体基板上に例えばCVD(Chemical Vapor Deposition)法によりエピタキシャル成長させられる。
長波長吸収層3(第2の層)は、p+エピタキシャル層2上に設けられる。長波長吸収層3は、例えばシリコンゲルマニウム(SiGe)から構成され、赤色光の波長帯の光を効率よく吸収するために設けられる。シリコンゲルマニウムは、p+エピタキシャル層2上に例えばCVD法のエピタキシャル成長により形成され。シリコンゲルマニウムより格子定数の小さいシリコン上にシリコンゲルマニウムが形成されると、シリコンとシリコンゲルマニウムの界面で歪み生じる。この歪みが限界をこえると、シリコンゲルマニウムとシリコンの原子間結合が切れ、未結合手を有するシリコン原子が存在する。この未結合手を有するシリコン原子が結晶欠陥の原因となる。この結晶欠陥は、固体撮像装置の信号電荷から画像を再生する際に、画像中に暗電流又は白傷を発生させて画像品質を劣化させる。このシリコンとシリコンゲルマニウムの格子不整合による結晶欠陥の発生を防ぐため、シリコンゲルマニウム中のゲルマニウムの組成比は、図2に示すように、例えば、a点からb点に向かって、Ge組成比がゼロから徐々に増加して所定値に達した後、一定値を維持し、その後徐々に減少してゼロになる。ここで組成比とは、シリコンゲルマニウムを構成するシリコン原子の量とゲルマニウム原子の量との総和に対するGe原子の量の割合である。シリコンゲルマニウムは、例えばCVD法により形成される。膜厚は、例えば10〜300nm程度である。長波長吸収層3とp+エピタキシャル層2の間に緩衝層を形成してシリコンとシリコンゲルマニウムの格子不整合の緩和を図ってもよい。
導電形がp型であるシリコンエピタキシャル層4(第3の層)は、長波長吸収層3に隣接し、p+エピタキシャル層2とは反対側に設けられる。シリコンエピタキシャル層4は、画素トランジスタ11等をシリコン上に形成し、リーク電流の発生を抑制するために設けられる。シリコンエピタキシャル層4は、長波長吸収層3上に例えばCVD法によりエピタキシャル成長する。長波長吸収層3とシリコンエピタキシャル層4の間に緩衝層を形成してシリコンとシリコンゲルマニウムの格子不整合の緩和を図ってもよい。
n型領域5は、p+エピタキシャル層2、長波長吸収層3及びシリコンエピタキシャル層4にわたって設けられる。すなわち、n型領域5は、半導体層1の第2の面1bからシリコンエピタキシャル層4及び長波長吸収層3を通り抜けてp+形エピタキシャル層2中に達する。n型領域5の不純物濃度が、p+エピタキシャル層2からシリコンエピタキシャル層4に向かい高くなり、第2の層3と第3の層4の界面付近にリン又は砒素の不純物の濃度のピークを有するように、n形領域5が設けられる。不純物、例えば、リンや砒素である。不純物濃度が高い領域を設けることにより、光電変換により発生した信号電荷が不純物濃度の高い位置に蓄積される。
p+エピタキシャル層2、長波長吸収層3及びシリコンエピタキシャル層4に対して、リン又は砒素が650〜4400kVの加速電圧、及び、1×1012~1×1013cm-2のドーズ量でイオン注入されて、n型領域5は、p+エピタキシャル層2、長波長吸収層3及びシリコンエピタキシャル層4中に形成される。不純物濃度に応じて加速度電圧を変えている。その後、不純物を熱拡散及び活性化させるため、例えば、600〜1500℃程度でアニールを行う。n形領域5の半導体層1中積層方向における厚みは、例えば数百nmである。
素子分離部6は、DTI(Deep Trench Isolation)構造を有し、半導体層1の第1の面1aから、すなわち、p+エピタキシャル層2の長波長吸収層3とは反対側の表面から、p+エピタキシャル層2中に延伸して設けられる。図2に示すように、半導体層1の第1の面1aに垂直方向から見た場合に、素子分離部6は、格子状に延びて、素子分離部6により囲まれ複数の区画が、半導体層1の第1の面1a側に形成される。すなわち、格子状の素子分離部6により形成された複数の区画内のそれぞれに複数のn形領域5のそれぞれが配置されて、p+エピタキシャル層2、長波長吸収層3、シリコンエピタキシャル層4、及びn形領域5から構成される複数の画素が構成される。
n型領域5のそれぞれが電気的に分離されることにより、1つの画素から光電変換により発生した信号電荷が隣接する画素へ侵入することを抑制することができる。素子分離部6は、RIE(Reactive Ion Etching)などにより形成されたトレンチにCVD法などを用いて酸化膜又はタングステン等の金属膜を形成することにより形成される。素子分離部6の深さは例えば300〜600nm程度であり、幅は40~200nm程度である。
カラーフィルターCFは、光の3原色の各波長帯の光を透過させる。各波長帯のカラーフィルターCFは、それぞれの画素Pごとにp+エピタキシャル層2上に設けられる。入射光がカラーフィルターCFを透過することにより、3原色の各波長帯の光が選択的に各画素に入射する。
マイクロレンズMLは、カラーフィルタCF上に画素ごとに形成される。マイクロレンズMLは、入射光を各画素に十分集光できるように構成されている。
半導体層1の第2の面1b上には、画素を選択する画素トランジスタ11が複数設けられる。絶縁膜8が第2の面1b上の画素トランジスタ11を被覆するように設けられる。絶縁膜8中には、各素子に電気的に接続された複数の配線9が設けられる。配線層7は、配線9と絶縁膜8を半導体層の積層方向に多段に積み重ねることにより形成される。配線層7は、画素トランジスタ11を介してシリコンエピタキシャル層4に隣接して設けられる。
各配線9は、画素トランジスタ11に電気的に接続する転送線、アドレス線、垂直信号線、リセット線などとして機能する。
支持基板10は、半導体層1の第2の面1b上に、言い換えると、半導体層1の下に配線層7を介して設けられている。支持基盤10はシリコン基板である。
次に本実施形態に係る固体撮像装置100の動作及び効果について説明する。
マイクロレンズMLを透過した光が、カラーフィルターCFに入射する。カラーフィルターCFを透過した光のうち所定の波長帯の光が選択的にn型領域5に入射する。例えば、青色のカラーフィルタCF及び緑色のカラーフィルタCFは、入射した光のうち、青色及び緑色の波長帯の光をそれぞれ選択的にn型領域5へ入射させる。n型領域5に吸収された光は、信号電荷を生成する。信号電荷はn型領域5の不純物濃度が高い領域に蓄積される。赤色のカラーフィルタCFは、入射した光のうち、赤色の波長帯の光を選択的にn形領域5に入射させる。このとき、図4に示すように、シリコンでは赤色の波長帯の光を十分に吸収することができない。赤色の波長帯の光のうちp+エピタキシャル層2に吸収されなかった光は、長波長吸収層3に吸収されて、信号電荷が生成される。信号電荷はn型領域5の不純物濃度が高い位置に蓄積される。その後各画素トランジスタ11へ信号を送信することで、n型領域5に蓄積された信号電荷が読み出され、転送され、外部出力回路へ順次出力される。
本実施形態に係る固体撮像装置は、図4に示すように、長波長吸収層3として、赤色の波長帯の光に対する吸収係数が高いゲルマニウムと、シリコンと、から構成されるシリコンゲルマニウムを有する。これにより、赤色の波長帯の光を十分に吸収することが可能となる。また赤色の波長帯の光がシリコンゲルマニウムで十分吸収されるため、シリコンから構成されるp+エピタキシャル層2の膜厚を薄くすることが可能となる。これにより素子分離部6を深く形成する必要がなくなるため、素子分離部6の形成に起因する結晶欠陥の発生を少なくできる。これにより、暗電流の発生が抑制されて画像品質が向上する。
次に図5〜図10を参照して本実施形態に係る固体撮像装置100の製造方法について説明する。
図5に示すように、例えば、シリコン(Si)からなるp型半導体基板上にシリコンガスソースとしてモノシラン(SiH4)ガスを、p形ドーピングガスとしてジボラン(B2H6)を用いてp形シリコンをエピタキシャル成長させる。これにより半導体基板sub上にシリコン層であるp+エピタキシャル層2が形成される。
図6に示すように、シリコンソースガスとしてモノシランガスをp型ドーピングガスとしてジボラン(B2H6)ガスを、及びゲルマニウムソースガスとしてモノゲルマン(GeH4)ガスを用いてシリコンゲルマニウムから構成される長波長吸収層3が形成される。ここで、シリコンゲルマニウム層を成長開始時は、ゲルマンガスの供給量をゼロとし、成長時間の経過とともに、ゲルマンガスの供給量を増加する。ゲルマンガスの供給量が所定値に達したところで、供給量を所定時間維持し、その後、徐々にゲルマン供給量を減少させてゼロにして、シリコンゲルマニウムの成長を終える。このようにシリコンゲルマニウムを成長させることにより、長波長吸収層3中のGe組成比は、図2に示したように、p+エピタキシャル層2との界面(図中a)ではゼロであり、シリコンエピタキシャル層4に向かって、徐々に増加する。その後、Ge組成比は、一定値を維持した後、シリコンエピタキシャル層4に向かって徐々に減少し、シリコンエピタキシャル層との界面(図中b)でゼロになる。
また、以下のようにすることも可能である。シリコンゲルマニウムを成長開始時は、ゲルマンガスの供給量をゼロとし、成長時間の経過とともに、ゲルマンガスの供給量を徐々に増加する。所定の成長時間が経過したところで、シリコンゲルマニウムの成長を終える。このようにシリコンゲルマニウムを成長させることにより、長波長吸収層3中のGe組成比は、図2に示したように、p+エピタキシャル層2との界面(図中a)ではゼロであり、シリコンエピタキシャル層4に向かって、徐々に増加する。以上より、長波長吸収層3中で、p+エピタキシャル層2からシリコンエピタキシャル層4方向にゲルマニウムの組成比を高くしていくことにより、シリコンとシリコンゲルマニウムとの格子不整合に起因した歪が徐々に長波長吸収層3に生じるようにする。これによりシリコンゲルマニウムとシリコンの界面での結晶欠陥を低減することが可能である。
図7に示すように、次に、モノシランガス及びジボランガスを用いてp形シリコンをエピタキシャル成長させる。これによりシリコンゲルマニウムから構成される長波長吸収層3上にシリコンエピタキシャル層4が形成される。これにより、p+エピタキシャル層2、長波長吸収層3、及びシリコンエピタキシャル層4からなる半導体層1が形成される。
図8に示すように、n型領域5を形成するため、シリコンエピタキシャル層4上にレジストパターンを形成する。厚みは例えば5〜15mmである。このレジストパターンをマスクとしてシリコンエピタキシャル層4にリン若しくは砒素をイオン注入する。加速電圧は、650〜4400kVであり、ドーズ量が、1×1012~1×1013cm-2である。イオン注入後、熱拡散及び不純物を活性化させるため例えば600〜1500℃程度でアニールを行う。
図9に示すように、半導体層1の第2の面1b上に、画素トランジスタ11が形成された後、絶縁膜8及び配線9から構成される配線層7が形成される。
配線層7を設けた後、支持基板10が配線層7の上面に張り合わされる。
図10に示すように、半導体基板subがCMP(Chemical Mechanical Polish)法により除去される。その後、素子分離部6の平面形状に対応した部分に開口を有するレジストパターンが、露出したp+型エピタキシャル層2の表面上に形成される。このレジストパターンの開口は、素子分離部6となる領域に対応し、図3の平面図に示すように格子状に形成される。RIE(Reactive Ion Etching)法などによりこのレジストパターンをマスクとしてp+型エピタキシャル層2の露出した表面がエッチングされる。これによりp+エピタキシャル層2上面からシリコンエピタキシャル層4方向にトレンチが形成される。深さは数nm~mmである。
次にレジストパターンをマスクとしてトレンチの側面にn型の不純物イオンを注入する。n型の不純物はリンまたは砒素である。不純物イオンをトレンチに注入する際、第1の面1aに対して少し傾いた角度でトレンチの側壁に不純物イオンをドープする。これにより、
トレンチ側壁及び底面に不純物が注入される。
トレンチ側壁及び底面に不純物が注入される。
次にトレンチ内に例えばシリコン酸化膜などの絶縁膜又はタングステンなどの金属膜がCVD法などで形成される。半導体層1の第1の面1aより上側に形成されたシリコン絶縁膜がCMP(Chemical Mechanical Polish)法により除去される。これにより、素子分離部6が、p+型エピタキシャル層2の表面からp+エピタキシャル層2中に延伸するように形成される。
図1に示すようにカラーフィルタCFがp+エピタキシャル層2上に形成される。カラーフィルタCFは、着色顔料とフォトレジスト樹脂とを含む塗布液を、スピンコート法などのコーティング方法により半導体層1の第1の面1a上に塗布して塗膜を形成後、リソグラフィ技術により塗膜を画素単位でパターン加工して形成される。各画素単位のカラーフィルタCF上にマイクロレンズMLが形成される。
以上の製造工程より本実施形態に係る固体撮像装置が形成されることにより、p+型エピタキシャル層2と長波長吸収層3との界面においてシリコンゲルマニウムとシリコンとの格子不整合による結晶欠陥の発生を抑制することが可能である。結晶欠陥の発生が抑制されることにより暗電流や白傷の発生を抑制することができる。これにより画像品質を向上させることが可能となる。
(第2の実施形態)
次に第2の実施形態の半導体装置200について図11を用いて説明する。図11は第2の実施形態の半導体装置の断面図である。
次に第2の実施形態の半導体装置200について図11を用いて説明する。図11は第2の実施形態の半導体装置の断面図である。
第2の実施形態の半導体装置200が第1の実施形態と異なる点は、長波長吸収層3がシリコンゲルマニウムからなる第1光吸収層12及びシリコンからなる第2光吸収層13が第1の面1aから第2の面1bに向かって交互に設けられて形成されていることである。これ以外は第1の実施形態と同じであるので、同一部分には同一符号を付して詳細な説明は省略する。
第2実施形態に係る半導体装置200の構成について説明する。
長波長吸収層3はシリコンゲルマニウムからなる第1光吸収層及びシリコンからなる第2光吸収層13であり、これらが交互に設けられ超格子層14が形成される。第1光吸収層12及び第2光吸収層13は、例えばCVD法などにより形成される。超格子層14の形成は、例えば、第1光吸収層12を形成する際にゲルマンを供給し、第2光吸収層13を形成するときにゲルマンの供給を止めることを交互に繰り返す、またはゲルマンの供給量を周期的に変化させることにより可能である。
第1光吸収層12のゲルマニウムの組成比は第1の実施形態に係る長波長吸収層3のシリコンゲルマニウムのゲルマニウムの組成比よりも低く設定される。第1光吸収層12のゲルマニウムの組成比と厚さは、p+エピタキシャル層2上に成長した時に格子緩和による結晶欠陥が発生しないように設定される。この第1光吸収層12と第2光吸収層13とが交互に繰り返された超格子構造14は、全体を平均したゲルマニウム組成比が、所定の値になるように形成される。これにより、長波長吸収層3は、シリコンゲルマニウムとシリコンとの格子不整合による結晶欠陥の発生が抑制されるように形成される。本実施形態に係る固体撮像装置においても、第1の実施形態の固体撮像装置と同様な効果がえられる。
本実施形態に係る固体撮像装置においても、第1の実施形態の固体撮像装置と同様な効果がえられる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1・・・半導体層
1a・・・第1の面
1b・・・第2の面
2・・・p+エピタキシャル層(第1の層)
3・・・長波長吸収層(第2の層)
4・・・シリコンエピタキシャル層(第3の層)
5・・・n型領域(第1の領域)
6・・・素子分離部
7・・・配線層
8・・・絶縁膜
9・・・配線
10・・・支持基板
11・・・画素トランジスタ
12・・・第1光吸収層
13・・・第2光吸収層
14・・・超格子層
1a・・・第1の面
1b・・・第2の面
2・・・p+エピタキシャル層(第1の層)
3・・・長波長吸収層(第2の層)
4・・・シリコンエピタキシャル層(第3の層)
5・・・n型領域(第1の領域)
6・・・素子分離部
7・・・配線層
8・・・絶縁膜
9・・・配線
10・・・支持基板
11・・・画素トランジスタ
12・・・第1光吸収層
13・・・第2光吸収層
14・・・超格子層
Claims (8)
- 第1導電形の第1の層と、
前記第1の層に隣接して設けられ、前記第1の層より長波長帯の光に対する吸収係数が大きい第1導電形の第2の層と、
前記第2の層に隣接し前記第1の層と反対側に設けられた第1導電形の第3の層と、
前記第1の層、前記第2の層及び前記第3の層内にわたって設けられ、前記第1の層の上面に平行な第1の方向において隣り合う複数の第2導電形の第1の領域と、
前記複数の第1の領域のうちの隣り合う第1の領域間の間に設けられた素子分離部と、
を有する固体撮像装置 - 前記第2の層とは反対側で、前記第3の層上に設けられた画素トランジスタと、
前記画素トランジスタを覆うように前第3の層上に設けられた絶縁膜と、前記絶縁膜中に設けられ前記画素トランジスタに電気的に接続された配線と、から構成された配線層と、
を有する請求項1に記載の固体撮像装置。 - 前記第2の層はシリコンゲルマニウムであり、前記第1の層及び第3の層はシリコンであり、前記シリコンゲルマニウムのゲルマニウムの組成比は、第1の層から第3の層に向かって高くなる請求項1または2に記載の固体撮像装置。
- 前記第2の層は、第1導電形のシリコンゲルマニウムからなる第5の層と第1導電形のシリコンからなる第6の層とを交互に積層した構造である請求項1から3のいずれか1つに記載の固体撮像装置
- 半導体基板上にシリコンをエピタキシャル成長させて第1導電形の第1の層を形成する工程と、
前記第1の層上にシリコンゲルマニウムをエピタキシャル成長させて第1導電型の第2の層を形成する工程と、
前記第2の層上にシリコンをエピタキシャル成長させて第1導電形の第3の層を形成する工程と、
前記第1の層、前記第2の層及び前記第3の層内にわたって第2導電形の不純物を含む複数の第2導電形の第1の領域を形成する工程と、
前記半導体基板を取り除く工程と、
前記第1の層の前記半導体基板を取り除いた上面から前記第1の層中に延伸し、前記上面と平行な第1の方向において前記複数の第1の領域のそれぞれの間に配置されるように素子分離部を形成する工程と、
前記第1の層上にカラーフィルタを形成する工程と、
を有する固体撮像装置の製造方法。 - 前記第2の層を形成する工程において、前記第1の層から前記第3の方向にゲルマニウムのゲルマニウム組成比が高くなるようにゲルマニウム原料の供給量を制御して前記シリコンゲルマニウムをエピタキシャル成長させる請求項5に記載の固体撮像装置の製造方法。
- 前記第2の層を形成する工程は、第1導電形のシリコンゲルマニウムからなる第5の層を形成する工程及び第1導電形のシリコンからなる第6の層を形成する工程とを交互に有する請求項5に記載の固体撮像装置の製造方法。
- ゲルマニウム原料の供給量を周期的に変化させて、前記第5の層を形成する工程及び前記第6の層を形成する工程を行う請求項7に記載の固体撮像装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014042884A JP2015170650A (ja) | 2014-03-05 | 2014-03-05 | 固体撮像装置及びその製造方法 |
| US14/518,495 US20150255501A1 (en) | 2014-03-05 | 2014-10-20 | Solid state imaging device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014042884A JP2015170650A (ja) | 2014-03-05 | 2014-03-05 | 固体撮像装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015170650A true JP2015170650A (ja) | 2015-09-28 |
Family
ID=54018168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014042884A Pending JP2015170650A (ja) | 2014-03-05 | 2014-03-05 | 固体撮像装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20150255501A1 (ja) |
| JP (1) | JP2015170650A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220146134A (ko) * | 2021-04-23 | 2022-11-01 | 주식회사 키파운드리 | Cmos 공정 기반의 홀 센서를 포함하는 반도체 소자 및 그 제조 방법 |
| JP2024084964A (ja) * | 2022-12-14 | 2024-06-26 | タワー パートナーズ セミコンダクター株式会社 | 固体撮像装置及びその製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2908341B1 (en) * | 2014-02-18 | 2018-07-11 | ams AG | Semiconductor device with surface integrated focusing element |
| JP6877872B2 (ja) | 2015-12-08 | 2021-05-26 | キヤノン株式会社 | 光電変換装置およびその製造方法 |
| US10861896B2 (en) * | 2018-07-27 | 2020-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Capping structure to reduce dark current in image sensors |
| US11610808B2 (en) * | 2019-08-23 | 2023-03-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor wafer with low defect count and method for manufacturing thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010206178A (ja) * | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置、及び光電変換装置の製造方法 |
| JP2012079979A (ja) * | 2010-10-04 | 2012-04-19 | Sony Corp | 固体撮像装置、および、その製造方法、電子機器 |
-
2014
- 2014-03-05 JP JP2014042884A patent/JP2015170650A/ja active Pending
- 2014-10-20 US US14/518,495 patent/US20150255501A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220146134A (ko) * | 2021-04-23 | 2022-11-01 | 주식회사 키파운드리 | Cmos 공정 기반의 홀 센서를 포함하는 반도체 소자 및 그 제조 방법 |
| KR102535002B1 (ko) | 2021-04-23 | 2023-05-26 | 주식회사 키파운드리 | Cmos 공정 기반의 홀 센서를 포함하는 반도체 소자 및 그 제조 방법 |
| US12035637B2 (en) | 2021-04-23 | 2024-07-09 | Sk Keyfoundry Inc. | Semiconductor device with CMOS process based hall sensor and manufacturing method |
| JP2024084964A (ja) * | 2022-12-14 | 2024-06-26 | タワー パートナーズ セミコンダクター株式会社 | 固体撮像装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150255501A1 (en) | 2015-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102254861B1 (ko) | 개선된 풀 웰 용량을 갖는 이미지 센서 및 관련 형성 방법 | |
| US8829636B2 (en) | Solid-state image pickup deviceand fabrication process thereof | |
| US9087757B2 (en) | Semiconductor device, solid-state imaging device, method for manufacturing semiconductor device, method for manufacturing solid-state imaging device, and electronic apparatus | |
| CN102005462B (zh) | 固态摄像装置及其制造方法 | |
| US8124440B2 (en) | Solid-state imaging device and method for making the same, and manufacturing substrate for solid-state imaging device | |
| US7838325B2 (en) | Method to optimize substrate thickness for image sensor device | |
| KR20130100661A (ko) | 후면 조사 센서에 대한 방법 및 장치 | |
| JP2013012556A (ja) | 固体撮像装置とその製造方法、および電子機器 | |
| CN101740598A (zh) | 固态成像装置和电子设备 | |
| JP2015170650A (ja) | 固体撮像装置及びその製造方法 | |
| WO2011064920A1 (ja) | 固体撮像装置 | |
| JP7776424B2 (ja) | 光電子デバイスの信号対雑音比向上のための構造及び材料エンジニアリング方法 | |
| CN104821324A (zh) | 固体摄像装置以及固体摄像装置的制造方法 | |
| US20150334320A1 (en) | Solid-state imaging device | |
| KR102499854B1 (ko) | 격리 구조물 및 이를 포함하는 이미지 센서 | |
| CN214542237U (zh) | 图像传感器 | |
| US20080160731A1 (en) | Method for fabricating cmos image sensor | |
| CN110034146A (zh) | 图像传感器及其形成方法 | |
| US20110278689A1 (en) | Solid-state imaging device and manufacturing method thereof | |
| JP2012094714A (ja) | 固体撮像装置及びその製造方法 | |
| JP2012191097A (ja) | 固体撮像装置 | |
| JP2010251628A (ja) | 固体撮像装置およびその製造方法 | |
| CN110034145A (zh) | 图像传感器及其形成方法 | |
| KR100672712B1 (ko) | 반도체 시모스 이미지 센서의 광감지 소자 제조방법 | |
| KR101033397B1 (ko) | 이미지 센서의 제조 방법 |