JP2015158624A - 制御装置、表示装置、制御方法およびプログラム - Google Patents

Abstract

【課題】表示しようとする画像とは異なる画像が表示されるのを防ぐ。【解決手段】コントローラー２０は、表示中の画像の画像データを第２記憶部３１Ｂに格納し、新たに表示する画像の画像データを第１記憶部３１Ａに格納する。コントローラー２０は、表示中の画像と第２記憶部３１Ｂに格納されている画像データが表す画像とが対応している場合、第１記憶部３１Ａと第２記憶部３１Ｂに格納されている画像データを比較し、階調を変更する画素については、階調を書き換える。コントローラー２０は、表示中の画像と第２記憶部３１Ｂに格納されている画像データが表す画像とが対応していない場合、全ての画素を白に書き換えた後、第１記憶部３１Ａに格納されている画像データに基づいて階調を書き換える。【選択図】図２

Description

本発明は、制御装置、表示装置、制御方法およびプログラムに関する。

記憶性を有する表示パネルを制御する発明として、例えば特許文献１に開示された発明がある。この発明においては、表示中の画像と次に表示する画像との間で階調に差がある画素について、階調差に応じた時間の間、階調を変化させるための電圧を印加する。この方法によれば、階調差が小さい画素については電圧の印加時間が短くなるため、表示を速く書き換えることができる。

特許第３７５０５６５号明細書

特許文献１の発明においては、書き換えを要する画素を特定するためには、表示中の画像と次に表示する画像との間で階調に差がある画素を特定する必要がある。これには、表示中の画像をメモリーに記憶しておき、次に表示する画像と比較を行えば、書き換えを要する画素を特定することができる。しかしながら、この種のメモリーには揮発性のものが用いられるため、例えば、メモリーへの電力の供給が絶たれた場合、書き込まれた画像が消えてしまう。こうなると、表示の書き換えの前後で階調に差がある画素を正しく特定できなくなり、正しく表示を行えない場合が生じ得る。

本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、表示しようとする画像とは異なる画像が表示されるのを防ぐことにある。

本発明は、記憶性表示部に表示された画像の画像データを記憶する第２記憶部に記憶されている画像データの画像と、前記記憶性表示部に表示されている画像とが一致しているか否かを検出する検出部と、前記記憶性表示部の画素の階調を制御する制御部であって、前記検出部で一致を検出した場合、前記記憶性表示部に表示させる画像の画像データを記憶する第１記憶部に記憶されている画像データの画像と、前記第２記憶部に記憶されている画像データの画像とで階調が異なる画素については階調の書き換えを行う第１方法で画素の階調を制御し、前記検出部で不一致を検出した場合、前記記憶性表示部の画素を所定階調に書き換えた後、前記第１記憶部に記憶されている画像データに基づいて画素の階調を書き換える第２方法で画素の階調を制御する制御部と、を備える制御装置を提供する。
この構成によれば、表示しようとする画像とは異なる画像が表示されるのを防ぐことができる。

本発明においては、前記検出部は、一致を検出した場合、フラグを第１状態とし、不一致を検出した場合、フラグを第２状態とし、前記制御部は、前記フラグが第１状態の場合、前記第１方法で画素の階調を制御し、前記フラグが第２状態の場合、前記第２方法で画素の階調を制御する構成としてもよい。
この構成によれば、フラグの状態から第１方法と第２方法のいずれかを容易に選択することができる。

本発明においては、前記検出部は、リセット指示を外部装置から取得した場合、前記フラグを前記第２状態にする構成としてもよい。
この構成によれば、制御装置をリセットしたときに、表示部の表示を第１記憶部に記憶された画像データの画像に確実にすることができる。

本発明においては、前記制御部は、前記記憶性表示部に表示されている画像の画像データを他の装置から取得した場合、当該画像データを前記第２記憶部に記憶させ、前記フラグを前記第１状態にする構成としてもよい。
この構成によれば、表示部の表示を第１記憶部に記憶された画像データの画像に確実にすることができる。

本発明においては、前記制御部は、前記第２方法による書き換えが終了した場合、前記第１記憶部に記憶されていた画像データを前記第２記憶部へ書き込み、前記フラグを前記第１状態にする構成としてもよい。
この構成によれば、第２記憶部には、表示中の画像の画像データが記憶され、次に表示を書き換えるときには、第１方法で表示の書き換えを行うことができる。

本発明においては、前記検出部は、前記記憶性表示部を駆動する駆動回路へ電力を供給する電源部から当該駆動回路へ電力の供給が正常に行われなかった場合、前記フラグを前記第２状態にする構成としてもよい。
この構成によれば、表示されている画像と第２記憶部に記憶されている画像とが異なる可能性がある場合、第２方法を選択して画素の階調が書き換えられるため、表示しようとする画像とは異なる画像が表示されるのを防ぐことができる。

本発明においては、前記検出部は、前記記憶性表示部を駆動する駆動回路の異常を検出した場合、前記フラグを前記第２状態にする構成としてもよい。
この構成によれば、表示されている画像と第２記憶部に記憶されている画像とが異なる可能性がある場合、第２方法を選択して画素の階調が書き換えられるため、表示しようとする画像とは異なる画像が表示されるのを防ぐことができる。

本発明においては、前記第２方法による階調の書き換えにおいては、複数フレームで画素の階調を書き換え、前記複数フレームの所定フレームが終了したときに全ての画素が所定階調となる構成としてもよい。
この構成によれば、画素の階調が所定階調にリセットされた後、画素の階調が書き換えられ、表示しようとする画像とは異なる画像が表示されるのを防ぐことができる。

本発明においては、前記第２方法による階調の書き換えにおいては、複数フレームで画素の階調を書き換え、前記画素は、当該書き換えにおいて前記所定階調を経由し、前記所定階調となるフレームは、前記第１記憶部に記憶されている画像データと前記第２記憶部に記憶されている画像データに応じて異なる構成としてもよい。
この構成によれば、画素の階調が所定階調にリセットされた後、画素の階調が書き換えられ、表示しようとする画像とは異なる画像が表示されるのを防ぐことができる。

本発明においては、前記制御部は、前記第１記憶部に記憶されている画像データの画像と前記第２記憶部に記憶されている画像データの画像とで階調が同じ画素についても、所定階調を経由して画素の階調を書き換える構成としてもよい。
この構成によれば、第１記憶部に記憶されている画像データの画像と第２記憶部に記憶されている画像データの画像とで階調が同じ画素についても、画素の階調の書き換えが行われるため、表示しようとする画像とは異なる画像が表示されるのを防ぐことができる。

また、本発明は、記憶性表示部と、前記記憶性表示部に表示させる画像の画像データを記憶する第１記憶部と、前記記憶性表示部に表示された画像の画像データを記憶する第２記憶部と、前記第２記憶部に記憶されている画像データの画像と、前記記憶性表示部に表示されている画像とが一致しているか否かを検出する検出部と、前記記憶性表示部の画素の階調を制御する制御部であって、前記検出部で一致を検出した場合、前記第１記憶部に記憶されている画像データの画像と、前記第２記憶部に記憶されている画像データの画像とで階調が異なる画素については階調の書き換えを行う第１方法で画素の階調を制御し、前記検出部で一致を検出しなかった場合、前記記憶性表示部の画素を所定階調に書き換えた後、前記第１記憶部に記憶されている画像データに基づいて画素の階調を書き換える第２方法で画素の階調を制御する制御部と、を備える表示装置を提供する。
この構成によれば、表示しようとする画像とは異なる画像が表示されるのを防ぐことができる。

また、本発明は、記憶性表示部に表示された画像の画像データを記憶する第２記憶部に記憶されている画像データの画像と、前記記憶性表示部に表示されている画像とが一致しているか否かを検出する検出ステップと、前記記憶性表示部の画素の階調を制御するステップであって、前記検出ステップで一致を検出した場合、前記記憶性表示部に表示させる画像の画像データを記憶する第１記憶部に記憶されている画像データの画像と、前記第２記憶部に記憶されている画像データの画像とで階調が異なる画素については階調の書き換えを行う第１方法で画素の階調を制御し、前記検出ステップで一致を検出しなかった場合、前記記憶性表示部の画素を所定階調に書き換えた後、前記第１記憶部に記憶されている画像データに基づいて画素の階調を書き換える第２方法で画素の階調を制御する制御ステップと、を備える制御方法を提供する。
この構成によれば、表示しようとする画像とは異なる画像が表示されるのを防ぐことができる。

また、本発明は、コンピューターに、記憶性表示部に表示された画像の画像データを記憶する第２記憶部に記憶されている画像データの画像と、前記記憶性表示部に表示されている画像とが一致しているか否かを検出する検出ステップと、前記記憶性表示部の画素の階調を制御するステップであって、前記検出ステップで一致を検出した場合、前記記憶性表示部に表示させる画像の画像データを記憶する第１記憶部に記憶されている画像データの画像と、前記第２記憶部に記憶されている画像データの画像とで階調が異なる画素については階調の書き換えを行う第１方法で画素の階調を制御し、前記検出ステップで一致を検出しなかった場合、前記記憶性表示部の画素を所定階調に書き換えた後、前記第１記憶部に記憶されている画像データに基づいて画素の階調を書き換える第２方法で画素の階調を制御する制御ステップと、を実行させるためのプログラムを提供する。
この構成によれば、表示しようとする画像とは異なる画像が表示されるのを防ぐことができる。

本発明の一実施形態に係るＩＣカードの外観図。 ＩＣカード１のハードウェア構成を示した図。 表示領域の断面を示した図。 画素１１０の等価回路を示した図。 第１テーブルＴＢ１、第２テーブルＴＢ２及び第３テーブルＴＢ３の内容を示した図。 コントローラー２０の機能ブロック図。 表示部１０に表示される画像の一例を示した図。 コントローラー２０が行う処理の流れを示したフローチャート。 コントローラー２０が行う処理の流れを示したフローチャート。 コントローラー２０が行う処理の流れを示したフローチャート。

［実施形態］
図１は、本発明の一実施形態に係るＩＣカード１の外観図である。ＩＣカード１は、ＮＦＣ（Near Field Communication）の通信規格に対応した非接触ＩＣカードである。ＩＣカード１は、ボタン７０と、電気泳動方式の表示部１０とを有する。ＩＣカード１は、表示部１０で情報を表示する表示装置の一例である。ＩＣカード１は、電子マネーを処理する機能やポイントサービスのポイントを処理する機能を有しており、電子マネーの残高やポイントサービスで付与されたポイントを表示部１０に表示する。

図２は、ＩＣカード１のハードウェア構成を示した図である。ＩＣカード１は、ボタン７０や表示部１０に加えて、コントローラー２０、メモリー３０、通信部４０、制御部５０、電源部６０及び記憶部８０を有する。

通信部４０は、ＮＦＣの通信規格に対応した通信を行うためのアンテナ（図示略）を有する。ＩＣカード１のリーダー／ライターから磁界が発生すると、このアンテナに誘導電流が流れる。ＩＣカード１の各部を駆動する電力は、この誘導電流から得られる。また、通信部４０は、リーダー／ライターと通信を行う機能を有する。通信部４０は、リーダー／ライターから送信された信号を復調し、復調で得られた信号を制御部５０へ供給する。また、通信部４０は、制御部５０から供給された信号を変調し、変調で得られた信号をアンテナを介してリーダー／ライターへ送信する。

記憶部８０は、不揮発性メモリーであり、電子マネーの残高やポイントサービスで付与されたポイントを記憶する。
電源部６０は、通信部４０で得られた電力を取得し、表示部１０が有する走査線駆動回路１３０やデータ線駆動回路１４０、メモリー３０へ電力を供給する。電源部６０は、コントローラー２０によりオン／オフが制御される。

制御部５０は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ等を備えたマイクロコンピューターであり、ＩＣカード１の各部を制御する。制御部５０は、電子マネーを処理する機能やポイントサービスのポイントを処理する機能を有する。また、制御部５０は、画像データをコントローラー２０へ供給し、コントローラー２０を制御して、表示部１０に画像を表示させる。

メモリー３０は、コントローラー２０から供給された画像データを記憶する揮発性のメモリーであり、電源部６０から電力が供給される。メモリー３０は、第１記憶部３１Ａと第２記憶部３１Ｂを有する。コントローラー２０から供給された画像データは、第１記憶部３１Ａに記憶される。第１記憶部３１Ａは、後述するｍ行×ｎ列で配列された画素１１０毎に記憶領域を有している。画像データは、ｍ行×ｎ列の各画素１１０に対応して階調値を表すデータを有しており、一の画素１１０の階調値を表すデータは、第１記憶部３１Ａにおいて当該画素１１０に対応した一の記憶領域に記憶される。本実施形態の画像データにおいては、階調値を表すデータは、０または１のいずれかの値をとるものであり、０が黒、１が白を表す。
なお、第２記憶部３１Ｂも、後述するｍ行×ｎ列で配列された複数の画素１１０毎に記憶領域を有している。第１記憶部３１Ａに記憶された画像データに対応した画像が表示部１０に表示されると、第１記憶部３１Ａに記憶されている画像データが、コントローラー２０によって第２記憶部３１Ｂへコピーされる。

コントローラー２０は、表示部１０に画像を表示させるための各種信号を表示部１０の走査線駆動回路１３０とデータ線駆動回路１４０に供給する。コントローラー２０は、表示部１０の制御装置に相当する。コントローラー２０は、メモリー３０に記憶されている画像データに基づいて、各種信号を供給することにより、表示部１０の表示を書き換える。

表示部１０は、電力の供給が停止されても表示を保持する記憶性表示部である。表示部１０は、走査線駆動回路１３０とデータ線駆動回路１４０を有する。表示部１０では、複数の走査線１１２が走査線駆動回路１３０から図において行（Ｘ）方向に沿って設けられ、複数のデータ線１１４が、データ線駆動回路１４０から列（Ｙ）方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。そして、画素１１０が各走査線１１２と各データ線１１４との交差に対応して、それぞれ設けられている。走査線１１２の行数をｍとし、データ線１１４の列数をｎとしたとき、画素１１０は、縦ｍ行×横ｎ列でマトリクス状に配列されて表示領域１００を構成することになる。なお、本実施形態では、各走査線１１２を区別するために、図２に示した走査線１１２を上から順に１、２、３、・・・、（ｍ−１）、ｍ行目という呼び方をする場合がある。また同様に、各データ線１１４を区別するために、図２に示したデータ線１１４を左から順に１、２、３、・・・、（ｎ−１）、ｎ列目という呼び方をする場合がある。

図３は、表示領域１００の断面を示した図である。表示領域１００は、図３に示したように大別して第１基板１０１、電気泳動層１０２および第２基板１０３によって構成されている。
第１基板１０１は、絶縁性及び可撓性を有する基板１０１ａ上に回路の層が形成された基板である。基板１０１ａは、本実施形態においてはポリカーボネートで形成されている。なお、基板１０１ａとしては、ポリカーボネートに限定されることなく、軽量性、可撓性、弾性及び絶縁性を有する樹脂材料を用いることができる。また、基板１０１ａは、可撓性を持たないガラスで形成されていてもよい。基板１０１ａの表面には、接着層１０１ｂが設けられ、接着層１０１ｂの表面には回路層１０１ｃが積層されている。回路層１０１ｃは、行方向に配列された複数の走査線１１２と、列方向に配列された複数のデータ線１１４を有している。また、回路層１０１ｃは、走査線１１２とデータ線１１４との交差のそれぞれに対応して、画素電極１０１ｄを有している。

電気泳動層１０２は、バインダー１０２ｂと、バインダー１０２ｂによって固定された複数のマイクロカプセル１０２ａで構成されており、画素電極１０１ｄ上に形成されている。なお、マイクロカプセル１０２ａと画素電極１０１ｄとの間には、接着剤により形成された接着層を設けてもよい。

バインダー１０２ｂとしては、マイクロカプセル１０２ａとの親和性が良好で電極との密着性が優れ、且つ絶縁性を有するものであれば特に制限はない。マイクロカプセル１０２ａ内には、分散媒と電気泳動粒子が格納されている。マイクロカプセル１０２ａを構成する材料としては、アラビアゴム・ゼラチン系の化合物やウレタン系の化合物等の柔軟性を有するものを用いるのが好ましい。

分散媒としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘプチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などのいずれかを用いることができ、また、分散媒は、その他の油類であってもよい。また、これらの物質は単独又は混合して分散媒に用いることができ、さらに界面活性剤などを配合して分散媒としてもよい。

電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子（高分子あるいはコロイド）である。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル１０２ａ内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料からなる粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料からなる粒子であり、本実施形態では負に帯電されている。

第２基板１０３は、フィルム１０３ａと、フィルム１０３ａの下面に形成された透明な共通電極層１０３ｂで構成されている。フィルム１０３ａは、電気泳動層１０２の封止及び保護の役割を担うものであり、例えばポリエチレンテレフタレートのフィルムである。フィルム１０３ａは、透明で絶縁性を有している。共通電極層１０３ｂは、例えば、酸化インジウム膜（ＩＴＯ膜）などの透明な導電膜で構成されている。

図４は、画素１１０の等価回路を示した図である。図４に示したように、画素１１０は、ｎチャネル型の薄膜トランジスター（thin film transistor：以下単に「ＴＦＴ」と略称する）１１０ａと、表示素子１１０ｂと、補助容量１１０ｃとを有する。画素１１０において、ＴＦＴ１１０ａのゲート電極は走査線１１２に接続される一方、そのソース電極はデータ線１１４に接続され、そのドレイン電極は、表示素子１１０ｂの一端である画素電極１０１ｄと補助容量１１０ｃの一端とにそれぞれ接続されている。補助容量１１０ｃは、回路層１０１ｃに形成された一対の電極によって誘電体層を挟持した構成である。補助容量１１０ｃの他端の電極は、各画素にわたって共通の電圧にされている。画素電極１０１ｄは、共通電極層１０３ｂと対向し、画素電極１０１ｄと共通電極層１０３ｂとの間にはマイクロカプセル１０２ａを含む電気泳動層１０２が挟まれている。このため、表示素子１１０ｂは、等価回路でみたときに、画素電極１０１ｄと共通電極層１０３ｂとで、電気泳動層１０２を挟持した容量になる。そして、表示素子１１０ｂは、両電極間の電圧を保持（記憶）するとともに、この保持した電圧によって生じる電界方向にしたがって表示を行うことになる。なお、本実施形態においては、図示省略した外部回路によって、各画素１１０の補助容量１１０ｃの他端の電極と、共通電極層１０３ｂの電圧は、共通の電圧Ｖｃｏｍが電源部６０から印加される。

図２に戻り、走査線駆動回路１３０は、走査線１１２を排他的に選択する回路である。走査線駆動回路１３０は、コントローラー２０からの指示にしたがって、走査線１１２を１、２、・・・、ｍ行目という順番で選択し、選択した走査線１１２に対してハイ（Ｈｉｇｈ）レベルの信号を供給し、選択されていない他の走査線１１２に対しロー（Ｌｏｗ）レベルの信号を供給する。

データ線駆動回路１４０は、データ線１１４へデータ信号を供給する回路である。データ線駆動回路１４０には、選択されている走査線１１２に接続されている画素１１０へ印加するデータ信号がコントローラー２０から供給される。例えば、１列目の画素１１０について、共通電極層１０３ｂの電圧Ｖｃｏｍに対してプラスの極性のデータ信号を印加する場合、１列目の画素に対応したデータ信号は、プラスの極性となり、共通電極層１０３ｂの電圧Ｖｃｏｍに対してマイナスの極性のデータ信号を印加する場合、１列目の画素に対応したデータ信号は、マイナスの極性となる。また、例えば、１列目の画素１１０について、電圧Ｖｃｏｍのデータ信号を印加する場合、１列目の画素に対応したデータ信号は、電圧Ｖｃｏｍとなる。データ線駆動回路１４０は、コントローラー２０から供給されるデータ信号に応じて、各列のデータ線１１４にデータ信号をそれぞれ供給する。

走査線駆動回路１３０が１行目の走査線１１２を選択してからｍ行目の走査線１１２の選択が終了するまでの期間（以下、「フレーム期間」又は単に「フレーム」と称する）においては、各走査線１１２は一回ずつ選択され、各画素１１０には１フレームに一回づつデータ信号が供給される。走査線１１２がハイレベルとなると、当該走査線１１２にゲートが接続されたＴＦＴ１１０ａがオン状態になり、画素電極１０１ｄがデータ線１１４に接続される。走査線１１２がハイレベルであるときにデータ線１１４にデータ信号を供給すると、当該データ信号は、オン状態になったＴＦＴ１１０ａを介して画素電極１０１ｄに印加される。走査線１１２がローレベルになると、ＴＦＴ１１０ａはオフ状態になるが、データ信号によって画素電極１０１ｄに印加された電圧は、補助容量１１０ｃに蓄積され、画素電極１０１ｄの電位及び共通電極層１０３ｂの電位との電位差（電圧）に応じて電気泳動粒子が移動する。

例えば、データ信号が供給されたことにより、共通電極層１０３ｂの電圧Ｖｃｏｍに対して画素電極１０１ｄの電圧がプラス（正極）である場合、負に帯電している白の電気泳動粒子が画素電極１０１ｄ側に移動し、正に帯電している黒の電気泳動粒子が共通電極層１０３ｂ側に移動して画素１１０は黒の表示となる。また、データ信号が供給されたことにより、共通電極層１０３ｂの電圧Ｖｃｏｍに対して画素電極１０１ｄの電圧がマイナス（負極）である場合、正に帯電している黒の電気泳動粒子が画素電極１０１ｄ側に移動し、負に帯電している白の電気泳動粒子が共通電極層１０３ｂ側に移動して画素１１０は白の表示となる。また、データ信号が供給されたことにより、画素電極１０１ｄの電圧が電圧Ｖｃｏｍである場合、画素電極１０１ｄと共通電極層１０３ｂとの間に電位差が生じないため、電気泳動粒子は移動しないこととなる。
なお、黒の電気泳動粒子が負に帯電し、白の電気泳動粒子が正に帯電している場合、階調を黒側に変更する画素１１０の画素電極１０１ｄには極性がマイナスのデータ信号を供給し、階調を白側に変更する画素１１０の画素電極１０１ｄには、極性がプラスのデータ信号を供給すればよい。

ところで、本実施形態においては、各画素１１０の表示状態を、光の反射率が最大である階調の白側から光の反射率が最小である階調の黒側へ変化させる場合、又は黒側から白側へ変化させる場合には、１フレームだけ画素１１０へデータ信号を供給して表示状態を変化させるのではなく、複数フレームに渡って画素１１０へデータ信号を供給する書き込み動作により表示状態を変化させる。
これは、表示状態を変化させるに際し、１フレームだけ画素電極１０１ｄにプラスの極性のデータ信号を印加しても、黒の電気泳動粒子の移動量が少なく、目標とする階調に到達しない場合があるためである。このことは、表示状態を黒から白へ変化させる場合の白の電気泳動粒子についても同様である。よって、例えば、画素１１０の表示状態を白から黒へ変化させる場合、画素１１０に黒を表示させるためのデータ信号が複数フレームに渡って画素１１０へ供給され、画素１１０の表示状態を黒から白へ変化させる場合には、画素に白を表示させるためのデータ信号が複数フレームに渡って画素１１０へ供給される。コントローラー２０は、表示の書き換え開始からフレーム番号の開始をカウントする。コントローラー２０は、全ての走査線１１２の選択が終了する毎にフレーム番号をインクリメントし、画素１１０へのデータ信号への供給回数をカウントする。

図５は、画素１１０の表示を書き換えるときに複数フレームに渡って供給するデータ信号の極性を示した図である。本実施形態においては、表示を書き換える方法として第１方法と第２方法とがある。本実施形態においては、検出部２０３が有しているフラグがtrueの場合、第１方法が選択され、フラグがfalseの場合、第２方法が選択される。
コントローラー２０は、第１方法を選択しているときは、図５の（ａ）に示したルックアップテーブルの第１テーブルＴＢ１に従って、データ信号をデータ線駆動回路１４０へ供給し、第２方法を選択しているときは、図５の（ｂ）に示したルックアップテーブルの第２テーブルＴＢ２に従って、データ信号をデータ線駆動回路１４０へ供給する。データ信号の波形は、これらのテーブルに応じた駆動波形となる。

具体的には、コントローラー２０は、第１方法を選択している場合、図５の（ａ）に示したテーブルを参照し、第１記憶部３１Ａに記憶されている画像データ（新たに表示する画像を表す画像データ）と、第２記憶部３１Ｂに記憶されている画像データ（表示中の画像を表す画像データ）とに基づいて、データ信号を出力する。

例えば、コントローラー２０は、第１方法を選択しているときに、ある画素１１０について、第２記憶部３１Ｂに記憶されている画像データの階調が黒であり、第１記憶部３１Ａに記憶されている画像データの階調が黒である場合、第１テーブルＴＢ１において、書き換え前の階調として黒が格納され、書き換え後の階調として黒が格納されている行を選択する。なお、コントローラー２０は、表示中の階調と新たに表示する階調とが上述の階調と異なる場合は、第１テーブルＴＢ１において対応する行を選択する。
コントローラー２０は、第１テーブルＴＢ１で選択した行において、フレーム番号が１の場合、フレーム番号が１の列のセルを参照する。参照したセルに格納されているデータが「０」の場合、コントローラー２０は、当該画素１１０に対応するデータ信号を電圧Ｖｃｏｍとする。また、コントローラー２０は、参照したセルに格納されているデータが「＋」の場合、データ信号の極性を電圧Ｖｃｏｍに対してプラス（正極）とし、参照したセルに格納されているデータが「−」の場合、データ信号の極性を電圧Ｖｃｏｍに対してマイナス（負極）とする。
コントローラー２０は、１フレーム目が終了すると、フレーム番号をインクリメントして２とし、フレーム番号が２の列のセルを参照してデータ信号を出力する。以下、第１方法を選択している場合、５フレーム目までデータ信号を出力すると、コントローラー２０は、表示の書き換え処理を終了する。
なお、５フレーム目でデータ信号を電圧Ｖｃｏｍとするのは、補助容量１１０ｃの電荷を放電するためである。５フレーム目でデータ信号を電圧Ｖｃｏｍとしない場合、プラスの極性またはマイナスの極性の電圧が画素電極１０１ｄに印加され続けてしまい、階調が変化してしまうが、本実施形態では、補助容量１１０ｃの電荷が放電され、画素電極１０１ｄと共通電極層１０３ｂとの間で電位差が生じないため、５フレーム目以降で階調が変化することがない。

例えば、ある画素１１０について、第２記憶部３１Ｂに記憶されている画像データの階調が黒であり、第１記憶部３１Ａに記憶されている画像データの階調も黒である場合、第１テーブルＴＢ１によれば、第１フレームから第５フレームにおいては、当該画素１１０に対応するデータ信号は、電圧Ｖｃｏｍとなる。また、ある画素１１０について、第２記憶部３１Ｂに記憶されている画像データの階調が白であり、第１記憶部３１Ａに記憶されている画像データの階調も白である場合、第１テーブルＴＢ１によれば、第１フレームから第５フレームにおいては、当該画素１１０に対応するデータ信号は、電圧Ｖｃｏｍとなる。データ信号が電圧Ｖｃｏｍとなると、画素の階調は変化しないため、これらの場合、書き換え処理を行なっても階調が変化しないこととなる。

また、ある画素１１０について、第２記憶部３１Ｂに記憶されている画像データの階調が黒であり、第１記憶部３１Ａに記憶されている画像データの階調が白である場合、第１テーブルＴＢ１によれば、第１フレームから第４フレームにおいては、当該画素１１０に対応するデータ信号の極性がマイナスとなり、第５フレームにおいては、当該画素１１０に対応するデータ信号が電圧Ｖｃｏｍとなる。第１フレームから第４フレームにおいては、当該画素１１０の画素電極１０１ｄに供給されるデータ信号の極性がマイナスであるため、白の電気泳動粒子が共通電極層１０３ｂ側に移動して画素１１０の階調が白となる。

また、ある画素１１０について、第２記憶部３１Ｂに記憶されている画像データの階調が白であり、第１記憶部３１Ａに記憶されている画像データの階調が黒である場合、第１テーブルＴＢ１によれば、第１フレームから第４フレームにおいては、当該画素１１０に対応したデータ信号の極性がプラスとなり、第５フレームにおいては、当該画素１１０に対応したデータ信号が電圧Ｖｃｏｍとなる。第１フレームから第４フレームにおいては、当該画素１１０の画素電極１０１ｄに供給されるデータ信号の極性がプラスであるため、黒の電気泳動粒子が共通電極層１０３ｂ側に移動して画素１１０の階調が黒となる。

一方、コントローラー２０は、第２方法を選択しているときに、表示の書き換え処理を行う場合、第２記憶部３１Ｂに記憶されている画像データの階調と第１記憶部３１Ａに記憶されている画像データの階調とに応じて、第２テーブルＴＢ２において対応する行を選択し、フレーム番号に対応したセルを参照してデータ信号を出力する。コントローラー２０は、第２方法を選択している場合、１３フレーム目までデータ信号を出力すると、表示の書き換え処理を終了する。
なお、１３フレーム目でデータ信号を電圧Ｖｃｏｍとするのは、補助容量１１０ｃの電荷を放電するためである。１３フレーム目でデータ信号を電圧Ｖｃｏｍとしない場合、プラスの極性またはマイナスの極性の電圧が画素電極１０１ｄに印加され続けてしまい、階調が変化してしまうが、本実施形態では、補助容量１１０ｃの電荷が放電され、画素電極１０１ｄと共通電極層１０３ｂとの間で電位差が生じないため、１３フレーム目以降で階調が変化することがない。

例えば、ある画素１１０について、第２記憶部３１Ｂに記憶されている画像データの階調が黒であり、第１記憶部３１Ａに記憶されている画像データの階調も黒である場合、第２テーブルＴＢ２によれば、第１フレームから第４フレームと、第１３フレームにおいては、当該画素１１０に対応するデータ信号が電圧Ｖｃｏｍとなり、第５フレームから第８フレームにおいては、当該画素１１０に対応するデータ信号の極性がマイナスとなり、第９フレームから第１２フレームにおいては、当該画素１１０に対応するデータ信号の極性がプラスとなる。
第１フレームから第４フレームにおいては、データ信号が電圧Ｖｃｏｍとなるため、この期間は階調が変化せず、第５フレームから第８フレームにおいては、当該画素１１０の画素電極１０１ｄに供給されるデータ信号の極性がマイナスであるため、当該画素１１０の階調が白に変化し、第９フレームから第１２フレームにおいては、当該画素１１０の画素電極１０１ｄに供給されるデータ信号の極性がプラスであるため、当該画素１１０の階調が黒に変化する。

また、ある画素１１０について、第２記憶部３１Ｂに記憶されている画像データの階調が黒であり、第１記憶部３１Ａに記憶されている画像データの階調が白である場合、第２テーブルＴＢ２によれば、第１フレームから第４フレームと、第９フレームから第１３フレームにおいては、当該画素１１０に対応するデータ信号が電圧Ｖｃｏｍとなり、第５フレームから第８フレームにおいては、当該画素１１０に対応するデータ信号の極性がマイナスとなる。
第１フレームから第４フレームにおいては、データ信号が電圧Ｖｃｏｍとなるため、この期間は階調が変化せず、第５フレームから第８フレームにおいては、当該画素１１０の画素電極１０１ｄに供給されるデータ信号の極性がマイナスであるため、当該画素１１０の階調が白に変化し、第９フレームから第１３フレームにおいては、当該画素１１０の画素電極１０１ｄに供給されるデータ信号が電圧Ｖｃｏｍとなるため、当該画素１１０の表示が白のままとなる。

また、ある画素１１０について、第２記憶部３１Ｂに記憶されている画像データの階調が白であり、第１記憶部３１Ａに記憶されている画像データの階調が黒である場合、第２テーブルＴＢ２によれば、第１フレームから第４フレームと、第９フレームから第１２フレームにおいては、当該画素１１０に対応するデータ信号の極性がプラスとなり、第５フレームから第８フレームにおいては、当該画素１１０に対応するデータ信号の極性がマイナスとなり、第１３フレームにおいては、当該画素１１０に対応するデータ信号が電圧Ｖｃｏｍとなる。
第１フレームから第４フレームにおいては、当該画素１１０の画素電極１０１ｄに供給されるデータ信号の極性がプラスであるため、当該画素１１０の階調が黒に変化し、第５フレームから第８フレームにおいては、当該画素１１０の画素電極１０１ｄに供給されるデータ信号の極性がマイナスであるため、当該画素１１０の階調が白に変化し、第５フレームから第１２フレームにおいては、当該画素１１０の画素電極１０１ｄに供給されるデータ信号の極性がプラスであるため、当該画素１１０の階調が黒に変化する。

また、ある画素１１０について、第２記憶部３１Ｂに記憶されている画像データの階調が白であり、第１記憶部３１Ａに記憶されている画像データの階調も白である場合、第２テーブルＴＢ２によれば、第１フレームから第４フレームにおいては、当該画素１１０に対応するデータ信号の極性がプラスとなり、第５フレームから第８フレームにおいては、当該画素１１０に対応するデータ信号の極性がマイナスとなり、第９フレームから第１３フレームにおいては、当該画素１１０に対応するデータ信号が電圧Ｖｃｏｍとなる。
第１フレームから第４フレームにおいては、当該画素１１０の画素電極１０１ｄに供給されるデータ信号の極性がプラスであるため、当該画素１１０の階調が黒に変化し、第５フレームから第８フレームにおいては、当該画素１１０の画素電極１０１ｄに供給されるデータ信号の極性がマイナスであるため、当該画素１１０の階調が白に変化し、第５フレームから第１３フレームにおいては、当該画素１１０の画素電極１０１ｄに供給されるデータ信号が電圧Ｖｃｏｍとなるため、当該画素１１０の表示が白のままとなる。

次にコントローラー２０の構成について説明する。図６は、コントローラー２０が有する機能を示したブロック図である。コントローラー２０は、第１制御部２０１、第２制御部２０２、検出部２０３及びテーブル記憶部２０４を有する。

テーブル記憶部２０４は、図５に示した第１テーブルＴＢ１と第２テーブルＴＢ２を有する。
第１制御部２０１は、制御部５０から供給された画像データを第１記憶部３１Ａに格納する。また、第１制御部２０１は、表示部１０の表示の書き換えを第２制御部２０２へ指示する。
第２制御部２０２は、メモリー３０に記憶されている画像データと、テーブル記憶部２０４に記憶されているテーブルとに基づいてデータ信号を表示部１０へ出力する。また、第２制御部２０２は、電源部６０のオン／オフを制御する。
検出部２０３は、第２記憶部３１Ｂに格納された画像データに対応する画像と、表示部１０に表示されている画像とが一致であるか不一致であるか（一致であるか分からないか）を検出する。検出部２０３は、この一致であるか不一致を表すフラグを有しており、一致を検出した場合には、フラグをtrue（第１状態）とし、不一致を検出した場合には、フラグをfalse（第２状態）とする。
なお、コントローラー２０が有する機能ブロックは、ハードウェアにより実現されてもよく、コントローラー２０をマイクロコンピューターやプログラマブルロジックデバイスとし、プログラムにより各機能が実現されるようにしてもよい。

（実施形態の動作例）
次に、本実施形態の動作の一例について、図面を参照して説明する。
なお、図７は、表示部１０に表示される画像の一例を示した図であり、図８〜１０は、コントローラー２０が行う処理の流れを示したフローチャートである。なお、以下の説明においては、ＩＣカード１をリーダー／ライターへ近づける前の状態においては、電子マネーの残高が図７の（ａ）に示したように表示されている状態を想定して動作を説明する。

図８は、リセット指示を取得したコントローラー２０が行う処理の流れを示したフローチャートである。まず、電子マネーでの決済を行うため、ユーザーがＩＣカード１をＩＣカード１のリーダー／ライターへ近づけると、リーダー／ライターが発生する磁界により通信部４０のアンテナに電流が流れ、ＩＣカード１を駆動する電力が発生する。制御部５０は、電力が供給されると、初期化を指示するリセット指示をコントローラー２０へ送る。この指示を検出部２０３が取得すると、検出部２０３は、フラグをfalseとする（ステップＳＡ１）。

図９は、電源オン指示を取得したコントローラー２０が行う処理の流れを示したフローチャートである。制御部５０は、リセット指示をコントローラー２０へ送った後、電源部６０をオンにする電源オン指示をコントローラー２０へ送る。この指示を第１制御部２０１が取得すると、第１制御部２０１は、取得した指示を第２制御部２０２へ送る。第２制御部２０２は、電源部６０をオンにする指示を取得すると、電源部６０をオンにする（ステップＳＢ１）。電源部６０がオンとなると、表示部１０とメモリー３０へ電力が供給される。
この時点においては、第１記憶部３１Ａと第２記憶部３１Ｂに格納されているデータは、不定となるが、本動作例では、例えば、不定の第２記憶部３１Ｂに表示領域の全面を白とする画像データが格納される場合を想定する。

制御部５０は、通信部４０を介してリーダー／ライターと通信を行い、決済に係る金額を記憶部８０に記憶されている残高から減算する。制御部５０は、電子マネーの残高の画像データを生成し、生成した画像データをコントローラー２０へ供給する。

図１０は、コントローラー２０が表示の書き換えを行う処理の流れを示したフローチャートである。この画像データをコントローラー２０が取得すると、第１制御部２０１は、取得した画像データを第１記憶部３１Ａへ格納する（ステップＳＣ１）。また、第１制御部２０１は、表示の書き換えを第２制御部２０２へ指示する。この指示を受けた第２制御部２０２は、検出部２０３が設定したフラグの状態（true/false）を取得する（ステップＳＣ２）。表示の書き換えを指示された第２制御部２０２は、フラグの状態がfalseである場合（ステップＳＣ３でＹＥＳ）、表示を書き換える方法として第２方法を選択する（ステップＳＣ４）。ここで、第２制御部２０２は、不定の第２記憶部３１Ｂに表示領域の全面を白とする画像データを格納する（ステップＳＣ６）。

第２方法を選択した第２制御部２０２は、表示の書き換え処理を行う（ステップＳＣ７）。具体的には、第２制御部２０２は、メモリー３０に記憶されている画像データと、第２テーブルＴＢ２とに基づいて、データ信号を出力する。例えば、電子マネーの残額が３０００から１０００になった場合、図７の（ａ）に示した４桁目の「３」の横線の部分については、表示部１０で表示されている階調は黒であるが、第２記憶部３１Ｂに記憶されている画像データは、白を表す内容となっており、第１記憶部３１Ａに記憶されている画像データは、白を表す内容となっている。このため、第２制御部２０２は、第２テーブルＴＢ２において、書き換え前の階調が白であり、書き換え後の階調も白となっている行を参照する。
これにより、「３」の横線の部分の画素１１０は、第１フレームから第４フレームにおいては、画素電極１０１ｄへプラスの極性のデータ信号が供給された後、第５フレームから第８フレームにおいては、画素電極１０１ｄへマイナスの極性のデータ信号が供給されて白となる。

また、図７の（ａ）に示した４桁目の「３」の縦線の部分の画素１１０は、表示部１０で表示されている階調は黒であるが、第２記憶部３１Ｂに記憶されている画像データは、白を表す内容となっており、第１記憶部３１Ａに記憶されている画像データは、黒を表す内容となっている。このため、第２制御部２０２は、第２テーブルＴＢ２において、書き換え前の階調が白であり、書き換え後の階調が黒となっている行を参照する。
これにより、「３」の縦線の部分の画素１１０は、第１フレームから第４フレームにおいては、画素電極１０１ｄへプラスの極性のデータ信号が供給された後、第５フレームから第８フレームにおいては、画素電極１０１ｄへマイナスの極性のデータ信号が供給されて白となり、第９フレームから第１２フレームにおいては、画素電極１０１ｄへプラスの極性のデータ信号が供給されて黒となる。

第２制御部２０２は、表示の書き換えが終了すると、第１記憶部３１Ａに格納されている画像データを第２記憶部３１Ｂへコピーする（ステップＳＣ８）。また、表示の書き換えが終了すると、検出部２０３は、フラグをtrueにする（ステップＳＣ９）。

ここで、比較のため、表示中の画像と第２記憶部３１Ｂに記憶されている画像データの表す画像とが異なるときに第１方法を選択してデータ信号を出力した場合の動作例を説明する。
例えば、電子マネーの残額が３０００から１０００になった場合、図７の（ａ）に示した４桁目の「３」の横線の部分については、第２記憶部３１Ｂに記憶されている画像データが、上述したように白を表す内容となっていると、第２制御部２０２は、第１テーブルＴＢ１において、書き換え前の階調が白であり、書き換え後の階調も白となっている行を参照する。
これにより、「３」の横線の部分の画素１１０は、第１フレームから第４フレームにおいては、画素電極１０１ｄへ供給されるデータ信号の電圧が電圧Ｖｃｏｍとなるため、表示が白とならず、横線の表示が残ることとなる。つまり、本来は、書き換え後に階調が白となる部分が白とならずにそのまま黒の表示が残るため、本来表示しようとしている画像とは異なる画像が表示されることとなる。
一方、本実施形態においては、上述したように、第２テーブルＴＢ２を参照して表示の処理が行われ、本来表示しようとしている画像が正しく表示されることになる。

次に、ユーザーがボタン７０を押すと、制御部５０は、記憶部８０からポイントサービスのポイントの値を取得する。制御部５０は、取得したポイントの値の画像データを生成し、生成した画像データをコントローラー２０へ供給する。この画像データをコントローラー２０が取得すると、第１制御部２０１は、取得した画像データを第１記憶部３１Ａへ格納する（ステップＳＣ１）。また、第１制御部２０１は、表示の書き換えを第２制御部２０２へ指示する。この指示を受けた第２制御部２０２は、検出部２０３が設定したフラグの状態（true）を取得する（ステップＳＣ２）。表示の書き換えを指示された第２制御部２０２は、フラグの状態がtrueである場合（ステップＳＣ３でＮＯ）、表示を書き換える方法として第１方法を選択する（ステップＳＣ５）。

第１方法を選択した第２制御部２０２は、表示の書き換え処理を行う（ステップＳＣ７）。具体的には、第１方法を選択した第２制御部２０２は、メモリー３０に記憶されている画像データと、第１テーブルＴＢ１とに基づいて、データ信号を出力する。これにより、例えば、図７の（ｂ）に示したように、ポイントの値が表示部１０に表示される。なお、第１方法を選択した場合、表示の書き換えに要するフレーム数は、第２方法より少ないため、第２方法より速く表示を書き換えることができる。
また、第１方法を選択した場合、プラスまたはマイナスの極性のデータ信号が印加されないため、階調の書き換えが発生しない画素については、過剰な書き込みによって階調に差が生じることや、ＤＣバランスに差が生じるのを防ぐことができる。第２制御部２０２は、表示の書き換えが終了すると、第１記憶部３１Ａに格納されている画像データを第２記憶部３１Ｂへコピーする（ステップＳＣ８）。また、表示の書き換えが終了すると、検出部２０３は、フラグをtrueにする（ステップＳＣ９）。

以上説明したように、本実施形態によれば、第２記憶部３１Ｂに記憶されている画像データの階調（表示中の階調）と第１記憶部３１Ａに記憶されている画像データの階調（新たに表示する階調）との差に応じて表示を書き換える構成で、表示中の階調が分からなくなった場合でも、誤った表示をすることがなく、新たに表示する階調の表示を正しく行うことができる。また、本実施形態によれば、第２方法を選択した場合、表示領域１００の全ての画素１１０は、新たに表示する画像を書き込む前の第８フレーム終了時点で同じ階調になるため、残像が残るのを抑えることができる。特に、第５フレームから第８フレームにおいて、全画素で同じ電界を印加するため、隣り合う画素電極で異なる電位を印加したときに画素電極間で生じる横電界による滲みも防ぐことができ、より残像を低減できる。

［変形例］
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。

上述した実施形態においては、第１記憶部３１Ａと第２記憶部３１Ｂは、コントローラー２０に含まれていない構成となっているが、第１記憶部３１Ａと第２記憶部３１Ｂとをコントローラー２０の内部に設ける構成としてもよい。

上述した実施形態においては、表示中の画像を表す画像データを不揮発性メモリーである記憶部８０に記憶する構成としてもよい。すなわち、制御部５０は、電源部６０がオフになる前、つまり揮発性メモリーであるメモリー３０への電源供給が停止されてメモリー３０のデータが不定になる前に、第２記憶部３１Ｂの画像データを記憶部８０に格納しておく。この構成においては、ＩＣカード１をリーダー／ライターに近づけて制御部５０が起動すると、制御部５０は、記憶部８０に記憶されている画像データをコントローラー２０へ供給し、供給した画像データを第２記憶部３１Ｂへ格納する指示をコントローラー２０へ送る。この指示と画像データとを取得したコントローラー２０においては、取得した画像データを第１制御部２０１が第２記憶部３１Ｂへ格納し、検出部２０３がフラグの状態をtrueにする。
この構成によれば、第２記憶部３１Ｂには表示中の画像を表す画像データが格納されるため、第１方法を用いて表示を書き換えることができ、表示の書き換えを速く行うことができる。

上述した実施形態においては、検出部２０３は、電源部６０の状態を監視する構成としてもよい。この構成においては、検出部２０３は、電源部６０が走査線駆動回路１３０やデータ線駆動回路１４０を駆動するのに要する電圧を得られていない場合、フラグの状態をfalseとする。これは、駆動回路が正常に動作していない場合、第２記憶部３１Ｂに格納された画像データと、表示中の画像とが一致しないためである。この構成によれば、電源部６０を再度オンとしたときに電源部６０が正常に動作した場合、まず第２方法で表示の書き換えが行われるため、正しい表示を行うことができる。

上述した実施形態においては、検出部２０３は、走査線駆動回路１３０やデータ線駆動回路１４０の状態を監視する構成としてもよい。具体的には、走査線駆動回路１３０は、１行目の走査線１１２からｍ行目の走査線１１２までの選択を終了したときに選択が終了したことを表すパルスを出力する。また、データ線駆動回路１４０は、１列目からｎ列目までのデータ線１１４を順次選択して各データ線１１４へデータ信号を供給し終えると、データ線１１４の選択が終了したことを表すパルスを出力する。検出部２０３は、表示の書き換えを開始した後、これらのパルスが走査線駆動回路１３０やデータ線駆動回路１４０から出力されていないことを検出した場合、各駆動回路が正常に動作していないとして、フラグをfalseにする。この構成によれば、各駆動回路が正常に動くようになった場合、まず第２方法で表示の書き換えが行われるため、正しい表示を行うことができる。

上述した実施形態においては、表示部１０、コントローラー２０、メモリー３０、通信部４０、制御部５０及び電源部６０を有する装置は、ＩＣカードであるが、ＩＣカードに限定されるものではなく、例えば、電子棚札や、電子ブックリーダー、タブレット端末などであってもよい。

上述した実施形態においては、表示部１０は、白と黒の２階調の表示をなっているが、この構成に限定されるものではなく、多階調の表示を行う構成であってもよい。
また、上述した実施形態においては、画素１１０は、１つのトランジスターと１つの補助容量（コンデンサー）を有する所謂１Ｔ１Ｃ型であるが、この構成に限定されるものではなく、例えば、ＳＲＡＭ（Static Random Access Memory）型であってもよい。あるいは、画素１１０がトランジスターを用いない単純マトリックス型（パッシブマトリックス型）であってもよい。さらには、画素電極をＸ方向、Ｙ方向に２次元状に配列したマトリックス型に限定されるものではなく、画素電極を自由な形状・位置に配置したセグメント型であってもよい。
また、上述した実施形態においては、表示部１０は、電気泳動方式であるが、記憶性を有するものであれば、電子粉流体（登録商標）方式など、他の方式であってもよい。
また、上述した実施形態においては、画素１１０に対して複数フレームでデータ信号を供給することにより画素１１０の階調を替えているが、この方法に限定されるものではない。例えば、表示中の階調と新たに表示する階調との差に応じて印加時間を変化させたデータ信号を供給することで、画素１１０の階調を替えるようにしてもよい。

上述した実施形態においては、カメラにより表示部１０が表示している画像を取得し、取得した画像と、第２記憶部３１Ｂに記憶されている画像データが表す画像とが一致しているか判断し、画像が一致していない場合には、フラグをfalseとする構成を採用してもよい。
また、この構成においては、画像が一致していない場合には、ユーザーにその旨を報知し、ユーザーが第２方法での表示の書き換えを制御部５０へ指示する構成を採用してもよい。

上述した実施形態においては、第２方法を選択した場合、第２テーブルＴＢ２を参照しているが、第２テーブルＴＢ２に替えて、図５の（ｃ）に示した第３テーブルＴＢ３を参照する構成としてもよい。第３テーブルＴＢ３を使用した場合、画素１１０の各々では、表示されている階調が不明の状態から白表示にした後に書き換え後の階調を書き込む点は上述した実施形態と同じであるが、白表示とするタイミングが異なる。この構成においては、書き換え前の階調（第２記憶部３１Ｂに格納された画像データ）が白で書き換え後の階調（第１記憶部３１Ａに格納された画像データ）が黒である画素以外は、第８フレーム目で表示の書き換えが終了するため、書き換えが速く終了したように見せることができる。

上述した実施形態においては、第１方法を選択している場合、画素１１０の階調の書き換えがある領域に係る行の走査線１１２（例えば、第１記憶部３１Ａに格納された画像データの階調と第２記憶部３１Ｂに格納された画像データの階調が一致しない画素が接続されている走査線１１２）だけを選択し、選択した部分についてのみ、画素の階調の書き換えを行い、第２方法を選択している場合、画素１１０の階調の書き換えがある領域が一部であっても、全ての走査線１１２を選択して全ての画素１１０について、第２方法で画素１１０の階調の書き換えを行うようにしてもよい。

上述した実施形態においては、第２方法を選択した場合、第４フレーム目までで全ての画素１１０を白の階調に書き換えて、第８フレーム目までに全ての画素１１０を黒の画素に書き換え、第９フレーム目から第１２フレームで白にする画素１１０について階調を書き換えるようにしてもよい。つまり、上述した実施形態の第２方法においては、白の階調に書き換えた後に書き換え後の階調を書き込んでいるが、逆に黒の階調に書き換えた後に書き換え後の階調を書き込んでもよい。

上述した実施形態においては、第２方法を選択した場合、書き換えが終了してフラグtrueが設定されるが、第２方法での表示の書き換え中に、書き換えを失敗する場合もある。例えば、表示書き換え中（ステップＳＣ７）に電源部６０からの電源供給が中断してしまった場合である。その場合、書き換えが終わったフレームが分かれば、その次のフレームから書き換えを再開してもよい。例えば、第７フレームの書き換え前に電源供給が中断して書き換えが中断した場合は、電源供給が再開されたら第７フレームから書き換えを再開する。

上述した実施形態においては、不定の第２記憶部３１Ｂに表示領域の全面を白とする画像データが格納される場合を想定しているが、第２記憶部３１Ｂに格納されている画像データが不定のまま、第２方法による駆動を行ってもよい。
表示部１０に表示されている画像と第２記憶部３１Ｂに格納されている画像データは一致しないが、所定階調を経由することで、新たに表示する画像に対応した正しい画像を表示することができる。

上述した実施形態においては、画素１１０の階調を白から黒または黒から白へ書き換える場合、データ信号を４回供給して階調を書き換えているが、データ信号の供給回数は、４回に限定されるものではなく、３回以下や５回以上であってもよい。

上述した実施形態においては、第２方法を選択した場合、第５フレームから第８フレームにおいては、１行目からｍ行目までの走査線１１２を同時に選択し、１列目からｎ列目までのデータ線１１４に極性がマイナスのデータ信号を供給するようにしてもよい。

コントローラー２０が実行するプログラムは、磁気記録媒体（磁気テープ、磁気ディスク（ＨＤＤ（Hard Disk Drive）、ＦＤ（Flexible Disk））など）、光記録媒体（光ディスクなど）、光磁気記録媒体、半導体メモリーなどのコンピューター読取り可能な記録媒体に記憶した状態で提供し、インストールしてもよい。また、通信回線を介してプログラムをダウンロードしてインストールしてもよい。

１…ＩＣカード、１０…表示部、２０…コントローラー、３０…メモリー、３１Ａ…第１記憶部、３１Ｂ…第２記憶部、４０…通信部、５０…制御部、６０…電源部、７０…ボタン、８０…記憶部、１００…表示領域、１１０…画素、１１０ａ…ＴＦＴ、１１０ｂ…表示素子、１１０ｃ…補助容量、１１２…走査線、１１４…データ線、１３０…走査線駆動回路、１４０…データ線駆動回路、１０１ｄ…画素電極、１０３ｂ…共通電極層、２０１…第１制御部、２０２…第２制御部、２０３…検出部、２０４…テーブル記憶部

Claims (13)

1. 記憶性表示部に表示された画像の画像データを記憶する第２記憶部に記憶されている画像データの画像と、前記記憶性表示部に表示されている画像とが一致しているか否かを検出する検出部と、
   前記記憶性表示部の画素の階調を制御する制御部であって、前記検出部で一致を検出した場合、前記記憶性表示部に表示させる画像の画像データを記憶する第１記憶部に記憶されている画像データの画像と、前記第２記憶部に記憶されている画像データの画像とで階調が異なる画素については階調の書き換えを行う第１方法で画素の階調を制御し、前記検出部で一致を検出しなかった場合、前記記憶性表示部の画素を所定階調に書き換えた後、前記第１記憶部に記憶されている画像データに基づいて画素の階調を書き換える第２方法で画素の階調を制御する制御部と、
   を備える制御装置。
2. 前記検出部は、一致を検出した場合、フラグを第１状態とし、不一致を検出した場合、フラグを第２状態とし、
   前記制御部は、前記フラグが第１状態の場合、前記第１方法で画素の階調を制御し、前記フラグが第２状態の場合、前記第２方法で画素の階調を制御する
   請求項１に記載の制御装置。
3. 前記検出部は、リセット指示を外部装置から取得した場合、前記フラグを前記第２状態にする
   請求項２に記載の制御装置。
4. 前記制御部は、前記記憶性表示部に表示されている画像の画像データを他の装置から取得した場合、当該画像データを前記第２記憶部に記憶させ、前記フラグを前記第１状態にする
   請求項２または請求項３に記載の制御装置。
5. 前記制御部は、前記第２方法による書き換えが終了した場合、前記第１記憶部に記憶されていた画像データを前記第２記憶部へ書き込み、前記フラグを前記第１状態にする
   請求項２乃至請求項４のいずれか一項に記載の制御装置。
6. 前記検出部は、前記記憶性表示部を駆動する駆動回路へ電力を供給する電源部から当該駆動回路へ電力の供給が正常に行われなかった場合、前記フラグを前記第２状態にする
   請求項２乃至請求項５のいずれか一項に記載の制御装置。
7. 前記検出部は、前記記憶性表示部を駆動する駆動回路の異常を検出した場合、前記フラグを前記第２状態にする
   請求項２乃至請求項６のいずれか一項に記載の制御装置。
8. 前記第２方法による階調の書き換えにおいては、複数フレームで画素の階調を書き換え、前記複数フレームの所定フレームが終了したときに全ての画素が所定階調となる
   請求項１乃至請求項７のいずれか一項に記載の制御装置。
9. 前記第２方法による階調の書き換えにおいては、複数フレームで画素の階調を書き換え、
   前記画素は、当該書き換えにおいて前記所定階調を経由し、
   前記所定階調となるフレームは、前記第１記憶部に記憶されている画像データと前記第２記憶部に記憶されている画像データに応じて異なる
   請求項１乃至請求項７のいずれか一項に記載の制御装置。
10. 前記制御部は、前記第１記憶部に記憶されている画像データの画像と前記第２記憶部に記憶されている画像データの画像とで階調が同じ画素についても、所定階調を経由して画素の階調を書き換える
    請求項９に記載の制御装置。
11. 記憶性表示部と、
    前記記憶性表示部に表示させる画像の画像データを記憶する第１記憶部と、
    前記記憶性表示部に表示された画像の画像データを記憶する第２記憶部と、
    前記第２記憶部に記憶されている画像データの画像と、前記記憶性表示部に表示されている画像とが一致しているか否かを検出する検出部と、
    前記記憶性表示部の画素の階調を制御する制御部であって、前記検出部で一致を検出した場合、前記第１記憶部に記憶されている画像データの画像と、前記第２記憶部に記憶されている画像データの画像とで階調が異なる画素については階調の書き換えを行う第１方法で画素の階調を制御し、前記検出部で一致を検出しなかった場合、前記記憶性表示部の画素を所定階調に書き換えた後、前記第１記憶部に記憶されている画像データに基づいて画素の階調を書き換える第２方法で画素の階調を制御する制御部と、
    を備える表示装置。
12. 記憶性表示部に表示された画像の画像データを記憶する第２記憶部に記憶されている画像データの画像と、前記記憶性表示部に表示されている画像とが一致しているか否かを検出する検出ステップと、
    前記記憶性表示部の画素の階調を制御するステップであって、前記検出ステップで一致を検出した場合、前記記憶性表示部に表示させる画像の画像データを記憶する第１記憶部に記憶されている画像データの画像と、前記第２記憶部に記憶されている画像データの画像とで階調が異なる画素については階調の書き換えを行う第１方法で画素の階調を制御し、前記検出ステップで一致を検出しなかった場合、前記記憶性表示部の画素を所定階調に書き換えた後、前記第１記憶部に記憶されている画像データに基づいて画素の階調を書き換える第２方法で画素の階調を制御する制御ステップと、
    を備える制御方法。
13. コンピューターに、
    記憶性表示部に表示された画像の画像データを記憶する第２記憶部に記憶されている画像データの画像と、前記記憶性表示部に表示されている画像とが一致しているか否かを検出する検出ステップと、
    前記記憶性表示部の画素の階調を制御するステップであって、前記検出ステップで一致を検出した場合、前記記憶性表示部に表示させる画像の画像データを記憶する第１記憶部に記憶されている画像データの画像と、前記第２記憶部に記憶されている画像データの画像とで階調が異なる画素については階調の書き換えを行う第１方法で画素の階調を制御し、前記検出ステップで一致を検出しなかった場合、前記記憶性表示部の画素を所定階調に書き換えた後、前記第１記憶部に記憶されている画像データに基づいて画素の階調を書き換える第２方法で画素の階調を制御する制御ステップと、
    を実行させるためのプログラム。

Images