JP2015153764A - 積層セラミックコンデンサ、積層セラミックコンデンサ連及び積層セラミックコンデンサの実装構造体 - Google Patents

Abstract

【課題】鳴きがより一層生じ難い、積層セラミックコンデンサを提供する。
【解決手段】誘電体からなるセラミック素体２内において、複数の内部電極３，４が配置されている。複数の内部電極３，４が積層されている方向を積層方向、セラミック素体２の積層方向と直交する第１の方向を長さ方向、積層方向と第１の方向と直交している方向を幅方向とする。セラミック素体２は、複数の内部電極３，４が積層されている有効部と、有効部の積層方向一方側に位置している第１の外層部２ｇと、他方側に位置している第２の外層部２ｈと、有効部及び第１，第２の外層部２ｇ，２ｈが積層されている部分の上記幅方向一方側と他方側に設けられた第１，第２の幅方向ギャップ部２ｉ，２ｊとを有する。第１，第２の幅方向ギャップ部２ｉ，２ｊの幅方向寸法をＡ、有効部の積層方向に沿う寸法である厚みをＢとしたときに、Ａ／Ｂが０．０４以下である。
【選択図】図１

Description

本発明は、積層セラミックコンデンサ、積層セラミックコンデンサ連及び積層セラミックコンデンサの実装構造体に関する。

下記の特許文献１には、積層セラミックコンデンサの実装構造が開示されている。特許文献１では、積層セラミックコンデンサのセラミック素体において、複数の内部電極が誘電体層を介して重なりあっている部分よりも下方のセラミック層の厚みが厚くされている。それによって、回路基板に積層セラミックコンデンサを実装した場合の「鳴き（ａｃｏｕｓｔｉｃ ｎｏｉｓｅ）」と称される現象が抑制されるとされている。

特開２０１３−６５８２０号公報

積層セラミックコンデンサに印加されている電圧が変化すると、セラミック素体において歪みが生じることがある。この歪みが、導電性接合材などを介して、実装されている回路基板に伝搬する。それに伴って、回路基板が振動し、上記「鳴き」と称されている現象が生じる。

特許文献１では、上記鳴きの抑制が図られているが、なお充分ではなかった。特に、外形寸法のうち最大寸法が１．８ｍｍを下回るような直方体状の積層セラミックコンデンサにおいては、導電性接合剤の濡れ上がり高さがばらつきやすかった。そのため、積層セラミックコンデンサの鳴きの抑制の程度にばらつきが生じやすかった。したがって、最大寸法が１．８ｍｍを下回る積層セラミックコンデンサにあっては、さらに鳴きを抑制することが望まれている。

本発明の目的は、鳴きをより一層効果的に抑制することができる、積層セラミックコンデンサ、積層セラミックコンデンサ連及び積層セラミックコンデンサの実装構造体を提供することにある。

本発明に係る積層セラミックコンデンサは、誘電体からなるセラミック素体と、上記セラミック素体内において、誘電体層を挟んで対向するように積層されている複数の内部電極とを備える。本発明においては、上記セラミック素体において、上記複数の内部電極が積層されている方向を積層方向、該積層方向と直交する第１の方向を長さ方向、上記積層方向と直交しておりかつ上記第１の方向と直交している第２の方向を幅方向とする。上記セラミック素体は、複数の内部電極が積層されている有効部と、有効部の積層方向一方側に位置している第１の外層部と、積層方向他方側に位置している第２の外層部と、上記有効部及び上記第１及び第２の外層部が積層されている部分の上記幅方向の一方側及び他方側にそれぞれ設けられた第１及び第２の幅方向ギャップ部とを有する。上記第１，第２の幅方向ギャップ部の幅方向寸法をＡ、上記有効部の積層方向に沿う寸法である厚みをＢとしたときに、Ａ／Ｂが０．０４以下とされている。

本発明に係る積層セラミックコンデンサでは、好ましくは、上記第１の外層部の積層方向外側面が実装面側とされており、第１の外層部の厚みをＣとしたときに、Ｃ＞Ａである。

また、本発明に係る積層セラミックコンデンサでは、好ましくは、上記第１の外層部の積層方向外側面が実装面側とされており、第１の外層部の厚みをＣ、第２の外層部の厚みをＤとしたときに、Ｃ＞Ｄである。

本発明に係る積層セラミックコンデンサでは、好ましくは、上記第１の外層部の積層方向外側面が実装面側とされており、第１の外層部の厚みをＣ、第２の外層部の厚みをＤとしたときに、Ｃ＞Ｄ＞Ａである。

本発明に係る積層セラミックコンデンサでは、好ましくは、上記第１，第２の幅方向ギャップ部の幅Ａが１７μｍ以下である。

本発明に係る積層セラミックコンデンサでは、好ましくは、上記有効部における誘電体層の密度に比べて、上記第１，第２の幅方向ギャップ部の密度が低い。

本発明に係る積層セラミックコンデンサの他の特定の局面では、上記セラミック素体が誘電体セラミックスとガラスとを含有しており、上記有効部における誘電体層のガラス含有割合よりも、上記幅方向ギャップ部のガラス含有割合が低い。

本発明に係る積層セラミックコンデンサの別の特定の局面では、上記セラミック素体が空隙を有し、上記有効部における誘電体層の空隙率よりも、上記幅方向ギャップ部における空隙率が低い。

本発明に係る積層セラミックコンデンサでは、好ましくは、Ａ／Ｂが０．０３以下である。

本発明に係る積層セラミックコンデンサ連は、複数のキャビティを有する包装体と、上記各キャビティに収容されている、本発明に従って構成されている積層セラミックコンデンサを備え、各積層セラミックコンデンサの内部電極が、上記キャビティの底面と平行に配置されている。

本発明に係る積層セラミックコンデンサの実装構造体は、基板と、上記基板の表面に実装された本発明に従って構成された積層セラミックコンデンサとを備え、上記積層方向が上記基板の表面と直交しており、かつ上記第１の外層部が上記第２の外層部よりも基板側に位置している。

本発明に係る積層セラミックコンデンサによれば、Ａ／Ｂが０．０４以下であるため、鳴きをより一層効果的に抑制することができる。

（ａ）及び（ｂ）は、本発明の第１の実施形態に係る積層セラミックコンデンサの正面断面図及び側面断面図である。 積層セラミックコンデンサにおいて電圧印加時の歪みの現象を説明するための模式的斜視図である。 積層セラミックコンデンサにおいて鳴きが生じるメカニズムを説明するための模式的平面図である。 積層セラミックコンデンサにおいて鳴きが生じるメカニズムを説明するための模式的平面図である。 第１の実施形態に係る積層セラミックコンデンサを回路基板に実装した実装構造体を示す部分切欠正面断面図である。 本発明の第２の実施形態としての積層セラミックコンデンサ連を説明するための部分切欠正面断面図である。 実験例１〜４における最大音圧レベルを示す図である。

以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。

図１（ａ）及び（ｂ）は、本発明の第１の実施形態に係る積層セラミックコンデンサの正面断面図及び側面断面図である。

積層セラミックコンデンサ１は、直方体状のセラミック素体２を有する。セラミック素体２は誘電体セラミックスからなる。セラミック素体２内には、複数の第１の内部電極３と、複数の第２の内部電極４とが設けられている。第１の内部電極３と第２の内部電極４とは誘電体層を介して対向するように交互に積層されている。

セラミック素体２は、上面２ａと、下面２ｂとを有する。また、第１の端面２ｃと第２の端面２ｄとが対向している。さらに、セラミック素体２は、第１の側面２ｅと第２の側面２ｆとを有する。セラミック素体２において、複数の内部電極３，４が積層されている方向である上面２ａと下面２ｂとを結ぶ厚み方向を積層方向とする。また、積層方向と直交している第１の方向、すなわち第１の端面２ｃと第２の端面２ｄとを結ぶ方向を長さ方向とする。第１の側面２ｅと第２の側面２ｆとを結ぶ方向を幅方向とする。すなわち、積層方向と直交しており、かつ第１の方向と直交している第２の方向を幅方向とする。

セラミック素体２は、適宜の誘電体セラミックスからなる。上記誘電体セラミックスとしては、ＢａＴｉＯ_３系セラミックス、ＣａＴｉＯ_３系セラミックス、またはＳｒＴｉＯ_３系セラミックスなどが挙げられる。複数の第１，第２の内部電極３，４は、Ｎｉ、Ｃｕ、Ａｇ、Ａｇ−Ｐｄ合金などの適宜の金属もしくは合金からなる。

セラミック素体２内において、複数の第１，第２の内部電極３，４が誘電体層を介して積層されている部分を有効部とする。そして、この有効部の積層方向一方側、図１では下方側に位置している誘電体層部分を第１の外層部２ｇとする。有効部の積層方向反対側、図１では上方側に位置している誘電体層部分を第２の外層部２ｈとする。

図１（ｂ）に示すように、第１，第２の外層部２ｇ，２ｈの幅方向寸法は、第１，第２の内部電極３，４と等しくされている。

そして、セラミック素体２は、積層構造の第１の側面２ｅ側に第１の幅方向ギャップ部２ｉを有し、第２の側面２ｆ側に第２の幅方向ギャップ部２ｊを有する。上記幅方向ギャップ部２ｉ，２ｊは、有効部において第１，第２の内部電極３，４が露出している側面を覆うだけでなく、第１，第２の外層部２ｇ，２ｈの側面をも被覆するように設けられている。この幅方向ギャップ部２ｉ，２ｊは、すなわち、第１の端面２ｃと第２の端面２ｄを結ぶ長さ方向全長にわたり設けられている。

なお、図１（ａ）に示すように、第１の端面２ｃ及び第２の端面２ｄを覆うように、それぞれ第１，第２の外部電極５，６が設けられている。第１，第２の外部電極５，６はメッキや導電ペーストの焼き付け等により形成することができる。第１，第２の外部電極５，６は、それぞれ、第１，第２の内部電極３，４に電気的に接続されている。

第１，第２の外部電極５，６を構成する材料としては、Ｎｉ、Ａｇ、Ｃｕ、Ｓｎなどの適宜の金属もしくは合金を用いることができる。

なお、上記セラミック素体２の製造に際しては、誘電体層を主体とするセラミックグリーンシート上にマザーの内部電極を形成する。このマザーの内部電極が形成されたセラミックグリーンシートを積層し、上下に無地のマザーのセラミックグリーンシートを積層する。このようにして得られたマザーの積層体を切断し、上記有効部の下方に第１の外層部２ｇ、上方に第２の外層部２ｈが積層されている構造体を得る。そして、この構造体の側面に、セラミックスラリーを塗布することにより、あるいはセラミックグリーンシートを貼り付けることにより、第１，第２の幅方向ギャップ部２ｉ，２ｊを形成する。このようにして得られた積層体を焼成することにより、セラミック素体２が得られる。

積層セラミックコンデンサ１では、上記のようにして、幅方向ギャップ部２ｉ，２ｊを形成する。そのため、幅方向ギャップ部２ｉ，２ｊの幅方向寸法Ａ、すなわち幅方向ギャップ部２ｉ，２ｊの厚みを小さくすることができる。それによって、小型化及び大容量化を図ることができる。

加えて、本実施形態の積層セラミックコンデンサ１では、上記第１，第２の幅方向ギャップ部２ｉ，２ｊの幅方向寸法をＡ、上記有効部の積層方向に沿う寸法である厚みをＢとしたとき、Ａ／Ｂが０．０４以下とされている。それによって、実装基板などに実装した後に、電圧が積層セラミックコンデンサ１に印加されたとしても、前述した鳴きがより一層生じ難い。これを、図２〜図５を参照してより詳細に説明する。

なお、本実施形態の積層セラミックコンデンサ１では、第１の外層部２ｇが実装基板側に実装される側として用いられる。すなわち下面２ｂ側から実装基板に実装されるものとする。

図５は積層セラミックコンデンサ１が回路基板に実装されている積層セラミックコンデンサの実装構造体の実施形態を示す部分切欠正面断面図である。積層セラミックコンデンサ１は、下面２ｂ側から実装基板１１に実装されている。ここでは、積層セラミックコンデンサ１における上述した積層方向が実装基板１１の表面に直交している。また、下面２ｂ側から積層セラミックコンデンサ１が実装されているので、第１の外層部２ｇが第２の外層部２ｈよりも実装基板１１側に位置している。より具体的には、第１，第２の外部電極５，６が、それぞれ、第１，第２の接合材１２，１３により実装基板１１上の電極に接合され、固定されている。

この状態で、積層セラミックコンデンサ１に電圧が印加されると、上記積層方向に沿ってセラミック素体２が歪むことがある。より具体的には、図２に模式的斜視図で示すように、セラミック素体２において、矢印ＡＴ及び−ＡＴで示すように、セラミック素体２の中央領域において上面及び下面が上方及び下方に大きく歪む。これは、有効部において電圧が印加されることによって歪みが生じているからである。これに伴って、長さ方向Ｌにおいては、第１，第２の端面２ｃ，２ｄの中央部分が近づくように、歪むこととなる。言い換えれば、第１の端面２ｃが矢印ＡＬ方向に変位し、第２の端面２ｄの中央が矢印−ＡＬ方向に変位する。

また、幅方向Ｗでは、セラミック素体２の第１，第２の側面２ｅ，２ｆが、矢印ＡＷ及び矢印−ＡＷ方向に変位する。そして、直方体状のセラミック素体２のコーナー部分においては歪みはほとんど生じない。

上記積層セラミックコンデンサ１に印加される電圧の周期に応じて、上述した歪みが繰り返し生じる。そのため、実装基板１１に接合材１２，１３により接合されている積層セラミックコンデンサが振動源となり、実装基板１１に振動が伝搬する。それによって実装基板１１が振動し、鳴きが生じる。

ところで、本実施形態の積層セラミックコンデンサ１では、有効部が上下方向に変位すると、すなわち図２の矢印ＡＴ方向及び矢印−ＡＴ方向に変位すると、第１，第２の幅方向ギャップ部２ｉ，２ｊは、有効部に引っ張られて中央領域において上下方向に伸びることとなる。従って、中央領域が上下方向に伸びると、第１，第２の幅方向ギャップ部２ｉ，２ｊは、幅方向Ｗにおいては縮むこととなる。

図３は、歪む前の状態を模式的に示し、図４は、有効部が上下方向に伸びて歪んだ後の状態を模式的に示す図である。

上記歪みの前後で幅方向ギャップ部２ｉ，２ｊの体積が一定と仮定すると、第１，第２の幅方向ギャップ部２ｉ，２ｊの幅方向寸法Ａに比例して、第１，第２の幅方向ギャップ部２ｉ，２ｊの縮み量が小さくなることを、本願発明者らは見出した。具体的には、本願発明者らは、実験を繰り返した結果、上記有効部の厚みＢに対する、第１，第２の幅方向ギャップ部２ｉ，２ｊの幅方向寸法Ａの比が０．０４以下になると、０．０４より大きい場合に比べて、鳴きの発生を抑制し得ることを見出した。

加えて、本願発明者らは、上記有効部の厚みＢに対する、第１，第２の幅方向ギャップ部２ｉ，２ｊの幅方向寸法Ａの比が０．０３以下になると、０．０３より大きい場合に比べて、鳴きの発生を飛躍的に抑制し得ることを見出し、本発明をなすに至った。

これを、以下の実験例に基づき説明する。チタン酸バリウムを主体とするセラミックグリーンシートを用い、前述した製造方法に従ってセラミック素体２を得た。内部電極材料としては、Ｎｉを用いた。また、第１，第２の外部電極５，６の形成に際し、厚膜電極上に、めっき膜を積層した。厚膜としてＣｕ、めっき膜としてＮｉおよびＳｎを用いた。第１の内部電極３と第２の内部電極４との積層数を調整し、下記の表１に示す実験例１〜４の積層セラミックコンデンサを作製した。下記の表１においては、セラミック素体２の長さ寸法Ｌ_０、幅方向寸法Ｗ_０及び厚みＴ_０を示す。

また、下記の表１には、第１，第２の幅方向ギャップ部の厚みＡと、基板に搭載された際の基板側の外層部である第１の外層部２ｇの厚みＣの値を合わせて示す。さらに、上述した比Ａ／Ｂの値も示す。ここでは、いずれの実験例においても、第２の外層部２ｈの厚みＤは、第１の外層部２ｇの厚みＣと同じになるように積層セラミックコンデンサを作製した。

なお、上記表１に示した寸法の測定は以下のようにして行った。すなわち、積層セラミックコンデンサのセラミック素体を研磨し、チップの中心を通り幅方向Ｗと厚み方向Ｔに沿う断面を露出させた。露出した断面を顕微鏡で観察し、以下の要領で測定した。

寸法Ａ：チップの厚み方向中心に最も近い内部電極の端部から幅方向ギャップ部の幅方向寸法Ａを測定した。

有効部の厚みＢ：チップの厚み方向両端の内部電極の端部同士を結ぶ距離を求めた。

第１の外層部２ｇの厚みＣ：チップの厚み方向下端に位置している内部電極の幅方向中心からチップの下面２ｂまでの距離を測定した。

第２の外層部２ｈの厚みＤ：チップの厚み方向において上端に位置している内部電極の幅方向中心から上面２ａまでの距離を求めた。

（鳴きの音圧測定）
上記のようにして用意した実験例１〜４の積層セラミックコンデンサをエポキシ樹脂からなる母材にガラス製の織布が添加されたガラスエポキシ基板からなる厚み１．６ｍｍの実装基板にはんだを接合材として用いて実装した。このようにして、実験例１〜４のサンプルを作製した。

各サンプルを、測定装置の無響筺内に設置した。そして、無響筺内の積層セラミックコンデンサに対し、１ｋＨｚ〜６ｋＨｚの周波数帯における１Ｖｐｐの交流電圧を印加した。その状態で、積層セラミックコンデンサの３ｍｍ上方に配置した集音マイクにより、鳴きを集音した。そして、集音計及びＦＦＴアナライザー（株式会社小野測器製、ＣＦ−５２２０）を用い、集音された音の最大音圧レベルを測定した。結果を図７に示す。図７から明らかなように、実験例１，２に比べ、実験例３，４では、最大音圧レベルが著しく低くなっていることがわかる。従って、実験例１，２と実験例３，４との対比から、上記比Ａ／Ｂを０．０３以下とすることにより、鳴きを飛躍的に抑圧し得ることがわかる。

前述したように、外形寸法のうち最大寸法が１．８ｍｍを下回るような直方体状の積層セラミックコンデンサにおいては、導電性接合剤の濡れ上がり高さがばらつきやすかった。そのため、積層セラミックコンデンサの鳴きの抑制にばらつきが生じやすかった。このような積層セラミックコンデンサであっても、Ａ／Ｂを０．０４以下とすることにより、鳴きを効果的に抑圧することができる。

第１の外層部２ｇ、第２の外層部２ｈおよび第１，第２の幅方向ギャップ部２ｉ，２ｊは、有効部の周囲を取り囲んでいる。従って、有効部の歪みを拘束する。特に、有効部を両側から挟む第１の外層部２ｇと第２の外層部２ｈとは、有効部の膨張歪みを拘束する。

したがって、第１の外層部２ｇと第１の外層部２ｈを厚くするほど、拘束力が高まり、有効部の上下方向の変位が小さくなる。この場合、第１，第２の幅方向ギャップ部２ｉ，２ｊの幅方向Ｗの縮みが小さくなる。その結果、鳴きをより効果的に抑制することができる。このため、第１の外層部２ｇの厚みＣまたは第２の外層部２ｈの厚みＤは、上述の実験例２，３，４のように、第１，第２の幅方向ギャップ部２ｉ，２ｊの幅方向寸法Ａよりも大きくすることが好ましい。すなわち、Ｃ＞ＡまたはＤ＞Ａが好ましく、Ｃ＞ＡかつＤ＞Ａであることがより一層好ましい。さらに、上述の実験例３，４のように、Ｃ＞Ａ／０．７またはＤ＞Ａ／０．７の条件を満たすことが好ましい。Ｃ＞Ａ／０．７かつＤ＞Ａ／０．７であることがより一層好ましい。

また、同様の考え方で、第１の外層部２ｇの厚みＣは有効部の厚みをＢとしたとき、Ｃ／Ｂが０．０７より大きいことが望ましい。それによって鳴きをより一層抑制し得る。あるいは、第２の外層部２ｈの厚みＤを大きくすることによっても、鳴きを抑制することができる。よって、好ましくは、Ｄ／Ｂが０．０７よりも大きければ、鳴きをより効果的に抑制することができる。

なお、第２の外層部２ｈの厚みＤが大きくなりすぎると、鳴きを充分に抑制することができないことがある。従って、鳴きを充分に抑制するには、Ｂ／Ｔ_０＞０．６かつ１．２＞Ｃ／Ｄ＞０．８が満たされることが望ましい。好ましくは、第１，第２の幅方向ギャップ部２ｉ，２ｊの厚みＡは１７μｍ以下であり、その場合には、鳴きをより効果的に抑制することができる。

なお、上記第１，第２の幅方向ギャップ部２ｉ，２ｊの密度は、好ましくは、上記有効部における誘電体層の密度よりも低いことが望ましい。第１，第２の幅方向ギャップ部２ｉ，２ｊの密度が有効部の誘電体層の密度よりも低くなると、歪みが有効部の誘電体層から第１，第２の幅方向ギャップ部２ｉ，２ｊに伝搬する際に、歪みのエネルギーの一部が散逸する。従って、第１，第２の幅方向ギャップ部２ｉ，２ｊにおける歪みを効果的に小さくすることができる。それによって、鳴きをさらに効果的に抑制することができる。

上記のように、第１，第２の幅方向ギャップ部２ｉ，２ｊの密度を相対的に低くするには、第１，第２の幅方向ギャップ部２ｉ，２ｊにおけるガラス含有割合を有効部の誘電体層におけるガラス含有割合よりも低くすればよい。別法として、上記第１，第２の幅方向ギャップ部における空隙率を、有効部における誘電体層の空隙率よりも低くしてもよい。空隙率を低くするには、製造に際し、幅方向ギャップ部２ｉ，２ｊを形成するためのスラリー中の樹脂バインダ量やセラミックグリーンシート中の樹脂バインダ量を有効部用のセラミックグリーンシート中の樹脂バインダ量よりも多くすればよい。

また、上記セラミック素体２において、第１，第２の幅方向ギャップ部２ｉ，２ｊの主成分としてのセラミックスは、有効部を構成している誘電体層のセラミックスと同じであることが好ましい。それによって、焼成に際しての収縮率差を小さくすることができる。もっとも、第１，第２の幅方向ギャップ部２ｉ，２ｊを構成しているセラミックスは、有効部の誘電体セラミックスと全く同じ組成でなくともよい。すなわち、異なる組成を用いてもよい。

図６は、本発明の第２の実施形態としての積層セラミックコンデンサ連を示す部分切欠正面断面図である。上記実施形態の積層セラミックコンデンサ１は、任意の方法で回路基板などに実装するために供給され得る。

好ましくは、積層セラミックコンデンサ１を第１の外層部２ｇ側から確実に実装するために、図６に示す積層セラミックコンデンサ連２１を用いることが望ましい。積層セラミックコンデンサ連２１は、長尺状のキャリアテープ２２と、長尺状のカバーテープ２３とを有する。キャリアテープ２２においては、複数の凹部２２ａが一方面に開口するように設けられている。この複数の凹部２２ａは、キャリアテープ２２の長さ方向において分散配置されている。

各凹部２２ａ内に、積層セラミックコンデンサ１が収納されている。より具体的には、積層セラミックコンデンサ１は、前述した図１に示した内部電極３，４が、凹部２２ａの
底面と平行となるように配置されている。積層セラミックコンデンサ１の第１の外層部２ｇが凹部２２ａの底面側に、すなわち下側に位置するように収納されている。

上記複数の凹部２２ａを閉成するようにカバーテープ２３がキャリアテープ２２の一方面に貼り付けられている。

積層セラミックコンデンサ連２１では、積層セラミックコンデンサ１が上記のようにして凹部２２ａに収納されている。従って、積層セラミックコンデンサ１の実装に際しては、カバーテープ２３を取り除いた後、積層セラミックコンデンサ１の上面側から積層セラミックコンデンサ１を吸着し、保持することができる。よって、吸着ヘッドなどを用い、積層セラミックコンデンサ１を凹部２２ａから取り出し、第１の外層部２ｇ側から回路基板等に確実に実装することができる。

第１の外層部２ｇ側から積層セラミックコンデンサ１を回路基板に実装した場合、第１の外層部２ｇの厚みＣを第２の外層部２ｈの厚みＤよりも小さくする、すなわち、Ｃ＞Ｄとすることが好ましい。これは、特許文献１に示されるように回路基板側の外層部の厚みの方が鳴きの抑制に効果的であり、積層セラミックコンデンサの全体の厚みを抑制しつつ鳴きを抑制するためである。

加えて、上述の第１の外層部２ｇの厚みＣを厚くすることによって、有効部の膨張歪を拘束することができる。そのため、第１，第２の幅方向ギャップ部２ｉ，２ｊの幅方向Ｗの縮みが抑制されることになる。したがって、Ｃ＞Ｄに加えて、Ｃ＞Ｄ＞Ａの条件を満たすことがより一層好ましい。それによって、鳴きをより一層抑制することができる。

本発明によれば、上記のように、鳴きを効果的に抑制することが可能となる。従って、鳴きが発生しやすい積層セラミックコンデンサ、例えば高容量の積層セラミックコンデンサ、比誘電率が高い誘電体を用いた積層セラミックコンデンサ、内部電極積層数が多い積層セラミックコンデンサ、あるいは内部電極間に挟まれた誘電体層の厚みが薄い積層セラミックコンデンサにおいて、本発明は特に効果的である。具体的には、静電容量が１μＦ以上、特に１０μＦ以上の積層セラミックコンデンサにおいても鳴きが生じやすいが、本発明はこれらの積層セラミックコンデンサにも効果的である。また、比誘電率が３０００以上の誘電体を用いた積層セラミックコンデンサにも、本発明は効果的である。さらに、内部電極の積層数が３５０層以上の積層セラミックコンデンサにおいても本発明は効果的である。また、第１，第２の内部電極間に挟まれた誘電体層の厚みが１μｍ以下の積層セラミックコンデンサにも本発明は効果的である。

１…積層セラミックコンデンサ
２…セラミック素体
２ａ…上面
２ｂ…下面
２ｃ…第１の端面
２ｄ…第２の端面
２ｅ…第１の側面
２ｆ…第２の側面
２ｇ…第１の外層部
２ｈ…第２の外層部
２ｉ…第１の幅方向ギャップ部
２ｊ…第２の幅方向ギャップ部
３，４…第１，第２の内部電極
５，６…第１，第２の外部電極
１１…実装基板
１２，１３…第１，第２の接合材
２１…積層セラミックコンデンサ連
２２…キャリアテープ
２２ａ…凹部
２３…カバーテープ

Claims (11)

1. 誘電体からなるセラミック素体と、
   前記セラミック素体内において、誘電体層を挟んで対向するように積層されている複数の内部電極とを備え、
   前記セラミック素体において、前記複数の内部電極が積層されている方向を積層方向、該積層方向と直交する第１の方向を長さ方向、前記積層方向と直交しておりかつ前記第１の方向と直交している第２の方向を幅方向としたときに、前記セラミック素体は、複数の内部電極が積層されている有効部と、有効部の積層方向一方側に位置している第１の外層部と、積層方向他方側に位置している第２の外層部と、前記有効部及び前記第１及び第２の外層部が積層されている部分の前記幅方向の一方側及び他方側にそれぞれ設けられた第１及び第２の幅方向ギャップ部とを有し、前記第１，第２の幅方向ギャップ部の幅方向寸法をＡ、前記有効部の積層方向に沿う寸法である厚みをＢとしたときに、Ａ／Ｂが０．０４以下である、積層セラミックコンデンサ。
2. 前記第１の外層部の積層方向外側面が実装面側とされており、第１の外層部の厚みをＣとしたときに、Ｃ＞Ａである、請求項１に記載の積層セラミックコンデンサ。
3. 前記第１の外層部の積層方向外側面が実装面側とされており、第１の外層部の厚みをＣ、第２の外層部の厚みをＤとしたときに、Ｃ＞Ｄである、請求項１または請求項２に記載の積層セラミックコンデンサ。
4. 前記第１の外層部の積層方向外側面が実装面側とされており、第１の外層部の厚みをＣ、第２の外層部の厚みをＤとしたときに、Ｃ＞Ｄ＞Ａである、請求項１〜３のいずれか１項に記載の積層セラミックコンデンサ。
5. 前記第１，第２の幅方向ギャップ部の幅Ａが１７μｍ以下である、請求項１〜４のいずれか１項に記載の積層セラミックコンデンサ。
6. 前記有効部における誘電体層の密度に比べて、前記第１，第２の幅方向ギャップ部の密度が低い、請求項１〜５のいずれか１項に記載の積層セラミックコンデンサ。
7. 前記セラミック素体が誘電体セラミックスとガラスとを含有しており、前記有効部における誘電体層のガラス含有割合よりも、前記幅方向ギャップ部のガラス含有割合が低い、請求項１〜６のいずれか１項に記載の積層セラミックコンデンサ。
8. 前記セラミック素体が空隙を有し、前記有効部における誘電体層の空隙率よりも、前記幅方向ギャップ部における空隙率が低い、請求項１〜７のいずれか１項に記載の積層セラミックコンデンサ。
9. Ａ／Ｂが０．０３以下である、請求項１〜８のいずれか１項に記載の積層セラミックコンデンサ。
10. 複数のキャビティを有する包装体と、
    前記各キャビティに収容されている、請求項１〜９のいずれか１項に記載の積層セラミックコンデンサを備え、各積層セラミックコンデンサの内部電極が、前記キャビティの底面と平行に配置されている、積層セラミックコンデンサ連。
11. 基板と、
    前記基板の表面に実装された請求項１〜９のいずれか１項に記載の積層セラミックコンデンサとを備え、
    前記積層方向が前記基板の表面と直交しており、かつ前記第１の外層部が前記第２の外層部よりも基板側に位置している、積層セラミックコンデンサの実装構造体。
    

Images