[go: up one dir, main page]

JP2015032598A - Light-emitting element, light-emitting device, and method of manufacturing light-emitting element - Google Patents

Light-emitting element, light-emitting device, and method of manufacturing light-emitting element Download PDF

Info

Publication number
JP2015032598A
JP2015032598A JP2013158756A JP2013158756A JP2015032598A JP 2015032598 A JP2015032598 A JP 2015032598A JP 2013158756 A JP2013158756 A JP 2013158756A JP 2013158756 A JP2013158756 A JP 2013158756A JP 2015032598 A JP2015032598 A JP 2015032598A
Authority
JP
Japan
Prior art keywords
layer
substrate
metal
light
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013158756A
Other languages
Japanese (ja)
Other versions
JP6136717B2 (en
Inventor
橋本 和典
Kazunori Hashimoto
和典 橋本
渡辺 健太郎
Kentaro Watanabe
健太郎 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2013158756A priority Critical patent/JP6136717B2/en
Publication of JP2015032598A publication Critical patent/JP2015032598A/en
Application granted granted Critical
Publication of JP6136717B2 publication Critical patent/JP6136717B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10W72/884

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a light-emitting element using a silicon substrate which has excellent electric characteristics and reliability by achieving both good adhesion property and ohmic contact property with the silicon substrate, and by guaranteeing to prevent diffusion into the silicon substrate of a material used for bonding between the silicon substrate and a semiconductor layer, and the like, and which also has a good productivity and is low-cost.SOLUTION: A light-emitting element comprises: an Si substrate; a first metal layer provided on one surface of the Si substrate; a second metal layer provided on the other surface of the Si substrate; and a semiconductor layer provided on the second metal layer. At least one of the first and second metal layers is a metal laminate in which a layer containing Co, a layer containing Mo, W, Ti, TiN, TiW, Rh, Ru, Pd, or Ir, and a layer containing Au, are sequentially laminated from the Si substrate side.

Description

本発明は、Si基板を使用した、特定の金属層を有する発光素子、当該発光素子を使用した発光装置及び前記発光素子の製造方法に関する。   The present invention relates to a light-emitting element having a specific metal layer using a Si substrate, a light-emitting device using the light-emitting element, and a method for manufacturing the light-emitting element.

従来、GaN系半導体層を用いた発光素子で高効率なものとして、サファイア基板などの成長基板上に発光層を有する半導体層を成長させたウェハを、AuSnなどのはんだ材料を用いて300℃程度に加熱・加圧することによってSi基板(支持基板)と貼り合わせた後に、成長基板を半導体層から剥離して形成される発光素子(貼合素子)が知られている。   Conventionally, as a highly efficient light emitting device using a GaN-based semiconductor layer, a wafer in which a semiconductor layer having a light emitting layer is grown on a growth substrate such as a sapphire substrate is used at about 300 ° C. using a solder material such as AuSn. A light emitting element (bonding element) is known which is formed by peeling a growth substrate from a semiconductor layer after bonding to a Si substrate (supporting substrate) by heating and pressurizing.

この発光素子は、Si基板上に形成された第1金属層(接合層)と半導体層とがAuSn材料によって接合された構造を有し、さらにSi基板の裏面には外部と電気的に接続するための電極として第2金属層(裏面メタライズ層)が形成されている。このような裏面メタライズ層には、Si基板と密着性が良いこと、Si基板と通電するためにSiとオーミック接触する金属材料から構成されていることが要求される。   This light-emitting element has a structure in which a first metal layer (bonding layer) formed on a Si substrate and a semiconductor layer are bonded by an AuSn material, and is electrically connected to the outside on the back surface of the Si substrate. A second metal layer (back metallization layer) is formed as an electrode for this purpose. Such a back metallized layer is required to have good adhesion to the Si substrate and to be made of a metal material that is in ohmic contact with Si in order to energize the Si substrate.

また、接合層には、発光素子を良好に接合するためにAuSnに対して塗れ性があること、安定してオーミック接触を得るために、AuやSnなどのはんだ材料が接合層を通してSi基板側に拡散しないようにバリア性を有すること、が要求される。   In addition, the bonding layer has a paintability to AuSn in order to bond the light emitting element well, and in order to obtain a stable ohmic contact, a solder material such as Au or Sn is passed through the bonding layer to the Si substrate side. It is required to have a barrier property so as not to diffuse.

また、この発光素子(貼合素子)については、ダイスの排熱性・実装性・パッケージの小型化などの観点から、Si基板の膜厚が100〜200μm程度に薄いことが望ましい。しかし薄いSi基板では半導体層と貼り合わせる際の熱応力で割れてしまったり、大きく反りかえってしまったりして後工程に支障をきたすことがある。   Moreover, about this light emitting element (bonding element), it is desirable that the film thickness of Si substrate is as thin as about 100-200 micrometers from viewpoints, such as the waste heat property of die | dye, mounting property, and size reduction of a package. However, a thin Si substrate may break due to thermal stress when it is bonded to a semiconductor layer, or may be greatly warped, thereby hindering subsequent processes.

そのため、Si基板と貼り合わせる際のSi基板の厚みは厚くしておいて割れ・反りを抑え、ウェハをチップ化する前にSi基板を裏面から研磨して薄くするなどの方法が取られる。こうした場合、研磨されたSi基板面に裏面メタライズ層を形成する必要があるが、ここで形成する裏面メタライズ層は成膜直後もしくはごく低温での熱処理で上記の要求を満たす、つまりSi基板と密着性が良く、オーミック接触することが望ましい。高温で熱処理を行ってしまうと薄くなったSi基板の割れや、AuSnはんだ接合部の再融解による剥がれが発生するためである。   Therefore, the thickness of the Si substrate when bonded to the Si substrate is increased to suppress cracking and warping, and the Si substrate is polished and thinned from the back surface before making the wafer into chips. In such a case, it is necessary to form a back surface metallized layer on the polished Si substrate surface, but the back surface metallized layer formed here satisfies the above requirements immediately after film formation or at a very low temperature, that is, in close contact with the Si substrate. It is desirable to make ohmic contact. This is because when the heat treatment is performed at a high temperature, the thinned Si substrate is cracked or peeled off due to remelting of the AuSn solder joint.

そこで、例えば特許文献1では、シリコン基板に接して離散した島状に形成された、Ti、W、Co、Niから選択された少なくとも1種とシリコンとを含む合金から成る第1金属層と、前記第1金属層の島同士の間から露出したシリコン基板に接して前記第1金属層を覆うよう形成された、白金族金属を含む第2金属層とを有する金属電極の構成を有する半導体素子が提案されている。前記第1金属層によってシリコン基板との良好な密着性が付与され、前記第2金属層によってシリコンとの良好なオーミック接触が達成される。   Therefore, in Patent Document 1, for example, a first metal layer made of an alloy containing silicon and at least one selected from Ti, W, Co, and Ni formed in discrete island shapes in contact with a silicon substrate; A semiconductor element having a configuration of a metal electrode having a second metal layer containing a platinum group metal formed to contact the silicon substrate exposed from between the islands of the first metal layer so as to cover the first metal layer Has been proposed. Good adhesion to the silicon substrate is provided by the first metal layer, and good ohmic contact with silicon is achieved by the second metal layer.

また特許文献2では、オーミックコンタクト接合電極を利用した半導体発光素子において、その製造工程においてオーミックコンタクト接合電極が酸化されてオーミック接触が維持できなくなる課題を解決すべく、オーミックコンタクト金属層上に白金や金などの酸化防止金属層を設けた構成とする技術が提案されている。なお、当該文献の実施例では、前記オーミックコンタクト接合電極の構成としたうえで、導電性支持基板であるシリコン基板表面上に、オーミックコンタクト金属層であるチタン層、拡散防止バリア層である白金層、そして接合層である金層が設けられている。   Further, in Patent Document 2, in a semiconductor light emitting device using an ohmic contact junction electrode, in order to solve the problem that the ohmic contact junction electrode is oxidized and the ohmic contact cannot be maintained in the manufacturing process, platinum or platinum is formed on the ohmic contact metal layer. A technique has been proposed in which an anti-oxidation metal layer such as gold is provided. In the example of the document, the ohmic contact junction electrode is configured, and on the surface of the silicon substrate that is the conductive support substrate, the titanium layer that is the ohmic contact metal layer and the platinum layer that is the diffusion barrier layer. , And a gold layer as a bonding layer is provided.

特開2009−10359号公報JP 2009-10359 A 特開2008−283096号公報JP 2008-283096 A

上記従来技術について、特許文献1の技術では島状に第1金属層を形成する必要があるため工程制御がシビアである。このため第1金属層を島状に形成することができずにシリコン基板面を覆ってしまうと、白金族金属を含む第2金属層がシリコン基板と接触できないためオーミック接触が維持できなくなってしまう。   Regarding the above-described prior art, the technique of Patent Document 1 requires severe process control because it is necessary to form the first metal layer in an island shape. For this reason, if the first metal layer cannot be formed in an island shape and the silicon substrate surface is covered, the second metal layer containing the platinum group metal cannot contact the silicon substrate, so that ohmic contact cannot be maintained. .

特許文献2の技術についても、オーミックコンタクト接合電極は柱状に複数形成されていることから、工程制御がシビアである。またシリコン基板の方には拡散防止バリア層として白金層が設けられているが、白金は材料コストが非常に高い。   Also in the technique of Patent Document 2, since a plurality of ohmic contact junction electrodes are formed in a columnar shape, the process control is severe. Further, although a platinum layer is provided on the silicon substrate as a diffusion prevention barrier layer, platinum has a very high material cost.

またこれら従来技術については、シリコン基板との密着性やさらなる電気的特性の改善の課題もある。   In addition, these conventional techniques also have a problem of improving adhesion with a silicon substrate and further electrical characteristics.

本発明は上記問題点に鑑みてなされたものであり、シリコン基板を用いた発光素子において、シリコン基板と良好な密着性とオーミック接触性を両立し、かつシリコン基板と半導体層との貼り合わせに使用される材料等のシリコン基板側への拡散防止を担保することで電気特性と信頼性に優れ、しかも生産性も良好で安価な発光素子を提供することを課題とする。   The present invention has been made in view of the above problems, and in a light-emitting element using a silicon substrate, the silicon substrate and the good adhesion and ohmic contact are compatible, and the silicon substrate and the semiconductor layer are bonded together. An object is to provide a light-emitting element that is excellent in electrical characteristics and reliability, has good productivity, and is inexpensive by ensuring prevention of diffusion of a material used to the silicon substrate side.

本発明者は上記課題を解決するために鋭意検討を重ねた結果、シリコン基板との密着性に優れる特定の金属層、上記材料等の拡散を防止する特定の低コストなバリア層及び半導体層との接合に利用できる特定の接合層の金属積層体を利用することで、電気特性及び信頼性に優れ、かつ生産性も良好で安価な発光素子が得られることを見出し、本発明を完成するにいたった。   As a result of intensive studies to solve the above problems, the inventor has developed a specific metal layer excellent in adhesion with a silicon substrate, a specific low-cost barrier layer and a semiconductor layer that prevent diffusion of the above materials, etc. In order to complete the present invention, it is found that by using a metal laminate having a specific bonding layer that can be used for bonding, a light-emitting element having excellent electrical characteristics and reliability, good productivity, and low cost can be obtained. It was.

すなわち本発明に係る発光素子は、Si基板と、該Si基板の一方の面に設けられた第1金属層と、前記Si基板の他方の面に設けられた第2金属層と、該第2金属層上に設けられた半導体層とを備える発光素子であって、前記第1金属層又は第2金属層の少なくとも一方は、前記Si基板の側から、Coを含む層と、Mo、W、Ti、TiN、TiW、Rh、Ru、Pd又はIrを含む層と、Auを含む層とが順に積層されてなる金属積層体である、発光素子である。   That is, the light emitting device according to the present invention includes a Si substrate, a first metal layer provided on one surface of the Si substrate, a second metal layer provided on the other surface of the Si substrate, and the second metal layer. A light-emitting element including a semiconductor layer provided on a metal layer, wherein at least one of the first metal layer and the second metal layer includes, from the Si substrate side, a layer containing Co, Mo, W, The light-emitting element is a metal laminate in which a layer containing Ti, TiN, TiW, Rh, Ru, Pd, or Ir and a layer containing Au are sequentially stacked.

また、本発明に係る発光素子は、例えば、成長基板上で結晶成長により半導体層を形成して、半導体層を得る工程Aと、Si基板の少なくとも一方の面に、Coを含む層と、Mo、W、Ti、TiN、TiW、Rh、Ru、Pd又はIrを含む層と、Auを含む層とをこの順に積層して金属積層Si基板を得る工程Bと、前記工程Aで得られた半導体層と前記工程Bで得られた金属積層Si基板とを、Auを介して貼り合わせる工程Cとを実施することで製造することができる。   The light-emitting element according to the present invention includes, for example, a step A of forming a semiconductor layer by crystal growth on a growth substrate to obtain a semiconductor layer, a layer containing Co on at least one surface of the Si substrate, Mo , W, Ti, TiN, TiW, Rh, Ru, Pd or a layer containing Au and a layer containing Au in this order to obtain a metal laminated Si substrate, and the semiconductor obtained in the step A It can manufacture by implementing the process C which bonds a layer and the metal lamination | stacking Si substrate obtained at the said process B through Au.

本発明によれば、シリコン基板を用いた発光素子において、シリコン基板と良好な密着性とオーミック接触性を両立し、かつシリコン基板と半導体層との貼り合わせに使用される材料等のシリコン基板側への拡散防止を担保することで電気特性と信頼性に優れ、しかも生産性も良好で安価な発光素子が提供される。   According to the present invention, in a light emitting device using a silicon substrate, the silicon substrate side such as a material that is compatible with the silicon substrate and has good adhesion and ohmic contact and is used for bonding the silicon substrate and the semiconductor layer. By assuring prevention of diffusion into the light-emitting element, an inexpensive light-emitting element having excellent electrical characteristics and reliability, good productivity, and low cost is provided.

本発明の発光素子を示す模式図である。It is a schematic diagram which shows the light emitting element of this invention. Si基板と金属積層体との積層構造の部分を示した模式図である。It is the schematic diagram which showed the part of the laminated structure of Si substrate and a metal laminated body. 第2金属層16及び半導体層18の積層構造の部分を示した模式図である。3 is a schematic diagram showing a portion of a laminated structure of a second metal layer 16 and a semiconductor layer 18. FIG. 本発明の発光素子の具体的態様における好ましい態様1を示す模式図である。It is a schematic diagram which shows the preferable aspect 1 in the specific aspect of the light emitting element of this invention. 本発明の発光素子の具体的態様における好ましい態様2を示す模式図である。It is a schematic diagram which shows the preferable aspect 2 in the specific aspect of the light emitting element of this invention. 発光素子の製造方法における工程Aを説明する模式図である。It is a schematic diagram explaining the process A in the manufacturing method of a light emitting element. 発光素子の製造方法における工程B及びCを説明する模式図である。It is a schematic diagram explaining the process B and C in the manufacturing method of a light emitting element. 態様2の発光素子の製造方法の工程を示す模式図である。FIG. 6 is a schematic diagram illustrating a process of a method for manufacturing a light emitting element according to aspect 2. 態様2の発光素子の製造方法の工程を示す模式図である。FIG. 6 is a schematic diagram illustrating a process of a method for manufacturing a light emitting element according to aspect 2. 態様2の発光素子の製造方法の工程を示す模式図である。FIG. 6 is a schematic diagram illustrating a process of a method for manufacturing a light emitting element according to aspect 2. 本発明の発光装置の構成の一例を示す模式図である。It is a schematic diagram which shows an example of a structure of the light-emitting device of this invention. 実施例1及び比較例1におけるテープ試験の評価結果を示す図である。It is a figure which shows the evaluation result of the tape test in Example 1 and Comparative Example 1. 実施例2及び比較例2における耐熱試験の評価結果を示す図である。It is a figure which shows the evaluation result of the heat test in Example 2 and Comparative Example 2. 実施例3及び比較例3における電気特性評価の結果を示す図である。It is a figure which shows the result of the electrical property evaluation in Example 3 and Comparative Example 3.

以下、本発明の発光素子、当該素子の製造方法及び発光装置について、図面を参照しながら詳細に説明する。必要に応じて具体的な実施例を示すが、それは本発明の技術思想を具体化するための例示であって、本発明をそれらに限定するものではない。また、以下に記載する構成部品の寸法、材質、形状、その相対的配置等は特に特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。   Hereinafter, a light-emitting element, a method for manufacturing the element, and a light-emitting device of the present invention will be described in detail with reference to the drawings. Specific examples will be shown as needed, but these are examples for embodying the technical idea of the present invention, and the present invention is not limited to them. In addition, the dimensions, materials, shapes, relative arrangements, and the like of the component parts described below are not intended to limit the scope of the present invention only to specific examples unless otherwise specifically described. Absent.

また、本明細書において、層上などでいう「上」とは、必ずしも上面に接触して形成される場合に限られず、離間して上方に形成される場合も含んでおり、層と層の間に介在層が存在する場合も包含する意味で使用する。   Further, in this specification, the term “upper” as used on a layer or the like is not necessarily limited to the case where the upper surface is formed in contact with the upper surface, but includes the case where the upper surface is separated from the upper surface. It is used to include the case where there is an intervening layer between them.

[発光素子]
以下、図1を参照しながら本発明の発光素子について説明する。図1は本発明の発光素子の必須の構成を示す模式図である。本発明の発光素子10は、Si基板12と、その一方の主表面に設けられた第1金属層14と、前記Si基板12の他方の主表面に設けられた第2金属層16と、当該第2金属層16上に設けられた半導体層18とを備え、前記第1金属層14及び第2金属層16の少なくとも一方が特定の金属積層体である構成をとっている。符号20が付けられた部分には、電極や保護膜等、発光素子におけるその他の必要な構成要素が形成される。また後述する発光素子の具体的態様において説明する通り、符号20が付けられた部分と半導体層18とは必ずしも平坦な二つの層の積層構造とはならない場合もある。
[Light emitting element]
Hereinafter, the light emitting device of the present invention will be described with reference to FIG. FIG. 1 is a schematic diagram showing an essential configuration of a light emitting device of the present invention. The light-emitting element 10 of the present invention includes a Si substrate 12, a first metal layer 14 provided on one main surface thereof, a second metal layer 16 provided on the other main surface of the Si substrate 12, And a semiconductor layer 18 provided on the second metal layer 16, and at least one of the first metal layer 14 and the second metal layer 16 is a specific metal laminate. Other required components of the light emitting element such as an electrode and a protective film are formed in the portion denoted by reference numeral 20. In addition, as described in a specific mode of the light-emitting element to be described later, the portion denoted by reference numeral 20 and the semiconductor layer 18 may not necessarily have a flat stacked structure of two layers.

〔Si基板〕
本発明においては、発光素子10の支持基板としてSi基板12を使用する。Si基板12は抵抗率が0.02Ω・cm以下と導電性に優れ、安価でチップ化しやすく、従来広く用いられている。Si基板12の厚みは特に制限されないが、チップの排熱性・実装性・パッケージの小型化などの観点から、通常50〜400μmであり、好ましくは100〜200μmである。
[Si substrate]
In the present invention, the Si substrate 12 is used as a support substrate for the light emitting element 10. The Si substrate 12 has a resistivity of 0.02 Ω · cm or less, is excellent in conductivity, is inexpensive and easily formed into a chip, and has been widely used in the past. The thickness of the Si substrate 12 is not particularly limited, but is usually 50 to 400 μm, preferably 100 to 200 μm, from the viewpoints of chip heat dissipation, mountability, and package miniaturization.

〔金属積層体〕
本発明の発光素子10においては、前記Si基板12の積層方向の一方(例えば、積層方向における下方)の面に第1金属層14が設けられ、そして他方(例えば、積層方向における上方)の面に第2金属層16が設けられている。第1金属層14は本発明の発光素子10を発光装置パッケージとする際に基台に載置するときの、Si基板12と基台とを接合する役割などを果たす。第2金属層16はSi基板12と半導体層18とを接合する役割などを果たす。
[Metal laminate]
In the light emitting device 10 of the present invention, the first metal layer 14 is provided on one surface (for example, the lower side in the stacking direction) of the Si substrate 12 and the other surface (for example, the upper side in the stacking direction). A second metal layer 16 is provided. The first metal layer 14 serves to join the Si substrate 12 and the base when the light emitting device 10 of the present invention is mounted on the base when the light emitting device 10 is used as a light emitting device package. The second metal layer 16 serves to join the Si substrate 12 and the semiconductor layer 18.

本発明においては、これら第1金属層14及び第2金属層16の少なくとも一方は、Si基板12の側から、Coを含む層と、Mo、W、Ti、TiN、TiW、Rh、Ru、Pd又はIrを含む層と、Auを含む層とが順に積層されてなる金属積層体である。   In the present invention, at least one of the first metal layer 14 and the second metal layer 16 includes a layer containing Co, Mo, W, Ti, TiN, TiW, Rh, Ru, Pd from the Si substrate 12 side. Or it is a metal laminated body by which the layer containing Ir and the layer containing Au are laminated | stacked in order.

図2はSi基板と金属積層体との積層構造の部分を示した模式図であり、以下この図2を参照して前記金属積層体について説明する。当該金属積層体において、前記Coを含む層(第一層22)がSi基板12に積層されている。当該層22はSi基板12との密着性が良好であり、オーミック接触も確保することができる。この第一層22の存在により、Si基板12と半導体層18とが(第2金属層16が金属積層体の場合)、あるいは発光装置パッケージとする際にSi基板12と基台とが(第1金属層14が金属積層体の場合)、強く接合される。第一層22の厚みは、十分な密着性及びオーミック接触を確保する観点及びコストの観点から、好ましくは5〜250nmであり、より好ましくは10〜250nmである。   FIG. 2 is a schematic view showing a portion of the laminated structure of the Si substrate and the metal laminate, and the metal laminate will be described below with reference to FIG. In the metal laminate, the Co-containing layer (first layer 22) is laminated on the Si substrate 12. The layer 22 has good adhesion to the Si substrate 12 and can ensure ohmic contact. Due to the presence of the first layer 22, the Si substrate 12 and the semiconductor layer 18 (when the second metal layer 16 is a metal laminate), or the Si substrate 12 and the base when the light emitting device package is formed (first 1 metal layer 14 is a metal laminate), it is strongly bonded. The thickness of the first layer 22 is preferably 5 to 250 nm, more preferably 10 to 250 nm, from the viewpoint of ensuring sufficient adhesion and ohmic contact and from the viewpoint of cost.

そして前記第一層22に、Mo、W、Ti、TiN、TiW、Rh、Ru、Pd又はIrを含む層(第二層24)が積層されている。これらのいずれか少なくとも一種の物質を含む層24はバリア性に優れ、Si基板12を半導体層18や基台と接合する際に、半導体層18若しくは基台側の部材の構成材料や、貼り合わせ材料がSi基板12側に拡散するのを防止することができる。これによりSi基板12とのオーミック接触が担保される。これらの物質は特許文献2で使用されているようなPtに比べるとコストが低いが、十分なバリア性能を有している。バリア性能とコストのバランスの点からは、前記の金属の中でもMoが特に好ましい。第二層24の厚みは、十分なバリア性を確保する観点及びコストの観点から、好ましくは50〜250nmであり、より好ましくは75〜250nmである。   A layer (second layer 24) containing Mo, W, Ti, TiN, TiW, Rh, Ru, Pd or Ir is laminated on the first layer 22. The layer 24 containing at least one of these substances has an excellent barrier property, and when the Si substrate 12 is bonded to the semiconductor layer 18 or the base, the constituent material of the semiconductor layer 18 or the base-side member, or bonding It is possible to prevent the material from diffusing to the Si substrate 12 side. Thereby, ohmic contact with the Si substrate 12 is ensured. These materials are less expensive than Pt used in Patent Document 2, but have sufficient barrier performance. Among the metals, Mo is particularly preferable from the viewpoint of the balance between barrier performance and cost. The thickness of the second layer 24 is preferably 50 to 250 nm, more preferably 75 to 250 nm, from the viewpoint of securing sufficient barrier properties and cost.

さらに前記第二層24に、Auを含む層(第三層26)が積層されている。Auは、AuやAuSnなどとの塗れ性に優れ、Si基板12と半導体層18又は基台との接合に好適に利用することができる。後述する通り、本発明の発光素子の製造において、Si基板12と半導体層18とをAuを介して貼り合わせる(接合する)が、その際例えばSi基板上に前記第一層22および第二層24を形成し、さらに第二層24上にAuを含む層を形成し、一方半導体層18上にもAuを含む層を形成し、これら二つのAuを含む層が接するようにしてSi基板12と半導体層18とを接合する。その結果上記金属積層体における第三層26が形成される。第三層26においては接合の方法によって、二つのAuを含む層の接合部界面が確認できる場合も確認できない場合もある。また接合にAuSnを使用した場合には、第三層26にSnが含まれることもある。このような第三層26の厚みは、Si基板12と半導体層18又は基台との良好な接合性及びコストの観点から、好ましくは100〜1000nmであり、より好ましくは300〜700nmである。   Further, a layer containing Au (third layer 26) is laminated on the second layer 24. Au is excellent in paintability with Au, AuSn, and the like, and can be suitably used for joining the Si substrate 12 and the semiconductor layer 18 or the base. As will be described later, in the manufacture of the light emitting device of the present invention, the Si substrate 12 and the semiconductor layer 18 are bonded (bonded) via Au. In this case, for example, the first layer 22 and the second layer are formed on the Si substrate. 24, and further, a layer containing Au is formed on the second layer 24. On the other hand, a layer containing Au is also formed on the semiconductor layer 18, and these two Au-containing layers are in contact with each other. And the semiconductor layer 18 are bonded. As a result, the third layer 26 in the metal laminate is formed. In the third layer 26, the bonding interface between the two Au-containing layers may or may not be confirmed depending on the bonding method. When AuSn is used for bonding, the third layer 26 may contain Sn. The thickness of the third layer 26 is preferably 100 to 1000 nm, and more preferably 300 to 700 nm, from the viewpoint of good bonding property and cost between the Si substrate 12 and the semiconductor layer 18 or the base.

本発明の発光素子10においては上記第1金属層14及び第2金属層16の少なくとも一方が以上説明した金属積層体であり、この積層構造により、Si基板12と半導体層18又は基台との良好な密着性及びオーミック接触が確保され、熱環境においても剥がれなどが無く良好な信頼性が確保され、さらに第二層24は低コストで充分なバリア機能を発揮し、上記接合に使用される材料等のSi基板12側への拡散が良好に抑制され、オーミック接触が非常に阻害され難い。さらにCoを含む層はSi基板との電気的相性がよいと考えられ、本発明においてこのような金属積層体の構成を採用することで、特許文献1に代表される従来技術に比較して、Si基板上に効率よく電流注入ができ、そしてその上の半導体層に効率よく、かつ安定して電気を注入することができる。このような優れた効果を有していることから、上記第1金属層14及び第2金属層16の両方が前記金属積層体であることが好ましい。   In the light emitting device 10 of the present invention, at least one of the first metal layer 14 and the second metal layer 16 is the metal laminated body described above, and by this laminated structure, the Si substrate 12 and the semiconductor layer 18 or the base are formed. Good adhesion and ohmic contact are ensured, there is no peeling even in a thermal environment, good reliability is ensured, and the second layer 24 exhibits a sufficient barrier function at low cost and is used for the above-mentioned joining Diffusion of materials or the like to the Si substrate 12 side is satisfactorily suppressed, and ohmic contact is hardly inhibited. Furthermore, the layer containing Co is considered to have good electrical compatibility with the Si substrate, and by adopting such a metal laminate structure in the present invention, compared to the conventional technique represented by Patent Document 1, Current can be efficiently injected onto the Si substrate, and electricity can be efficiently and stably injected into the semiconductor layer thereon. Since it has such an excellent effect, it is preferable that both the first metal layer 14 and the second metal layer 16 are the metal laminate.

なお、第1金属層14又は第2金属層16の一方が前記金属積層体である場合には、他方の層は従来公知の各種構成の金属層とすることができる。例えば第1金属層として公知の構成としては、TiSi,Ti,Ni,Ru,Au,Sn,Alなどの金属を含む層やその積層構造が挙げられる。なお、第1金属層は導電性金属フィラーを分散させた導電性樹脂材料で形成されていてもよい。また第2金属層として公知の構成としては、Al,Al合金,TiSi,Si,Ti,Ni,Au,Sn,Pd,Rh,Ru,Inなどの金属を含む層やその積層構造が挙げられる。 In addition, when one of the first metal layer 14 or the second metal layer 16 is the metal laminate, the other layer can be a metal layer having various conventionally known configurations. For example, a known structure for the first metal layer includes a layer containing a metal such as TiSi 2 , Ti, Ni, Ru, Au, Sn, Al, or a laminated structure thereof. The first metal layer may be formed of a conductive resin material in which a conductive metal filler is dispersed. Further, as a known configuration of the second metal layer, a layer containing a metal such as Al, Al alloy, TiSi, Si, Ti, Ni, Au, Sn, Pd, Rh, Ru, In, or a laminated structure thereof can be cited.

〔半導体層〕
本発明の発光素子10においては、上記第2金属層16の上に半導体層18が設けられている。半導体層18の構成は特に制限されず、従来公知の発光素子において採用されている種々の構成を採用することができる。
[Semiconductor layer]
In the light emitting device 10 of the present invention, the semiconductor layer 18 is provided on the second metal layer 16. The configuration of the semiconductor layer 18 is not particularly limited, and various configurations employed in conventionally known light emitting elements can be employed.

図3は第2金属層16及び半導体層18の積層構造の部分を示した模式図であり、前記半導体層18は通常、前記第2金属層16の側から、第2半導体層28と発光層30と第1半導体層32とが順に積層されてなる半導体積層体の構造をとる。通常第2半導体層28はp型で、第1半導体層32はn型であり、本発明の発光素子10において半導体層18は通常pn接合の発光構造を取る。なお、本発明において前記半導体層18はまた、p−i−n構造、MIS構造など種々の発光構造をとることができる。また、第1半導体層32側が光取り出し側になる。第1半導体層32の上部(光取り出し側)は平坦な面を形成していてもよいが、光取り出し率向上のため、凹凸形状になっていてもよい。   FIG. 3 is a schematic view showing a portion of the laminated structure of the second metal layer 16 and the semiconductor layer 18, and the semiconductor layer 18 usually has a second semiconductor layer 28 and a light emitting layer from the second metal layer 16 side. 30 and a first semiconductor layer 32 are sequentially stacked. In general, the second semiconductor layer 28 is p-type, and the first semiconductor layer 32 is n-type. In the light-emitting element 10 of the present invention, the semiconductor layer 18 usually has a pn junction light-emitting structure. In the present invention, the semiconductor layer 18 can also have various light emitting structures such as a pin structure and a MIS structure. The first semiconductor layer 32 side is the light extraction side. The upper part (light extraction side) of the first semiconductor layer 32 may form a flat surface, but may have an uneven shape in order to improve the light extraction rate.

このような半導体層18(前記第1半導体層32、発光層30、及び第2半導体層28)の材料としては、例えば、III-V族化合物半導体、II-VI族化合物半導体等、種々の半導体が挙げられる。具体的には、InXAlYGa1-X-YN(0≦X、0≦Y、X+Y≦1)等の窒化物系の半導体材料が挙げられ、特にInN、AlN、GaN、InGaN、AlGaN、InGaAlN等を用いることができる。 Examples of the material of the semiconductor layer 18 (the first semiconductor layer 32, the light emitting layer 30, and the second semiconductor layer 28) include various semiconductors such as III-V group compound semiconductors and II-VI group compound semiconductors. Is mentioned. Specific examples include nitride-based semiconductor materials such as In X Al Y Ga 1-XY N (0 ≦ X, 0 ≦ Y, X + Y ≦ 1), and in particular, InN, AlN, GaN, InGaN, AlGaN, InGaAlN or the like can be used.

〔発光素子の具体的態様〕
本発明の発光素子は、以上説明した第1金属層14、Si基板12、第2金属層16及び半導体層18を必須の構成として備え(第1及び第2金属層の少なくとも一方は上記金属積層体である)、その他の構成としては公知の各種のものを採用することができる。
[Specific Embodiment of Light-Emitting Element]
The light-emitting device of the present invention includes the first metal layer 14, the Si substrate 12, the second metal layer 16, and the semiconductor layer 18 described above as essential components (at least one of the first and second metal layers is the above-described metal laminate). As the other components, various known ones can be employed.

例えば、第1半導体層32に電気的に接続した第1電極を設け、また第2半導体層28に電気的に接続した第2電極を設ける。これらの電極が基台の対応する電極と電気的に接続され、発光装置とすることができる。これら第1電極及び第2電極の構成としては従来各種の構成が公知であり、本発明においてはそのいずれもが採用可能であるが、以下では本発明において好ましい二つの態様を説明する。   For example, a first electrode electrically connected to the first semiconductor layer 32 is provided, and a second electrode electrically connected to the second semiconductor layer 28 is provided. These electrodes are electrically connected to the corresponding electrodes of the base, whereby a light emitting device can be obtained. Various configurations are conventionally known as the configurations of the first electrode and the second electrode, and any of them can be adopted in the present invention, but two preferred embodiments in the present invention will be described below.

<態様1>
本発明において好ましい態様の一つは、図4に示すように、第1電極及び第2電極を本発明の発光素子10の積層方向との直交方向においてオフセット配置する態様である。これは、半導体層18を挟んで形成された第1電極34及び一対の第2電極36が、光取り出し側からの平面視において、重畳領域を有しないように、互いに一致しない中心軸をもって配置されるものである。このような配置とすることで、電流拡散を促進でき、内部量子効率を向上させることができる。また、第1電極34及び第2電極36の電極形成面での電流均一性が高まると共に、光ムラの低減された出射光とすることができる。
<Aspect 1>
In a preferred embodiment of the present invention, as shown in FIG. 4, the first electrode and the second electrode are disposed in an offset manner in a direction orthogonal to the stacking direction of the light emitting element 10 of the present invention. This is because the first electrode 34 and the pair of second electrodes 36 formed with the semiconductor layer 18 interposed therebetween are arranged with central axes that do not coincide with each other so that there is no overlapping region in plan view from the light extraction side. Is. With such an arrangement, current diffusion can be promoted and internal quantum efficiency can be improved. In addition, the current uniformity on the electrode formation surfaces of the first electrode 34 and the second electrode 36 is increased, and the emitted light can be reduced in light unevenness.

この態様では、前記第1電極34は発光層30から見て光取り出し側にあるため、光取り出し効率向上のため、光反射率の高い材料で形成した電極又は透明電極であることが好ましい。また前記第2電極36は発光層30から見て光取り出し側と反対側に位置するので、光反射率の高い材料で形成することが好ましい。あるいは半導体層18と第2金属層16との間に、当該第2金属層16に含まれる金属材料よりも光反射率の高い金属材料を含む光反射層を設けることも可能である。この光反射層の少なくとも一部を、前記第2電極36が構成していてもよい。   In this embodiment, since the first electrode 34 is on the light extraction side when viewed from the light emitting layer 30, it is preferable that the first electrode 34 is an electrode formed of a material having a high light reflectance or a transparent electrode in order to improve light extraction efficiency. Further, since the second electrode 36 is located on the side opposite to the light extraction side when viewed from the light emitting layer 30, it is preferable to form the second electrode 36 from a material having a high light reflectance. Alternatively, a light reflection layer including a metal material having a light reflectance higher than that of the metal material included in the second metal layer 16 may be provided between the semiconductor layer 18 and the second metal layer 16. The second electrode 36 may constitute at least a part of the light reflecting layer.

そしてこの態様では、隣接する第2電極36同士の離間領域及び一対の第2電極36の外側で第2金属層16の上方の領域には、保護膜38が形成されて絶縁される。保護膜38の厚さは特に限定されず、所望の特性に応じて適宜調整することができる。また、保護膜38の具体例としては、例えばSi,Ti,V,Zr,Nb,Hf,Ta,Alからなる群から選択された少なくとも一種の元素を含む酸化膜、窒化膜、酸化窒化膜などが挙げられ、特に、SiO,ZrO,SiN,SiON,BN,SiC,SiOC,Al,AlN,AlGaNなどが挙げられる。また、保護膜38は、単一の材料の単層膜または積層膜で構成してもよく、異なる材料の積層膜で構成してもよい。さらに、保護膜38は、分布ブラッグ反射鏡(DBR:Distributed Bragg Reflector)膜で構成してもよい。 In this aspect, the protective film 38 is formed and insulated in the separation region between the adjacent second electrodes 36 and the region outside the pair of second electrodes 36 and above the second metal layer 16. The thickness of the protective film 38 is not particularly limited, and can be appropriately adjusted according to desired characteristics. Specific examples of the protective film 38 include an oxide film, a nitride film, an oxynitride film, and the like containing at least one element selected from the group consisting of Si, Ti, V, Zr, Nb, Hf, Ta, and Al. In particular, SiO 2 , ZrO 2 , SiN, SiON, BN, SiC, SiOC, Al 2 O 3 , AlN, AlGaN and the like can be mentioned. Further, the protective film 38 may be composed of a single layer film or a laminated film of a single material, or may be composed of a laminated film of different materials. Further, the protective film 38 may be composed of a distributed Bragg reflector (DBR) film.

また、前記第1電極34の具体例としては、例えばNi,Pt,Pd,Rh,Ru,Os,Ir,Ti,Zr,Hf,V,Nb,Ta,Co,Fe,Mn,Mo,Cr,W,La,Cu,Ag,Y,Al,Si,Auなどの金属またはこれらの酸化物あるいはこれらの窒化物が挙げられ、その他にも、ITO,ZnO,Inなどの透明導電性酸化物からなる群から選択された少なくとも一種を含む金属、合金の単層膜または積層膜により形成することができる。また、図4の態様では第1電極34は半導体層18(の第1半導体層32)と接しているため、半導体層18とのオーミック性接触を考慮するとともに、半導体層18から出た光を反射する材料を用いて形成することが好ましく、具体的には、前記半導体層18側からTi/Pt/Auの積層構造とすることができる。 Specific examples of the first electrode 34 include, for example, Ni, Pt, Pd, Rh, Ru, Os, Ir, Ti, Zr, Hf, V, Nb, Ta, Co, Fe, Mn, Mo, Cr, Examples thereof include metals such as W, La, Cu, Ag, Y, Al, Si, and Au, oxides thereof, and nitrides thereof, and transparent conductive oxides such as ITO, ZnO, and In 2 O 3. It can be formed by a single-layer film or a laminated film of a metal or alloy containing at least one selected from the group consisting of materials. In the embodiment of FIG. 4, the first electrode 34 is in contact with the semiconductor layer 18 (the first semiconductor layer 32 thereof), so that ohmic contact with the semiconductor layer 18 is taken into consideration and light emitted from the semiconductor layer 18 is emitted. It is preferable to use a reflective material. Specifically, a Ti / Pt / Au stacked structure can be formed from the semiconductor layer 18 side.

前記第2電極36は上記の通り光反射側であるため光反射率の高い材料で形成することが好ましいが、光透過する薄膜の密着層を介して、例えば密着層/反射層の順に積層した多層構造とすることもできる。第2電極36の具体的な形成材料としては、Rh、Ag、Ni、Au、Ti、Al、Pt、ITOが挙げられる。特に好ましい第2電極36の構成としては、半導体層18側からAg/Ni/Ti/PtやITO/Agなどの積層構造が挙げられる。また、第2電極36は、光取り出し側から見て、第1電極34が形成される領域に対応する領域を除く半導体層18のほぼ全領域に形成されると、電流注入の発光領域を大きくでき、好ましい。   Since the second electrode 36 is on the light reflecting side as described above, it is preferably formed of a material having a high light reflectance. However, the second electrode 36 is laminated in the order of, for example, an adhesion layer / reflection layer through a light-transmitting thin film adhesion layer. A multilayer structure can also be used. Specific materials for forming the second electrode 36 include Rh, Ag, Ni, Au, Ti, Al, Pt, and ITO. A particularly preferable configuration of the second electrode 36 includes a laminated structure such as Ag / Ni / Ti / Pt or ITO / Ag from the semiconductor layer 18 side. Further, when the second electrode 36 is formed in almost the entire region of the semiconductor layer 18 except for the region corresponding to the region where the first electrode 34 is formed as viewed from the light extraction side, the light emitting region for current injection is increased. It is possible and preferable.

なお、図4では光取り出し側からみた場合に、半導体層18の中央部分に第1電極34が配置され、その両側(の反対面)に第2電極36が配置される構成となっているが、第1電極34を半導体層18の端に近い部分に配置し、第2電極36がその反対側の端の部分を占めるように配置するなど、種々の変形が可能である。   In FIG. 4, when viewed from the light extraction side, the first electrode 34 is disposed in the central portion of the semiconductor layer 18, and the second electrode 36 is disposed on both sides (opposite surfaces thereof). Various modifications are possible, such as arranging the first electrode 34 near the end of the semiconductor layer 18 and arranging the second electrode 36 so as to occupy the opposite end.

さらに、図4の態様は、半導体層18の上部(光取り出し側)に凹凸形状を設けて光取り出し効率を高めたものであるが、上部の部分は平坦であってもよい。その他、本態様の詳細は、例えば再公表特許WO2009/041318号公報などに記載されている。   Furthermore, although the aspect of FIG. 4 is a thing which provided uneven | corrugated shape in the upper part (light extraction side) of the semiconductor layer 18 and improved light extraction efficiency, the upper part may be flat. In addition, the details of this aspect are described in, for example, the republished patent WO2009 / 041318.

<態様2>
本発明において好ましい態様として、図5に示す態様が挙げられる。本態様では、Si基板12と半導体層18との間に第1電極42および第2電極44を配設し、前記半導体層18が、溝部40によって複数の半導体ブロック(46A、46B)に分離されている。前記第1電極42は、前記複数の半導体ブロックのそれぞれにおいて、前記半導体層18における第2半導体層28および発光層30を貫通して形成された貫通孔422内に挿通された保護膜38の開口突出部423内に挿入され、第1半導体層32と接続される突出部421を有する。前記第2電極44は、外部接続部443と、前記半導体ブロック46A,46B同士を接続し、前記外部接続部443と接続される配線部442と、前記配線部442と接続されるとともに半導体層18の第2半導体層28と接続される内部接続部441とから構成される。
<Aspect 2>
A preferred embodiment in the present invention includes the embodiment shown in FIG. In this embodiment, the first electrode 42 and the second electrode 44 are disposed between the Si substrate 12 and the semiconductor layer 18, and the semiconductor layer 18 is separated into a plurality of semiconductor blocks (46 A and 46 B) by the groove 40. ing. In each of the plurality of semiconductor blocks, the first electrode 42 is an opening of a protective film 38 inserted into a through hole 422 formed through the second semiconductor layer 28 and the light emitting layer 30 in the semiconductor layer 18. The protrusion 421 is inserted into the protrusion 423 and connected to the first semiconductor layer 32. The second electrode 44 connects the external connection portion 443 and the semiconductor blocks 46A and 46B, is connected to the wiring portion 442 connected to the external connection portion 443, the wiring portion 442, and the semiconductor layer 18. The internal connection portion 441 is connected to the second semiconductor layer 28.

このような構成とすることで、半導体層18を分離する溝部40の底部、すなわち複数の半導体ブロックの間に外部接続部443が設けられているため、当該外部接続部443に電流が供給されると、各半導体ブロックに電流が均一に流れ、一部の半導体ブロックに対する電流集中が緩和される。また、半導体層18が溝部40によって分離されることで、当該溝部40の位置で発光層30が露出するため、当該発光層30から放出された光が溝部40からも出射し、光の取り出し効率が向上する。   With such a configuration, since the external connection portion 443 is provided between the bottom portion of the groove portion 40 separating the semiconductor layer 18, that is, between the plurality of semiconductor blocks, current is supplied to the external connection portion 443. Then, the current flows uniformly to each semiconductor block, and the current concentration on some of the semiconductor blocks is alleviated. Further, since the light emitting layer 30 is exposed at the position of the groove portion 40 by separating the semiconductor layer 18 by the groove portion 40, the light emitted from the light emitting layer 30 is also emitted from the groove portion 40, and the light extraction efficiency is increased. Will improve.

また、前記第1電極42の具体例としては、例えばNi,Pt,Pd,Rh,Ru,Os,Ir,Ti,Zr,Hf,V,Nb,Ta,Co,Fe,Mn,Mo,Cr,W,La,Cu,Ag,Y,Al,Si,Auなどの金属またはこれらの酸化物あるいはこれらの窒化物により形成することができ、その他にも、ITO,ZnO,Inなどの透明導電性酸化物からなる群から選択された少なくとも一種を含む金属、合金の単層膜または積層膜により形成することができる。また、第1電極42は、図5に示すように、先端の位置では第1半導体層32と接し、また半導体層18の下部の位置では保護膜38を介して半導体層18と隣接しているため、第1半導体層32とのオーミック性接触を考慮するとともに、発光層30から出た光を反射する材料を用いて形成することが好ましく、具体的にはAl又はAl合金(AlCuなど)を用いて形成することが好ましい。 Specific examples of the first electrode 42 include, for example, Ni, Pt, Pd, Rh, Ru, Os, Ir, Ti, Zr, Hf, V, Nb, Ta, Co, Fe, Mn, Mo, Cr, It can be formed of metals such as W, La, Cu, Ag, Y, Al, Si, Au, or oxides thereof or nitrides thereof, and also transparent such as ITO, ZnO, In 2 O 3 It can be formed of a single layer film or a laminated film of a metal or alloy containing at least one selected from the group consisting of conductive oxides. Further, as shown in FIG. 5, the first electrode 42 is in contact with the first semiconductor layer 32 at the position of the tip, and is adjacent to the semiconductor layer 18 through the protective film 38 at a position below the semiconductor layer 18. Therefore, it is preferable that the ohmic contact with the first semiconductor layer 32 is taken into account, and that the material that reflects the light emitted from the light emitting layer 30 is used to be formed. Specifically, Al or an Al alloy (such as AlCu) is formed. It is preferable to form by using.

前記保護膜38の厚さは特に限定されず、所望の特性に応じて適宜調整することができる。また、保護膜38の具体例としては、例えばSi,Ti,V,Zr,Nb,Hf,Ta,Alからなる群から選択された少なくとも一種の元素を含む酸化膜、窒化膜、酸化窒化膜などで構成することができ、特に、SiO,ZrO,SiN,SiON,BN,SiC,SiOC,Al,AlN,AlGaNなどで構成することができる。また、保護膜38は、単一の材料の単層膜または積層膜で構成してもよく、異なる材料の積層膜で構成してもよい。さらに、保護膜38は、分布ブラッグ反射鏡(DBR:Distributed Bragg Reflector)膜で構成してもよい。 The thickness of the protective film 38 is not particularly limited and can be appropriately adjusted according to desired characteristics. Specific examples of the protective film 38 include an oxide film, a nitride film, an oxynitride film, and the like containing at least one element selected from the group consisting of Si, Ti, V, Zr, Nb, Hf, Ta, and Al. in can be configured, in particular, can be configured SiO 2, ZrO 2, SiN, SiON, BN, SiC, SiOC, Al 2 O 3, AlN, AlGaN and the like. Further, the protective film 38 may be composed of a single layer film or a laminated film of a single material, or may be composed of a laminated film of different materials. Further, the protective film 38 may be composed of a distributed Bragg reflector (DBR) film.

また上記の通り、第2電極44は、内部接続部441、配線部442及び外部接続部443から構成されている。   As described above, the second electrode 44 includes the internal connection portion 441, the wiring portion 442, and the external connection portion 443.

内部接続部441は光取り出し側からみて発光層30よりも下側にあるので、光反射率の高い材料で構成することが好ましい。そして半導体層18とのオーミック接触性も考慮すると、内部接続部441は例えばAg,Ni,Ti,Rh,Pt,ITOなどで構成することが好ましい。内部接続部441はこれらの単層膜であってもよいし、多層積層膜(例えば、ITO/Agなど)であってもよい。   Since the internal connection portion 441 is located below the light emitting layer 30 when viewed from the light extraction side, it is preferable that the internal connection portion 441 is made of a material having high light reflectance. In consideration of ohmic contact with the semiconductor layer 18, the internal connection portion 441 is preferably made of, for example, Ag, Ni, Ti, Rh, Pt, ITO, or the like. The internal connection portion 441 may be a single layer film or a multilayer laminated film (for example, ITO / Ag).

内部接続部441を積層膜により形成する場合には、半導体層18側がAgとなるようにし、Si基板12側から順に積層されたPt/Ti/Ni/Agなどが挙げられる。なお、内部接続部441は、マイグレーション防止のために、カバー電極となる別の金属含有層で側面と下側(Si基板12側)が完全に被覆された構成であってもよい。   In the case where the internal connection portion 441 is formed of a laminated film, Pt / Ti / Ni / Ag, etc., which are laminated in order from the Si substrate 12 side such that the semiconductor layer 18 side is Ag, can be cited. Note that the internal connection portion 441 may have a configuration in which the side surface and the lower side (Si substrate 12 side) are completely covered with another metal-containing layer serving as a cover electrode in order to prevent migration.

次に前記内部接続部441と接続され、外部接続部443と接続する配線部442について、これも光取り出し側からみて発光層30よりも下側にあり、半導体層18の下方であって前記内部接続部441によりカバーされない領域に形成されるので、こちらも光反射率の高い材料で形成することが好ましい。例えば、配線部442は、Ag,Pt,Rh,Ti,Al,Al合金から選択される材料を含む構成とすることができる。   Next, the wiring portion 442 connected to the internal connection portion 441 and connected to the external connection portion 443 is also below the light emitting layer 30 when viewed from the light extraction side, and below the semiconductor layer 18 and above the internal portion. Since it is formed in a region that is not covered by the connection portion 441, it is preferably formed of a material having high light reflectance. For example, the wiring part 442 can be configured to include a material selected from Ag, Pt, Rh, Ti, Al, and an Al alloy.

配線部442は、ここでは図示を省略したが、具体的には半導体層18の底面積とほぼ同様の面積からなる板状の部材で構成されており、ただし、上記突出部421に対応する部分が開口した構造となっている。   Although not shown here, the wiring portion 442 is specifically formed of a plate-like member having an area substantially the same as the bottom area of the semiconductor layer 18, but a portion corresponding to the protruding portion 421. Has an open structure.

そして前記配線部442と接続され、外部の電極と接続する外部接続部443は、複数の半導体ブロックの間の溝部40にそれぞれ配置される。このため、溝部40の一端および他端の位置から半導体層18に電流が均等に注入される。   And the external connection part 443 connected with the said wiring part 442 and connected with an external electrode is each arrange | positioned in the groove part 40 between several semiconductor blocks. For this reason, current is uniformly injected into the semiconductor layer 18 from the positions of one end and the other end of the groove 40.

第2電極44の配線部442および外部接続部443は、例えばNi,Pt,Pd,Rh,Ru,Os,Ir,Ti,Zr,Hf,V,Nb,Ta,Co,Fe,Mn,Mo,Cr,W,La,Cu,Ag,Y,Al,Si,Auなどの金属またはこれらの酸化物あるいはこれらの窒化物により形成することができ、その他にも、ITO,ZnO,Inなどの透明導電性酸化物からなる群から選択された少なくとも一種を含む金属、合金の単層膜または積層膜により形成することができる。 The wiring part 442 and the external connection part 443 of the second electrode 44 are, for example, Ni, Pt, Pd, Rh, Ru, Os, Ir, Ti, Zr, Hf, V, Nb, Ta, Co, Fe, Mn, Mo, It can be formed of a metal such as Cr, W, La, Cu, Ag, Y, Al, Si, Au, or an oxide thereof or a nitride thereof. In addition, ITO, ZnO, In 2 O 3, etc. It can be formed of a single-layer film or a laminated film of a metal or alloy containing at least one selected from the group consisting of transparent conductive oxides.

続いて保護膜38について、図5に示す通り、各種の必要な部位に保護膜38が形成されて、適切な絶縁が行われる。これにより発光素子10内の各種電極部材の短絡や、塵の付着などによる電流のショートや半導体層18への物理的ダメージなどを防止することができる。   Subsequently, as shown in FIG. 5, the protective film 38 is formed at various necessary portions, and appropriate insulation is performed. As a result, it is possible to prevent short-circuiting of various electrode members in the light-emitting element 10, short-circuiting of current due to dust adhesion, physical damage to the semiconductor layer 18, and the like.

また保護膜38は、絶縁部材として機能すると同時に、発光層30から放出された光の一部を反射するための光反射部材として機能させることができ、例えば樹脂にTiOなどの光拡散材を含有させた白樹脂や、分布ブラッグ反射鏡膜などから構成することができる。また、保護膜38として、光反射部材であるSiOなどの透光性絶縁膜を用いることもでき、透光性絶縁膜が形成された前記各部材との界面で光を反射することができる。また、保護膜38の厚さは特に限定されず、所望の特性に応じて適宜調整することができる。 Further, the protective film 38 can function as an insulating member, and at the same time, can function as a light reflecting member for reflecting a part of the light emitted from the light emitting layer 30. For example, a light diffusing material such as TiO 2 is used as a resin. It can be comprised from the contained white resin, a distributed Bragg reflector film, or the like. Further, a light-transmitting insulating film such as SiO 2 that is a light reflecting member can be used as the protective film 38, and light can be reflected at the interface with each member on which the light-transmitting insulating film is formed. . Moreover, the thickness of the protective film 38 is not specifically limited, It can adjust suitably according to a desired characteristic.

保護膜38は公知の各種の材料から形成が可能であり、前記の樹脂の他、例えばSi,Ti,V,Zr,Nb,Hf,Ta,Alからなる群から選択された少なくとも一種の元素を含む酸化膜、窒化膜、酸化窒化膜などを、形成位置や付与すべき機能から適宜選択して構成することができ、特に、SiO,ZrO,SiN,SiON,BN,SiC,SiOC,Al,AlN,AlGaNなどで構成することができる。また、保護膜38は、単一の材料の単層膜または積層膜で構成してもよく、異なる材料の積層膜で構成してもよい。 The protective film 38 can be formed from various known materials. In addition to the above-described resin, for example, at least one element selected from the group consisting of Si, Ti, V, Zr, Nb, Hf, Ta, and Al is used. An oxide film, a nitride film, an oxynitride film, and the like can be appropriately selected from a formation position and a function to be provided, and in particular, SiO 2 , ZrO 2 , SiN, SiON, BN, SiC, SiOC, Al It can be composed of 2 O 3 , AlN, AlGaN or the like. Further, the protective film 38 may be composed of a single layer film or a laminated film of a single material, or may be composed of a laminated film of different materials.

その他、本態様の詳細は、本願出願人による特許出願である、特願2012−234537の明細書等に記載されている。   In addition, details of this aspect are described in the specification of Japanese Patent Application No. 2012-234537, which is a patent application filed by the present applicant.

[発光素子の製造方法]
本発明の発光素子の製造方法は、以上説明した発光素子の構成を実現できる方法であれば特に制限されないが、例えば以下の各工程A〜Dを実施することで製造することができる。なお、上記で説明した態様2の場合の発光素子の製造工程については、工程A〜Dとは異なるところがあるので、以下の工程Dの説明個所の後にてまとめて説明する。
[Method for Manufacturing Light-Emitting Element]
Although the manufacturing method of the light emitting element of this invention will not be restrict | limited especially if it is a method which can implement | achieve the structure of the light emitting element demonstrated above, For example, it can manufacture by implementing each following process AD. In addition, since there exists a place different from process AD about the manufacturing process of the light emitting element in the case of the aspect 2 demonstrated above, it demonstrates collectively after the description part of the following process D. FIG.

<半導体層の形成(工程A)>
成長基板上で結晶成長により半導体層を形成する。より具体的には、図6(a)に示すように、成長基板50上に第1半導体層32、発光層30及び第2半導体層28をこの順に形成する。半導体層はこれら3層の半導体積層体であってもよいし、その他の層を有していてもよい。成長基板は、各種半導体化合物(特にGaN系半導体などの窒化物半導体)をエピタキシャル成長させることができる基板であればよく、成長基板の大きさや厚さ等は特に限定されない。この成長基板としては、C面、R面、及びA面のいずれかを主面とするサファイアやスピネル(MgAl24)のような絶縁性基板、また炭化珪素(6H、4H、3C)、シリコン、ZnS、ZnO、Si、GaAsが挙げられる。また、GaNやAlN等の窒化物半導体基板を用いることもできる。
<Formation of Semiconductor Layer (Step A)>
A semiconductor layer is formed by crystal growth on the growth substrate. More specifically, as shown in FIG. 6A, the first semiconductor layer 32, the light emitting layer 30, and the second semiconductor layer 28 are formed in this order on the growth substrate 50. The semiconductor layer may be a semiconductor laminate of these three layers, or may have other layers. The growth substrate may be any substrate that can epitaxially grow various semiconductor compounds (especially nitride semiconductors such as GaN-based semiconductors), and the size and thickness of the growth substrate are not particularly limited. As this growth substrate, an insulating substrate such as sapphire or spinel (MgAl 2 O 4 ) whose main surface is one of the C-plane, R-plane, and A-plane, silicon carbide (6H, 4H, 3C), Examples include silicon, ZnS, ZnO, Si, and GaAs. A nitride semiconductor substrate such as GaN or AlN can also be used.

そして、図6(b)に示すように、半導体層18の上面(光取り出し側と反対側の面)に第2電極36を形成する。第2電極36は前記上面の全面に形成してもよいし、上記で説明した発光素子の態様1のように、第1電極34が形成される部分に対応する上面の位置には形成しないようにして、上面の一部に形成するようにしてもよい。第2電極36はスパッタリング、蒸着など公知の方法で形成することができる。第2電極36を半導体層18の上面の一部に形成する場合には、残りの部分に保護膜38を形成する。   Then, as shown in FIG. 6B, the second electrode 36 is formed on the upper surface of the semiconductor layer 18 (the surface opposite to the light extraction side). The second electrode 36 may be formed on the entire upper surface, or it may not be formed on the upper surface corresponding to the portion where the first electrode 34 is formed, as in the first embodiment of the light emitting device described above. Thus, it may be formed on a part of the upper surface. The second electrode 36 can be formed by a known method such as sputtering or vapor deposition. When the second electrode 36 is formed on a part of the upper surface of the semiconductor layer 18, the protective film 38 is formed on the remaining part.

さらに図6(c)に示すように、第2電極36(及び保護膜38)の上面に、後記工程Cにおける金属積層Si基板との貼り合わせのため、通常接着層52を設ける。接着層52は後述する金属積層Si基板との良好な接着性を達成するため、金属積層Si基板のAuを含む層との塗れ性に優れた材料で形成することが好ましく、そのような材料として例えば、Au、Sn、及びSn合金(例えば、AuSnやAgSnなど)が挙げられる。これらの中でも、良好な接着性・耐熱性を達成する観点から、Auが特に好ましい。さらにこの接着層52は多層積層膜で構成してもよく、より良好な接着性やオーミック接触を確保するため、Si基板上に形成する第1金属層や第2金属層と同様に、第2電極36側からCoを含む層、Mo等の特定の金属を含む層及びAuを含む層の金属積層体としてもよい。   Further, as shown in FIG. 6C, an adhesive layer 52 is usually provided on the upper surface of the second electrode 36 (and the protective film 38) for bonding to the metal laminated Si substrate in the step C described later. In order to achieve good adhesion to the metal laminated Si substrate described later, the adhesive layer 52 is preferably formed of a material excellent in paintability with the layer containing Au of the metal laminated Si substrate. For example, Au, Sn, and Sn alloy (for example, AuSn, AgSn, etc.) are mentioned. Among these, Au is particularly preferable from the viewpoint of achieving good adhesion and heat resistance. Further, the adhesive layer 52 may be formed of a multilayer laminated film. In order to ensure better adhesion and ohmic contact, the second metal layer is formed on the Si substrate in the same manner as the first metal layer and the second metal layer. It is good also as a metal laminated body of the layer containing Co, the layer containing specific metals, such as Mo, and the layer containing Au from the electrode 36 side.

<金属積層Si基板の製造(工程B)>
工程Bとして、Si基板の少なくとも一方の面に、上記で説明した金属積層体(図7において符号54がつけられた層)を形成し、金属積層Si基板を得る。図7は、本発明の発光素子の製造方法における工程B及び後述する工程Cを説明する模式図である。
<Manufacture of metal laminated Si substrate (process B)>
As step B, the metal laminate described above (the layer denoted by reference numeral 54 in FIG. 7) is formed on at least one surface of the Si substrate to obtain a metal laminate Si substrate. FIG. 7 is a schematic diagram for explaining a process B and a process C described later in the method for manufacturing a light-emitting element of the present invention.

工程Bにおいて、具体的には、Si基板12の表面にまずCoを含む層(第一層)を所定の厚みで積層し、続いて第一層にMo等の特定の金属を含む層(第二層)を所定の厚みで積層し、さらに第二層にAuを含む層(第三層)を所定の厚みで積層する。それぞれの層は連続スパッタで形成してもよく、またスパッタリングや蒸着などを組み合わせて形成してもよいが、第一層は、Si基板12との密着性を得るためにスパッタリング法で積層することが好ましい。このようにして金属積層Si基板56を得る。なお、工程Bにおいては通常Si基板12の片面上に金属積層体54を形成し、後述する工程Cの後に、Si基板12の他方の面上に金属積層体54を形成する。   In step B, specifically, a layer containing Co (first layer) is first laminated on the surface of the Si substrate 12 with a predetermined thickness, and then a layer containing a specific metal such as Mo (first layer) is formed on the first layer. Two layers) are stacked with a predetermined thickness, and a layer containing Au (third layer) is stacked with a predetermined thickness on the second layer. Each layer may be formed by continuous sputtering, or may be formed by a combination of sputtering and vapor deposition, but the first layer is laminated by sputtering to obtain adhesion with the Si substrate 12. Is preferred. In this way, the metal laminated Si substrate 56 is obtained. In the process B, the metal laminate 54 is usually formed on one surface of the Si substrate 12, and after the process C described later, the metal laminate 54 is formed on the other surface of the Si substrate 12.

なお、Si基板12の他方の面には前記金属積層体54以外の、発光装置とするための基台との接着層(基台と電気的に接続する)を形成してもよい。この場合には、Al,Al合金,TiSi,Si,Ti,Ni,Pt,Au,Sn,Pd,Rh,Ru,Inなどの金属を含む層で接着層を構成したり、又はそれらの積層構造で構成することができる。前記接着層の厚さは特に限定されず、所望の接合性および導電性に応じて適宜調整することができる。   In addition, you may form the contact bonding layer (electrically connected with a base) with the base for making it a light-emitting device other than the said metal laminated body 54 on the other surface of the Si substrate 12. In this case, an adhesive layer is formed of a layer containing a metal such as Al, Al alloy, TiSi, Si, Ti, Ni, Pt, Au, Sn, Pd, Rh, Ru, In, or a laminated structure thereof. Can be configured. The thickness of the said adhesive layer is not specifically limited, It can adjust suitably according to desired joining property and electroconductivity.

<半導体層と金属積層Si基板の貼り合わせ(工程C)>
工程Cとして、図7に示すように、上記工程Aで得られた半導体層18と工程Bで得られた金属積層Si基板56とを、Auを介して貼り合わせる。具体的には、例えば上述の通り工程Aにおいて半導体層18上にAuを含む層52(接着層52)を形成しておき、前記半導体層18と前記金属積層Si基板56とを、それぞれのAuを含む層(金属積層Si基板56においては、金属積層体54における最上層)同士が接するようにして貼り合わせる。
<Lamination of semiconductor layer and metal laminated Si substrate (Process C)>
As step C, as shown in FIG. 7, the semiconductor layer 18 obtained in the step A and the metal laminated Si substrate 56 obtained in the step B are bonded together via Au. Specifically, for example, a layer 52 containing Au (adhesion layer 52) is formed on the semiconductor layer 18 in the step A as described above, and the semiconductor layer 18 and the metal laminated Si substrate 56 are connected to the respective Au layers. The layers including (in the metal laminated Si substrate 56, the uppermost layer in the metal laminated body 54) are bonded to each other.

Auを含む層同士は互いに塗れ性に優れるので、半導体層18と金属積層Si基板56とが良好に接着される。この貼り合わせは、例えば半導体層18と金属積層Si基板56とを加熱した状態で圧着する方法、原子拡散接合法、水酸基接合法、及び表面活性化接合法などの常温接合法などによって実施される。   Since the layers containing Au are excellent in paintability, the semiconductor layer 18 and the metal laminated Si substrate 56 are well bonded. This bonding is performed by, for example, room temperature bonding methods such as a method in which the semiconductor layer 18 and the metal laminated Si substrate 56 are heated and bonded, an atomic diffusion bonding method, a hydroxyl group bonding method, and a surface activation bonding method. .

この貼り合わせによって、金属積層体54及び接着層52から第2金属層16が形成される。なお、第2金属層16においては二つのAuを含む層の接合部が確認できるものと考えられるが、例えば原子拡散接合法で貼り合わせを行った場合には、完全に二つのAuを含む層が一体化し、両者の界面が確認できなくなっていると考えられる。   By this bonding, the second metal layer 16 is formed from the metal laminate 54 and the adhesive layer 52. In the second metal layer 16, it is considered that the junction of the two Au-containing layers can be confirmed. For example, when bonding is performed by an atomic diffusion bonding method, the two Au-containing layers are completely contained. Are considered to be integrated, and the interface between the two cannot be confirmed.

さらに前記貼り合わせは、AuSnはんだを利用して行うこともできる。具体的には、前記の金属積層体54及び接着層52の間にはんだを介在させ、これにより両者を接着する。金属積層体54のはんだと接する面はAuを含む層で構成され、接着層52のはんだと接する面は好ましくはAuを含む層で構成されており、これらの層ははんだとの塗れ性に優れ、この場合にも良好な接着性が達成される。   Further, the bonding can be performed using AuSn solder. Specifically, solder is interposed between the metal laminate 54 and the adhesive layer 52, thereby bonding them together. The surface of the metal laminate 54 in contact with the solder is composed of a layer containing Au, and the surface of the adhesive layer 52 in contact with the solder is preferably composed of a layer containing Au, and these layers have excellent paintability with solder. Also in this case, good adhesion is achieved.

なお、Au−Au接合の方がAuSnはんだを使用した場合に比べて接合部の耐熱性が良いので、本発明では前記はんだを利用せずに、Auを含む層同士を貼り合わせる方法が好適に採用される。   In addition, since the Au-Au bonding has better heat resistance of the bonded portion compared to the case where AuSn solder is used, the present invention preferably uses a method of bonding layers containing Au without using the solder. Adopted.

このような貼り合わせ工程や発光素子の製造におけるその他の工程、さらに発光装置パッケージとする工程などにおいて加熱下におかれても、Si基板12上に設けられた、金属積層体54の最下層であるCoを含む層は密着性に優れ、剥がれが生じにくくオーミック接触も確保され、金属積層体54の中間層であるMo等の金属を含む層によって、当該層の上部に存在する層や貼り合わせに使用される材料などがSi基板12側に拡散することが防がれ、しかもこれらの金属はPtに比べると安価であり、金属積層体54の最上層であるAuを含む層により、半導体層18上の接着層52との良好な接着が達成される。   Even in the pasting step, other steps in the manufacture of the light emitting element, and further in the step of forming the light emitting device package, the bottom layer of the metal laminate 54 provided on the Si substrate 12 is heated. A layer containing Co has excellent adhesion, is less likely to be peeled off, and has an ohmic contact. A layer containing a metal such as Mo, which is an intermediate layer of the metal laminate 54, has a layer existing on the upper side of the layer or a bonding process. The material used for the semiconductor layer is prevented from diffusing to the Si substrate 12 side, and these metals are cheaper than Pt, and the layer containing Au, which is the uppermost layer of the metal laminate 54, provides a semiconductor layer. Good adhesion with the adhesive layer 52 on 18 is achieved.

なお、以上説明した貼り合わせ工程ではSi基板12の一方の面における金属積層体54が使用されるので、通常Si基板12の反対側の面への金属積層体の積層や接着層の形成は、この工程Cの後に実施される。そして、この貼り合わせの際におけるSi基板12の厚みは厚くしておいて割れ・反りを抑え、その後のウェハをチップ化する際にSi基板12を裏面から研磨などして薄くし、そこに金属積層体54や接着層を形成し、発光素子10とすることができる。   Since the metal laminate 54 on one surface of the Si substrate 12 is used in the bonding step described above, the lamination of the metal laminate and the formation of the adhesive layer on the opposite surface of the Si substrate 12 are usually performed. This step is performed after step C. Then, the thickness of the Si substrate 12 at the time of bonding is increased to suppress cracks and warpage, and when the subsequent wafer is formed into chips, the Si substrate 12 is thinned by polishing or the like from the back surface. The light-emitting element 10 can be formed by forming the stacked body 54 or an adhesive layer.

<成長基板の除去(工程D)>
工程Cまで実施することで本発明の発光素子が得られるが、この状態では成長基板がSi基板と反対側に残存している。青色系LEDの場合にはこの状態で使用可能であるが、発光素子をUV系LEDとする場合で、成長基板がGaN系の基板の場合には、成長基板を除去する。その他、上下電極を備えた垂直LEDにする場合にも、成長基板の除去を行う。
<Removal of growth substrate (process D)>
The light emitting device of the present invention can be obtained by carrying out up to step C. In this state, the growth substrate remains on the side opposite to the Si substrate. In the case of a blue LED, it can be used in this state, but when the light emitting element is a UV LED and the growth substrate is a GaN substrate, the growth substrate is removed. In addition, the growth substrate is also removed when a vertical LED having upper and lower electrodes is formed.

成長基板の除去は、レーザーリフトオフ法や研削により実施できる。成長基板を除去後、露出した第1半導体層の表面をCMP(ケミカル・メカニカル・ポリッシュ)処理することで所望の膜である第1半導体層を露出させる。このとき、発光素子の光に対し吸収率の高い下地層、例えば低温成長したGaN層を除去、あるいは膜厚を低減することによって、紫外領域の発光波長を持つLEDにおいても吸収の影響を低減することができる。   The growth substrate can be removed by a laser lift-off method or grinding. After removing the growth substrate, the exposed surface of the first semiconductor layer is subjected to CMP (Chemical Mechanical Polishing) to expose the first semiconductor layer as a desired film. At this time, the influence of absorption is reduced even in an LED having an emission wavelength in the ultraviolet region by removing a base layer having a high absorptance with respect to light of the light emitting element, for example, a low-temperature grown GaN layer or reducing the film thickness. be able to.

(態様2について)
なお、上述の態様2の場合の本発明の発光素子10の製造方法について、図8〜10を参照しながら以下に説明する。なお、以下で参照する図8〜図10は、前記した図5と同様の断面図であり、貫通孔422、第1電極42の突出部421および保護膜38の開口突出部423をそれぞれ2個だけ図示し、その他を省略している。
(About aspect 2)
In addition, the manufacturing method of the light emitting element 10 of this invention in the case of the above-mentioned aspect 2 is demonstrated below, referring FIGS. 8 to 10 referred to below are cross-sectional views similar to those of FIG. 5 described above, and each includes two through holes 422, two projecting portions 421 of the first electrode 42, and two opening projecting portions 423 of the protective film 38. Only the illustration is shown and the others are omitted.

まず図8(a)に示すように、成長基板50上に第1半導体層32、発光層30および第2半導体層28からなる半導体層18を結晶成長させ、第2半導体層28上の所定領域に、例えばスパッタリングを利用して第2電極44の内部接続部441を形成する。次に、第2半導体層28上における内部接続部441間に、例えばスパッタリングを利用して保護膜38を形成する(図8(b))。次に、内部接続部441上および保護膜38上の所定領域に、例えばスパッタリングを利用して配線部442を形成する(図8(c))。   First, as shown in FIG. 8A, the semiconductor layer 18 composed of the first semiconductor layer 32, the light emitting layer 30 and the second semiconductor layer 28 is crystal-grown on the growth substrate 50, and a predetermined region on the second semiconductor layer 28 is obtained. In addition, the internal connection portion 441 of the second electrode 44 is formed by using, for example, sputtering. Next, a protective film 38 is formed between the internal connection portions 441 on the second semiconductor layer 28 by using, for example, sputtering (FIG. 8B). Next, the wiring part 442 is formed in a predetermined region on the internal connection part 441 and the protective film 38 by using, for example, sputtering (FIG. 8C).

次に、例えばドライエッチングによって保護膜38、第2半導体層28、発光層30および第1半導体層32を部分的に除去して複数の貫通孔422を形成する(図8(d))。次に、配線部442上、保護膜38上および貫通孔422内に、突出部421の輪郭を形成するように、例えばスパッタリングを利用して保護膜38を形成する(図8(e))。次に、例えばドライエッチングによって貫通孔422の底部に形成された保護膜38を所定深さまで除去して第1半導体層32を露出させる(図8(f))。   Next, the protective film 38, the second semiconductor layer 28, the light emitting layer 30, and the first semiconductor layer 32 are partially removed by dry etching, for example, to form a plurality of through holes 422 (FIG. 8D). Next, the protective film 38 is formed using, for example, sputtering so as to form the outline of the protruding portion 421 on the wiring portion 442, on the protective film 38, and in the through hole 422 (FIG. 8E). Next, the protective film 38 formed on the bottom of the through hole 422 is removed to a predetermined depth by dry etching, for example, and the first semiconductor layer 32 is exposed (FIG. 8F).

次に、図9(a)に示すように、保護膜38上および貫通孔422内に、例えばスパッタリングを利用して第1電極42を厚めに形成する。次に、例えばCMPなどの研磨によって第1電極42を平坦化する(図9(b))。   Next, as shown in FIG. 9A, the first electrode 42 is formed thicker on the protective film 38 and in the through hole 422 by using, for example, sputtering. Next, the first electrode 42 is planarized by polishing such as CMP (FIG. 9B).

次に、上記工程B及びCと同様にして、金属積層Si基板56を用意し、これの金属積層体54と、第1電極42上に形成した接着層52とを貼り合わせる(図9(c)〜(e))。次に、工程Dと同様にして、レーザーリフトオフ法によって成長基板50を剥離する(図9(f))。   Next, in the same manner as in Steps B and C above, a metal laminated Si substrate 56 is prepared, and the metal laminate 54 is bonded to the adhesive layer 52 formed on the first electrode 42 (FIG. 9 (c). ) To (e)). Next, similarly to the process D, the growth substrate 50 is peeled off by a laser lift-off method (FIG. 9F).

次に、図10(a)に示すように、半導体層18の中央領域を保護膜38が露出するまで、例えばドライエッチングによってエッチングし、溝部40を形成して、半導体層18を複数の半導体ブロック46A,46Bに分離する。また、ここでは周縁領域についても保護膜38が露出するまでエッチングを行い、各半導体ブロック46A,46Bの側面を順テーパ状に形成した態様としている。   Next, as shown in FIG. 10A, the central region of the semiconductor layer 18 is etched by, for example, dry etching until the protective film 38 is exposed, thereby forming the groove portion 40, thereby forming the semiconductor layer 18 into a plurality of semiconductor blocks. Separated into 46A and 46B. Further, here, the peripheral region is also etched until the protective film 38 is exposed, and the side surfaces of the semiconductor blocks 46A and 46B are formed in a forward tapered shape.

光取り出し効率向上のため、各半導体ブロック46A,46Bの上面は、例えばウェットエッチングによってエッチングして粗面化して凹凸部を形成してもよい(図10(b))。次に、中央領域に形成された保護膜38を、例えばウェットエッチングによってエッチングして配線部442を露出させ、露出した配線部442上に外部接続部443を形成する(図10(c)及び(d))。   In order to improve the light extraction efficiency, the upper surfaces of the respective semiconductor blocks 46A and 46B may be roughened by etching, for example, by wet etching to form uneven portions (FIG. 10B). Next, the protective film 38 formed in the central region is etched by, for example, wet etching to expose the wiring part 442, and the external connection part 443 is formed on the exposed wiring part 442 (FIG. 10C and FIG. d)).

次に、各半導体ブロック46A,46Bの上面および側面に、例えばスパッタリングを利用して保護膜38を形成する(図10(e))。そして、最後にSi基板12の下面に、例えばスパッタリングを利用して第1金属層14を形成する(図10(f))。以上の工程により、態様2に係る本発明の発光素子10を製造することができる。   Next, a protective film 38 is formed on the upper and side surfaces of each of the semiconductor blocks 46A and 46B by using, for example, sputtering (FIG. 10E). Finally, the first metal layer 14 is formed on the lower surface of the Si substrate 12 by using, for example, sputtering (FIG. 10F). Through the above steps, the light-emitting element 10 of the present invention according to aspect 2 can be manufactured.

[発光装置]
以上説明した本発明の発光素子を、例えば図11に示すように半導体実装基板の基台60に第1金属層14を介して載置して、発光素子10の第1電極34及び第2電極36を、対応する基台60における電極と接続することで、半導体層18における第1半導体層32及び第2半導体層28がそれぞれ基台60における第1電極及び第2電極と電気的に接続された発光装置100として、発光が可能となる。
[Light emitting device]
The light emitting device of the present invention described above is placed on the base 60 of the semiconductor mounting substrate through the first metal layer 14 as shown in FIG. 11, for example, and the first electrode 34 and the second electrode of the light emitting device 10 are placed. 36 is connected to the electrode on the corresponding base 60, so that the first semiconductor layer 32 and the second semiconductor layer 28 in the semiconductor layer 18 are electrically connected to the first electrode and the second electrode in the base 60, respectively. The light emitting device 100 can emit light.

図11は本発明の発光装置の代表的な構成を示しているが、これは、それぞれが基台の一対の電極(第2及び第1電極)と対応しているリード62、64を備えた基台60を有する。基台60上に載置された発光素子10においては、Si基板12の半導体層18側に形成されている外部接続用の第2電極36と、基台60の一方のリード62とが前記第1金属層14を介して電気的に接続されている。   FIG. 11 shows a typical configuration of the light emitting device of the present invention, which includes leads 62 and 64 each corresponding to a pair of electrodes (second and first electrodes) of the base. A base 60 is provided. In the light emitting element 10 placed on the base 60, the second electrode 36 for external connection formed on the semiconductor layer 18 side of the Si substrate 12 and one lead 62 of the base 60 are connected to the first base 62. One metal layer 14 is electrically connected.

また、発光素子10の第1半導体層32側に装着された第1電極34は、他方のリード64と導電性ワイヤ66などにより電気的に接続されている。   The first electrode 34 attached to the light emitting element 10 on the first semiconductor layer 32 side is electrically connected to the other lead 64 by a conductive wire 66 or the like.

なお、本発明の発光装置100においては、発光素子が1つのみ載置されてもよいが、2つ以上の発光素子が載置されていてもよいし、発光素子の他に、例えばツェナーダイオード、コンデンサ等の保護素子と組み合わせられていてもよい。   Note that in the light emitting device 100 of the present invention, only one light emitting element may be mounted, but two or more light emitting elements may be mounted, and in addition to the light emitting elements, for example, a Zener diode Or may be combined with a protective element such as a capacitor.

また、発光装置100には、側面を有する略凹形状のカップ68が形成されており、上方に幅広な開口部70を有する。さらに、発光装置100の開口部70の上部は、球面レンズ、非球面レンズ、シリンドリカルレンズ、楕円レンズ等のレンズ72により閉塞されている。   Further, the light emitting device 100 is formed with a substantially concave cup 68 having a side surface, and has a wide opening 70 above. Furthermore, the upper part of the opening 70 of the light emitting device 100 is closed by a lens 72 such as a spherical lens, an aspherical lens, a cylindrical lens, or an elliptical lens.

また、開口部70内は、発光素子10を被覆する素子被覆部材74により充填されている。素子被覆部材74としては気体の他、透光性のあるシリコーン樹脂組成物、変性シリコーン樹脂組成物等を使用することが好ましい。また、エポキシ樹脂組成物、変性エポキシ樹脂組成物、アクリル樹脂組成物等の透光性を有する絶縁樹脂組成物を用いることができる。さらに、シリコーン樹脂、エポキシ樹脂、ユリア樹脂、フッ素樹脂およびこれらの樹脂を少なくとも二種含むハイブリッド樹脂等、耐候性に優れた樹脂も利用できる。また、有機物に限られず、ガラス、シリカゲル等の耐光性に優れた無機物を用いることもできる。   The opening 70 is filled with an element covering member 74 that covers the light emitting element 10. As the element covering member 74, it is preferable to use a translucent silicone resin composition, a modified silicone resin composition, etc. in addition to gas. Moreover, the insulating resin composition which has translucency, such as an epoxy resin composition, a modified epoxy resin composition, and an acrylic resin composition, can be used. Furthermore, a resin excellent in weather resistance such as a silicone resin, an epoxy resin, a urea resin, a fluororesin, and a hybrid resin containing at least two of these resins can be used. Moreover, it is not restricted to organic substance, The inorganic substance excellent in light resistance, such as glass and a silica gel, can also be used.

また、素子被覆部材74内に、発光層30からの出射光の少なくとも一部を吸収して波長変換を行う波長変換部材76を含有させることができる。当該部材は、代表的には前記出射光によって励起され蛍光を発する蛍光物質である。波長変換部材76を含有させることにより、光源の光を異なる波長の光に変換し、光源と波長変換部材76で波長変換された光との混色光を外部に取り出すことが可能となる。なお、蛍光物質は、素子被覆部材74中に一種類或いは二種類以上含有させてもよい。   Further, the element covering member 74 can contain a wavelength conversion member 76 that performs wavelength conversion by absorbing at least a part of the light emitted from the light emitting layer 30. The member is typically a fluorescent material that is excited by the emitted light to emit fluorescence. By including the wavelength conversion member 76, the light of the light source can be converted into light of a different wavelength, and the mixed color light of the light source and the light subjected to wavelength conversion by the wavelength conversion member 76 can be extracted to the outside. Note that one or more fluorescent materials may be contained in the element covering member 74.

さらに、素子被覆部材74は、波長変換部材76の他、粘度増量剤、顔料、フィラー及び拡散剤等、使用用途に応じて適切な部材を含有することができ、これによって良好な指向特性を有する発光装置が得られる。同様に外来光や発光素子からの不要な波長をカットするフィルター効果を持たせたフィルター材として各種着色剤を含有させることもできる。   In addition to the wavelength conversion member 76, the element covering member 74 can contain an appropriate member such as a viscosity extender, a pigment, a filler, and a diffusing agent depending on the intended use, thereby having good directivity characteristics. A light emitting device is obtained. Similarly, various colorants can be included as a filter material having a filter effect of cutting unnecessary light from extraneous light and light emitting elements.

以下実施例により本発明を説明するが、これらは本発明を何ら限定するものではない。   EXAMPLES The present invention will be described below with reference to examples, but these examples do not limit the present invention.

[実施例1・比較例1]
実施例1として、Si基板上に、Co層、Mo層及びAu層をスパッタリングにより、この順にそれぞれ厚さ250nm、250nm及び500nmで積層した。
[Example 1 and Comparative Example 1]
As Example 1, a Co layer, a Mo layer, and an Au layer were laminated on a Si substrate by sputtering in this order with a thickness of 250 nm, 250 nm, and 500 nm, respectively.

比較例1として、Si基板上にMo層及びAu層をスパッタリングにより、この順にそれぞれ厚さ250nm及び500nmで積層した。   As Comparative Example 1, a Mo layer and an Au layer were laminated on a Si substrate by sputtering in this order with a thickness of 250 nm and 500 nm, respectively.

以上のようにして得られた実施例1及び比較例1の金属積層Si基板について、以下の条件でテープ試験を実施し、密着性を評価した。   About the metal laminated Si substrate of Example 1 and Comparative Example 1 obtained as described above, a tape test was performed under the following conditions to evaluate adhesion.

<評価条件>
実施例1及び比較例1のサンプルをダイシングにより一辺1mmの正方形にカットし、ダイシングされたサンプル(Si基板側)をそのまま、固定用シートに貼り付け固定した。続いて、サンプルの金属層が成膜された面に、テープ試験用シート(前記固定用シートより粘着力が弱いシート)を貼り付けた後、手動にてテープ試験用シートを剥がし、サンプルの金属層に剥がれが生じているかを確認した。
<Evaluation conditions>
The samples of Example 1 and Comparative Example 1 were cut into a square with a side of 1 mm by dicing, and the diced sample (Si substrate side) was directly stuck and fixed on a fixing sheet. Subsequently, after affixing a tape test sheet (a sheet having a lower adhesive strength than the fixing sheet) to the surface on which the metal layer of the sample was formed, the tape test sheet was manually peeled off, and the sample metal It was confirmed whether peeling occurred in the layer.

評価結果を図12に示す。実施例1の金属積層Si基板の場合(左側)には、Si基板上のCo層、Mo層及びAu層の積層体が剥離することはなく、Si基板ごと剥離した試験片があった。一方比較例1の金属積層Si基板(右側)では、多くの試験片についてSi基板上のMo層及びAu層の積層体のうち少なくとも一部が剥離し、Mo層以下の部分が露出してしまった。   The evaluation results are shown in FIG. In the case of the metal-laminated Si substrate of Example 1 (left side), the laminate of the Co layer, the Mo layer, and the Au layer on the Si substrate was not peeled off, and there was a test piece peeled off with the Si substrate. On the other hand, in the metal laminated Si substrate (right side) of Comparative Example 1, at least a part of the laminate of the Mo layer and the Au layer on the Si substrate was peeled off for many test pieces, and the part below the Mo layer was exposed. It was.

[実施例2・比較例2]
実施例2として、まずSi基板上にフォトリソグラフィにより複数のリング形状のフォトレジストを形成した。そしてこのフォトレジストが形成された部分を含めて、Si基板上にCo層、Mo層及びAu層をスパッタリングにより、この順にそれぞれ厚さ250nm、250nm及び500nmで積層した。次にリフトオフによりフォトレジストを除去することで、リング形状にSi基板が露出した部分を複数有する金属積層Si基板を作製した。
[Example 2 and Comparative Example 2]
As Example 2, first, a plurality of ring-shaped photoresists were formed on a Si substrate by photolithography. A Co layer, a Mo layer, and an Au layer including a portion where the photoresist was formed were stacked on the Si substrate in this order by sputtering to a thickness of 250 nm, 250 nm, and 500 nm, respectively. Next, the photoresist was removed by lift-off to produce a metal laminated Si substrate having a plurality of portions where the Si substrate was exposed in a ring shape.

比較例2として、実施例2と同様にして、Si基板上に複数のリング形状のフォトレジストを形成し、続けてCo層及びAu層をスパッタリングにより、この順にそれぞれ厚さ250nm及び500nmで積層し、そしてフォトレジストを除去することで、リング形状にSi基板が露出した部分を複数有する金属積層Si基板を作製した。   As Comparative Example 2, a plurality of ring-shaped photoresists are formed on a Si substrate in the same manner as in Example 2, and subsequently, a Co layer and an Au layer are stacked in this order with a thickness of 250 nm and 500 nm, respectively. Then, by removing the photoresist, a metal laminated Si substrate having a plurality of portions where the Si substrate was exposed in a ring shape was produced.

以上のようにして得られた実施例2及び比較例2の金属積層Si基板について、400℃10分間加熱の条件で耐熱試験を実施し、耐熱性を評価した。   With respect to the metal laminated Si substrates of Example 2 and Comparative Example 2 obtained as described above, a heat resistance test was performed under the condition of heating at 400 ° C. for 10 minutes, and the heat resistance was evaluated.

結果を図13に示す。左側が実施例2の金属積層Si基板、右側が比較例2の金属積層Si基板である。また両者においてリング形状になっている部分がSi基板が露出している部分であり、それ以外の部分がCo層などが設けられた部分である。   The results are shown in FIG. The left side is the metal laminated Si substrate of Example 2, and the right side is the metal laminated Si substrate of Comparative Example 2. In addition, a ring-shaped portion in both is a portion where the Si substrate is exposed, and the other portion is a portion provided with a Co layer or the like.

実施例2の金属積層Si基板(左側)では加熱によるAuの拡散が防止され、Co層、Mo層及びAu層の金属積層構造に変化が起こっていないことがわかる。一方比較例2の金属積層Si基板(右側)では、当初Co層等を設けた部分に凹凸が発生し、さらにAuがCo層に拡散した結果か、金属積層部分が変色していた。   It can be seen that in the metal laminated Si substrate (left side) of Example 2, diffusion of Au by heating is prevented, and no change has occurred in the metal laminated structure of the Co layer, Mo layer, and Au layer. On the other hand, in the metal laminated Si substrate (right side) of Comparative Example 2, irregularities occurred in the portion where the Co layer or the like was initially provided, and the metal laminated portion was discolored as a result of further diffusion of Au into the Co layer.

[実施例3・比較例3]
実施例3として、Si基板上に、Co層、Mo層及びAu層をスパッタリングにより、この順にそれぞれ厚さ250nm、250nm及び500nmで積層した。
[Example 3 and Comparative Example 3]
As Example 3, a Co layer, a Mo layer, and an Au layer were stacked on a Si substrate by sputtering in this order with a thickness of 250 nm, 250 nm, and 500 nm, respectively.

比較例3として、Si基板上にTi層、Pt層及びAu層をスパッタリングにより、この順にそれぞれ厚さ3nm、200nm及び500nmで積層した。   As Comparative Example 3, a Ti layer, a Pt layer, and an Au layer were stacked on a Si substrate by sputtering in this order at a thickness of 3 nm, 200 nm, and 500 nm, respectively.

得られた実施例3及び比較例3の金属積層Si基板について電気特性(I−V特性)を評価した。結果を図14に示す。なお、実施例3の金属積層Si基板については所定の温度で加熱した後のI−V特性も評価した。   The obtained metal laminated Si substrates of Example 3 and Comparative Example 3 were evaluated for electric characteristics (IV characteristics). The results are shown in FIG. In addition, about the metal laminated Si substrate of Example 3, the IV characteristic after heating at predetermined temperature was also evaluated.

図14より、実施例3の金属積層Si基板は比較例3の金属積層Si基板に比べて効率よく電流を注入できていることがわかる。これは、Si基板上にCo層を積層することが、Si基板上にTi層を形成することよりも電気的相性がよいためと考えられる。   FIG. 14 shows that the metal laminated Si substrate of Example 3 can inject current more efficiently than the metal laminated Si substrate of Comparative Example 3. This is presumably because laminating the Co layer on the Si substrate has better electrical compatibility than forming the Ti layer on the Si substrate.

さらに図14の結果より、実施例3の金属積層Si基板は、加熱を行っても良好な電気特性を維持することができたことがわかる。   Furthermore, it can be seen from the results of FIG. 14 that the metal laminated Si substrate of Example 3 was able to maintain good electrical characteristics even when heated.

10 発光素子
12 Si基板
14 第1金属層
16 第2金属層
18 半導体層
22 第一層
24 第二層
26 第三層
28 第2半導体層
30 発光層
32 第1半導体層
34 第1電極
36 第2電極
38 保護膜
40 溝部
42 第1電極
421 突出部
422 貫通孔
423 開口突出部
44 第2電極
441 内部接続部
442 配線部
443 外部接続部
46A、46B 半導体ブロック
50 成長基板
52 接着層
54 金属積層体
56 金属積層Si基板
60 基台
62 リード(基台の第2電極に対応)
64 リード(基台の第1電極に対応)
66 導電性ワイヤ
68 カップ
70 開口部
72 レンズ
74 素子被覆部材
76 波長変換部材
100 発光装置
DESCRIPTION OF SYMBOLS 10 Light emitting element 12 Si substrate 14 1st metal layer 16 2nd metal layer 18 Semiconductor layer 22 1st layer 24 2nd layer 26 3rd layer 28 2nd semiconductor layer 30 Light emitting layer 32 1st semiconductor layer 34 1st electrode 36 1st Two electrodes 38 Protective film 40 Groove part 42 First electrode 421 Protruding part 422 Through hole 423 Opening projecting part 44 Second electrode 441 Internal connection part 442 Wiring part 443 External connection part 46A, 46B Semiconductor block 50 Growth substrate 52 Adhesive layer 54 Metal stack Body 56 Metal laminated Si substrate 60 Base 62 Lead (corresponds to second electrode of base)
64 lead (corresponds to the first electrode of the base)
66 Conductive Wire 68 Cup 70 Opening 72 Lens 74 Element Covering Member 76 Wavelength Conversion Member 100 Light-Emitting Device

Claims (9)

Si基板と、該Si基板の一方の面に設けられた第1金属層と、前記Si基板の他方の面に設けられた第2金属層と、該第2金属層上に設けられた半導体層とを備える発光素子であって、
前記第1金属層又は第2金属層の少なくとも一方は、前記Si基板の側から、Coを含む層と、Mo、W、Ti、TiN、TiW、Rh、Ru、Pd又はIrを含む層と、Auを含む層とが順に積層されてなる金属積層体である、発光素子。
A Si substrate, a first metal layer provided on one surface of the Si substrate, a second metal layer provided on the other surface of the Si substrate, and a semiconductor layer provided on the second metal layer A light emitting device comprising:
At least one of the first metal layer or the second metal layer includes, from the Si substrate side, a layer containing Co, a layer containing Mo, W, Ti, TiN, TiW, Rh, Ru, Pd, or Ir, The light emitting element which is a metal laminated body by which the layer containing Au is laminated | stacked in order.
前記第1金属層及び第2金属層の両方が前記金属積層体である、請求項1に記載の発光素子。   The light emitting device according to claim 1, wherein both the first metal layer and the second metal layer are the metal laminate. 前記第2金属層と前記半導体層との間に、前記第2金属層に含まれる金属材料よりも光反射率の高い金属材料を含む光反射層が設けられている、請求項1又は2に記載の発光素子。   The light reflection layer containing the metal material whose light reflectivity is higher than the metal material contained in the second metal layer is provided between the second metal layer and the semiconductor layer. The light emitting element of description. 前記光反射層の少なくとも一部が、前記半導体層と電気的に接続した電極である、請求項3に記載の発光素子。   The light emitting element of Claim 3 whose at least one part of the said light reflection layer is an electrode electrically connected with the said semiconductor layer. 前記半導体層が、前記第2金属層の側から、III-V族又はII-VI族化合物半導体を含む第2半導体層とIII-V族又はII-VI族化合物半導体を含む発光層とIII-V族又はII-VI族化合物半導体を含む第1半導体層とが順に積層されてなる半導体積層体である、請求項1〜4のいずれかに記載の発光素子。   The semiconductor layer includes, from the second metal layer side, a second semiconductor layer containing a III-V or II-VI compound semiconductor, a light emitting layer containing a III-V or II-VI compound semiconductor, and a III- The light emitting element in any one of Claims 1-4 which is a semiconductor laminated body by which the 1st semiconductor layer containing a V group or a II-VI group compound semiconductor is laminated | stacked in order. 第1電極及び第2電極を有する基台と、該基台上に載置された発光素子とを備える発光装置であって、
前記発光素子が、請求項5に記載の発光素子であって、該発光素子の第1金属層を介して前記基台に載置されており、
前記第1電極が前記第1半導体層と、前記第2電極が前記第2半導体層と、それぞれ電気的に接続している、発光装置。
A light emitting device comprising a base having a first electrode and a second electrode, and a light emitting element placed on the base,
The light-emitting element according to claim 5, wherein the light-emitting element is placed on the base via a first metal layer of the light-emitting element,
The light emitting device, wherein the first electrode is electrically connected to the first semiconductor layer, and the second electrode is electrically connected to the second semiconductor layer.
前記発光素子が被覆部材により被覆されており、該被覆部材が、前記発光素子からの出射光の少なくとも一部を吸収して波長変換を行う波長変換部材を含む、請求項6に記載の発光装置。   The light emitting device according to claim 6, wherein the light emitting element is covered with a covering member, and the covering member includes a wavelength conversion member that performs wavelength conversion by absorbing at least a part of light emitted from the light emitting element. . 成長基板上で結晶成長により半導体層を形成して、半導体層を得る工程Aと、
Si基板の少なくとも一方の面に、Coを含む層と、Mo、W、Ti、TiN、TiW、Rh、Ru、Pd又はIrを含む層と、Auを含む層とをこの順に積層して金属積層Si基板を得る工程Bと、
前記工程Aで得られた半導体層と前記工程Bで得られた金属積層Si基板とを、Auを介して貼り合わせる工程Cと
を有する、発光素子の製造方法。
Forming a semiconductor layer by crystal growth on a growth substrate to obtain a semiconductor layer; and
A layer including Co, a layer including Mo, W, Ti, TiN, TiW, Rh, Ru, Pd, or Ir, and a layer including Au are stacked in this order on at least one surface of the Si substrate. Step B for obtaining a Si substrate;
A method for manufacturing a light emitting device, comprising: a step C in which the semiconductor layer obtained in the step A and the metal laminated Si substrate obtained in the step B are bonded together through Au.
前記工程Aにおいて前記半導体層上にAu層を形成し、
前記工程Cにおいて前記半導体層と金属積層Si基板とを、該半導体層上のAu層と該金属積層Si基板のAu層とが接するようにして貼り合わせる、請求項8に記載の発光素子の製造方法。
Forming an Au layer on the semiconductor layer in the step A;
9. The light emitting device according to claim 8, wherein the semiconductor layer and the metal laminated Si substrate are bonded together in the step C so that the Au layer on the semiconductor layer and the Au layer of the metal laminated Si substrate are in contact with each other. Method.
JP2013158756A 2013-07-31 2013-07-31 LIGHT EMITTING ELEMENT, LIGHT EMITTING DEVICE, AND LIGHT EMITTING ELEMENT MANUFACTURING METHOD Active JP6136717B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013158756A JP6136717B2 (en) 2013-07-31 2013-07-31 LIGHT EMITTING ELEMENT, LIGHT EMITTING DEVICE, AND LIGHT EMITTING ELEMENT MANUFACTURING METHOD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013158756A JP6136717B2 (en) 2013-07-31 2013-07-31 LIGHT EMITTING ELEMENT, LIGHT EMITTING DEVICE, AND LIGHT EMITTING ELEMENT MANUFACTURING METHOD

Publications (2)

Publication Number Publication Date
JP2015032598A true JP2015032598A (en) 2015-02-16
JP6136717B2 JP6136717B2 (en) 2017-05-31

Family

ID=52517726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013158756A Active JP6136717B2 (en) 2013-07-31 2013-07-31 LIGHT EMITTING ELEMENT, LIGHT EMITTING DEVICE, AND LIGHT EMITTING ELEMENT MANUFACTURING METHOD

Country Status (1)

Country Link
JP (1) JP6136717B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018003374A1 (en) * 2016-06-30 2018-01-04 Dowaエレクトロニクス株式会社 Manufacturing method for semiconductor optical device, and semiconductor optical device
CN108767083A (en) * 2018-05-30 2018-11-06 河源市众拓光电科技有限公司 A kind of adjustable light emitting diode (LED) chip with vertical structure of stress and preparation method thereof
CN114981697A (en) * 2020-01-21 2022-08-30 Tdk株式会社 Integrated optical device, integrated optical module, and method for manufacturing integrated optical device
JP2023531177A (en) * 2020-06-19 2023-07-21 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Transfer process for realization of semiconductor devices

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296796A (en) * 2003-03-27 2004-10-21 Shin Etsu Handotai Co Ltd Light emitting device and method for manufacturing light emitting device
WO2005091387A1 (en) * 2004-03-24 2005-09-29 Toshiba Lighting & Technology Corporation Light-emitting device and illuminating device
WO2007015330A1 (en) * 2005-08-03 2007-02-08 Stanley Electric Co., Ltd. Semiconductor light-emitting device and method for manufacturing same
JP2007214480A (en) * 2006-02-13 2007-08-23 Showa Denko Kk GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREFOR
JP2008021965A (en) * 2006-06-15 2008-01-31 Sharp Corp Nitride semiconductor light emitting device manufacturing method and nitride semiconductor light emitting device
JP2010074008A (en) * 2008-09-19 2010-04-02 Nichia Corp Semiconductor light emitting element
JP2013502710A (en) * 2009-08-17 2013-01-24 オスラム アクチエンゲゼルシャフト High efficiency conversion LED
JP2013110384A (en) * 2011-11-23 2013-06-06 Toshiba Corp Semiconductor light-emitting element

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296796A (en) * 2003-03-27 2004-10-21 Shin Etsu Handotai Co Ltd Light emitting device and method for manufacturing light emitting device
WO2005091387A1 (en) * 2004-03-24 2005-09-29 Toshiba Lighting & Technology Corporation Light-emitting device and illuminating device
WO2007015330A1 (en) * 2005-08-03 2007-02-08 Stanley Electric Co., Ltd. Semiconductor light-emitting device and method for manufacturing same
JP2007214480A (en) * 2006-02-13 2007-08-23 Showa Denko Kk GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREFOR
JP2008021965A (en) * 2006-06-15 2008-01-31 Sharp Corp Nitride semiconductor light emitting device manufacturing method and nitride semiconductor light emitting device
JP2010074008A (en) * 2008-09-19 2010-04-02 Nichia Corp Semiconductor light emitting element
JP2013502710A (en) * 2009-08-17 2013-01-24 オスラム アクチエンゲゼルシャフト High efficiency conversion LED
JP2013110384A (en) * 2011-11-23 2013-06-06 Toshiba Corp Semiconductor light-emitting element

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018003374A1 (en) * 2016-06-30 2018-01-04 Dowaエレクトロニクス株式会社 Manufacturing method for semiconductor optical device, and semiconductor optical device
JP2018006495A (en) * 2016-06-30 2018-01-11 Dowaエレクトロニクス株式会社 Manufacturing method of semiconductor optical device and semiconductor optical device
KR20190009794A (en) * 2016-06-30 2019-01-29 도와 일렉트로닉스 가부시키가이샤 Method for manufacturing semiconductor optical device and semiconductor optical device
CN109314158A (en) * 2016-06-30 2019-02-05 同和电子科技有限公司 Manufacturing method of semiconductor optical device and semiconductor optical device
TWI662629B (en) * 2016-06-30 2019-06-11 同和電子科技股份有限公司 Manufacturing method of semiconductor optical element and semiconductor optical element
KR102209263B1 (en) * 2016-06-30 2021-01-28 도와 일렉트로닉스 가부시키가이샤 Semiconductor optical device manufacturing method and semiconductor optical device
US11417793B2 (en) 2016-06-30 2022-08-16 Dowa Electronics Materials Co., Ltd. Method of manufacturing semiconductor optical device and semiconductor optical device
CN108767083A (en) * 2018-05-30 2018-11-06 河源市众拓光电科技有限公司 A kind of adjustable light emitting diode (LED) chip with vertical structure of stress and preparation method thereof
CN114981697A (en) * 2020-01-21 2022-08-30 Tdk株式会社 Integrated optical device, integrated optical module, and method for manufacturing integrated optical device
JP2023531177A (en) * 2020-06-19 2023-07-21 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Transfer process for realization of semiconductor devices
JP7659909B2 (en) 2020-06-19 2025-04-10 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Transfer process for realizing semiconductor devices

Also Published As

Publication number Publication date
JP6136717B2 (en) 2017-05-31

Similar Documents

Publication Publication Date Title
US12002902B2 (en) Light emitting device, and method for manufacturing thereof
CN102969414B (en) Semiconductor light emitting element
JP5983125B2 (en) Manufacturing method of semiconductor light emitting device
US6740906B2 (en) Light emitting diodes including modifications for submount bonding
US8269241B2 (en) Light emitting diodes including barrier layers/sublayers and manufacturing methods therefor
US8232571B2 (en) Light emitting device having plurality of light emitting cells and method of fabricating the same
JP4602079B2 (en) LIGHT EMITTING DIODE INCLUDING BARRIER LAYER AND METHOD FOR MANUFACTURING SAME
US8878214B2 (en) Semiconductor light emitting device
CN102237473B (en) Light emitting diode and manufacturing method thereof
JP4655029B2 (en) Light emitting device and method for manufacturing semiconductor light emitting element
US9601657B2 (en) Light-emitting device
JP6024432B2 (en) Semiconductor light emitting device
JPH11191641A (en) Semiconductor light emitting element, semiconductor light emitting device using the same, and method of manufacturing the same
TW201507037A (en) Light emitting device and method of manufacturing same
US7951624B2 (en) Method of manufacturing light emitting diode
EP2823516A1 (en) Encapsulated led including a composite high reflectivity layer
JP2012146926A (en) Light-emitting element, light-emitting element unit and light-emitting element package
JP6136717B2 (en) LIGHT EMITTING ELEMENT, LIGHT EMITTING DEVICE, AND LIGHT EMITTING ELEMENT MANUFACTURING METHOD
JP2011165799A (en) Flip-chip light emitting diode and method for manufacturing the same, and light emitting diode lamp
JP2006073618A (en) Optical element and manufacturing method thereof
US9608167B2 (en) Light emitting device
JP5644711B2 (en) Light emitting chip manufacturing method, light emitting chip, and joined body
JP6964421B2 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150317

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160113

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161129

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20161205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20161207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170417

R150 Certificate of patent or registration of utility model

Ref document number: 6136717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250