JP2015026770A - 半導体積層構造およびこれを用いた半導体素子 - Google Patents

Abstract

【課題】基板とは格子定数あるいは熱膨張係数が異なるＡｌＧａＮ系半導体層を順次設けた半導体積層構造において、反りを低減し、あるいはＸ線半値幅の小さい半導体積層構造およびこれを用いた半導体素子を提供する。
【解決手段】基板上にバッファ層、歪緩和層、デバイス層からなるＡｌＧａＮ系半導体層を順次設けた半導体積層構造であって、前記歪緩和層が組成傾斜層と超格子層からなり、組成傾斜層と超格子層の一方が他方からなる２層の中間に存在する半導体積層構造。
【選択図】図５

Description

本発明は、電界効果トランジスタ（ＦＥＴ）、発光ダイオード（ＬＥＤ）等の半導体素子に用いられる半導体積層構造であって、特に反りを抑制し、結晶品質の優れた、主にＳｉ基板を用いた半導体積層構造およびこれを用いた半導体素子に関するものである。

窒化物半導体は、電界効果トランジスタ等の電子デバイス、あるいは、可視光領域から紫外光領域の短波長帯における受発光デバイスの活性材料として、近年盛んに研究開発が行われている。

一般的に、前記窒化物半導体は、サファイア、ＳｉＣ又はＳｉ等からなる基板上に形成される。特に、Ｓｉ単結晶基板（以下、「Ｓｉ基板」という）は、大面積が低価格で入手でき、結晶性及び放熱性に優れ、さらに、へき開やエッチングが容易で、プロセス技術が成熟しているといった多くの利点を具えている。

しかし、前記窒化物半導体とＳｉ基板とでは、格子定数や熱膨張係数が大きく異なるため、Ｓｉ基板上に窒化物半導体を成長させた場合、成長した窒化物半導体は、ウェーハとして反る、あるいはクラックやピット（点状欠陥）が発生するという問題があった。特に反りが大きいと、デバイス加工としてプロセスが困難となり、また素子として耐圧が低いなど大きな課題となっている。

上記問題を解決するための手段としては、前記Ｓｉ基板と窒化物半導体層との間にバッファ層を形成することで、反りあるいはクラックを抑制する技術が知られている。例えば、特許文献１では、Ｓｉ基板の上に、窒化物半導体からなり、組成的に勾配を付けたＡｌ_ｘＧａ_１−ＸＮ等からなる緩衝層（バッファ層）を形成し、該緩衝層の上に窒化ガリウムを形成してなる半導体材料が開示されている。

また、特許文献２では、Ｓｉ基板上に、高Ａｌ含有層と、低Ａｌ含有層とを交互に複数層積層してなるＡｌＮ系超格子複合層を形成し、該ＡｌＮ系超格子複合バッファ層上に窒化物半導体層を形成してなる窒化物半導体素子が開示されている。

しかしながら、特許文献１及び２に記載の半導体材料では、いずれも前記窒化物半導体層に発生する反りあるいはクラックの抑制については十分でなかった。

一方、特許文献３および４では、反りの少ない半導体積層基板を得るため、２インチ径で３３０μｍ厚のサファイア基板上に、３０ｎｍ厚のＧａＮバッファ層を設けた後、ＧａＮ層とＧａの一部をＩｎで置換したＩｎＧａＮ層からなる中間層を設け、さらにＡｌＧａＮ系の膜を２０〜３０ｎｍの厚みで形成した半導体積層構造の反りが１０〜２５μｍであることが開示されている。

しかし、特許文献３および４で用いたサファイア基板のヤング率はＳｉ基板のヤング率の２〜３倍であり、相対的に反りが小さくなること、また、基板の径を２インチから４インチへと大きくすれば反りは４倍程度大きくなることが予想され、さらに歪緩和のための中間層上のＡｌＧａＮの膜厚が小さく、中間層の歪緩和効果が十分には確認されていない。

特表２００４−５２４２５０号公報 特開２００７−６７０７７号公報 特開２００８−２１１２４６号公報 特開２００７−６０１４０号公報

本発明の課題は、基板とは格子定数あるいは熱膨張係数が異なるＡｌＧａＮ系半導体層を順次設けた半導体積層構造において、反りを低減し、あるいはＸ線半値幅の小さい半導体積層構造およびこれを用いた半導体素子を提供することにある。

本発明者らは、前記半導体積層構造において、歪緩和層が組成傾斜層と超格子層からなり、組成傾斜層と超格子層の一方が他方からなる２層の中間に存在する半導体積層構造が上記課題が解決しうることを見出した。すなわち、本発明によれば、以下の半導体積層構造およびこれを用いた半導体素子が提供される。

［１］基板上にバッファ層、歪緩和層、デバイス層からなるＡｌＧａＮ系半導体層あるいはＩｎＡｌＮ系半導体層を順次設けた半導体積層構造であって、前記歪緩和層が組成傾斜層と超格子層からなり、組成傾斜層と超格子層の一方が他方からなる２層の中間に存在する半導体積層構造。

［２］前記超格子層が２層の組成傾斜層の中間に存在する前記［１］に記載の半導体積層構造。

［３］前記超格子層の平均組成が、基板に近い一方の組成傾斜層Ａｌ_Ｘ１Ｇａ_１−Ｘ１Ｎの最終に形成される組成と他方の組成傾斜層Ａｌ_Ｘ２Ｇａ_１−Ｘ２Ｎの最初に形成される組成と一致する、前記［２］に記載の半導体積層構造。

［４］基板に近い一方の組成傾斜層Ａｌ_Ｘ１Ｇａ_１−Ｘ１ＮのＡｌ含有率Ｘ１が膜成長方向に１〜０．４５、他方の組成傾斜層Ａｌ_Ｘ２Ｇａ_１−Ｘ２ＮのＡｌ含有率Ｘ２が膜成長方向に０．４５〜０、超格子層の平均組成がＡｌ_０．４５Ｇａ_０．５５Ｎである、前記［３］に記載の半導体積層構造。

［５］前記超格子層が２つあり、その平均組成がともに同じ組成であり、当該２つの超格子層に挟まれた組成傾斜層Ａｌ_ＸＧａ_１−ＸＮのＸが前記超格子層の平均組成のＡｌ含有率から０に変化する前記［１］に記載の半導体積層構造。

［６］前記組成傾斜層Ａｌ_ＸＧａ_１−ＸＮのＸが、膜成長方向に連続的に減少する、あるいは膜成長方向に膜厚１０ｎｍ〜１００ｎｍ毎に階段状に減少する前記［１］〜［５］のいずれかに記載の半導体積層構造。

［７］前記超格子層を構成する一方の組成がＡｌＮであり、他方の組成がＡｌ_Ｘ３Ｇａ_１−Ｘ３Ｎであり、Ｘ３が０〜０．２である前記［１］〜［６］のいずれかに記載の半導体積層構造。

［８］前記超格子を構成する一方の組成がＡｌＮであり、他方の組成がＡｌ_Ｘ３Ｇａ_１−Ｘ３Ｎであり、Ｘ３が０〜０．２の場合、その膜厚比が１：２〜１：４である、前記［７］に記載の半導体積層構造。

［９］前記組成傾斜層の厚みが０．１〜１．０μｍ、前記超格子層の厚みが１．０〜５．０μｍである前記［１］〜［８］のいずれかに記載の半導体積層構造。

［１０］前記デバイス層がチャネル層およびバリア層を含む、前記［１］〜［９］のいずれかに記載の半導体積層構造。

［１１］前記チャネル層がｉ‐ＧａＮ、前記バリア層がｉ‐Ａｌ_ＸＧａ_１−ＸＮ（０．１≦Ｘ≦０．３）あるいはｉ‐Ｉｎ_ＸＡｌ_１−ＸＮ（０．１≦Ｘ≦０．３）である、前記［１０］に記載の半導体積層構造。

［１２］前記デバイス層が、第１の導電型半導体層、活性層、および第１の導電型と反対の第２の導電型半導体層を順次積層してなる受発光層である前記［１］〜［９］のいずれかに記載の半導体積層構造。

［１３］前記基板がＳｉ単結晶である前記［１］〜［１２］のいずれかに記載の半導体積層構造。

［１４］前記［１０］または［１１］の半導体積層構造にソース電極、ゲート電極、およびドレイン電極を形成したＨＥＭＴ素子。

［１５］前記［１２］の半導体積層構造にカソード電極およびアノード電極を形成した受発光素子。

比較例１（構造１）の半導体積層構造の概念図である。 比較例２（構造２）の半導体積層構造の概念図である。 比較例３（構造３）の半導体積層構造の概念図である。 本発明実施例１（構造４）の半導体積層構造の概念図である。 本発明実施例２（構造５）の半導体積層構造の概念図である。 本発明および比較例の半導体積層構造を有するウェーハの反り量を測定する方法を示す図である。 本発明および比較例の半導体積層構造を有するウェーハの反り量を示す図である。 本発明および比較例の半導体積層構造を有するウェーハの（０００４）面Ｘ線回折半値幅を示す図である。 本発明および比較例の半導体積層構造を有するウェーハの（２０−２４）面Ｘ線回折半値幅を示す図である。 本発明および比較例の半導体積層構造を有するウェーハのシート抵抗を示す図である。 本発明および比較例の半導体積層構造を有するウェーハのシートキャリア密度を示す図である。 本発明および比較例の半導体積層構造を有するウェーハのキャリア移動度を示す図である。

以下、図面を参照しつつ本発明の実施の形態について説明する。本発明は、以下の実施形態に限定されるものではなく、発明の範囲を逸脱しない限りにおいて、変更、修正、改良を加え得るものである。

図１〜図３は本発明に対する比較例１〜３（構造１〜３）の半導体積層構造の概念図であり、図４および図５は、本発明の実施例１および実施例２の半導体積層構造の概念図である。なお、図示の都合上、図１〜図５における各層の厚みの比率は実際の比率を反映していない。図１〜図５に示す半導体積層構造は、Ｓｉ基板の上に、バッファ層としてＡｌＮ層、またはこれに加えてＡｌＧａＮ層を形成し、次に歪緩和層、さらにデバイス層を順次積層したものである。これら半導体積層構造は、基板上に、バッファ層、歪緩和層、さらにデバイス層を順次エピタキシャル成長させることにより形成されるので、当該半導体積層構造は半導体エピタキシャル基板（あるいは半導体エピ基板）と称する場合がある。そして、図１〜図５は、ｉ‐ＧａＮからなるチャネル層およびｉ‐Ａｌ_０．２０Ｇａ_０．８０Ｎからなるバリア層を含むＨＥＭＴ素子を対象として、歪緩和層の構成を異なるように形成したものである。歪緩和層は、組成傾斜層あるいは超格子層の少なくとも一方からなり、本発明では、組成傾斜層と超格子層の組み合わせに特徴がある。以下、組成傾斜層および超格子層をそれぞれ一つの層として扱う。

図１〜図５の半導体積層構造に、たとえば、ソース電極、ゲート電極、およびドレイン電極を形成することにより、ＨＥＭＴ素子を形成することができる。一方、デバイス層として、第１の導電型半導体層、活性層、および第１の導電型と反対の第２の導電型半導体層を順次積層してなる受発光層、さらに電極を設けることにより受発光素子を形成することができる。

本発明において基板は、その上に形成するバッファ層、歪緩和層、デバイス層の組成や構造、あるいは各層の形成手法に応じて適宜に選択される。例えば、基板としては、シリコン、ゲルマニウム、サファイア、炭化ケイ素、酸化物(ＺｎＯ、ＬｉＡｌＯ_２，ＬｉＧａＯ_２，ＭｇＡｌ_２Ｏ_４，（ＬａＳｒ）（ＡｌＴａ）Ｏ_３，ＮｄＧａＯ_３，ＭｇＯなど)、Ｓｉ-Ｇｅ合金、周期律表の第３族−第５族化合物(ＧａＡｓ，ＡｌＮ，ＧａＮ，ＡｌＧａＮ、ＡｌＩｎＮ)、ホウ化物(ＺｒＢ２など)、などを用いることができる。ただし、室温〜１２００℃における前記基板の熱膨張係数が基板上に形成するＡｌ_ＸＧａ_１−ＸＮからなる膜の熱膨張係数より小さいことが好ましく、なかでもＳｉ基板が品質およびコストの点で好ましく、Ｓｉ基板の厚みとしては０．４２〜１．００ｍｍが好適である。

バッファ層は、その上に形成する歪緩和層、デバイス層の組成や構造、あるいは各層の形成手法に応じて、様々な第３族窒化物半導体からなる単一層または複数層から形成される。本発明では、バッファ層はＡｌ_ＸＧａ_１−ＸＮからなり、Ｘ≧０．２の１層または２層からなり，合計の厚みとして３０〜５００ｎｍが好ましく、５０〜１５０ｎｍがより好ましい。このバッファ層は、例えばＭＯＣＶＤ法やＭＢＥ法などの公知の成膜手法にて形成される。歪や転位密度ができるだけ少ない膜構造とすることが好ましく、後に形成される膜の品質に影響するため、転位密度は１×１０^１１／ｃｍ^３以下に形成することが好ましい。

バッファ層の次に歪緩和層が形成される。当該歪緩和層は組成傾斜層と超格子層からなり、組成傾斜層と超格子層の一方が他方からなる２層の中間に存在することが好ましい。超格子層が２層の組成傾斜層の中間に存在することがより好ましく、超格子層の平均組成が、基板に近い一方の組成傾斜層Ａｌ_Ｘ１Ｇａ_１−Ｘ１Ｎの最終に形成される組成と他方の組成傾斜層Ａｌ_Ｘ２Ｇａ_１−Ｘ２Ｎの最初に形成される組成と一致することが特に好ましい。好例としては、基板に近い一方の組成傾斜層Ａｌ_Ｘ１Ｇａ_１−Ｘ１ＮのＡｌ含有率Ｘ１が膜成長方向に１〜０．４５、他方の組成傾斜層Ａｌ_Ｘ２Ｇａ_１−Ｘ２ＮのＡｌ含有率Ｘ２が同じく膜成長方向に０．４５〜０、超格子層の平均組成がＡｌ_０．４５Ｇａ_０．５５Ｎである。

一方、組成傾斜層が２層の超格子層の中間にある構造であってもよい。超格子層が２つあり、その平均組成がともに同じ組成であり、当該２つの超格子層に挟まれた組成傾斜層Ａｌ_ＸＧａ_１−ＸＮのＸが前記超格子層の平均組成のＡｌ含有率と同じ値から０に変化することがその一例である。

前記組成傾斜層はその組成が、膜成長方向に連続的に減少する、あるいは膜成長方向に膜厚１０ｎｍ〜１００ｎｍ毎に階段状に減少することが好ましい。超格子層を構成する一方の組成がＡｌＮであり、他方の組成がＡｌ_Ｘ３Ｇａ_１−Ｘ３Ｎであり、Ｘ３が０〜０．２であることが好ましい。そして、超格子の一対がＡｌＮとＡｌ_Ｘ３Ｇａ_１−Ｘ３Ｎの場合、その膜厚比が１：２〜１：４が好ましい。当該膜厚比の組み合わせの場合、超格子の一対がＡｌＮとＡｌ_０．１５Ｇａ_０．８５Ｎの場合には超格子層の平均組成におけるＡｌ組成比が０．４５〜０．３０となる。さらに組成傾斜層の厚みが０．１〜１．０μｍ、前記超格子層の厚みが１．０〜５．０μｍであることが好ましい。

本発明の半導体積層構造がＨＥＭＴ素子に適用される場合は、歪緩和層に引き続き、チャネル層とバリア層、さらにこの２層間に適宜スペーサ層が設けられる。チャネル層はｉ‐ＧａＮで構成することが好ましく、バリア層としてｉ‐Ａｌ_ＸＧａ_１−ＸＮ（０．１≦Ｘ≦０．３）とすることが好ましい。二次元電子ガスの移動度を改善させるため、チャネル層とバリア層との間に０．５〜１．５ｎｍ厚のＡｌＮスペーサ層が適宜形成される。なお、チャネル層のｉ‐ＧａＮに対して、バリア層としてｉ‐Ｉｎ_ＸＡｌ_１−ＸＮ（０．１≦Ｘ≦０．３）を用いることもできる。

一方、本発明の半導体積層構造が受発光素子に適用される場合は、ＨＥＭＴ素子同様に、基板上にバッファ層、歪緩和層を設けた後、受発光層を設ける。この場合、発光層は第１の導電型半導体層、活性層、および第１の導電型と反対の第２の導電型半導体層からなる。例えば、膜厚０．１μｍ〜１．０μｍのｎ型半導体層、膜厚２ｎｍ〜２０ｎｍの活性層、および膜厚０．１μｍ〜１．０μｍのｐ型半導体層を順次形成する。そして、好適にはｎ型半導体層およびｐ型半導体層としてＧａＮ、活性層としてＩｎＧａＮを用いることができる。この後、発光層上にカソード電極およびアノード電極を設ける、あるいは一方の電極を基板の他方の面（積層膜とは反対）に形成して発光素子を作製することができる。

（実施例１：歪緩和層として２層の超格子層間に組成傾斜層が介在する半導体積層構造）
本実施例において、まず４インチ径の厚み５２５μｍの（１１１）面Ｓｉ単結晶基板を用い、これを所定のＭＯＣＶＤ装置の反応菅内に設置した。ＭＯＣＶＤ装置は、キャリアガスあるいは反応ガスとして、少なくともＨ_２、Ｎ_２、ＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、およびＮＨ_３が、反応管内に供給可能とされている。キャリアガスとして水素を流量２０ＳＬＭ及び窒素を流量１０ＳＬＭで流しながら、反応管内の圧力を１００Ｔｏｒｒに保ちつつ、基板を１２１０℃まで昇温した後、１０分間保持し、基板のサーマルクリーニングを実施した。

その後、基板温度を下げて１０３０℃に保ちつつ、ＴＭＡとそのキャリアガスである水素を供給するとともに、ＮＨ_３とそのキャリアガスである水素とを供給することにより、バッファ層として膜厚８０ｎｍのＡｌＮ層を最初に形成した。供給反応ガスのモル比、すなわち、第５族ガス／第３族ガス（ＮＨ_３／ＴＭＡ）の比は５６００とし、反応管内の圧力は１００Ｔｏｒｒとした。

そして基板温度を１１３０℃にし、供給する反応ガスモル比（第５族ガス／第３族ガス）を３９００として膜厚３０ｎｍのＡｌ_０．３０Ｇａ_０．７０Ｎを形成した。以上により、ＡｌＮ層およびＡｌ_０．３Ｇａ_０．７Ｎ層からなるバッファ層を形成した。

次に、基板温度を１１３０℃に維持したまま、第１の超格子層を形成した。バッファ層同様に供給ガスとしてＴＭＡ、ＴＭＧ、およびＮＨ_３の供給量を調整して、ＡｌＮとＡｌ_０．１５Ｇａ_０．85Ｎをそれぞれ６ｎｍ、１５ｎｍの膜厚で交互に積層し、１．２５μｍ厚とした。

次に組成傾斜層を形成した。組成傾斜層としてＡｌ_Ｘ３Ｇa_１−Ｘ３Ｎなる層は、基板温度を１１３０℃に維持し、圧力を１００Ｔｏｒｒ、供給する反応ガスのモル比（第５族ガス／第３族ガス）を、４０００から２８００へと変えて、Ａｌ組成比Ｘ３を０．４５から０へと減少させ、膜厚４００ｎｍの組成傾斜層を形成した。膜成長方向に連続的にＡｌ組成を減少させた。

次に、基板温度を１１３０℃に維持したまま、第１の超格子層と同一の条件にて、１．２５μｍ厚の第２の超格子層を形成した。第１超格子層、組成傾斜層、および第２超格子層を合わせた歪緩和層の総厚は２．９μｍである。

基板温度を１１３０℃維持したまま、圧力を１００Ｔｏｒｒ、供給する反応ガスモル比（第５族ガス／第３族ガス）が２８００となるように供給して、チャネル層として膜厚１．０μｍのｉ‐ＧａＮ層を形成した。

チャネル層形成後、基板温度を１１３０℃維持したまま、供給する反応ガスモル比（第５族ガス／第３族ガス）をＡｌＮバッファ層と同様に供給して、１ｎｍ厚のＡｌＮスペーサ層を形成した。引き続き、Ａｌ_０．２０Ｇａ_０．８０Ｎなるバリア層を膜厚２０ｎｍ形成した。以上により、半導体積層構造（実施例１）を得た。

（実施例２：歪緩和層として２層の組成傾斜層間に超格子層が介在する半導体積層構造）
実施例１同様に、まず４インチ径の厚み５２５μｍの（１１１）面Ｓｉ単結晶基板を用い、これを所定のＭＯＣＶＤ装置の反応菅内に設置し、キャリアガスとして水素を流量２０ＳＬＭ及び窒素を流量１０ＳＬＭで流しながら、反応管内の圧力を１００Ｔｏｒｒに保ちつつ、基板を１２１０℃まで昇温した後、１０分間保持し、基板のサーマルクリーニングを実施した。

その後、基板温度を下げて１０３０℃に保ちつつ、ＴＭＡとそのキャリアガスである水素を供給するとともに、ＮＨ_３とそのキャリアガスである水素とを供給することにより、バッファ層として膜厚１１０ｎｍのＡｌＮ層を最初に形成した。供給反応ガスのモル比、すなわち、第５族ガス／第３族ガス（ＮＨ_３／ＴＭＡ）の比は５６００とし、反応管内の圧力は１００Ｔｏｒｒとした。

次に第１の組成傾斜層を形成した。組成傾斜層としてＡｌ_Ｘ３Ｇa_１−Ｘ３Ｎなる層は、基板温度を１１３０℃に維持し、圧力を１００Ｔｏｒｒ、供給する反応ガスモル比（第５族ガス／第３族ガス）を、５６００から４０００へと変えて、Ａｌ組成比のＸ３を１．０から０．４５へと減少させ、膜厚４００ｎｍの組成傾斜層を形成した。膜成長方向に連続的にＡｌ組成を減少させた。

次に、基板温度を１１３０℃に維持したまま、超格子層を形成した。バッファ層同様に供給ガスとしてＴＭＡ、ＴＭＧ、およびＮＨ_３の供給量を調整して、ＡｌＮとＡｌ_０．１５Ｇａ_０．85Ｎをそれぞれ６ｎｍ、１５ｎｍの膜厚で交互に積層し、２．１μｍ厚とした。

さらに、第１の組成傾斜層と同一の条件にて、膜厚４００ｎｍの第２の組成傾斜層を形成した。第１組成傾斜層、超格子層、および第２組成傾斜層を合わせた歪緩和層の総厚は実施例１と同様に２．９μｍである。

チャネル層、スペーサ層、およびバリア層は、実施例１と同一の条件で同じ層にて各層を形成した。

（比較例１〜３）
歪緩和層の構成は、実施例１および実施例２とは異なり、比較例１は超格子層のみ、比較例２は組成傾斜層上に超格子層、比較例３は超格子層上に組成傾斜層を形成した。歪緩和層の総厚は、実施例１および実施例２と同様に、総厚を２．９μｍとした。

（半導体積層構造の反り量を測定）
実施例１および実施例２、さらに比較例１〜３の半導体エピウェーハの反り量を測定した。反り量の測定は図６のように行い、基板のオリフラ方向とこれに直角方向の平均とした。測定結果を図７に示す。ウェーハの反り量は実施例２（構造５）が最も小さくなった。

（Ｘ線回折半値幅測定）
実施例１、実施例２、および比較例１〜３の半導体エピウェーハの（０００４）面、および（２０−２４）面のＸ線回折によるロッキングカーブ半値幅の測定結果をそれぞれ図８および図９に示す。両面ともに実施例２が最も半値幅が小さく、実施例１も比較的小さな半値幅が得られた。

（転位密度測定）
実施例１、実施例２、および比較例１〜３の半導体エピウェーハのらせん転位密度、および刃状転位密度を測定した結果を表１に示す。実施例２が、らせん転位密度および刃状転位密度ともに小さく、実施例１も比較的小さな転位密度であった。

（シート抵抗、シートキャリア濃度、およびキャリア移動度の測定）
シート抵抗については、実施例１（構造４）が最も小さくなった。シートキャリア密度については、実施例１および実施例２、比較例１〜３について大きな差異は見られなかった。キャリア移動度は、比較例２を除いてデータの幅が大きいが、実施例１および実施例２は比較的大きなキャリア移動度が得られた。

ウェーハの反り、Ｘ線半値幅、および転位密度の測定結果より、実施例２が最も良好であり、実施例１も比較的良好であった。特にウェーハの反りはデバイス作製に影響するため、実施例２が特に好ましい。キャリア移動度もウェーハの反りおよびＸ線半値幅が影響するためか、実施例１および実施例２が比較的好ましい結果が得られた。

本発明の半導体積層構造は、電界効果トランジスタ（ＦＥＴ、ＨＥＭＴ）あるいは受発光素子等の半導体素子に用いられる。

Claims (15)

1. 基板上にバッファ層、歪緩和層、デバイス層からなるＡｌＧａＮ系半導体層あるいはＩｎＡｌＮ系半導体層を順次設けた半導体積層構造であって、前記歪緩和層が組成傾斜層と超格子層からなり、組成傾斜層と超格子層の一方が他方からなる２層の中間に存在する半導体積層構造。
2. 前記超格子層が２層の組成傾斜層の中間に存在する請求項１に記載の半導体積層構造。
3. 前記超格子層の平均組成が、基板に近い一方の組成傾斜層Ａｌ_Ｘ１Ｇａ_１−Ｘ１Ｎの最終に形成される組成と他方の組成傾斜層Ａｌ_Ｘ２Ｇａ_１−Ｘ２Ｎの最初に形成される組成と一致する、請求項２に記載の半導体積層構造。
4. 基板に近い一方の組成傾斜層Ａｌ_Ｘ１Ｇａ_１−Ｘ１ＮのＡｌ含有率Ｘ１が膜成長方向に１〜０．４５、他方の組成傾斜層Ａｌ_Ｘ２Ｇａ_１−Ｘ２ＮのＡｌ含有率Ｘ２が膜成長方向に０．４５〜０、超格子層の平均組成がＡｌ_０．４５Ｇａ_０．５５Ｎである、請求項３に記載の半導体積層構造。
5. 前記超格子層が２つあり、その平均組成がともに同じ組成であり、当該２つの超格子層に挟まれた組成傾斜層Ａｌ_ＸＧａ_１−ＸＮのＸが前記超格子層の平均組成のＡｌ含有率から０に変化する請求項１に記載の半導体積層構造。
6. 前記組成傾斜層Ａｌ_ＸＧａ_１−ＸＮのＸが、膜成長方向に連続的に減少する、あるいは膜成長方向に膜厚１０ｎｍ〜１００ｎｍ毎に階段状に減少する前記請求項１〜５のいずれかに記載の半導体積層構造。
7. 前記超格子層を構成する一方の組成がＡｌＮであり、他方の組成がＡｌ_Ｘ３Ｇａ_１−Ｘ３Ｎであり、Ｘ３が０〜０．２である請求項１〜６のいずれかに記載の半導体積層構造。
8. 超格子を構成する一方の組成がＡｌＮであり、他方の組成がＡｌ_Ｘ３Ｇａ_１−Ｘ３Ｎであり、Ｘ３が０〜０．２の場合、その膜厚比が１：２〜１：４である請求項７に記載の半導体積層構造。
9. 前記組成傾斜層の厚みが０．１〜１．０μｍ、前記超格子層の厚みが１．０〜５．０μｍである請求項１〜８のいずれかに記載の半導体積層構造。
10. 前記デバイス層がチャネル層およびバリア層を含む、請求項１〜９のいずれかに記載の半導体積層構造。
11. 前記チャネル層がｉ‐ＧａＮ、前記バリア層がｉ‐Ａｌ_ＸＧａ_１−ＸＮ（０．１≦Ｘ≦０．３）あるいはｉ‐Ｉｎ_ＸＡｌ_１−ＸＮ（０．１≦Ｘ≦０．３）である、請求項１０に記載の半導体積層構造。
12. 前記デバイス層が、第１の導電型半導体層、活性層、および第１の導電型と反対の第２の導電型半導体層を順次積層してなる受発光層である請求項１〜９のいずれかに記載の半導体積層構造。
13. 前記基板がＳｉ単結晶である請求項１〜１２のいずれかに記載の半導体積層構造。
14. 請求項１０または１１の半導体積層構造にソース電極、ゲート電極、およびドレイン電極を形成したＨＥＭＴ素子。
15. 請求項１２の半導体積層構造にカソード電極およびアノード電極を形成した受発光素子。