JP2015019461A - 蓄電素子の残電圧を放電するための放電回路及び閃光放電ランプ点灯装置 - Google Patents

Abstract

【課題】蓄電素子の残電圧を放電するための放電回路において、残電圧の迅速な放電と放電回路の過熱抑制とを両立する。
【解決手段】蓄電素子１１の残電圧を放電するための放電回路２５０は、蓄電素子１１に並列接続される、複数の放電抵抗３２及び複数の放電抵抗３２の接続構成を変更可能な複数のスイッチ素子３４からなる放電切替回路３０と、残電圧の放電時に、蓄電素子１１に並列接続される放電抵抗３２の合成抵抗値を減少させるように複数のスイッチ素子３４の動作状態を制御する制御回路４０とを備える。
【選択図】 図２

Description

本発明は、蓄電素子の残電圧を放電するための放電回路及びその放電回路が搭載された閃光放電ランプ点灯装置に関する。

太陽電池の光電変換特性などの各種太陽エネルギー利用機器の性能測定のために、自然太陽光のスペクトル分布を再現する擬似太陽光を被照射体に照射する擬似太陽光照射装置が知られている。この種の擬似太陽光照射装置においては、キセノンランプからなる光源が箱体内に設置され、光源からの光が光学フィルタを介して照射されることで放射面から擬似太陽光が放射される。

本装置では、例えば、発光長が１０００ｍｍ以上のキセノンランプ（以下、「ランプ」という）が用いられ、直流のランプ電流が通電され、そのランプ電流値を点灯装置によって調整することにより照射面の照度が制御される。一般的には、点灯時のランプ電流は数十アンペア（例えば７０Ａ）、ランプ電圧は数百ボルト（例えば５００Ｖ）程度であり、このランプ電流／電圧が、１回の点灯あたり数十ミリ秒から数百ミリ秒にわたって通電／印加される。この出力状態が定電流又は定電力で制御され、点灯期間中に被照射体の性能が測定される。

上記の場合、ランプ電力が３５ｋＷとなり、瞬時（例えば１００ミリ秒）とはいえ、この電力を商用電源から直接供給すると、同じ商用電源の系統の周辺機器に障害を及ぼすことや、商用電源と照射装置の間に容量の大きい接点及び配線が必要となることが問題となる。そこで一般には、照射装置内に点灯装置を設け、点灯装置において電力をコンデンサ等の蓄積素子に蓄積し、点灯指令に応じてその蓄積された電力をランプに供給する構成が採用される（例えば、特許文献１参照）。

このような閃光ランプ点灯装置において、大容量の蓄電素子が高電圧で充電されている状態を、点灯装置の非使用時（例えば、使用終了後）に放置しておくことはメンテナンス時や誤使用時の状況を考慮すると好ましくない。そこで、非使用時には蓄電素子の残存エネルギーを放電させて残電圧を充分低くしておくために、蓄電素子に放電回路が設けられる。例えば、特許文献２は、放電等バルブ（８）を取り外しているときに閉成する放電スイッチ（Ｓ３）と、放電スイッチが閉成するとコンデンサ（５）に蓄積されている電荷を放電する放電抵抗（７）を備えた放電灯点灯装置を開示する。このような残電圧放電の構成が上記の閃光ランプ点灯装置に適用され得る。

特開２００８−３００６３２号公報 特開２００８−６００５１号公報

ところで、閃光放電ランプ点灯装置においては、上記のような大容量の蓄電素子の充電エネルギーを短時間で放電させる必要がある。特に、メンテナンス時、出荷調整時等のように、比較的短い周期で閃光放電ランプの点灯（すなわち、蓄電素子の充放電）を繰り返す必要がある場合に、蓄電素子の残電圧は短時間で放電されることが好ましい。例えば、照度の均斉度を最適化するためにランプ反射板の角度を微調整する作業においては、蓄電素子充電の工程、ランプ閃光点灯による照度均斉度確認の工程、蓄電素子の残電圧放電の工程、主電源の遮断、反射板微調整の工程、及び主電源の再投入といった工程を繰り返すことになる。従って、上記の蓄電素子の残電圧放電の工程に要する時間が長いと、上記の作業全体の所要時間が長くなり、好ましくない。また、一回の蓄電素子の残電圧放電工程で発熱した放電抵抗が次回の同工程までに放熱されないと、上記の繰り返しにおいて放電抵抗が過熱状態となり、好ましくない。従って、残電圧の放電時間が短縮されつつも放電抵抗の過熱状態が回避されることが好ましい。

しかし、特許文献２のように、１つの放電抵抗で蓄電素子の放電回路を形成する構成によると、放電時間の短縮と放電抵抗の過熱状態の回避がトレードオフの関係となる。すなわち、放電抵抗の抵抗値が低いと、放電に要する時間は短くなるが、放電開始時に流れる電流が過大となり、発熱の原因となる。従って、放電抵抗に電流定格又は定格電力の大きな抵抗素子を用いる必要があり小型化及び低コスト化の観点から好ましくない。一方、放電抵抗の抵抗値が高いと、放電開始時に流れる電流は小さく発熱を抑制できるが、放電に要する時間が長くなる。従って、メンテナンス時、出荷調整時等の作業効率の観点から好ましくない。

そこで、本発明は、蓄電素子の残電圧を放電するための放電回路において、残電圧の迅速な放電と放電回路の過熱抑制とを両立することを課題とする。また、残電圧の迅速な放電が可能でメンテナンス性に優れた小型及び低コストの閃光放電ランプ点灯装置を提供することを課題とする。

本発明の、蓄電素子の残電圧を放電するための放電回路は、蓄電素子に並列接続される、複数の放電抵抗及び当該複数の放電抵抗の接続構成を変更可能な複数のスイッチ素子からなる放電切替回路と、残電圧の放電時に、蓄電素子に並列接続される放電抵抗の合成抵抗値を段階的に減少させるように複数のスイッチ素子の動作状態を制御する制御回路とを備える。この構成によると、蓄電素子に並列接続される複数の放電抵抗の合成抵抗値が残電圧の低下に伴って減少するので、特に残電圧が低くなると放電が加速され、放電時間が大幅に短縮される。また、放電抵抗が順次切り替えられるので各放電抵抗に小さな定格値の抵抗素子を用いることができ、放電回路の小型化及び低コスト化が実現される。

上記放電回路は、蓄電素子の残電圧を検出する電圧検出回路をさらに備える。制御回路は、残電圧の放電時に、電圧検出回路によって検出された残電圧の低下に対して、蓄電素子に並列接続される放電抵抗の合成抵抗値を段階的に減少させるように複数のスイッチ素子の動作状態を制御する。これにより、放電抵抗の合成抵抗値の切替えタイミングを最適化して所望の放電時間を実現し、各放電抵抗における消費電力を確実に管理することができる。また、蓄電素子の容量や残電圧にばらつきがある場合でも、上記効果を確実に享受することができる。

一実施形態において、複数の放電抵抗が抵抗値の大きい順に第１から第ｎの放電抵抗からなり、複数のスイッチ素子が第１から第ｎのスイッチ素子からなり、１≦ｋ≦ｎのｋについて、第ｋの放電抵抗と第ｋのスイッチ素子の直列回路が蓄電素子に並列接続され、制御回路が、残電圧の放電時に、第ｋのスイッチ素子をｋ＝１からｋ＝ｎの順に選択的に導通させる。ここで、第ｋのスイッチ素子の選択的な導通が、第ｋのスイッチ素子のｋ＝１からｋ＝ｎまでの択一的な導通により行われることが好ましい。これにより、導通後に開放された放電抵抗の放熱が促進され、蓄電素子の充放電の繰返しにおける放電抵抗の過熱が抑制される。

他の実施形態において、複数の放電抵抗が直列接続され、制御回路が、残電圧の放電時に、放電経路を形成する放電抵抗の数を減少させるように複数のスイッチ素子の動作状態を制御するように構成される。この構成によると、蓄電電圧を放電抵抗数で除算した電圧値に対応する定格電圧の抵抗素子を放電抵抗として使用することができ、放電回路の小型化及び低コスト化に貢献する。

具体的には、複数の放電抵抗は直列接続された第１から第ｎの放電抵抗からなり、第１の放電抵抗に第１のスイッチ素子が直列接続され、第１のスイッチ素子が蓄電素子の低電位側端子に接続されるとともに第ｎの放電抵抗が蓄電素子の高電位側端子に接続されることにより第１のスイッチ素子及び第１から第ｎの放電抵抗の直列回路が蓄電素子に並列接続され、２≦ｋ≦ｎのｋについて、第ｋのスイッチ素子が第ｋ−１の放電抵抗と第ｋの放電抵抗の接続点と、低電位側端子との間に接続される。そして、制御回路は、残電圧の放電時に、第ｋのスイッチ素子をｋ＝１からｋ＝ｎの順に導通させるように構成される。このように、各スイッチ素子が蓄電素子の低電位側端子に接続されるので、各スイッチ素子に半導体スイッチを用いた場合に簡素かつ安価な放電回路が実現される。

本発明の閃光放電ランプ点灯装置は、蓄電素子を含み蓄電素子を充電する充電回路と、上記の放電回路と、蓄電素子の電圧を電源として閃光放電ランプに供給される電流を制御する電流制御回路と、充電回路、放電回路及び電流制御回路を統括制御する中央制御部とを備える。これにより、放電時間短縮による高いメンテナンス性と発熱抑制による小型化及び低コスト化を実現する閃光放電ランプ点灯装置が提供される。

本発明の閃光放電ランプ点灯装置を示す回路構成図である。 本発明の第１の実施形態における充電回路を示す図である。 本発明の第１の実施形態における充電回路の動作を示す図である。 本発明の第２の実施形態における充電回路を示す図である。 本発明の第２の実施形態における充電回路の一例を示す図である。 本発明の第２の実施形態における充電回路の動作を示す図である。

＜基本構成＞
図１に本発明の閃光放電ランプ点灯装置（以下、「点灯装置」という）の回路構成図を示す。点灯装置１００は整流入力回路１５０と、充電回路２００と、放電回路２５０と、電流制御回路３００と、制御部（ＣＰＵ）４００とを備える。制御部４００は充電回路２００、放電回路２５０及び電流制御回路３００を統括制御する。なお、上記及び以降の説明において、各回路素子が上記のどの回路に属するかは便宜的なものであり、本発明を拘束するものではない。

また、上記の点灯装置１００、点灯装置１００に接続された閃光放電ランプ５００（以下、「ランプ５００」という）、ランプ５００を内包する筐体（不図示）、点灯装置１００への入力手段等を備えることにより閃光照射装置を構成することができる。閃光照射装置が擬似太陽光照射装置である場合、ランプ５００はキセノンランプからなる。

整流入力回路１５０は整流器１及び平滑コンデンサ２を備え、交流電源ＡＣは整流器１によって全波整流されるとともに平滑コンデンサ２によって平滑化される。なお、本実施形態では、整流入力回路１５０にコンデンサインプット型のものが採用されているが、力率改善回路等が採用されてもよい。また、交流電源の代わりに直流電源が入力電源となる場合は、整流入力回路１５０は不要である。

充電回路２００は、トランジスタ３〜６からなるフルブリッジ回路、ＰＷＭ制御回路７、昇圧トランス８、整流器９、電流制限用コイル１０、蓄電素子１１、電圧検出回路１２、電流検出抵抗１３、誤差増幅器１４及び基準電源１５を備える。フルブリッジ回路はＰＷＭ制御回路７によってスイッチング制御され、トランジスタ３及び６とトランジスタ４及び５が交互にオン・オフされるとともにその導通時間が制御される。昇圧トランス８の一次巻線にはフルブリッジ回路の出力が接続され、二次側には巻数比に応じた電圧が発生する。昇圧トランスの二次巻線に発生した電圧は、整流器９によって整流され、電流制限用コイル１０を介して出力されて蓄電素子１１に充電される。本実施形態においては、蓄電素子１１を電解コンデンサとしているが、蓄電素子１１は電気二重層コンデンサ、バッテリ等であってもよい。電圧検出回路１２は分圧抵抗からなる。

ＰＷＭ制御回路７は、中央制御部４００からの充電開始信号を受けると、フルブリッジ回路を数十ｋＨｚ（例えば、５０ｋＨｚ程度）で駆動させて充電を開始する。充電動作中は、電流検出抵抗１３によって検出される電流値（電流検出抵抗１３に発生する電圧）が目標値（基準電源１５の電圧）に等しくなるように誤差増幅器１４及びＰＷＭ制御回路７が動作し、所定の充電電流で充電が行われる。なお、充電方法は定電流制御に限られない。電圧検出回路１２によって検出される充電電圧がランプ電圧よりも充分に高い設定電圧（例えば、１０００Ｖ程度）に達すると、ＰＷＭ制御回路７はフルブリッジ回路の動作を一旦停止（又は充電電圧を保持）し、スタンバイ状態に移行する。ここで、ＰＷＭ制御回路７は充電完了信号を中央制御部４００に出力する。

なお、本開示においては、充電回路２００としてフルブリッジ及び昇圧トランスで構成される回路が例示されるが、昇圧動作と充電動作が可能であれば他の昇圧コンバータ方式の回路が採用されてもよい。またさらに、充電回路２００が高圧電源から給電される場合には昇圧機能は不要である。

放電回路２５０は、放電切替回路３０、制御回路４０及び電圧検出回路５０を備える。電圧検出回路５０は分圧抵抗５１及び５２からなる。説明の便宜上、制御回路４０を中央制御部４００とは個別の制御回路として示しているが、制御回路４０は中央制御部４００又はＰＷＭ制御回路７に含まれていてもよい。また、電圧検出回路５０は電圧検出回路１２と同様の分圧抵抗で構成することができるので、電圧検出回路５０を設けることなく電圧検出回路１２が放電回路２５０における電圧検出回路を兼ねる構成としてもよい。この場合、電圧検出回路１２の出力がＰＷＭ制御回路７だけでなく制御回路４０に入力されるものとする。放電切替回路３０については後述する。なお、図１においては、放電回路２５０内の配線は簡略化して示してある。

電流制御回路３００はＩＧＢＴ等の半導体スイッチ１６、チョークコイル１７、ダイオード１８、コンデンサ１９、電流検出抵抗２０、ＰＷＭ制御回路２１及び誤差増幅器２２を含み、降圧チョッパ回路を構成する。電流制御回路３００はまた、イグナイタ回路３５０を含む。イグナイタ回路３５０は始動回路２３及びパルストランス２４及びを含み、パルストランス２４の２次巻線はチョークコイル１７に直列接続される。

電流制御回路３００は、蓄電素子１１に充電された電圧を電源として、中央制御部４００からの点灯信号を受けて動作を開始する。電流制御回路３００のＰＷＭ制御回路２１が点灯信号に応じて動作を開始すると、動作開始時点でランプ５００の両端に、蓄電素子１１の電圧とほぼ等しい直流電圧が印加される。一方、イグナイタ回路３５０の始動回路２３は点灯信号に応じて起動してパルストランス２４の１次巻線にパルス電圧を発生させ、２次巻線にはパルストランス２４の１次／２次巻数比に応じた高圧パルスが発生する。これにより、上記の蓄電素子１１の電圧に高圧パルスが重畳された電圧がランプ５００に印加され、ランプ５００の絶縁破壊が起こる。

ランプ５００が絶縁破壊されると、蓄電素子１１の電圧を電源として電流制御回路３００からの制限された電流がランプ５００に投入される。半導体スイッチ１６はＰＷＭ制御回路２１によって導通時間が制御されてスイッチングされる。半導体スイッチ１６がオンの期間には蓄電素子１１→半導体スイッチ１６→チョークコイル１７→パルストランス２４の２次巻線→ランプ５００→蓄電素子１１の経路に電流が流れる。一方、半導体スイッチ１６がオフの期間にはチョークコイル１７に蓄えられた電力を元に、チョークコイル１７→パルストランス２４の２次巻線→ランプ５００→ダイオード１８→チョークコイル１７の経路に電流が流れる。コンデンサ１９はランプ５００への出力を平滑化し、ランプ電流のリップル成分を抑制又は除去する。電流検出抵抗２０によってランプ電流が検出され、検出ランプ電流に比例する電圧信号（検出電圧）が誤差増幅器２２の負入力端子に入力される。ランプ電流の設定値に比例する電圧信号が中央制御部４００から誤差増幅器２２の正入力端子に入力される。そして、誤差増幅器２２の両入力が等しくなるようにＰＷＭ制御回路２１によって半導体スイッチ１６の導通時間がＰＷＭ制御される。これにより、蓄電素子１１を電源とするランプ５００の定電流直流点灯が行われる。

ここで、放電回路２５０は、中央制御部４００から、蓄電素子１１の残電圧を放電させる指令を示す残電圧放電信号を受信すると残電圧放電の動作を開始する。放電回路２５０による放電動作の詳細については後述する。なお、放電回路２５０による残電圧放電動作の終了時に、中央制御部４００が必要に応じて再充電信号を充電回路２００に出力し、充電回路２００が蓄電素子１１を再充電することもできる。これにより、次の点灯信号に対して即座にランプ放電を開始することができる。

上記の基本構成において、以下に各実施形態を説明する。各実施形態において、放電回路２５０の放電切替回路３０は蓄電素子１１に並列接続され、放電抵抗３２−１〜３２−ｎと、放電抵抗３２−１〜３２−ｎの接続構成を変更可能なスイッチ素子３４−１〜３４−ｎを備える。なお、２≦ｎである。スイッチ素子３４−１〜３４−ｎは、例えば、ＭＯＳＦＥＴ、ＩＧＢＴ等の半導体スイッチであってもよいし、リレースイッチ等の機械スイッチであってもよい。そして、制御回路４０は、残電圧の放電時に、蓄電素子１１に並列接続される放電抵抗３２−１〜３２−ｎの合成抵抗値を減少させるようにスイッチ素子３４−１〜３４−ｎの動作状態を制御する。ここで、電圧検出回路５０によって検出された残電圧の低下に対して、蓄電素子１１に並列接続される放電抵抗３２−１〜３２−ｎの合成抵抗値が段階的に減少するようにスイッチ素子３４−１〜３４−ｎの動作状態が制御される。なお、以降の説明にいて、放電抵抗３２−１〜３２−ｎ及びスイッチ素子３４−１〜３４−ｎについて、これらを総称して又はこれらの一部を代表して、それぞれ放電抵抗３２及びスイッチ素子３４というものとする。

実施形態１．
第１の実施例においては、抵抗値の大きい順に第１から第ｎの放電抵抗３２−１〜３２−ｎと、対応する第１から第ｎのスイッチ素子３４−１〜３４−ｎがそれぞれ直列接続され、各直列回路が蓄電素子１１に並列接続される。そして、残電圧の放電時に、制御回路４０がスイッチ素子３４ｋをｋ＝１からｋ＝ｎの順に選択的に導通させる。

図２に、本実施形態による放電回路２５０の詳細を示す。本例ではｎ＝３の場合を示すが、ｎ＝２であっても、４≦ｎであっても本実施形態は成立する。なお、以降の説明において、蓄電素子１１の低電位側ノードをノードＮＬ、高電位側ノードをノードＮＨというものとする。

放電切替回路３０は、放電抵抗３２−１とスイッチ素子３４−１の直列回路、放電抵抗３２−２とスイッチ素子３４−２の直列回路、及び放電抵抗３２−３とスイッチ素子３４−３の直列回路を備え、各直列回路が蓄電素子１１に並列接続される。放電抵抗３２−１、３２−２及び３２−３の抵抗値をそれぞれＲ１、Ｒ２及びＲ３とすると、Ｒ１＞Ｒ２＞Ｒ３であるものとする。

制御回路４０は、残電圧の放電時に、電圧検出回路５０によって検出された残電圧の低下に従ってスイッチ素子３４−１、３４−２及び３４−３をこの順序で択一的に導通させる。図１に関して上述したように、電圧検出回路５０は抵抗５１及び５２の分圧回路からなり、その出力が制御回路４０に入力される。

図３に、本実施形態による放電回路２５０の動作を示す。上段のグラフは電圧検出回路５０によって検出される蓄電素子１１の残電圧Ｖｒを示し、下段のグラフはスイッチ素子３４−１〜３４−３の各動作状態（ＯＮで導通、ＯＦＦで開放）を示す。上段のグラフにおいて、実線は本実施形態の放電構成による残電圧Ｖｒの変化を、破線は比較例として放電抵抗３２−１のみにより放電を継続した場合の残電圧Ｖｒの変化を示す。なお、各グラフの横軸は放電開始からの経過時間を示す。

時刻ｔ０に残電圧の放電が開始される。時刻ｔ０の直前まで、スイッチ素子３４−１〜３４−３はＯＦＦ状態とされ、蓄電素子１１には電圧Ｖ０（本例ではＶ０＝９００Ｖ）が充電されていたものとする。時刻ｔ０において、制御回路４０はスイッチ素子３４−１をＯＮして放電抵抗３２−１を蓄電素子１１に並列接続させる。スイッチ素子３４−２及び３４−３はＯＦＦ状態に維持される。

時刻ｔ１において、残電圧Ｖｒが第１の設定値Ｖ１（本例ではＶ１＝７００Ｖ）以下となると、制御回路４０はスイッチ素子３４−１をＯＦＦするとともにスイッチ素子３４−２をＯＮして放電抵抗３２−２を蓄電素子１１に並列接続させる。なお、スイッチ素子３４−３はＯＦＦ状態で維持される。ここで、放電抵抗３２−２の抵抗値Ｒ２は放電抵抗３２−１の抵抗値Ｒ１よりも小さいため、放電抵抗３２−１のみによって放電を継続した場合（破線）よりも放電速度が速くなる。

時刻ｔ２において、残電圧Ｖｒが第２の設定値Ｖ２（本例ではＶ２＝４００Ｖ）以下となると、制御回路４０はスイッチ素子３４−２をＯＦＦするとともにスイッチ素子３４−３をＯＮして放電抵抗３２−３を蓄電素子１１に並列接続させる。なお、スイッチ素子３４−１はＯＦＦ状態で維持される。ここで、放電抵抗３２−３の抵抗値Ｒ３は放電抵抗３２−２の抵抗値Ｒ２よりも小さいため、放電抵抗３２−２のみによって放電を継続した場合よりもさらに放電速度が速くなる。

時刻ｔ３において、残電圧Ｖｒが安全電圧Ｖ３（例えば、Ｖ３＝５０Ｖ）まで低下すると、放電動作が終了する。なお、時刻ｔ３以降は、スイッチ素子３４−３はＯＮ状態に維持されてもよいし、ＯＦＦ状態とされてもよい。

ここで、蓄電素子１１の容量をＣとして、比較例（破線）の場合と本実施形態（実線）の場合の放電時間を比較する。比較例の場合、放電にかかる時間Ｔ_Ｃ１（＝ｔ０〜ｔ４）は以下の式：
Ｔ_Ｃ１＝Ｒ１×Ｃ×Ｉｎ（Ｖ０／Ｖ３）
＝２．８９×Ｒ１×Ｃ （式１）
で表される。一方、本実施形態の場合、放電に係る時間Ｔ_Ｅ１（＝ｔ０〜ｔ３）は以下の式：
Ｔ_Ｅ１＝Ｒ１×Ｃ×Ｉｎ（Ｖ０／Ｖ１）＋Ｒ２×Ｃ×Ｉｎ（Ｖ１／Ｖ２）＋Ｒ３×Ｃ×Ｉｎ（Ｖ２／Ｖ３）
＝（０．４１×Ｒ１＋０．５６×Ｒ２＋２．０８×Ｒ３）×Ｃ （式２）
で表される。なお、「ｌｎ」は自然対数を表す。

ここで、Ｒ１：Ｒ２：Ｒ３＝９００（Ｖ０）：７００（Ｖ１）：４００（Ｖ２）＝９：７：４とすることができる。これは、各放電抵抗３２に流れる初期電流を略等しくして同じ定格電流の抵抗素子を用いるためである。このようにＲ１：Ｒ２：Ｒ３＝９：７：４である場合、式２より、放電時間Ｔ_Ｅ１＝１．７７×Ｒ１×Ｃに短縮される。なお、各放電抵抗３２に流れる初期電流及び消費電力が定格電流及び定格電力以下となればＲ１：Ｒ２：Ｒ３の比は上記に限られない。例えば、上記のＶ０〜Ｖ３の設定においてＲ１：Ｒ２：Ｒ３＝３：２：１とすれば、式２より、放電時間Ｔ_Ｅ１＝１．４８×Ｒ１×Ｃに短縮され、放電時間Ｔ_Ｃ１＝２．８９×Ｒ１×Ｃの約半分とすることができる。

また、各放電抵抗３２−１〜３２−３の消費電力は、各放電抵抗のみで放電を行った場合の３分の１程度で済む。従って、各放電抵抗３２として、定格電力の小さい小型かつ安価な抵抗素子を採用することができる。また、スイッチ素子３２の択一的な導通により、スイッチ素子３２はＯＮ状態後のＯＦＦ状態においては放熱される。これにより、導通後に開放された放電抵抗の放熱が促進され、蓄電素子の充放電の繰返しにおける放電抵抗の過熱がさらに抑制される。またさらに、放電電流経路を分散することにより、各スイッチ素子３４に係るストレス（例えば、内部抵抗による損失）も軽減される。

以上のように、本実施形態の放電回路３０によると、残電圧の放電時に、蓄電素子１１に並列接続される放電抵抗３２−１〜３２−３の合成抵抗値が減少するようにスイッチ素子３４−１〜３４−３の動作状態が制御される。従って、残電圧が低くなると放電速度が加速され、放電時間が大幅に短縮される。また、放電抵抗３２が順次切り替えられるので各放電抵抗３２に小さい電流定格の抵抗素子を用いることができ、放電回路３０の小型化及び低コスト化が実現される。また、合成抵抗値の減少が残電圧の減少に追従するので、放電抵抗３２の合成抵抗値の切替えタイミングを最適化して所望の放電時間を実現し、各放電抵抗３２における消費電力を確実に管理することができる。そして、蓄電素子１１の容量や残電圧にばらつきがある場合でも、上記の効果を確実に享受することができる。

なお、本実施形態においては、スイッチ素子３４−１〜３４−ｎが択一的に導通されて同時に１つの放電抵抗３２のみが蓄電素子１１に並列接続される構成を示したが、スイッチ素子３４−１〜３４−ｎが累進的に導通されるようにしてもよい。すなわち、残電圧Ｖｒの低下に伴って、導通されるスイッチ素子３４が、スイッチ素子３４−１、スイッチ素子３４−１及び３４−２、スイッチ素子３４−１〜３４−３、スイッチ素子３４−１〜３４−４、・・・、全スイッチ素子３４−１〜３４−ｎとなるようにしてもよい。図２に示す構成において累進的導通が行われる場合、放電抵抗３２−１、３２−２及び３２−３の抵抗値をそれぞれＲ１１、Ｒ１２及びＲ１３とすると、Ｒ１１＝Ｒ１、１／（１／Ｒ１１＋１／Ｒ１２）＝Ｒ２、１／（１／Ｒ１１＋１／Ｒ１２＋１／Ｒ１３）＝Ｒ３となるようにＲ１１、Ｒ１２及びＲ１３を選定すれば、図３の上段のグラフに示すものと同様の電圧変化を得ることができる。但し、第１の実施形態におけるような放電抵抗３２の（ＯＮ状態後のＯＦＦ状態における）放熱効果を得ることはできない。

実施形態２．
上記第１の実施形態では各放電抵抗３２が蓄電素子１１に対して並列接続される構成を示したが、本実施形態では、直列接続された放電抵抗３２−１〜３２−ｎが蓄電素子１１に対して並列接続される構成を示す。本実施形態では、制御回路４０は、蓄電素子１１の放電時に、放電経路を形成する放電抵抗３２の数を減少させるように各スイッチ素子３４の動作状態を制御する。

本実施形態では、低電位ノードＮＬと高電位ノードＮＨの間に、スイッチ素子３４−１と放電抵抗３２−１〜３２−ｎの直列回路が接続される。２≦ｋ≦ｎのｋについて、スイッチ素子３４−ｋが放電抵抗３２−（ｋ−１）と放電抵抗３２−ｋの接続点と、低電位ノードＮＬとの間に接続される。そして、制御回路４０が、残電圧の放電時にスイッチ素子３４−１ｋをｋ＝１からｋ＝ｎの順に導通させる。

図４に、本実施形態による放電回路２５０の詳細を示す。上述したように、放電回路２５０は放電切替回路３０、制御回路４０及び電圧検出回路５０を備える。電圧検出回路５０は第１の実施形態と同様に抵抗５１及び５２の分圧抵抗からなる。なお、本例ではｎ＝３の場合を示すが、ｎ＝２であっても、４≦ｎであっても本実施形態は成立する。

放電切替回路３０において、低電位ノードＮＬにスイッチ素子３４−１の一方の端子が接続され、スイッチ素子３４−１の他方の端子に放電抵抗３２−１が接続され、放電抵抗３２−１〜３２−３が直列接続され、放電抵抗３２−３が高電位ノードＮＨに接続される。スイッチ素子３４−２が放電抵抗３２−１と放電抵抗３２−２の接続点と、低電位ノードＮＬとの間に接続され、スイッチ素子３４−３が放電抵抗３２−２と放電抵抗３２−３の接続点と、低電位ノードＮＬとの間に接続される。

制御回路４０は、放電時にスイッチ素子３４−１〜３４−３をこの順に択一的又は累進的に導通させる。すなわち、制御回路４０は、放電開始時に、まずスイッチ素子３４−１をＯＮ状態とし、スイッチ素子３４−２及び３４−３をＯＦＦ状態とする。その後、制御回路４０は、スイッチ素子３４−２をＯＮ状態とする。この際、択一的な導通態様としてスイッチ素子３４−１はＯＦＦ状態とされてもよいし、累進的な導通態様としてＯＮ状態に維持されてもよい。なお、スイッチ素子３４−３はＯＦＦ状態に維持される。さらにその後、制御回路４０は、スイッチ素子３４−３をＯＮ状態とする。この際、択一的な導通態様としてスイッチ素子３４−１及び３４−２はＯＦＦ状態とされてもよいし、累進的な同一態様として双方ともＯＮ状態に維持されてもよい。

なお、上述したように各スイッチ素子３４は半導体スイッチ又は機械スイッチからなるものであればよいが、全スイッチ素子３４の低電位側端子が低電位側ノードＮＬに接続されるので、各スイッチ素子３４をＭＯＳＦＥＴ等の半導体素子で構成して簡素かつ安価な構成とすることができる。図５に、各スイッチ素子３４をＭＯＳＦＥＴで構成した例の回路図を示す。各スイッチ素子３４のドレイン端子が各抵抗素子に接続され、ソース端子が低電位側ノードＮＬに接続され、ゲート端子に制御回路４０からのゲート信号が入力される。

図６に、本実施形態による放電回路２５０の動作を示す。上段のグラフは蓄電素子１１の残電圧Ｖｒを示し、下段のグラフはスイッチ素子３４−１〜３４−３の各動作状態（ＯＮで導通、ＯＦＦで開放）を示す。図３と同様に、上段のグラフにおいて、実線は本実施形態の放電構成による残電圧Ｖｒの変化を、破線は比較例として、放電抵抗３２−１、３２−２及び３２−３の直列回路の接続を継続した場合の残電圧Ｖｒの変化を示す。なお、上段のグラフに示す残電圧Ｖｒの変化は第１の実施形態による図３と同様であるので詳細な説明を省略する。なお、本実施形態においては、スイッチ素子３４の導通は累進的に行われるものとするが、スイッチ素子３４の導通が択一的に行われたとしても上段のグラフに表す残電圧Ｖｒ変化は同じものとなる。

時刻ｔ０に残電圧の放電が開始される。時刻ｔ０の直前まで、スイッチ素子３４−１〜３４−３はＯＦＦ状態とされ、蓄電素子１１には電圧Ｖ０（本例ではＶ０＝９００Ｖ）が充電されていたものとする。時刻ｔ０において、制御回路４０はスイッチ素子３４−１をＯＮ状態として放電抵抗３２−１〜３２−３を蓄電素子１１に並列接続させる。スイッチ素子３４−２及び３４−３はＯＦＦ状態に維持される。

時刻ｔ１において、残電圧Ｖｒが第１の設定値Ｖ１（本例ではＶ１＝７００Ｖ）以下となると、制御回路４０はスイッチ素子３４−１及び３４−２をＯＮ状態として、実質的に放電抵抗３２−２及び３２−３を蓄電素子１１に並列接続させる。ここで、「実質的に」とは、放電抵抗３２−１は蓄電素子１１に物理的には接続されるもののスイッチ素子３４−２によって短絡されるため抵抗素子として機能するのは放電抵抗３２−２及び３２−３であることを示す趣旨である。なお、スイッチ素子３４−３はＯＦＦ状態で維持される。ここで、放電抵抗３２−２及び３２−３の直列回路の抵抗値Ｒ２＋Ｒ３は放電抵抗３２−１、３２−２及び３２−３の直列回路の抵抗値Ｒ１＋Ｒ２＋Ｒ３よりも抵抗値が小さいため、同直列回路により放電を継続した場合（破線）よりも放電速度が速くなる。

時刻ｔ２において、残電圧Ｖｒが第２の設定値Ｖ２（本例ではＶ２＝４００Ｖ）以下となると、制御回路４０はスイッチ素子３４−１〜３４−３をＯＮして、実質的に放電抵抗３２−３のみを蓄電素子１１に並列接続させる。ここで、放電抵抗３２−３の抵抗値Ｒ３は放電抵抗３２−２及び３２−３の直列回路の抵抗値Ｒ２＋Ｒ３よりも抵抗値が小さいため、同直列回路により放電を継続した場合よりもさらに放電速度が速くなる。

時刻ｔ３において、残電圧Ｖｒが安全電圧Ｖ３（例えば、Ｖ３＝５０Ｖ）まで低下すると放電動作が終了する。なお、時刻ｔ３以降は、スイッチ素子３４−１〜３４−３はＯＮ状態に維持されるようにしてもよいし、ＯＦＦ状態とされてもよい。

ここで、蓄電素子１１の容量をＣとして、比較例（破線）の場合と本実施形態（実線）の場合の放電時間を比較する。比較例の場合、放電にかかる時間Ｔ_Ｃ２（＝ｔ０〜ｔ４）は以下の式：
Ｔ_Ｃ２＝（Ｒ１＋Ｒ２＋Ｒ３）×Ｃ×Ｉｎ（Ｖ０／Ｖ３）
＝２．８９×（Ｒ１＋Ｒ２＋Ｒ３）×Ｃ （式３）
で表される。一方、本実施形態の場合、放電に係る時間Ｔ_Ｅ２（＝ｔ０〜ｔ３）は以下の式：
Ｔ_Ｅ２＝（Ｒ１＋Ｒ２＋Ｒ３）×Ｃ×Ｉｎ（Ｖ０／Ｖ１）＋（Ｒ２＋Ｒ３）×Ｃ×Ｉｎ（Ｖ１／Ｖ２）＋Ｒ３×Ｃ×Ｉｎ（Ｖ２／Ｖ３）
＝（３．０５×Ｒ１＋０．９７×Ｒ２＋０．４１×Ｒ３）×Ｃ （式４）
で表される。なお、「ｌｎ」は自然対数を表す。

ここで、Ｒ１：Ｒ２：Ｒ３＝１：１：１とする。これは、各放電抵抗３２に印加される電圧を等しくして同じ定格電圧の抵抗素子を用いるためである。このようにＲ１〜Ｒ３が等しい場合、式３より、放電時間Ｔ_Ｃ２＝８．６７×Ｒ１×Ｃとなり、式４より、放電時間Ｔ_Ｅ２＝４．４３×Ｒ１×Ｃとなる。このように、本実施形態における放電時間Ｔ_Ｅ２は比較例における放電時間Ｔ_Ｃ２の半分程度に短縮される。なお、各放電抵抗３２に印加される電圧が各抵抗素子の定格電圧以下となる限り、Ｒ１：Ｒ２：Ｒ３の比は上記に限られない。

上記構成によると、充電設定電圧を放電抵抗数で除算した電圧値に対応する小さな定格電圧の抵抗素子を放電抵抗として使用することができ、放電回路の小型化及び低コスト化が実現される。また、放電抵抗３２−１〜３２−３の各々の消費電力は、１つの放電抵抗３２のみで全放電を行った場合の３分の１程度で済む。従って、各放電抵抗３２として、定格電圧が小さいだけでなく定格電力も小さい小型かつ安価な抵抗素子を採用することができる。また、放電電流経路が分散されるので、各スイッチ素子３４に係るストレスも軽減される。

本実施形態の構成においても、残電圧の放電時に、蓄電素子１１に並列接続される放電抵抗３２−１〜３２−３の合成抵抗値が減少するので、残電圧が低くなると放電速度が加速され、放電時間が大幅に短縮される。そして、放電抵抗３２が順次切り替えられるので各放電抵抗３２に小さい定格電圧の抵抗素子を用いることができ、放電回路３０の小型化及び低コスト化が実現される。また、合成抵抗値の減少が残電圧の減少に追従するので、放電抵抗３２の合成抵抗値の切替えタイミングを最適化して所望の放電時間を実現し、各放電抵抗３２における消費電力を確実に管理することができる。そして、蓄電素子１１の容量や残電圧にばらつきがある場合でも、上記の効果を確実に享受することができる。

以上のように、上記第１及び第２の実施形態によると、蓄電素子１１の残電圧を放電するための放電回路２５０において、残電圧の迅速な放電と放電回路３０の過熱抑制とを両立することを課題とする。また、このような放電回路２５０の搭載により、充放電サイクルの短縮、すなわち点灯サイクルの短縮を可能とした高いメンテナンス性と発熱抑制による小型化及び低コスト化を実現する点灯装置１００が提供される。

変形例．
上記において本発明の最も好適な実施形態を示したが、本発明は上記構成に限られず、以下に示すように種々の変形が可能である。

（１）スイッチ素子３４の切替タイミングの変形
上記各実施形態においては、残電圧Ｖｒが所定の設定値以下となったことに応じて各スイッチ素子３４の動作状態が制御される構成を示したが、蓄電素子の容量Ｃのばらつきが小さく残電圧Ｖｃが確定しているような場合は、実験的に求められた固定の設定時間の経過ごとに各スイッチ素子３４の動作状態が制御される構成としてもよい。この場合、電圧検出回路５０は不要である。

（２）同時接続数の変形
上記各実施形態においては複数のスイッチ素子３４が択一的又は累進的に導通される構成を示したが、複数のスイッチ素子３４が順次重複的に導通されるようにしてもよい。例えば、２つのスイッチ素子３４−（ｋ−１）及び３４−ｋが、ｋ＝２〜ｋ＝ｎまで順次選択的にＯＮ状態とされるようにしてもよい。すなわち、まずスイッチ素子３４−１及び３４−２がＯＮ状態とされ、次にスイッチ素子３４−２及び３４−３、次にスイッチ素子３４−３及び３４−４、・・・最後にスイッチ素子３４−（ｎ−１）及び３４−ｎがＯＮ状態とされるようにしてもよい。

（３）報知手段の付加
上記各実施形態において、蓄電素子１１の残電圧Ｖｒが安全電圧Ｖ３以下になったこと（又は安全電圧Ｖ３を未だ超えていること）を示す表示をユーザに報知する報知手段を設けてもよい。例えば、電圧検出回路５０によって検出される残電圧Ｖｒが５０Ｖ以下になった時点で、制御回路４０が中央制御部４００に残電圧放電完了信号を出力し、中央制御部４００が報知手段に報知動作を行わせる構成とすることができる。報知手段は、ＬＥＤ等の発光体による発光、液晶表示等のディスプレイによる表示等による視覚的報知、ブザー音、音声案内等による聴覚的報知、若しくは照射装置の筐体のロック解除（又は施錠）等による動作上の報知、又はこれらの組合せであればよい。

１１ 蓄電素子
３０ 放電切替回路
３２、３２−１、３２−２、３２−３、３２−ｎ 放電抵抗
３４、３４−１、３４−２、３４−３、３４−ｎ スイッチ素子
４０ 制御回路
５０ 電圧検出回路
１００ 閃光放電ランプ点灯装置（点灯装置）
２００ 充電回路
２５０ 放電回路
３００ 電流制御回路
４００ 中央制御部
５００ 閃光放電ランプ（ランプ）

Claims (7)

1. 蓄電素子の残電圧を放電するための放電回路であって、
   前記蓄電素子に並列接続される、複数の放電抵抗及び該複数の放電抵抗の接続構成を変更可能な複数のスイッチ素子からなる放電切替回路と、
   前記残電圧の放電時に、前記蓄電素子に並列接続される放電抵抗の合成抵抗値を減少させるように前記複数のスイッチ素子の動作状態を制御する制御回路と
   を備えた放電回路。
2. 請求項１に記載の放電回路であって、前記蓄電素子の残電圧を検出する電圧検出回路をさらに備え、
   前記制御回路が、前記残電圧の放電時に、前記電圧検出回路によって検出された残電圧の低下に対して、前記蓄電素子に並列接続される放電抵抗の合成抵抗値を段階的に減少させるように前記複数のスイッチ素子の動作状態を制御するように構成された放電回路。
3. 請求項１又は２に記載の放電回路において、前記複数の放電抵抗が抵抗値の大きい順に第１から第ｎの放電抵抗からなり、前記複数のスイッチ素子が第１から第ｎのスイッチ素子からなり、１≦ｋ≦ｎのｋについて、第ｋの放電抵抗と第ｋのスイッチ素子の直列回路が前記蓄電素子に並列接続され、
   前記制御回路が、前記残電圧の放電時に、前記第ｋのスイッチ素子をｋ＝１からｋ＝ｎの順に選択的に導通させるように構成された放電回路。
4. 請求項３に記載の放電回路において、前記第ｋのスイッチ素子の選択的な導通が、前記第ｋのスイッチ素子のｋ＝１からｋ＝ｎまでの択一的な導通により行われるように構成された放電回路。
5. 請求項１又は２に記載の放電回路において、前記複数の放電抵抗が直列接続され、
   前記制御回路が、前記残電圧の放電時に、放電経路を形成する放電抵抗の数を減少させるように前記複数のスイッチ素子の動作状態を制御するように構成された放電回路。
6. 請求項１、２又は５に記載の放電回路において、前記複数の放電抵抗が第１から第ｎの放電抵抗からなり、該第１から第ｎの放電抵抗が直列接続され、前記第１の放電抵抗に第１のスイッチ素子が直列接続され、前記第１のスイッチ素子が前記蓄電素子の低電位側端子に接続されるとともに前記第ｎの放電抵抗が前記蓄電素子の高電位側端子に接続されることにより前記第１のスイッチ素子及び前記第１から第ｎの放電抵抗の直列回路が前記蓄電素子に並列接続され、２≦ｋ≦ｎのｋについて、第ｋのスイッチ素子が第ｋ−１の放電抵抗と第ｋの放電抵抗の接続点と、前記低電位側端子との間に接続され、
   前記制御回路が、前記残電圧の放電時に、前記第ｋのスイッチ素子をｋ＝１からｋ＝ｎの順に導通させるように構成された放電回路。
7. 前記蓄電素子を含み、該蓄電素子を充電するための充電回路と、
   請求項１から６のいずれか一項に記載の放電回路と、
   前記蓄電素子の電圧を電源として閃光放電ランプに供給される電流を制御する電流制御回路と、
   前記充電回路、前記電力供給手段及び前記電流制御回路を統括制御する中央制御部と
   を備えた閃光放電ランプ点灯装置。
   
   
   
   

Images