JP2015008313A - Multilayer ceramic electronic part - Google Patents
Multilayer ceramic electronic part Download PDFInfo
- Publication number
- JP2015008313A JP2015008313A JP2014165041A JP2014165041A JP2015008313A JP 2015008313 A JP2015008313 A JP 2015008313A JP 2014165041 A JP2014165041 A JP 2014165041A JP 2014165041 A JP2014165041 A JP 2014165041A JP 2015008313 A JP2015008313 A JP 2015008313A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- ceramic body
- width
- multilayer ceramic
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 128
- 239000003985 ceramic capacitor Substances 0.000 abstract description 35
- 230000035882 stress Effects 0.000 abstract description 17
- 230000008646 thermal stress Effects 0.000 abstract description 5
- 230000001629 suppression Effects 0.000 abstract 1
- 238000007747 plating Methods 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 238000000034 method Methods 0.000 description 18
- 238000000576 coating method Methods 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 5
- 239000000945 filler Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000010304 firing Methods 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000007790 scraping Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000000462 isostatic pressing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- -1 rare earth compound Chemical class 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Landscapes
- Ceramic Capacitors (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、積層セラミック電子部品に関し、詳しくは、内部電極を備えたセラミック素体に、上記内部電極と導通するように外部電極が配設された構造を有する積層セラミック電子部品に関する。 The present invention relates to a multilayer ceramic electronic component, and more particularly, to a multilayer ceramic electronic component having a structure in which an external electrode is provided in a ceramic body having an internal electrode so as to be electrically connected to the internal electrode.
代表的な積層セラミック電子部品の一つに、例えば、特許文献１に開示されているような積層セラミックコンデンサがある。
As one of typical multilayer ceramic electronic components, there is a multilayer ceramic capacitor as disclosed in
この積層セラミックコンデンサは、図４に示すように、誘電体層である誘電体層（セラミック層）１０１を介して複数の内部電極１０２（１０２ａ，１０２ｂ）が積層されたセラミック積層体（セラミック素体）１１０の一対の端面１０３（１０３ａ，１０３ｂ）に、内部電極１０２（１０２ａ，１０２ｂ）と導通するように一対の外部電極１０４（１０４ａ，１０４ｂ）が配設された構造を有している。なお、外部電極１０４（１０４ａ，１０４ｂ）の表面にはＮｉおよびＳｎなどのめっき膜１０５が形成されている。
As shown in FIG. 4, this multilayer ceramic capacitor has a ceramic multilayer body (ceramic body) in which a plurality of internal electrodes 102 (102a, 102b) are laminated via a dielectric layer (ceramic layer) 101 which is a dielectric layer. ) 110 has a structure in which a pair of external electrodes 104 (104a, 104b) are disposed on a pair of end faces 103 (103a, 103b) so as to be electrically connected to the internal electrodes 102 (102a, 102b). A
また、上記外部電極１０４（１０４ａ，１０４ｂ）は、金属導体およびガラス組成物を所定の割合で配合した導電ペーストをセラミック素体に塗布して焼き付けることにより形成されている。 The external electrodes 104 (104a, 104b) are formed by applying and baking a conductive paste containing a metal conductor and a glass composition in a predetermined ratio on a ceramic body.
そして、特許文献１では、外部電極中に所定の組成を有するガラスを分散させることにより、外部からの機械的応力や熱的衝撃に対する耐性の向上を図ることができるとされている。
And in
しかしながら、特許文献１に記載された積層セラミック電子部品の場合、熱応力が作用すると、セラミック素体１１０と外部電極１０４との熱膨張率の差によって発生する引張応力がセラミック素体１１０全体に及ぶため、セラミック素体１１０にクラックが発生する場合がある。
However, in the case of the multilayer ceramic electronic component described in
また、外部電極１０４の、セラミック素体１１０の端面１０３から稜線部を経て側面部１０６に回り込んだ部分の先端部（回り込み先端部）１０７の近傍には、外部電極の焼成や、めっき膜の形成に起因する残留応力が加わりやすく、これに、基板への実装後の基板の撓みなどによる引張り応力が加わると、外部電極の回り込み先端部１０７が基点となって、セラミック素体１１０に大きなクラックが発生する場合がある。
Further, in the vicinity of the distal end portion (around distal end portion) 107 of the
本発明は、上記課題を解決するものであり、熱応力や外部からの機械的応力によってセラミック素体にクラックが発生することを抑制することが可能な信頼性の高い積層セラミック電子部品を提供することを目的とする。 The present invention solves the above-described problems, and provides a highly reliable multilayer ceramic electronic component capable of suppressing the occurrence of cracks in a ceramic body due to thermal stress or external mechanical stress. For the purpose.
上記課題を解決するために、本発明の積層セラミック電子部品は、
誘電体セラミックからなる複数の誘電体層と、前記誘電体層を介して積層された複数の内部電極とを備えるとともに、前記内部電極が引き出された互いに対向する一対の端面と、前記一対の端面間を結ぶ４つの側面を有する直方体状のセラミック素体と、
前記セラミック素体の、前記一対の端面から、前記４つの側面のうちの少なくとも１つの側面に回り込むように形成された、前記内部電極と導通する一対の外部電極とを備え、
前記外部電極の、前記セラミック素体の前記側面への回り込み部には、深さが１μｍ以上の凹部が設けられていること
を特徴としている。
In order to solve the above problems, the multilayer ceramic electronic component of the present invention is:
A plurality of dielectric layers made of a dielectric ceramic, and a plurality of internal electrodes stacked via the dielectric layer, a pair of opposed end faces from which the internal electrodes are drawn, and the pair of end faces A rectangular parallelepiped ceramic body having four side surfaces connecting each other;
A pair of external electrodes electrically connected to the internal electrode, formed to wrap around the at least one of the four side surfaces from the pair of end surfaces of the ceramic body;
A concave portion having a depth of 1 μm or more is provided in a portion of the external electrode that wraps around the side surface of the ceramic body.
本発明の積層セラミック電子部品においては、前記凹部の深さが５μｍ以上であることが好ましい。 In the multilayer ceramic electronic component of the present invention, the depth of the concave portion is preferably 5 μm or more.
凹部の深さを５μｍ以上とすることにより、外部電極の上記回り込み部の先端部（以下、「回り込み先端部」）にかかる応力をより確実に低減することが可能になる。 By setting the depth of the recess to 5 μm or more, it is possible to more surely reduce the stress applied to the tip of the wraparound portion of the external electrode (hereinafter referred to as “wraparound tip”).
また、本発明の積層セラミック電子部品においては、
前記セラミック素体の、前記一対の端面を結ぶ方向の寸法を前記セラミック素体の長さＬとし、
前記凹部が設けられている前記セラミック素体の前記側面の、前記長さＬ方向に直交する方向の寸法を、前記凹部が設けられている前記側面の幅Ｗとし、
前記凹部の、前記側面の前記幅Ｗ方向に沿う方向の寸法を、前記凹部の幅方向寸法とした場合に、
前記凹部の幅方向寸法が、前記側面の前記幅Ｗの１／２以上であること
が好ましい。
In the multilayer ceramic electronic component of the present invention,
The dimension of the ceramic body in the direction connecting the pair of end faces is the length L of the ceramic body,
The dimension of the side surface of the ceramic body provided with the concave portion in the direction orthogonal to the length L direction is defined as a width W of the side surface provided with the concave portion,
When the dimension in the direction along the width W direction of the side surface of the recess is the width direction dimension of the recess,
It is preferable that the dimension in the width direction of the concave portion is not less than ½ of the width W of the side surface.
上記凹部の幅方向寸法を、側面の幅Ｗの１／２以上とすることにより、外部電極の上記回り込み部の先端部（以下、「回り込み先端部」）にかかる応力をさらに確実に低減することが可能になる。 By making the width direction dimension of the concave portion more than 1/2 of the width W of the side surface, the stress applied to the tip portion of the wraparound portion of the external electrode (hereinafter referred to as “wraparound tip portion”) can be further reliably reduced. Is possible.
また、前記凹部は、前記凹部が形成された前記側面における、前記セラミック素体の前記長さＬ方向の端部から５０μｍ以上中央寄りの位置に形成されていることが好ましい。 Moreover, it is preferable that the said recessed part is formed in the position of 50 micrometers or more center side from the edge part of the said length L direction of the said ceramic element | base_body in the said side surface in which the said recessed part was formed.
上記凹部を、セラミック素体の長さＬ方向の端部から５０μｍ以上後退した、長さＬ方向の中央寄りの位置に形成することにより、すなわち、上記凹部を、外部電極の回り込み先端部に近い位置に設けることにより、回り込み先端部にかかる応力を低減する効果を向上させることが可能になり、本発明をより実効あらしめることができる。 By forming the concave portion at a position closer to the center in the length L direction, which is retreated by 50 μm or more from the end portion in the length L direction of the ceramic body, that is, the concave portion is close to the leading end of the external electrode. By providing at the position, it is possible to improve the effect of reducing the stress applied to the wraparound tip, and the present invention can be more effectively realized.
本発明の積層セラミック電子部品においては、外部電極の、セラミック素体の側面への回り込み部に、深さが１μｍ以上の凹部を設けているので、焼成後の外部電極とセラミック素体（チップ）との収縮差に伴う、上記回り込み部の先端部（以下、「回り込み先端部」）にかかる内部応力（残留応力）を、上記凹部で吸収して低減することが可能になる。 In the multilayer ceramic electronic component of the present invention, since the recess having a depth of 1 μm or more is provided in the portion of the external electrode that wraps around the side surface of the ceramic body, the fired external electrode and the ceramic body (chip) It is possible to absorb and reduce the internal stress (residual stress) applied to the distal end portion of the wraparound portion (hereinafter referred to as “wraparound distal end portion”) due to the difference in contraction with the recess portion.
そして、焼成後の外部電極への残留応力を低減することが、その後に外部電極はセラミック素体に加わる熱的、機械的応力に対する耐性を向上させるための有効な手段となる。 And reducing the residual stress to the external electrode after firing becomes an effective means for improving the resistance to the thermal and mechanical stress applied to the ceramic body after that.
その結果、熱応力や外部からの機械的応力によってセラミック素体にクラックが発生することを抑制することが可能な、信頼性の高い積層セラミック電子部品を得ることが可能になる。 As a result, it is possible to obtain a highly reliable multilayer ceramic electronic component capable of suppressing the occurrence of cracks in the ceramic body due to thermal stress and external mechanical stress.
以下に本発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。なお、この実施形態では、積層セラミックコンデンサを例にとって説明する。 Embodiments of the present invention will be described below to describe the features of the present invention in more detail. In this embodiment, a multilayer ceramic capacitor will be described as an example.
図１は、本発明の一実施形態（実施形態１）にかかる積層セラミックコンデンサ５０の構成を示す正面断面図、図２は積層セラミックコンデンサ５０の外観構成を示す斜視図である。
FIG. 1 is a front sectional view showing a configuration of a multilayer
この積層セラミックコンデンサ５０は、誘電体セラミックからなる誘電体層１と、誘電体層１を介して積層された複数の内部電極２（２ａ，２ｂ）とを備えたセラミック素体１０と、セラミック素体１０の外表面に内部電極２（２ａ，２ｂ）と導通するように配設された一対の外部電極５（５ａ，５ｂ）を備えている。
The multilayer
セラミック素体１０は、互いに対向する一対の端面３（３ａ，３ｂ）と、端面３ａ，３ｂ間を結ぶ４つの側面４（４ａ，４ｂ，４ｃ，４ｄ）とからなる直方体形状を有している。
The
また、セラミック素体１０においては、誘電体層（セラミック層）１と、内部電極２（２ａ，２ｂ）とが交互に積層されており、積層方向に互いに隣り合う内部電極２（２ａ，２ｂ）は交互に逆側の端面３（３ａ，３ｂ）に引き出されている。
In the
そして、外部電極５ａ，５ｂは、それぞれ、セラミック素体１０の端面３（３ａ，３ｂ）から、少なくとも一つの側面４（４ａ，４ｂ，４ｃ，４ｄ）に回り込むように形成されている（この実施形態では、４つの側面４ａ，４ｂ，４ｃ，４ｄのすべてに回り込むように形成されている）。
The
ここで、セラミック素体１０の一対の端面３ａ，３ｂを結ぶ方向を長さＬ方向、Ｌ方向と直交する方向であって内部電極２の主面に沿う方向を幅Ｗ方向、内部電極２の積層方向を高さＴ方向とすると、この実施形態の積層セラミックコンデンサ５０を構成するセラミック素体１０として、例えば次のような寸法を有するものが例示される。
（ａ）Ｌ：２．０ｍｍ、Ｗ：１．２ｍｍ、Ｔ：１．２ｍｍ
（ｂ）Ｌ：１．６ｍｍ、Ｗ：０．８ｍｍ、Ｔ：０．８ｍｍ
（ｃ）Ｌ：１．０ｍｍ、Ｗ：０．５ｍｍ、Ｔ：０．５ｍｍ
（ｄ）Ｌ：０．６ｍｍ、Ｗ：０．３ｍｍ、Ｔ：０．３ｍｍ
（ｅ）Ｌ：０．４ｍｍ、Ｗ：０．２ｍｍ、Ｔ：０．２ｍｍ
Here, the direction connecting the pair of
(A) L: 2.0 mm, W: 1.2 mm, T: 1.2 mm
(B) L: 1.6 mm, W: 0.8 mm, T: 0.8 mm
(C) L: 1.0 mm, W: 0.5 mm, T: 0.5 mm
(D) L: 0.6 mm, W: 0.3 mm, T: 0.3 mm
(E) L: 0.4 mm, W: 0.2 mm, T: 0.2 mm
また、上記のように、セラミック素体１０は基本的に直方体形状とされているが、角部および稜線部に所定の曲率半径以下の丸みを有していてもよい。この実施形態の積層セラミックコンデンサ５０においても、セラミック素体１０はバレル研磨により面取りされたものが用いられている。
Further, as described above, the
誘電体層１を構成する材料としては、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3またはＣａＺｒＯ3などを主成分とする誘電体セラミックが用いられる。また、誘電体層１を構成する材料としては、上述の主成分に対して、副成分として、Ｍｎ化合物、Ｃｏ化合物、Ｓｉ化合物、希土類化合物などが添加された材料を用いることも可能である。
As a material constituting the
誘電体層１を介して互いに隣り合う内部電極２（２ａ，２ｂ）は、上述のように、交互に逆側の端面３（３ａ，３ｂ）に引き出されており、一方の内部電極２ａは、セラミック素体１０の一方の端面３ａ側に形成された外部電極５ａに接続され、他方の内部電極２ｂは、セラミック素体１０の他方の端面３ｂ側に形成された外部電極５ｂに接続されている。
The internal electrodes 2 (2a, 2b) adjacent to each other via the
内部電極２（２ａ，２ｂ）を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。 As a material constituting the internal electrode 2 (2a, 2b), a metal such as Ni, Cu, Ag, Pd, or Au, or an alloy containing at least one of these metals, for example, an alloy of Ag and Pd is used. Can be used.
なお、最も外側に配置されている内部電極のさらに外側に、外部電極と電気的に接続されていない浮遊内部導体を設けてもよい。この場合、浮遊内部導体を内部電極と同一の材料で構成してもよい。浮遊内部導体を設けた場合、セラミック素体の外部からセラミック素体内への水分の浸入を浮遊内部導体により阻止して、耐湿性を向上させることができる。 A floating internal conductor that is not electrically connected to the external electrode may be provided on the outer side of the internal electrode arranged on the outermost side. In this case, the floating inner conductor may be made of the same material as the inner electrode. In the case where the floating internal conductor is provided, moisture can be prevented from entering the ceramic body from the outside of the ceramic body by the floating internal conductor, thereby improving the moisture resistance.
また、外部電極５（５ａ，５ｂ）は、セラミック素体１０上に形成されたＣｕを主成分とする焼結金属層１２（１２ａ，１２ｂ）および焼結金属層１２（１２ａ，１２ｂ）を覆うように配設されためっき層３２（３２ａ，３２ｂ）を備えている。
The external electrode 5 (5a, 5b) covers the sintered metal layer 12 (12a, 12b) and the sintered metal layer 12 (12a, 12b), which are mainly formed of Cu, formed on the
また、めっき層３２（３２ａ，３２ｂ）は、焼結金属層１２（１２ａ，１２ｂ）上に形成されたＮｉめっき層３３（３３ａ，３３ｂ）と、Ｎｉめっき層３３（３３ａ，３３ｂ）上に形成されたＳｎめっき層３４（３４ａ，３４ｂ）を備えた２層構造のめっき層とされている。 The plating layer 32 (32a, 32b) is formed on the Ni plating layer 33 (33a, 33b) formed on the sintered metal layer 12 (12a, 12b) and the Ni plating layer 33 (33a, 33b). The plated layer has a two-layer structure including the Sn plated layer 34 (34a, 34b).
Ｎｉめっき層３３（３３ａ，３３ｂ）は、実装時のはんだに対するバリア層として機能する。
Ｓｎめっき層３４（３４ａ，３４ｂ）は、実装時のはんだとの濡れ性を確保する目的で設けられている。
The Ni plating layer 33 (33a, 33b) functions as a barrier layer against solder during mounting.
The Sn plating layer 34 (34a, 34b) is provided for the purpose of ensuring wettability with the solder during mounting.
そして、この積層セラミックコンデンサ５０においては、図１および図３に示すように、外部電極５の、セラミック素体１０の端面３から側面４への回り込み部５ｘには、深さが１μｍ以上で、断面形状がＶ字状の凹部１５（１５ａ，１５ｂ）が設けられている。
なお、凹部１５（１５ａ，１５ｂ）は、上述のような断面形状がＶ字状のものに限られるものではなく、断面形状がＵ字状やコ字上など種々の形状のものであってもよい。
In the multilayer
The recess 15 (15a, 15b) is not limited to a V-shaped cross section as described above, and may have various shapes such as a U-shape or a U-shape. Good.
また、この凹部１５（１５ａ，１５ｂ）は、外部電極５の、セラミック素体１０の４つの側面４（４ａ，４ｂ，４ｃ，４ｄ）の少なくともいずれか１つの回り込み部に設けられる。この実施形態では、セラミック素体１０の４つの側面４（４ａ，４ｂ，４ｃ，４ｄ）のすべてに凹部１５（１５ａ，１５ｂ）を設けている。
Further, the recess 15 (15a, 15b) is provided in at least one wraparound portion of the four side surfaces 4 (4a, 4b, 4c, 4d) of the
なお、積層セラミックコンデンサ５０が実装される基板の実装面（基板と対向する面）に位置する回り込み部５ｘに凹部１５（１５ａ，１５ｂ）が形成されていれば、応力を緩和する効果を得ることができる。ただし、４つの側面４（４ａ，４ｂ，４ｃ，４ｄ）への回り込み部５ｘのすべてに凹部１５（１５ａ，１５ｂ）を形成することにより、実装時の方向性をなくすことができる。
In addition, if the recess 15 (15a, 15b) is formed in the
次に、この積層セラミックコンデンサ５０の製造方法について説明する。
まず、セラミック粉末を含むセラミック原料スラリーを、ダイコータ法、グラビアコータ法またはマイクログラビアコータ法などによりシート状に塗布して乾燥させることにより、セラミックグリーンシートを作製する。
Next, a method for manufacturing the multilayer
First, a ceramic green sheet is produced by applying a ceramic raw material slurry containing ceramic powder in a sheet form by a die coater method, a gravure coater method, or a micro gravure coater method and drying it.
それから、作製した複数枚のセラミックグリーンシートのうちの所定のセラミックグリーンシートに、スクリーン印刷法、インクジェット印刷法またはグラビア印刷法などにより内部電極形成用の導電ペーストを所定のパターンとなるように塗布して、内部電極パターンを形成する。 Then, a conductive paste for forming an internal electrode is applied to a predetermined ceramic green sheet of the plurality of produced ceramic green sheets by a screen printing method, an ink jet printing method or a gravure printing method so as to form a predetermined pattern. Thus, an internal electrode pattern is formed.
それから、内部電極パターンが形成されたセラミックグリーンシートと、内部電極パターンが形成されていないセラミックグリーンシート（外層用セラミックグリーンシート）を、所定の順序で、所定枚数積み重ねる。 Then, a predetermined number of ceramic green sheets on which internal electrode patterns are formed and ceramic green sheets on which no internal electrode patterns are formed (ceramic green sheets for outer layers) are stacked in a predetermined order.
そして、得られた積層ブロックをプレスして、各セラミックグリーンシートを圧着する。積層ブロックをプレスするにあたっては、例えば、圧着ブロックを樹脂フィルムで挟み、静水圧プレスなどの方法によりプレスを行う。 And the obtained laminated block is pressed and each ceramic green sheet is crimped | bonded. In pressing the laminated block, for example, the pressure-bonding block is sandwiched between resin films and pressed by a method such as isostatic pressing.
その後、プレスされた積層圧着体を、押切り、切削などの方法を用いて、直方体形状のチップ（個片）に分割し、バレル研磨を行う。チップの角部および稜線部の曲率半径は、１５μｍ未満であることが好ましい。 Thereafter, the pressed laminated pressure-bonded body is divided into rectangular parallelepiped-shaped chips (pieces) using a method such as pressing and cutting, and barrel polishing is performed. The radius of curvature of the corners and ridges of the chip is preferably less than 15 μm.
バレル研磨を行ったチップ（焼成後にセラミック素体１０（図１）となる個片）を、所定の温度に加熱してバインダーを除去した後、例えば、９００〜１３００℃で本焼成を行い、直方体形状のセラミック素体を得る。 The barrel-polished chip (the piece that becomes the ceramic body 10 (FIG. 1) after firing) is heated to a predetermined temperature to remove the binder, and then fired at, for example, 900 to 1300 ° C. to obtain a rectangular parallelepiped. A shaped ceramic body is obtained.
それから、このセラミック素体の両端面に、導電ペースト（焼成後に外部電極を構成する焼結金属層となる導電ペースト）を塗布する。
導電ペーストを塗布するにあたっては、セラミック素体の他方の端面を保持治具に保持した状態で、セラミック素体の一方の端面側を導電ペーストに浸漬して引き上げることにより、セラミック素体の一方の端面側に導電ペーストを付与する。同様にして、セラミック素体の他方の端面側にも導電ペーストを付与する。
Then, a conductive paste (a conductive paste that becomes a sintered metal layer constituting an external electrode after firing) is applied to both end faces of the ceramic body.
In applying the conductive paste, with the other end face of the ceramic body held by a holding jig, one end face side of the ceramic body is dipped into the conductive paste and pulled up, thereby A conductive paste is applied to the end face side. Similarly, the conductive paste is applied to the other end face side of the ceramic body.
このとき、導電ペーストとして、例えば、球状のガラスフリット、扁平状の金属粒子、バインダーおよび溶剤を含む導電ペーストを用いる。 At this time, as the conductive paste, for example, a conductive paste containing spherical glass frit, flat metal particles, a binder, and a solvent is used.
そして、上述のように導電ペーストを塗布した後、セラミック素体に塗布された導電ペースト（導電ペースト塗膜）の、セラミック素体の側面に回り込んだ部分に、製品である積層セラミックコンデンサ５０における外部電極５の凹部１５（１５ａ，１５ｂ）となる凹みを形成する。
Then, after applying the conductive paste as described above, the portion of the conductive paste (conductive paste coating film) applied to the ceramic body wraps around the side surface of the ceramic body in the multilayer
この凹みは、例えば次に説明するような方法で形成することができる。
まず、外部電極用の導電性ペーストを塗布して、導電性ペースト塗膜を形成し、乾燥させることにより乾燥塗膜を形成する。そして、乾燥塗膜の、セラミック素体の側面への回り込み部を約８０℃に温めた状態で、上記乾燥塗膜の回り込み部に、四角柱状の金属製の治具の稜線部を押し当てて凹部を形成する。このとき、稜線部がセラミック素体の幅方向と平行になるような態様で治具を押し当てる。この操作をセラミック素体の４つの側面のすべてについて行い、セラミック素体の各側面への回り込み部に凹部を形成する。
This dent can be formed, for example, by the method described below.
First, a conductive paste for an external electrode is applied to form a conductive paste coating film and dried to form a dry coating film. And, in a state where the wraparound portion of the dry coating film to the side surface of the ceramic body is heated to about 80 ° C., the ridgeline portion of the square columnar metal jig is pressed against the wraparound portion of the dry coating film. A recess is formed. At this time, the jig is pressed in such a manner that the ridge portion is parallel to the width direction of the ceramic body. This operation is performed for all the four side surfaces of the ceramic body, and a recess is formed in the wraparound portion to each side surface of the ceramic body.
凹部を形成する方法としては、セラミック素体に導電ペーストを塗布して形成した導電ペーストの塗膜を、機械的にかき取る方法などを用いることも可能である。 As a method for forming the recess, it is possible to use a method of mechanically scraping a coating film of the conductive paste formed by applying the conductive paste to the ceramic body.
凹部を形成する方法としては、さらにその他にも、例えば、浸漬工法により２度塗りを行って凹部を形成する方法や、導電ペースト中のフィラーや固形分を調整し、乾燥時のフィラーの流動などを制御することにより凹部を形成する方法などを適用することが可能である。 Other methods for forming the recesses include, for example, a method of forming the recesses by applying twice by a dipping method, adjusting the filler and solid content in the conductive paste, and the flow of the filler during drying, etc. It is possible to apply a method of forming a recess by controlling the above.
なお、前者の２度塗りの方法の場合、浸漬時の導電ペースト層（例えば定盤上に形成される導電ペースト層）の厚みを、１回目と２回目でそれぞれに変更し、１回目は薄く形成し、２回目は厚く形成することにより、凹部を形成することができる。 In the case of the former two-time coating method, the thickness of the conductive paste layer (for example, the conductive paste layer formed on the surface plate) at the time of immersion is changed between the first time and the second time, and the first time is thin. A concave portion can be formed by forming and forming the second thick.
後者の導電ペースト中のフィラーや固形分を調整する方法の場合、固形分量の低減などにより乾燥時のフィラーの流動性を向上させ、膜厚が薄く、速やかに乾燥するコーナー部や側面電極先端部に、選択的にフィラーを流動させることにより、側面中央部付近に凹部を形成することができる。 In the case of the method of adjusting the filler and solid content in the latter conductive paste, the fluidity of the filler during drying is improved by reducing the amount of solid content, etc. Further, by selectively allowing the filler to flow, a recess can be formed in the vicinity of the center of the side surface.
なお、上述のように、積層セラミックコンデンサの実装面（実装される基板と対向する面）に位置する回り込み部に凹部を形成すればよいが、実装時の方向性をなくすため、４つの側面への回り込み部のすべてに凹部を形成する。 As described above, a recess may be formed in the wraparound portion located on the mounting surface of the multilayer ceramic capacitor (the surface facing the substrate to be mounted), but in order to eliminate directionality during mounting, the four side surfaces are used. A recess is formed in all of the wraparound portion.
それから、上述のようにして付与したセラミック素体の一方端部および他方端部の導電ペーストを、例えば７００℃に加熱して、焼き付けることにより、焼結金属層を形成する。 Then, the sintered metal layer is formed by heating and baking the conductive paste at one end and the other end of the ceramic body applied as described above to, for example, 700 ° C.
なお、上記のバレル研磨後のチップ（未焼成のチップ）に導電ペーストを塗布した後で焼成することにより、セラミック素体の焼結と、導電ペーストの焼き付けを同時に行って、焼結金属層が形成された焼結済みのセラミック素体を得るように構成することも可能である。 In addition, by baking after apply | coating a conductive paste to the chip | tip (unbaked chip | tip) after said barrel polishing, sintering of a ceramic body and baking of a conductive paste are performed simultaneously, and a sintered metal layer is formed. It is also possible to obtain a sintered ceramic body that has been formed.
その後、焼結金属層上に、ＮｉめっきおよびＳｎめっきの順でめっきを行い、Ｎｉめっき層およびＳｎめっき層を形成する。 Thereafter, Ni plating and Sn plating are performed in this order on the sintered metal layer to form a Ni plating layer and a Sn plating layer.
具体的には、例えば、焼結金属層が設けられた複数のセラミック素体を、めっき液とともにバレルに収容し、バレルを回転させつつ通電することにより、焼結金属層上にＮｉめっき層を形成し、同様にして、Ｎｉめっき層上にＳｎめっき層を形成する。 Specifically, for example, a plurality of ceramic bodies provided with a sintered metal layer are accommodated in a barrel together with a plating solution, and a Ni plating layer is formed on the sintered metal layer by energizing while rotating the barrel. In the same manner, an Sn plating layer is formed on the Ni plating layer.
これにより、図１〜３に示すような構造を備えた本発明の実施形態にかかる積層セラミックコンデンサ５０が得られる。
Thereby, the multilayer
この積層セラミックコンデンサ５０は、図１および図３に示すように、外部電極５（５ａ，５ｂ）の、セラミック素体１０の各側面４への回り込み部５ｘに、深さが１μｍ以上の凹部１５（１５ａ，１５ｂ）を設けるようにしているので、焼成後の外部電極５（５ａ，５ｂ）とセラミック素体１０との収縮差に伴う、回り込み部５ｘの先端部にかかる応力を、上記凹部１５（１５ａ，１５ｂ）で吸収して低減することができる。そのため、熱応力や外部からの機械的応力によってセラミック素体にクラックが発生することを抑制することが可能な信頼性の高い積層セラミック電子部品を得ることができる。
As shown in FIGS. 1 and 3, the multilayer
（実験例）
本発明の効果を確認するため、以下に説明するように、本発明の要件を満たす実施例の積層セラミックコンデンサと、本発明の要件を満たさない比較例の積層セラミックコンデンサ（試料）とを作製し、各試料についてたわみ強度を測定することにより特性を評価した。
(Experimental example)
In order to confirm the effect of the present invention, as described below, a multilayer ceramic capacitor of an example that satisfies the requirements of the present invention and a multilayer ceramic capacitor (sample) of a comparative example that does not satisfy the requirements of the present invention were prepared. The characteristics were evaluated by measuring the deflection strength of each sample.
Ｎｉからなる内部電極と、チタン酸バリウム系セラミックからなる誘電体層を備えたセラミック素体に、Ｃｕ焼結金属層を形成し、その上にＮｉめっき層およびＳｎめっき層を形成した。 A Cu sintered metal layer was formed on a ceramic body having an internal electrode made of Ni and a dielectric layer made of a barium titanate ceramic, and a Ni plating layer and an Sn plating layer were formed thereon.
セラミック素体の寸法は、長さＬが１．０ｍｍ、幅Ｗが０．５ｍｍ、高さＴが０．５ｍｍとした。 The dimensions of the ceramic body were a length L of 1.0 mm, a width W of 0.5 mm, and a height T of 0.5 mm.
また、積層方向に隣り合う内部電極間の距離（すなわち誘電体層の厚み）は、１．０μｍとし、内部電極の厚みは１．０μｍとした。さらに、内部電極の積層数は３５０層とした。 The distance between internal electrodes adjacent in the stacking direction (that is, the thickness of the dielectric layer) was 1.0 μm, and the thickness of the internal electrodes was 1.0 μm. Furthermore, the number of internal electrodes stacked was 350.
さらに、セラミック素体の側面に回り込んだ焼結金属層の回り込み部の最大厚みを２８μｍとした。 Furthermore, the maximum thickness of the wraparound portion of the sintered metal layer that wraps around the side surface of the ceramic body is set to 28 μm.
また、焼結金属層上に形成されるＮｉめっき層の厚みは３μｍとし、Ｓｎめっき層の厚みも３μｍとした。 The thickness of the Ni plating layer formed on the sintered metal layer was 3 μm, and the thickness of the Sn plating layer was also 3 μm.
以上の条件は、比較例および実施例の各積層セラミックコンデンサで共通とした。 The above conditions were common to the multilayer ceramic capacitors of the comparative example and the example.
そして、実施例の積層セラミックコンデンサでは、図１および図３に示すように、外部電極５（５ａ，５ｂ）の、セラミック素体１０の各側面４への回り込み部５ｘに凹部１５（１５ａ，１５ｂ）を形成した。表１の試料番号１〜９の試料（積層セラミックコンデンサ）は、いずれも回り込み部５ｘに深さが１μｍ以上の凹部１５（１５ａ，１５ｂ）を形成した、本発明の要件を具備する積層セラミックコンデンサである。
In the multilayer ceramic capacitor of the embodiment, as shown in FIG. 1 and FIG. 3, the recess 15 (15a, 15b) is formed in the
凹部を形成するにあたっては、セラミック素体に導電ペーストを塗布して形成した導電ペーストの塗膜を、機械的にかき取った後、焼き付ける方法により、凹部を形成した。 In forming the recesses, the recesses were formed by mechanically scraping and baking the coating film of the conductive paste formed by applying the conductive paste to the ceramic body.
実施例の積層セラミックコンデンサの凹部の深さ、凹部の幅方向寸法のセラミック素体の側面の幅に対する比、および凹部の配設位置は、表１の試料番号１〜９に示すとおりである。
ここで、凹部の深さ、凹部の幅方向寸法のセラミック素体の側面の幅に対する比、および凹部の配設位置は、以下の方法で調べた。
The depth of the concave portion of the multilayer ceramic capacitor of the example, the ratio of the dimension in the width direction of the concave portion to the width of the side surface of the ceramic body, and the arrangement position of the concave portion are as shown in Sample Nos. 1 to 9 in Table 1.
Here, the depth of the recess, the ratio of the dimension in the width direction of the recess to the width of the side surface of the ceramic body, and the position of the recess were examined by the following methods.
（ａ）凹部の深さ
積層セラミックコンデンサの長さＬ方向と幅Ｗ方向で規定される面を、厚みＴ方向の中央部まで研磨する。研磨面の外部電極の回り込み部を、ＳＥＭにより３０００倍で観察し、図３に示すように、凹部１５の接線から凹部１５の最深部までの距離を測定し、これを凹部１５の深さとした。
(A) Depth of concave portion The surface defined by the length L direction and the width W direction of the multilayer ceramic capacitor is polished to the center in the thickness T direction. The wraparound portion of the external electrode on the polished surface was observed at 3000 times with SEM, and the distance from the tangent of the
（ｂ）凹部の幅方向寸法のセラミック素体の側面の幅に対する比
金属顕微鏡により５０〜１００倍で外部電極のセラミック素体の側面への回り込み部を観察し、上記凹部の、セラミック素体の側面の幅Ｗ方向に沿う方向の寸法（幅方向寸法）と、外部電極の回り込み部の幅（≒セラミック素体の側面の幅Ｗ）を、金属顕微鏡の画像処理ソフトを使用して測長する。
そして、上記の幅方向寸法の値と、上記の回り込み部の幅の比（「幅方向寸法」／「回り込み部の幅≒セラミック素体の側面の幅」）を求める。
なお、表１では、「凹部の幅方向寸法比」として、「幅方向寸法」／「回り込み部の幅≒セラミック素体の側面の幅」を示している。
(B) Ratio of the widthwise dimension of the concave portion to the width of the side surface of the ceramic body The wraparound portion of the external electrode to the side surface of the ceramic body is observed by a metal microscope at 50 to 100 times. Measure the dimension along the width W direction of the side surface (width direction dimension) and the width of the wraparound part of the external electrode (≈ the width W of the side surface of the ceramic body) using the image processing software of the metal microscope. .
Then, a ratio between the value in the width direction and the width of the wraparound portion (“width direction dimension” / “width of the wraparound portion≈width of the side surface of the ceramic body”) is obtained.
In Table 1, “width direction dimension” / “width of the wraparound portion≈width of the side surface of the ceramic body” is shown as “width direction dimension ratio of the recesses”.
（ｃ）凹部の位置
金属顕微鏡によりセラミック素体の側面への回り込み部を観察し、外部電極のセラミック素体の端面から側面への回り込み基端部（≒セラミック素体の長さＬ方向端部である端面）から凹部までの距離を測定し、これを凹部の位置とした。
(C) Position of the concave portion The wraparound portion to the side surface of the ceramic body is observed with a metal microscope, and the base end portion ≈ the end portion in the length L direction of the ceramic body from the end surface of the ceramic body to the side surface of the external electrode The distance from the end face) to the recess was measured, and this was taken as the position of the recess.
また、本発明の要件を備えていない比較例の積層セラミックコンデンサとして、外部電極の、セラミック素体の側面への回り込み部に深さが−１μｍの凹部（すなわち、高さが１μｍの凸部）を設けた積層セラミックコンデンサ（表１の試料番号１０の試料）および、深さが０μｍの凹部を備えた（すなわち、回り込み部が平坦で凹部および凸部を備えていない）積層セラミックコンデンサ（表１の試料番号１１の試料）を作製した。 Further, as a multilayer ceramic capacitor of a comparative example that does not have the requirements of the present invention, a concave portion having a depth of −1 μm (that is, a convex portion having a height of 1 μm) is provided at a portion of the external electrode that wraps around the side of the ceramic body And a multilayer ceramic capacitor provided with a recess having a depth of 0 μm (that is, a wraparound portion is flat and does not include a recess and a projection) (Table 1) Sample No. 11) was prepared.
そして、上述のようにして作製した各試料（積層セラミックコンデンサ）それぞれ２０個について、たわみ強度を測定した。
たわみ強度の測定結果と、各試料の評価結果を表１に併せて示す。
Then, the bending strength was measured for 20 samples (multilayer ceramic capacitors) produced as described above.
Table 1 also shows the measurement results of the deflection strength and the evaluation results of each sample.
たわみ強度の測定はＪＩＳ規格に準ずる方法で行った。また、評価（判定）は、試料にクラックが発生した時点での、試料（積層セラミックコンデンサ）を搭載した基板のたわみ量が１ｍｍ以上である場合を合格（○）とし、１．３ｍｍ以上を優秀（◎）とした。なお、表１のたわみ強度は、試料にクラックが発生した時点での基板のたわみ量を示している。 The deflection strength was measured by a method according to JIS standards. In addition, the evaluation (judgment) is a pass (○) when the amount of deflection of the substrate on which the sample (multilayer ceramic capacitor) is mounted is 1 mm or more when a crack occurs in the sample, and 1.3 mm or more is excellent. (◎). The flexural strength in Table 1 indicates the amount of flexure of the substrate when a crack occurs in the sample.
表１に示すように、外部電極の、セラミック素体の側面への回り込み部に深さが深さが１μｍ以上の凹部を設けた、本発明の要件を満たす試料番号１〜９の試料の場合、たわみ量１ｍｍ以上のたわみ強度を満足することが確認された。 As shown in Table 1, in the case of samples Nos. 1 to 9 satisfying the requirements of the present invention, in which a recess having a depth of 1 μm or more is provided in the wraparound portion of the external electrode to the side surface of the ceramic body It was confirmed that the deflection strength of the deflection amount of 1 mm or more was satisfied.
特に、凹部の深さを５μｍとした試料（試料番号３の試料）の場合、凹部の幅をセラミック素体の幅Ｗの１／２とした試料（試料番号６の試料）の場合、および、凹部の位置を、セラミック素体の長さＬ方向の端部から５０μｍ後退した位置（中央部側の位置）に形成した試料（試料番号９の試料）の場合には、さらにたわみ強度が増すことが確認された。 In particular, in the case of a sample having a recess depth of 5 μm (sample No. 3 sample), in the case of a sample having a recess width half that of the width W of the ceramic body (sample No. 6 sample), and In the case of a sample (sample No. 9) formed at a position (center side position) where the position of the recess is retreated by 50 μm from the end in the length L direction of the ceramic body, the deflection strength is further increased. Was confirmed.
本発明は上記実施形態に限定されるものではなく、発明の範囲内において、種々の応用、変形を加えることが可能である。 The present invention is not limited to the above embodiment, and various applications and modifications can be made within the scope of the invention.
１ 誘電体層
２（２ａ，２ｂ） 内部電極
３（３ａ，３ｂ） セラミック素体の端面
４（４ａ，４ｂ，４ｃ，４ｄ） セラミック素体の側面
５（５ａ，５ｂ） 外部電極
５ｘ 外部電極のセラミック素体の側面への回り込み部
１０ セラミック素体
１２（１２ａ，１２ｂ） 焼結金属層
１５ 凹部
３２（３２ａ，３２ｂ） めっき層
３３（３３ａ，３３ｂ） Ｎｉめっき層
３４（３４ａ，３４ｂ） Ｓｎめっき層
５０ 積層セラミックコンデンサ
Ｌ 積層セラミックコンデンサの長さ
Ｔ 積層セラミックコンデンサの高さ
Ｗ 積層セラミックコンデンサの幅
DESCRIPTION OF
Claims (4)
前記セラミック素体の、前記一対の端面から、前記４つの側面のうちの少なくとも１つの側面に回り込むように形成された、前記内部電極と導通する一対の外部電極とを備え、
前記外部電極の、前記セラミック素体の前記側面への回り込み部には、深さが１μｍ以上の凹部が設けられていること
を特徴とする積層セラミック電子部品。 A plurality of dielectric layers made of a dielectric ceramic, and a plurality of internal electrodes stacked via the dielectric layer, a pair of opposed end faces from which the internal electrodes are drawn, and the pair of end faces A rectangular parallelepiped ceramic body having four side surfaces connecting each other;
A pair of external electrodes electrically connected to the internal electrode, formed to wrap around the at least one of the four side surfaces from the pair of end surfaces of the ceramic body;
A multilayer ceramic electronic component, wherein a concave portion having a depth of 1 μm or more is provided at a portion of the external electrode that wraps around the side surface of the ceramic body.
前記凹部が設けられている前記セラミック素体の前記側面の、前記長さＬ方向に直交する方向の寸法を、前記凹部が設けられている前記側面の幅Ｗとし、
前記凹部の、前記側面の前記幅Ｗ方向に沿う方向の寸法を、前記凹部の幅方向寸法とした場合に、
前記凹部の幅方向寸法が、前記側面の前記幅Ｗの１／２以上であること
を特徴とする請求項１または２記載の積層セラミック電子部品。 The dimension of the ceramic body in the direction connecting the pair of end faces is the length L of the ceramic body,
The dimension of the side surface of the ceramic body provided with the concave portion in the direction orthogonal to the length L direction is defined as a width W of the side surface provided with the concave portion,
When the dimension in the direction along the width W direction of the side surface of the recess is the width direction dimension of the recess,
3. The multilayer ceramic electronic component according to claim 1, wherein a width-direction dimension of the recess is not less than ½ of the width W of the side surface.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014165041A JP2015008313A (en) | 2014-08-13 | 2014-08-13 | Multilayer ceramic electronic part |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014165041A JP2015008313A (en) | 2014-08-13 | 2014-08-13 | Multilayer ceramic electronic part |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015008313A true JP2015008313A (en) | 2015-01-15 |
Family
ID=52338365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014165041A Pending JP2015008313A (en) | 2014-08-13 | 2014-08-13 | Multilayer ceramic electronic part |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015008313A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019201106A (en) * | 2018-05-16 | 2019-11-21 | 株式会社村田製作所 | Multilayer ceramic capacitor |
| JP2020017557A (en) * | 2018-07-23 | 2020-01-30 | 太陽誘電株式会社 | Multilayer ceramic electronic component, manufacturing method thereof, and electronic component built-in substrate |
| JP2021082685A (en) * | 2019-11-18 | 2021-05-27 | 太陽誘電株式会社 | Ceramic electronic component and manufacturing method thereof |
| US11153972B2 (en) | 2019-02-28 | 2021-10-19 | Taiyo Yuden Co., Ltd. | Passive component and electronic device |
-
2014
- 2014-08-13 JP JP2014165041A patent/JP2015008313A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019201106A (en) * | 2018-05-16 | 2019-11-21 | 株式会社村田製作所 | Multilayer ceramic capacitor |
| JP2020017557A (en) * | 2018-07-23 | 2020-01-30 | 太陽誘電株式会社 | Multilayer ceramic electronic component, manufacturing method thereof, and electronic component built-in substrate |
| CN110767455A (en) * | 2018-07-23 | 2020-02-07 | 太阳诱电株式会社 | Multilayer ceramic electronic component, method for manufacturing same, and electronic component-embedded circuit board |
| JP7089426B2 (en) | 2018-07-23 | 2022-06-22 | 太陽誘電株式会社 | Laminated ceramic electronic components, manufacturing method of laminated ceramic electronic components, and boards with built-in electronic components |
| US11375620B2 (en) | 2018-07-23 | 2022-06-28 | Taiyo Yuden Co., Ltd. | Multi-layer ceramic electronic component, method of producing a multi-layer ceramic electronic component, and substrate with a built-in electronic component |
| CN110767455B (en) * | 2018-07-23 | 2022-10-18 | 太阳诱电株式会社 | Multilayer ceramic electronic component, method for manufacturing same, and electronic component-embedded circuit board |
| US11153972B2 (en) | 2019-02-28 | 2021-10-19 | Taiyo Yuden Co., Ltd. | Passive component and electronic device |
| US11627662B2 (en) | 2019-02-28 | 2023-04-11 | Taiyo Yuden Co., Ltd. | Passive component and electronic device |
| JP2021082685A (en) * | 2019-11-18 | 2021-05-27 | 太陽誘電株式会社 | Ceramic electronic component and manufacturing method thereof |
| JP7562249B2 (en) | 2019-11-18 | 2024-10-07 | 太陽誘電株式会社 | Ceramic electronic components and their manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10366838B2 (en) | Laminated ceramic electronic component and method for manufacturing same | |
| US9761376B2 (en) | Multilayer ceramic capacitor | |
| KR102112107B1 (en) | Electronic component and method of producing electronic component | |
| US10535468B2 (en) | Method for manufacturing multilayer ceramic capacitor | |
| KR101925286B1 (en) | Laminated ceramic electronic component | |
| KR102567209B1 (en) | Ceramic electronic components and method for manufacturing the same, and electronic components mounting substrate | |
| JP2021034440A (en) | Multilayer ceramic electronic part | |
| JP2015008313A (en) | Multilayer ceramic electronic part | |
| JP2015084360A (en) | Multilayer ceramic capacitor | |
| JP2012174916A (en) | Chip-like electronic component | |
| JP2014220530A (en) | Multilayer ceramic capacitor | |
| CN111755247B (en) | Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor | |
| JP2015043424A (en) | Multilayer ceramic capacitor | |
| US8971016B1 (en) | Monolithic ceramic capacitor | |
| JP2022077451A (en) | Multilayer ceramic capacitor | |
| JP2018160500A (en) | Manufacturing method of electronic parts | |
| CN114944281B (en) | Laminated ceramic capacitor | |
| JP2017199847A (en) | Multilayer ceramic capacitor | |
| CN121263863A (en) | Laminated ceramic electronic components | |
| CN120712623A (en) | Multilayer ceramic capacitors | |
| JP2015043446A (en) | Multilayer ceramic capacitor | |
| JP2021125673A (en) | Multilayer ceramic capacitor | |
| US20250292963A1 (en) | Multilayer ceramic capacitor | |
| CN216015095U (en) | Multilayer ceramic capacitor | |
| US20250308794A1 (en) | Multilayer ceramic electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140911 |