JP2015008281A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2015008281A JP2015008281A JP2014106690A JP2014106690A JP2015008281A JP 2015008281 A JP2015008281 A JP 2015008281A JP 2014106690 A JP2014106690 A JP 2014106690A JP 2014106690 A JP2014106690 A JP 2014106690A JP 2015008281 A JP2015008281 A JP 2015008281A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- concentration
- corner
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】半導体装置は、IGBT31が設けられたN型ドリフト層1と、IGBT31の平面視での外周部を囲んでN型ドリフト層1に形成され、終端構造32を構成する環状のP型不純物領域2とを備える。環状のP型不純物領域2は、直線領域10aを含む直線部10と、P型不純物の濃度が直線領域10aよりも高いコーナー領域11aを含むコーナー部11とを有する。逆方向電圧が印加された際の直線部10の電界強度が、P型不純物領域2の内周側から外周側に向かう方向に関して内周側で最大となる不純物の濃度で、直線部10が形成されている。
【選択図】図4
Description
図1〜3は、本発明の実施の形態1に係る半導体装置の構成を模式的に示す図である。図1は平面図であり、図2は図1のA−A’線に沿った断面図であり、図3は図1のB−B’線に沿った断面図である。
図4は、本実施の形態1に係る半導体装置の構成を模式的に示した図であり、具体的には、図1の破線で囲まれた領域Cを拡大した平面図である。環状のP型不純物領域2は、複数の直線部10と、いくつかの直線部10を接続する複数のコーナー部11とを有しており、図4では直線部10とコーナー部11との境界線12が破線で示されている。なお、図1に示されるように、P型不純物領域2の形状が、略四角形を縁取った環状の形状である場合には、当該P型不純物領域2は、略四角形の4辺に対応する4つの直線部10と、略四角形の4つの屈曲部分に対応する4つのコーナー部11とを有することになる。
次に、本実施の形態1に係る半導体装置の製造方法について説明する。まず、周知の方法により、IGBT31が設けられたN型ドリフト層1に対し、複数の開口部を有する注入マスクを用いてP型不純物をイオン注入することによって、上述の環状のP型不純物領域2を形成する。その後、P型不純物領域2のP型不純物を熱拡散させるなどを行うことによって、本実施の形態1に係る半導体装置が完成する。
以上の説明では、コーナー領域11aはコーナー部11の全領域と一致し、直線領域10aは直線部10の全領域と一致していたが、これに限ったものではない。
実施の形態1では、法線方向に対してP型不純物領域2の濃度が一定である構成を想定していた。しかしながら、そのような構成においては、ウェハプロセスのバラツキに対して安定した耐圧が得られる、P型不純物領域2内の範囲(部分)が狭い。
以上のように構成された本実施の形態2に係る半導体装置によれば、コーナー領域11a,11bのP型不純物の濃度が、それぞれ直線領域10a,10bよりも高くなっている。したがって、実施の形態1と同様に、半導体装置のサイズを大きくすることなく、半導体装置の耐圧性能を向上させることができる。
実施の形態2の変形例に係る半導体装置では、コーナー領域11aにおけるP型不純物の濃度が、上述とは異なり、P型不純物領域2の内周側から外周側に向かう方向に対して一定となっている。そして、コーナー領域11a以外のP型不純物領域2におけるP型不純物の濃度は、P型不純物領域2の内周側から外周側に向かうにつれて連続的または段階的に減衰している。
実施の形態1,2では、接線方向において隣接する直線領域10a及びコーナー領域11aの間において、P型不純物領域2の濃度が一段階で変化する構成を想定していた。しかしながら、この構成では、接線方向においてP型不純物領域2の濃度が変化する部分(直線領域10a及びコーナー領域11aの間の境界部分)において電界強度が高くなることがあり、そこで耐圧が律速されることがあると考えられる。
以上のように構成された本実施の形態3に係る半導体装置によれば、実施の形態1と同様に、半導体装置のサイズを大きくすることなく、半導体装置の耐圧性能を向上させることができる。また、本実施の形態3では、直線領域10aとコーナー領域11aとの間に形成された濃度緩和領域20を含むことにより、接線方向におけるP型不純物領域2の濃度の変化を緩和することができ、直線部10とコーナー部11との間の境界部分に集中する電界を分散することができる。したがって、半導体装置の耐圧性能のさらなる向上が期待できる。
以上の説明では、濃度緩和領域20はコーナー部11に含まれていたが、これに限ったものではない。例えば、図16に示されるように、濃度緩和領域20は直線部10に含まれる構成であってもよいし、図17に示されるように、濃度緩和領域20は直線部10及びコーナー部11の両方に含まれる構成であってもよい。また、図18に示されるように、直線部10の境界線12近傍の部分において、法線方向の濃度が一定でない構成であってもよい。以上のような図16〜図18に示した構成のいずれにおいても、実施の形態3と同様の効果が期待できる。
実施の形態3では、接線方向に対して、濃度緩和領域20の濃度が一定である構成を想定していた。そのような構成であっても上述の効果が期待できるが、濃度緩和領域20の濃度が連続的または段階的に変化する濃度勾配を持たせることにより、電界をさらに分散させることができ、より安定した耐圧が得られることが期待できる。
以上のように構成された本実施の形態4に係る半導体装置によれば、濃度緩和領域20におけるP型不純物の濃度が、コーナー領域11aから直線領域10aに向かうにつれて連続的または段階的に減衰する。これにより、直線部10とコーナー部11との境界線12近傍に集中していた電界をさらに分散することができる。したがって、半導体装置の耐圧性能のさらなる向上が期待できる。
以上の説明では、濃度緩和領域20は、コーナー部11に含まれていたが、これに限ったものではない。
本発明の実施の形態5に係る半導体装置は、P型不純物領域2が複数に分離されているという特徴を、実施の形態1〜4に付加した構成となっている。なお、以下においては、その特徴を実施の形態1に付加した構成について説明するが、実施の形態2〜4に付加した構成も以下と同様であるため、実施の形態2〜4に付加した構成の説明については省略する。
以上のような本実施の形態5に係る半導体装置によれば、実施の形態1と同様に、コーナー領域11aのP型不純物の濃度が直線領域10aよりも高いという状態が維持されることから、半導体装置のサイズを大きくすることなく、半導体装置の耐圧性能を向上させることができる。
図24は、本実施の形態6に係る半導体装置の構成を模式的に示した図であり、具体的には図4と同様の平面図である。図24に示されるように、本発明の実施の形態6に係る半導体装置は、P型不純物領域2が接線方向に分離されることによって形成された複数の部分領域2a,2bに関し、コーナー部11の部分領域2aの面積が、直線部10の部分領域2bの面積よりも大きいという特徴を、実施の形態5に付加した構成となっている。
このような構成によれば、巨視的にみて、コーナー部11のP型不純物の濃度が直線部10よりも高くなる。したがって、実施の形態1と同様に、半導体装置のサイズを大きくすることなく、半導体装置の耐圧性能を向上させることができる。
本発明の実施の形態7に係る半導体装置は、P型不純物領域2(終端構造32)上にシリコン酸化膜14(絶縁膜)を介して形成された環状のフィールドプレート23(第1フィールドプレート)を、実施の形態1〜6に付加した構成となっている。なお、以下においては、その特徴を実施の形態1,5に付加した構成について説明するが、実施の形態2〜4,6に付加した構成も以下と同様であるため、実施の形態2〜4,6に付加した構成の説明については省略する。
以上のような本実施の形態7に係る半導体装置によれば、複数のフィールドプレート23とN型チャネルストッパ電極24とによる電位分担の割合を増加させることができる。これにより、電界の分散、電位の安定化、外乱の防止を実現することができる。
図28は、実施の形態7の変形例に係る半導体装置の構成を模式的に示した図であり、具体的には図4と同様の平面図である。図29は、当該構成を図3と同様に示す断面図である。本変形例では、環状の第1フローティングフィールドプレート25(第1フィールドプレート)と、環状の第2フローティングフィールドプレート26(第2フィールドプレート)とがそれぞれ複数設けられている。
以上においては、N型ドリフト層1は、シリコンなどからなる基板30に形成されているものとして説明したが、これに限ったものではない。例えば、N型ドリフト層1は、炭化シリコン(SiC)、窒化ガリウム(GaN)、もしくはダイヤモンドなどのワイドバンドギャップ半導体からなる基板に形成されてもよい。
以上に説明した注入マスク14では、複数の開口部16の疎密によって、複数の開口部16の開口率が調整された。これに対し、本変形例に係る注入マスク14では、複数の開口部16の面積の大小によって、複数の開口部16の開口率が調整される。
Claims (14)
- 半導体素子が設けられた第1導電型のドリフト層と、
前記半導体素子の平面視での外周部を囲んで前記ドリフト層に形成され、終端構造を構成する第2導電型の環状の不純物領域と
を備え、
前記環状の不純物領域は、
直線領域を含む直線部と、前記第2導電型の不純物の濃度が前記直線領域よりも高いコーナー領域を含むコーナー部とを有し、
逆方向電圧が印加された際の前記直線部の電界強度が、前記不純物領域の内周側から外周側に向かう方向に関して内周側で最大となる前記不純物の濃度で、前記直線部が形成されている、半導体装置。 - 請求項1に記載の半導体装置であって、
前記不純物領域における前記第2導電型の不純物の濃度は、前記不純物領域の内周側から外周側に向かうにつれて連続的または段階的に減衰する、半導体装置。 - 請求項1に記載の半導体装置であって、
前記コーナー領域における前記第2導電型の不純物の濃度は、前記不純物領域の内周側から外周側に向かう方向に対して一定であり、
前記コーナー領域以外の前記不純物領域における前記第2導電型の不純物の濃度は、前記不純物領域の内周側から外周側に向かうにつれて連続的または段階的に減衰する、半導体装置。 - 請求項1乃至請求項3のいずれかに記載の半導体装置であって、
前記直線部及び前記コーナー部の少なくともいずれか一方は、
前記直線領域と前記コーナー領域との間に形成された、前記第2導電型の不純物の濃度が前記直線領域よりも高く前記コーナー領域よりも低い中間領域をさらに含む、半導体装置。 - 請求項4に記載の半導体装置であって、
前記中間領域における前記第2導電型の不純物の濃度は、前記コーナー領域から前記直線領域に向かうにつれて連続的または段階的に減衰する、半導体装置。 - 請求項1乃至請求項5のいずれかに記載の半導体装置であって、
前記不純物領域は、前記不純物領域の内周側から外周側に向かう方向に対して複数に分離されている、半導体装置。 - 請求項1乃至請求項6のいずれかに記載の半導体装置であって、
前記不純物領域は、前記不純物領域の周方向に対して複数に分離されている、半導体装置。 - 請求項7に記載の半導体装置であって、
前記不純物領域が前記周方向に分離されることによって形成された複数の部分領域に関し、前記コーナー部の前記部分領域の面積は、前記直線部の前記部分領域の面積よりも大きい、半導体装置。 - 請求項1乃至請求項8のいずれかに記載の半導体装置であって、
前記不純物領域上に絶縁膜を介して形成された環状の第1フィールドプレート
をさらに備える、半導体装置。 - 請求項9に記載の半導体装置であって、
前記第1フィールドプレート上に絶縁膜を介して形成された環状の第2フィールドプレートをさらに備え、
前記第1及び第2フィールドプレートと前記不純物領域とは容量結合を形成する、半導体装置。 - (a)半導体素子が設けられた第1導電型のドリフト層に対し、複数の開口部を有する注入マスクを用いて第2導電型の不純物をイオン注入することによって、前記半導体素子の平面視での外周部を囲んで終端構造を構成する環状の不純物領域を形成する工程と、
(b)前記不純物領域の前記第2導電型の不純物を熱拡散させる工程と
を備え、
前記工程(a)で用いる前記注入マスクにおいて、前記不純物領域が有するコーナー部に対応する前記複数の開口部の開口率が、前記不純物領域が有する直線部に対応する前記複数の開口部の開口率よりも大きい、半導体装置の製造方法。 - 請求項11に記載の半導体装置の製造方法であって、
前記コーナー部に対応する前記複数の開口部が、前記直線部に対応する前記複数の開口部よりも密である、半導体装置の製造方法。 - 請求項11または請求項12に記載の半導体装置の製造方法であって、
前記複数の開口部同士の間隔が、前記不純物領域の内周側から外周側に向かうにつれて広くなる、半導体装置の製造方法。 - 請求項11乃至請求項13のいずれかに記載の半導体装置の製造方法であって、
前記コーナー部に対応する各前記開口部の面積が、前記直線部に対応する各前記開口部の面積よりも大きい、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014106690A JP6129117B2 (ja) | 2013-05-29 | 2014-05-23 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013112426 | 2013-05-29 | ||
| JP2013112426 | 2013-05-29 | ||
| JP2014106690A JP6129117B2 (ja) | 2013-05-29 | 2014-05-23 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015008281A true JP2015008281A (ja) | 2015-01-15 |
| JP6129117B2 JP6129117B2 (ja) | 2017-05-17 |
Family
ID=52338350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014106690A Active JP6129117B2 (ja) | 2013-05-29 | 2014-05-23 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6129117B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10347713B2 (en) | 2017-09-15 | 2019-07-09 | Kabushiki Kaisha Toshiba | Semiconductor device having a triple region resurf structure |
| CN110783396A (zh) * | 2018-07-26 | 2020-02-11 | 拉碧斯半导体株式会社 | 半导体装置 |
| CN112289867A (zh) * | 2020-10-29 | 2021-01-29 | 扬州国宇电子有限公司 | 一种大功率高压肖特基势垒二极管 |
| EP3796396A1 (en) * | 2019-09-20 | 2021-03-24 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2023122135A (ja) * | 2022-02-22 | 2023-09-01 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| US12426301B2 (en) | 2022-03-15 | 2025-09-23 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing semiconductor device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227620A (ja) * | 2006-02-23 | 2007-09-06 | Toyota Central Res & Dev Lab Inc | 半導体装置とその製造方法 |
| JP2008010506A (ja) * | 2006-06-27 | 2008-01-17 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2008103529A (ja) * | 2006-10-19 | 2008-05-01 | Toyota Central R&D Labs Inc | 半導体装置 |
| US20100044825A1 (en) * | 2008-08-19 | 2010-02-25 | Infineon Technologies Austria Ag | Semiconductor device and method for the production of a semiconductor device |
| JP2010251553A (ja) * | 2009-04-16 | 2010-11-04 | Mitsubishi Electric Corp | 半導体装置 |
| JP2011199223A (ja) * | 2010-03-24 | 2011-10-06 | Mitsubishi Electric Corp | 半導体装置 |
-
2014
- 2014-05-23 JP JP2014106690A patent/JP6129117B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227620A (ja) * | 2006-02-23 | 2007-09-06 | Toyota Central Res & Dev Lab Inc | 半導体装置とその製造方法 |
| JP2008010506A (ja) * | 2006-06-27 | 2008-01-17 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2008103529A (ja) * | 2006-10-19 | 2008-05-01 | Toyota Central R&D Labs Inc | 半導体装置 |
| US20100044825A1 (en) * | 2008-08-19 | 2010-02-25 | Infineon Technologies Austria Ag | Semiconductor device and method for the production of a semiconductor device |
| JP2010251553A (ja) * | 2009-04-16 | 2010-11-04 | Mitsubishi Electric Corp | 半導体装置 |
| JP2011199223A (ja) * | 2010-03-24 | 2011-10-06 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10347713B2 (en) | 2017-09-15 | 2019-07-09 | Kabushiki Kaisha Toshiba | Semiconductor device having a triple region resurf structure |
| CN110783396A (zh) * | 2018-07-26 | 2020-02-11 | 拉碧斯半导体株式会社 | 半导体装置 |
| CN110783396B (zh) * | 2018-07-26 | 2024-07-12 | 拉碧斯半导体株式会社 | 半导体装置 |
| US11094786B2 (en) | 2019-09-20 | 2021-08-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2021048341A (ja) * | 2019-09-20 | 2021-03-25 | 株式会社東芝 | 半導体装置 |
| EP3796396A1 (en) * | 2019-09-20 | 2021-03-24 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP7249921B2 (ja) | 2019-09-20 | 2023-03-31 | 株式会社東芝 | 半導体装置 |
| US11728386B2 (en) | 2019-09-20 | 2023-08-15 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN112289867B (zh) * | 2020-10-29 | 2021-07-23 | 扬州国宇电子有限公司 | 一种大功率高压肖特基势垒二极管 |
| CN112289867A (zh) * | 2020-10-29 | 2021-01-29 | 扬州国宇电子有限公司 | 一种大功率高压肖特基势垒二极管 |
| JP2023122135A (ja) * | 2022-02-22 | 2023-09-01 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP7647622B2 (ja) | 2022-02-22 | 2025-03-18 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| US12426301B2 (en) | 2022-03-15 | 2025-09-23 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6129117B2 (ja) | 2017-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4189415B2 (ja) | 半導体装置 | |
| US20150255535A1 (en) | Semiconductor device and method for manufacturing same | |
| JP6367760B2 (ja) | 絶縁ゲート型スイッチング装置とその製造方法 | |
| JP4996848B2 (ja) | 半導体装置 | |
| US9508792B2 (en) | Semiconductor device including an electric field buffer layer and method for manufacturing same | |
| US9082843B2 (en) | Semiconductor device with step-shaped edge termination, and method for manufacturing a semiconductor device | |
| JP6129117B2 (ja) | 半導体装置及びその製造方法 | |
| JP5342752B2 (ja) | 半導体装置 | |
| JP6091395B2 (ja) | 半導体装置およびその製造方法 | |
| JP2010123789A (ja) | 電力用半導体装置 | |
| JP2003273355A (ja) | 半導体素子およびその製造方法 | |
| JP5833277B1 (ja) | 半導体装置 | |
| JP2008294214A (ja) | 半導体装置 | |
| JP2012060017A (ja) | 電力用半導体装置及びその製造方法 | |
| US20190140095A1 (en) | Semiconductor device | |
| JP5559232B2 (ja) | 電力用半導体素子 | |
| WO2019242036A1 (zh) | 一种碳化硅金属氧化物半导体场效应晶体管及其制造方法 | |
| CN114072922B (zh) | 半导体装置及其制造方法 | |
| JP2014204038A (ja) | 半導体装置及びその製造方法 | |
| CN104779290A (zh) | 半导体器件 | |
| JP6809071B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2014187200A (ja) | 半導体装置の製造方法 | |
| JP2013168549A (ja) | 半導体装置およびその製造方法 | |
| JP2015070185A (ja) | 半導体装置及びその製造方法 | |
| JP5996611B2 (ja) | 横チャネル領域を有する接合型電界効果トランジスタセル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170411 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6129117 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |