[go: up one dir, main page]

JP2015005602A - Method for manufacturing schottky barrier diode and schottky barrier diode - Google Patents

Method for manufacturing schottky barrier diode and schottky barrier diode Download PDF

Info

Publication number
JP2015005602A
JP2015005602A JP2013129533A JP2013129533A JP2015005602A JP 2015005602 A JP2015005602 A JP 2015005602A JP 2013129533 A JP2013129533 A JP 2013129533A JP 2013129533 A JP2013129533 A JP 2013129533A JP 2015005602 A JP2015005602 A JP 2015005602A
Authority
JP
Japan
Prior art keywords
layer
drift layer
schottky barrier
barrier diode
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013129533A
Other languages
Japanese (ja)
Inventor
貴司 石塚
Takashi Ishizuka
貴司 石塚
史典 三橋
Fuminori Mihashi
史典 三橋
祐介 善積
Yusuke Yoshizumi
祐介 善積
上野 昌紀
Masanori Ueno
昌紀 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013129533A priority Critical patent/JP2015005602A/en
Publication of JP2015005602A publication Critical patent/JP2015005602A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a Schottky barrier diode and a Schottky barrier diode, capable of increasing the effect of improvement in withstand voltage by a guard ring.SOLUTION: A method for manufacturing a Schottky barrier diode includes a step of preparing a drift layer 22 made from gallium nitride and a laminated film 50 provided on the drift layer 22. The laminated film 50 includes an intermediate layer 51 provided on the drift layer 22 and made from InAlGaN(0<x1+y1) and a guard ring layer 52 provided on the intermediate layer 51 and made from InAlGaN. The method also includes a step of etching the laminated layer 50 using a mask layer 60. The step of etching the laminated layer 50 further includes the steps of: exposing the drift layer 22 by etching the intermediate layer 51; detecting exposure of the drift layer 22; and stopping etching after the step of detecting the exposure of the drift layer 22.

Description

本発明は、ショットキーバリアダイオードの製造方法およびショットキーバリアダイオードに関し、特に窒化ガリウムから作られたドリフト層を有しかつガードリングが設けられたショットキーバリアダイオードの製造方法およびショットキーバリアダイオードに関する。   The present invention relates to a Schottky barrier diode manufacturing method and a Schottky barrier diode, and more particularly to a Schottky barrier diode manufacturing method and a Schottky barrier diode having a drift layer made of gallium nitride and provided with a guard ring. .

特開2008−177369号公報(特許文献1)によれば、窒化ガリウム系半導体を用いたショットキーバリアダイオードが開示されている。このダイオードは、耐圧を高めるために、p型のガードリングを有する。   According to Japanese Patent Laying-Open No. 2008-177369 (Patent Document 1), a Schottky barrier diode using a gallium nitride based semiconductor is disclosed. This diode has a p-type guard ring to increase the breakdown voltage.

窒化ガリウム系材料においては、シリコン材料または炭化珪素材料と異なり、p型領域をイオン注入により形成する技術が確立していない。このため、ガードリングをイオン注入により簡便に形成することができない。そこで上記公報において一例として示された製造方法においては、n型層上にp型層が気相成長法によって成長させられた後に、マスクを用いたプラズマエッチングによってp型層がパターニングされることで、p型のガードリングが形成される。   In a gallium nitride material, unlike a silicon material or a silicon carbide material, a technique for forming a p-type region by ion implantation has not been established. For this reason, a guard ring cannot be easily formed by ion implantation. Therefore, in the manufacturing method shown as an example in the above publication, after the p-type layer is grown on the n-type layer by vapor deposition, the p-type layer is patterned by plasma etching using a mask. , A p-type guard ring is formed.

特開2008−177369号公報JP 2008-177369 A

上記技術において、p型層のパターニングのためのエッチングが不十分であると、ガードリングの内側においてもp型層が残存してしまうので、ガードリングの内側においてn型層が十分に露出されない。この場合、ガードリングの内側におけるn型層とショットキー電極との接触が不十分となってしまう。そこで工業的に十分な歩留まりを得るためには、オーバーエッチングを十分に行う必要がある。これによりn型層の表面が大きくオーバーエッチングされる結果、ガードリングの形状に対応した突起がn型層に形成されてしまう。この突起に起因した電界集中によって、ガードリングによる耐圧向上効果が相殺されてしまう。   In the above technique, if the etching for patterning the p-type layer is insufficient, the p-type layer remains inside the guard ring, so that the n-type layer is not sufficiently exposed inside the guard ring. In this case, the contact between the n-type layer and the Schottky electrode inside the guard ring becomes insufficient. Therefore, in order to obtain an industrially sufficient yield, it is necessary to sufficiently perform overetching. As a result, the surface of the n-type layer is greatly over-etched, and as a result, a protrusion corresponding to the shape of the guard ring is formed on the n-type layer. The electric field concentration caused by the protrusions cancels out the breakdown voltage improvement effect by the guard ring.

本発明は、上記の問題点を解決して、ガードリングによる耐圧向上の効果を高めることができるショットキーバリアダイオードの製造方法およびショットキーバリアダイオードを提供することを目的とする。   An object of the present invention is to provide a Schottky barrier diode manufacturing method and a Schottky barrier diode capable of solving the above-mentioned problems and enhancing the breakdown voltage improvement effect by a guard ring.

本発明のショットキーバリアダイオードの製造方法は、以下の工程を有する。
n型半導体の窒化ガリウムから作られたドリフト層と、ドリフト層上に設けられた積層膜とが準備される。積層膜は、ドリフト層上に設けられp型半導体および真正半導体のいずれかのInx1Aly1Gaz1N(x1+y1+Z1=1、0<x1+y1≦1)から作られた中間層と、中間層上に設けられp型半導体のInx2Aly2Gaz2N(x2+y2+Z2=1、0≦x2+y2<x1+y1)から作られたガードリング層とを含む。積層膜上に、開口部を有するマスク層が形成される。マスク層を用いて積層膜がエッチングされる。積層膜をエッチングする工程は、中間層をエッチングすることによってドリフト層を露出する工程と、ドリフト層が露出したことを検知する工程と、ドリフト層が露出したことを検知する工程の後にエッチングを停止する工程とを含む。積層膜がエッチングされた後に、ドリフト層に接するショットキー電極が形成される。
The manufacturing method of the Schottky barrier diode of this invention has the following processes.
A drift layer made of n-type semiconductor gallium nitride and a laminated film provided on the drift layer are prepared. The stacked film is provided on the drift layer, and is formed of an intermediate layer made of In x1 Al y1 Gaz1 N (x1 + y1 + Z1 = 1, 0 <x1 + y1 ≦ 1) of either a p-type semiconductor or a true semiconductor, and on the intermediate layer And a guard ring layer made of p-type semiconductor In x2 Al y2 Gaz2 N (x2 + y2 + Z2 = 1, 0 ≦ x2 + y2 <x1 + y1). A mask layer having an opening is formed on the stacked film. The laminated film is etched using the mask layer. The process of etching the laminated film is stopped after the step of exposing the drift layer by etching the intermediate layer, the step of detecting that the drift layer is exposed, and the step of detecting that the drift layer is exposed. Including the step of. After the stacked film is etched, a Schottky electrode in contact with the drift layer is formed.

本発明のショットキーバリアダイオードは、ドリフト層と、積層膜と、ショットキー電極とを有する。ドリフト層はn型半導体の窒化ガリウムから作られている。積層膜は、ドリフト層上に設けられており、開口部を有する。積層膜は中間層およびガードリング層を有する。中間層は、ドリフト層上に設けられており、p型半導体および真正半導体のいずれかのInx1Aly1Gaz1N(x1+y1+Z1=1、0<x1+y1≦1)から作られている。ガードリング層は、中間層上に設けられており、p型半導体のInx2Aly2Gaz2N(x2+y2+Z2=1、0≦x2+y2<x1+y1)から作られている。ショットキー電極は、開口部においてドリフト層に接している。 The Schottky barrier diode of the present invention has a drift layer, a laminated film, and a Schottky electrode. The drift layer is made of n-type semiconductor gallium nitride. The laminated film is provided on the drift layer and has an opening. The laminated film has an intermediate layer and a guard ring layer. The intermediate layer is provided on the drift layer, and is made of In x1 Al y1 Gaz1 N (x1 + y1 + Z1 = 1, 0 <x1 + y1 ≦ 1) which is either a p-type semiconductor or a true semiconductor. The guard ring layer is provided on the intermediate layer, and is made of p-type semiconductor In x2 Al y2 Gaz2 N (x2 + y2 + Z2 = 1, 0 ≦ x2 + y2 <x1 + y1). The Schottky electrode is in contact with the drift layer at the opening.

本発明によれば、ガードリングによる耐圧向上の効果を高めることができる。   According to the present invention, the effect of improving the breakdown voltage by the guard ring can be enhanced.

本発明の実施の形態1におけるショットキーバリアダイオードの構成を概略的に示す図であり、図2の線I−Iに沿う断面図である。It is a figure which shows schematically the structure of the Schottky barrier diode in Embodiment 1 of this invention, and is sectional drawing which follows the line II of FIG. 図1の上面図である。FIG. 2 is a top view of FIG. 1. 本発明の実施の形態1におけるショットキーバリアダイオードの製造方法の第1工程を概略的に示す断面図である。It is sectional drawing which shows schematically the 1st process of the manufacturing method of the Schottky barrier diode in Embodiment 1 of this invention. 本発明の実施の形態1におけるショットキーバリアダイオードの製造方法の第2工程を概略的に示す断面図である。It is sectional drawing which shows schematically the 2nd process of the manufacturing method of the Schottky barrier diode in Embodiment 1 of this invention. 本発明の実施の形態1におけるショットキーバリアダイオードの製造方法の第3工程を概略的に示す断面図である。It is sectional drawing which shows schematically the 3rd process of the manufacturing method of the Schottky barrier diode in Embodiment 1 of this invention. 本発明の実施の形態1におけるショットキーバリアダイオードの製造方法の第4工程を概略的に示す断面図である。It is sectional drawing which shows schematically the 4th process of the manufacturing method of the Schottky barrier diode in Embodiment 1 of this invention. 本発明の実施の形態1におけるショットキーバリアダイオードの製造方法の第5工程を概略的に示す断面図である。It is sectional drawing which shows schematically the 5th process of the manufacturing method of the Schottky barrier diode in Embodiment 1 of this invention. 比較例のショットキーバリアダイオードの製造方法の一工程を示す断面図である。It is sectional drawing which shows 1 process of the manufacturing method of the Schottky barrier diode of a comparative example. 比較例のショットキーバリアダイオードの断面図である。It is sectional drawing of the Schottky barrier diode of a comparative example. 本発明の実施の形態1におけるショットキーバリアダイオードの製造装置の第1の例を示す模式図である。It is a schematic diagram which shows the 1st example of the manufacturing apparatus of the Schottky barrier diode in Embodiment 1 of this invention. 本発明の実施の形態1におけるショットキーバリアダイオードの製造装置の第2の例を示す模式図である。It is a schematic diagram which shows the 2nd example of the manufacturing apparatus of the Schottky barrier diode in Embodiment 1 of this invention. 図1の変形例を示す断面図である。It is sectional drawing which shows the modification of FIG. 本発明の実施の形態2におけるショットキーバリアダイオードの構成を概略的に示す図であり、図2の線I−Iに沿う断面図である。It is a figure which shows schematically the structure of the Schottky barrier diode in Embodiment 2 of this invention, and is sectional drawing which follows the line II of FIG. 本発明の実施の形態2におけるショットキーバリアダイオードの製造方法の第1工程を概略的に示す断面図である。It is sectional drawing which shows schematically the 1st process of the manufacturing method of the Schottky barrier diode in Embodiment 2 of this invention. 本発明の実施の形態2におけるショットキーバリアダイオードの製造方法の第2工程を概略的に示す断面図である。It is sectional drawing which shows schematically the 2nd process of the manufacturing method of the Schottky barrier diode in Embodiment 2 of this invention. 本発明の実施の形態2におけるショットキーバリアダイオードの製造方法の第3工程を概略的に示す断面図である。It is sectional drawing which shows schematically the 3rd process of the manufacturing method of the Schottky barrier diode in Embodiment 2 of this invention. 本発明の実施の形態2におけるショットキーバリアダイオードの製造方法の第4工程を概略的に示す断面図である。It is sectional drawing which shows schematically the 4th process of the manufacturing method of the Schottky barrier diode in Embodiment 2 of this invention. 本発明の実施の形態2におけるショットキーバリアダイオードの製造方法の第5工程を概略的に示す断面図である。It is sectional drawing which shows schematically the 5th process of the manufacturing method of the Schottky barrier diode in Embodiment 2 of this invention. 本発明の実施の形態2におけるショットキーバリアダイオードの製造方法の第6工程を概略的に示す断面図である。It is sectional drawing which shows schematically the 6th process of the manufacturing method of the Schottky barrier diode in Embodiment 2 of this invention. 本発明の実施の形態2の変形例におけるショットキーバリアダイオードの製造方法の第1工程を概略的に示す断面図である。It is sectional drawing which shows roughly the 1st process of the manufacturing method of the Schottky barrier diode in the modification of Embodiment 2 of this invention. 本発明の実施の形態2の変形例におけるショットキーバリアダイオードの製造方法の第2工程を概略的に示す断面図である。It is sectional drawing which shows schematically the 2nd process of the manufacturing method of the Schottky barrier diode in the modification of Embodiment 2 of this invention.

以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and the description thereof will not be repeated.

はじめに概要について、以下の(i)〜(viii)において説明する。
(i) ショットキーバリアダイオード101、102の製造方法は、以下の工程を有する。
First, the outline will be described in the following (i) to (viii).
(i) The manufacturing method of the Schottky barrier diodes 101 and 102 includes the following steps.

n型半導体の窒化ガリウムから作られたドリフト層22と、ドリフト層22上に設けられた積層膜50とが準備される。積層膜50は、ドリフト層22上に設けられp型半導体および真正半導体のいずれかのInx1Aly1Gaz1N(x1+y1+Z1=1、0<x1+y1≦1)から作られた中間層51と、中間層51上に設けられp型半導体のInx2Aly2Gaz2N(x2+y2+Z2=1、0≦x2+y2<x1+y1)から作られたガードリング層52とを含む。積層膜50上に、開口部OPを有するマスク層60が形成される。マスク層60を用いて積層膜50がエッチングされる。積層膜50をエッチングする工程は、中間層51をエッチングすることによってドリフト層22を露出する工程と、ドリフト層22が露出したことを検知する工程と、ドリフト層22が露出したことを検知する工程の後にエッチングを停止する工程とを含む。積層膜50がエッチングされた後に、ドリフト層22に接するショットキー電極40が形成される。 A drift layer 22 made of n-type semiconductor gallium nitride and a laminated film 50 provided on the drift layer 22 are prepared. The laminated film 50 is provided on the drift layer 22 and includes an intermediate layer 51 made of In x1 Al y1 Gaz1 N (x1 + y1 + Z1 = 1, 0 <x1 + y1 ≦ 1), which is either a p-type semiconductor or a true semiconductor. A guard ring layer 52 formed on the layer 51 and made of p-type semiconductor In x2 Al y2 Ga z2 N (x2 + y2 + Z2 = 1, 0 ≦ x2 + y2 <x1 + y1). A mask layer 60 having an opening OP is formed on the stacked film 50. The laminated film 50 is etched using the mask layer 60. The step of etching the laminated film 50 includes a step of exposing the drift layer 22 by etching the intermediate layer 51, a step of detecting that the drift layer 22 is exposed, and a step of detecting that the drift layer 22 is exposed. And the step of stopping the etching. After the stacked film 50 is etched, the Schottky electrode 40 in contact with the drift layer 22 is formed.

この製造方法によれば、ドリフト層22の材料と異なる材料から作られた中間層51が設けられる。よってガードリング構造の形成のために積層膜50がパターニングされる際に、エッチングされる材料が中間層51の材料からドリフト層22の材料へと移行することを検知することで、エッチングを精度よく停止させることができる。これによりドリフト層22のオーバーエッチングを最小限に抑制することができる。よって、ガードリングの形状に対応した突起がドリフト層22に形成されにくくなる。これにより、この突起により生じる電界集中に起因した、ガードリングによる耐圧向上効果の相殺が抑制される。言い換えれば、ガードリングによる耐圧向上の効果を高めることができる。   According to this manufacturing method, the intermediate layer 51 made of a material different from the material of the drift layer 22 is provided. Therefore, when the laminated film 50 is patterned to form the guard ring structure, the etching is accurately performed by detecting that the material to be etched moves from the material of the intermediate layer 51 to the material of the drift layer 22. Can be stopped. As a result, overetching of the drift layer 22 can be minimized. Therefore, it becomes difficult for the protrusion corresponding to the shape of the guard ring to be formed on the drift layer 22. Thereby, the offset of the pressure | voltage resistant improvement effect by a guard ring resulting from the electric field concentration which arises by this protrusion is suppressed. In other words, the effect of improving the breakdown voltage by the guard ring can be enhanced.

(ii) 上記(i)において好ましくは、ガードリング層52は窒化ガリウムから作られている。これにより、ガードリング層52の材料をドリフト層22の材料と同様のものとすることができる。よってガードリング層52とドリフト層22との間での格子整合が高められる。   (ii) In the above (i), the guard ring layer 52 is preferably made of gallium nitride. Thereby, the material of the guard ring layer 52 can be the same as the material of the drift layer 22. Therefore, lattice matching between the guard ring layer 52 and the drift layer 22 is enhanced.

(iii) 上記(i)または(ii)において好ましくは、中間層51はp型半導体から作られている。これにより、中間層51が真正半導体から作られている場合に比して、中間層51とドリフト層22との界面に空乏層をより進展させることができる。よって耐圧がより高められる。   (iii) In the above (i) or (ii), the intermediate layer 51 is preferably made of a p-type semiconductor. Thereby, the depletion layer can be further developed at the interface between the intermediate layer 51 and the drift layer 22 as compared with the case where the intermediate layer 51 is made of a genuine semiconductor. Therefore, the withstand voltage is further increased.

(iv) 上記(i)〜(iii)において、検知する工程において、エッチングされた物質に対する質量分析が行われてもよい。これにより質量分析を用いて、エッチングの終点検出を行うことができる。   (iv) In the steps (i) to (iii), mass spectrometry may be performed on the etched substance in the detecting step. Thereby, the end point of etching can be detected using mass spectrometry.

(v) 上記(i)〜(iii)において、検知する工程において、エッチングにより生じた光に対する分光分析が行われてもよい。これにより分光分析を用いて、エッチングの終点検出を行うことができる。   (v) In (i) to (iii) above, in the detecting step, spectroscopic analysis may be performed on the light generated by the etching. Thereby, the end point of etching can be detected using spectroscopic analysis.

(vi) ショットキーバリアダイオード101、102は、ドリフト層22と、積層膜50と、ショットキー電極40とを有する。ドリフト層22はn型半導体の窒化ガリウムから作られている。積層膜50は、ドリフト層22上に設けられており、開口部OPを有する。積層膜50は中間層51およびガードリング層52を有する。中間層51は、ドリフト層22上に設けられており、p型半導体および真正半導体のいずれかのInx1Aly1Gaz1N(x1+y1+Z1=1、0<x1+y1≦1)から作られている。ガードリング層52は、中間層51上に設けられており、p型半導体のInx2Aly2Gaz2N(x2+y2+Z2=1、0≦x2+y2<x1+y1)から作られている。ショットキー電極40は、開口部OPにおいてドリフト層22に接している。 (vi) The Schottky barrier diodes 101 and 102 include the drift layer 22, the laminated film 50, and the Schottky electrode 40. The drift layer 22 is made of n-type semiconductor gallium nitride. The laminated film 50 is provided on the drift layer 22 and has an opening OP. The laminated film 50 has an intermediate layer 51 and a guard ring layer 52. The intermediate layer 51 is provided on the drift layer 22 and is made of In x1 Al y1 Ga z1 N (x1 + y1 + Z1 = 1, 0 <x1 + y1 ≦ 1) which is either a p-type semiconductor or a true semiconductor. The guard ring layer 52 is provided on the intermediate layer 51 and is made of p-type semiconductor In x2 Al y2 Gaz2 N (x2 + y2 + Z2 = 1, 0 ≦ x2 + y2 <x1 + y1). Schottky electrode 40 is in contact with drift layer 22 at opening OP.

このショットキーバリアダイオード101、102によれば、ドリフト層22と中間層51との材料が異なる。よってガードリング構造の形成のために積層膜50がパターニングされる際に、エッチングされる材料が中間層51の材料からドリフト層22の材料へと移行することを検知することで、エッチングを精度よく停止させることができる。これによりドリフト層22のオーバーエッチングを最小限に抑制することができる。よって、ガードリングの形状に対応した突起がドリフト層22に形成されにくくなる。これにより、この突起により生じる電界集中に起因した、ガードリングによる耐圧向上効果の相殺が抑制される。言い換えれば、ガードリングによる耐圧向上の効果を高めることができる。   According to the Schottky barrier diodes 101 and 102, the materials of the drift layer 22 and the intermediate layer 51 are different. Therefore, when the laminated film 50 is patterned to form the guard ring structure, the etching is accurately performed by detecting that the material to be etched moves from the material of the intermediate layer 51 to the material of the drift layer 22. Can be stopped. As a result, overetching of the drift layer 22 can be minimized. Therefore, it becomes difficult for the protrusion corresponding to the shape of the guard ring to be formed on the drift layer 22. Thereby, the offset of the pressure | voltage resistant improvement effect by a guard ring resulting from the electric field concentration which arises by this protrusion is suppressed. In other words, the effect of improving the breakdown voltage by the guard ring can be enhanced.

(vii) 上記(vi)において好ましくは、ガードリング層52は窒化ガリウムから作られている。これにより、ガードリング層52の材料をドリフト層22の材料と同様のものとすることができる。よってガードリング層52とドリフト層22との間での格子整合が高められる。   (vii) Preferably in the above (vi), the guard ring layer 52 is made of gallium nitride. Thereby, the material of the guard ring layer 52 can be the same as the material of the drift layer 22. Therefore, lattice matching between the guard ring layer 52 and the drift layer 22 is enhanced.

(viii) 上記(vi)または(vii)において好ましくは、中間層51はp型半導体から作られている。これにより、中間層51が真正半導体から作られている場合に比して、中間層51とドリフト層22との界面に空乏層をより進展させることができる。よって耐圧がより高められる。   (viii) In the above (vi) or (vii), the intermediate layer 51 is preferably made of a p-type semiconductor. Thereby, the depletion layer can be further developed at the interface between the intermediate layer 51 and the drift layer 22 as compared with the case where the intermediate layer 51 is made of a genuine semiconductor. Therefore, the withstand voltage is further increased.

次に、より詳細な内容について、以下の実施の形態1および2において説明する。
(実施の形態1)
図1および図2に示すように、ショットキーバリアダイオード101は、単結晶基板20と、ドリフト層22と、積層膜50と、ショットキー電極40と、オーミック電極72とを有する。
Next, more detailed contents will be described in the following first and second embodiments.
(Embodiment 1)
As shown in FIGS. 1 and 2, the Schottky barrier diode 101 includes a single crystal substrate 20, a drift layer 22, a stacked film 50, a Schottky electrode 40, and an ohmic electrode 72.

単結晶基板20は、自立基板であることが好ましく、たとえば400μm程度の厚さを有する。単結晶基板20はGaN基板であることが好ましい。単結晶基板20はn型を有する。単結晶基板20は、ドリフト層22のキャリア濃度よりも高いキャリア濃度を有することが好ましく、たとえば5×1018cm-3のキャリア濃度を有する。 Single crystal substrate 20 is preferably a free-standing substrate, and has a thickness of, for example, about 400 μm. The single crystal substrate 20 is preferably a GaN substrate. Single crystal substrate 20 has n-type. Single crystal substrate 20 preferably has a carrier concentration higher than that of drift layer 22, for example, a carrier concentration of 5 × 10 18 cm −3 .

ドリフト層22は窒化ガリウム(GaN)から作られている。ドリフト層22は、n型半導体から作られており、たとえば5×1015cm-3のキャリア濃度を有する。ドリフト層22の厚さは、たとえば10μm程度である。 The drift layer 22 is made of gallium nitride (GaN). Drift layer 22 is made of an n-type semiconductor and has a carrier concentration of 5 × 10 15 cm −3 , for example. The thickness of the drift layer 22 is, for example, about 10 μm.

積層膜50は、ドリフト層22上に設けられている。積層膜50は、開口部OPを有しており、たとえば図2に示すように円環状の形状を有してもよい。積層膜50は中間層51およびガードリング層52を有する。中間層51は、ドリフト層22上に設けられている。ガードリング層52は、中間層51上に設けられている。言い換えれば、ガードリング層52は、中間層51を介してドリフト層22上に設けられている。   The stacked film 50 is provided on the drift layer 22. The laminated film 50 has an opening OP, and may have, for example, an annular shape as shown in FIG. The laminated film 50 has an intermediate layer 51 and a guard ring layer 52. The intermediate layer 51 is provided on the drift layer 22. The guard ring layer 52 is provided on the intermediate layer 51. In other words, the guard ring layer 52 is provided on the drift layer 22 via the intermediate layer 51.

中間層51は、p型半導体および真正半導体のいずれかから作られており、p型半導体から作られていることが好ましい。中間層51はInx1Aly1Gaz1N(x1+y1+Z1=1)から作られている。組成に関して、0<x1+y1≦1が満たされており、好ましくは0.01≦x1+y1≦0.1が満たされている。中間層51の厚さは、1nm以上50nm以下が好ましく、たとえば10nm程度である。 The intermediate layer 51 is made of either a p-type semiconductor or a true semiconductor, and is preferably made of a p-type semiconductor. The intermediate layer 51 is made of In x1 Al y1 Gaz1 N (x1 + y1 + Z1 = 1). Regarding the composition, 0 <x1 + y1 ≦ 1 is satisfied, and preferably 0.01 ≦ x1 + y1 ≦ 0.1 is satisfied. The thickness of the intermediate layer 51 is preferably 1 nm or more and 50 nm or less, for example, about 10 nm.

ガードリング層52はp型半導体から作られている。p型を得るためのドーパントとしてはMgを用い得る。ドーパント濃度は、たとえば4×1017cm-3である。ガードリング層52は、Inx2Aly2Gaz2N(x2+y2+Z2=1)から作られている。組成に関して、0≦x2+y2<x1+y1が満たされており、好ましくはz2=1が満たされている。z2=1の場合、ガードリング層52はGaNから作られている。ガードリング層52の厚さは、たとえば50nm程度である。 The guard ring layer 52 is made of a p-type semiconductor. Mg can be used as a dopant for obtaining the p-type. The dopant concentration is, for example, 4 × 10 17 cm −3 . The guard ring layer 52 is made of In x2 Al y2 Gaz2 N (x2 + y2 + Z2 = 1). Regarding the composition, 0 ≦ x2 + y2 <x1 + y1 is satisfied, and preferably z2 = 1 is satisfied. When z2 = 1, the guard ring layer 52 is made of GaN. The thickness of the guard ring layer 52 is, for example, about 50 nm.

ショットキー電極40は、積層膜50の開口部OPにおいてドリフト層22に接している。ショットキー電極40は積層膜50から離れている。ショットキー電極40は、ドリフト層22に接するショットキー層を有しており、その上に付加層が設けられていてもよい。ショットキー層は、たとえばNi層またはTi層である。ショットキー層の厚さは、たとえば50nm程度である。付加層は、たとえば、厚さ300nm程度のAu層である。   The Schottky electrode 40 is in contact with the drift layer 22 in the opening OP of the stacked film 50. The Schottky electrode 40 is separated from the laminated film 50. The Schottky electrode 40 has a Schottky layer in contact with the drift layer 22, and an additional layer may be provided thereon. The Schottky layer is, for example, a Ni layer or a Ti layer. The thickness of the Schottky layer is, for example, about 50 nm. The additional layer is, for example, an Au layer having a thickness of about 300 nm.

オーミック電極72は、ドリフト層22の1対の主面のうちショットキー電極40が設けられた面と反対の面(図中、裏面)上に単結晶基板20を介して設けられている。オーミック電極72は、たとえば、ドリフト層22に近い順にTi(20nm)/Al(100nm)/Ti(20nm)/Au(300nm)が積層された構造(括弧内の寸法は各層の厚さ)を有する。   The ohmic electrode 72 is provided on the surface opposite to the surface on which the Schottky electrode 40 is provided (the back surface in the drawing) of the pair of main surfaces of the drift layer 22 via the single crystal substrate 20. The ohmic electrode 72 has, for example, a structure in which Ti (20 nm) / Al (100 nm) / Ti (20 nm) / Au (300 nm) are stacked in the order closer to the drift layer 22 (the dimension in parentheses is the thickness of each layer). .

次にショットキーバリアダイオード101の製造方法について、以下に説明する。
図3に示すように、単結晶基板20と、単結晶基板20上に設けられたドリフト層22と、ドリフト層22上に設けられた積層膜50(すなわち中間層51およびガードリング層52)とが準備される。具体的には、単結晶基板20上におけるエピタキシャル成長により、ドリフト層22、中間層51およびガードリング層52が順に形成される。エピタキシャル成長は、たとえば有機金属気相成長法により行われる。
Next, a method for manufacturing the Schottky barrier diode 101 will be described below.
As shown in FIG. 3, single crystal substrate 20, drift layer 22 provided on single crystal substrate 20, and laminated film 50 (that is, intermediate layer 51 and guard ring layer 52) provided on drift layer 22, Is prepared. Specifically, drift layer 22, intermediate layer 51, and guard ring layer 52 are formed in this order by epitaxial growth on single crystal substrate 20. Epitaxial growth is performed, for example, by metal organic vapor phase epitaxy.

図4に示すように、積層膜50上に、開口部OPを有するマスク層60が形成される。マスク層60の材料は、たとえば、厚さ300nmの窒化珪素(SiN)である。マスク層60の形成は、たとえば、化学気相成長法による成膜と、フォトリソグラフィおよびエッチングによるパターニングとにより行い得る。エッチングは、たとえば、バッファードフッ化水素酸(BHF)を用いたウエットエッチングにより行い得る。   As shown in FIG. 4, a mask layer 60 having an opening OP is formed on the stacked film 50. The material of the mask layer 60 is, for example, silicon nitride (SiN) having a thickness of 300 nm. The mask layer 60 can be formed by, for example, film formation by chemical vapor deposition and patterning by photolithography and etching. Etching can be performed, for example, by wet etching using buffered hydrofluoric acid (BHF).

図5および図6に示すように、マスク層60を用いて積層膜50がエッチングされる。これによりマスク層60の開口部OPが積層膜50に転写される。このエッチングは、ドライエッチングにより行われ、たとえば、塩素ガスを用いたICP(Inductively coupled plasma)エッチング法により行われる。   As shown in FIGS. 5 and 6, the laminated film 50 is etched using the mask layer 60. As a result, the opening OP of the mask layer 60 is transferred to the laminated film 50. This etching is performed by dry etching, for example, by an ICP (Inductively coupled plasma) etching method using chlorine gas.

積層膜50をエッチングする工程は、中間層51をエッチングすることによってドリフト層22を露出する工程(図5から図6にかけての工程)と、ドリフト層22が露出したこと(図6)を検知する工程と、ドリフト層22が露出したことを検知する工程の後にエッチングを停止する工程とを含む。言い換えれば、ドリフト層22の露出を検知することにより行われる終点検出を用いることで、エッチングが精度よく停止される。終点検出の方法としては、エッチングされた物質に対する質量分析を行う方法、または、エッチングにより生じた光に対する分光分析を行う方法が用いられ得る。終点検出の方法の詳細は後述する。次にマスク層60が除去される。   The step of etching the laminated film 50 detects the step of exposing the drift layer 22 by etching the intermediate layer 51 (step from FIG. 5 to FIG. 6) and the exposure of the drift layer 22 (FIG. 6). And a step of stopping etching after the step of detecting that the drift layer 22 is exposed. In other words, the etching is accurately stopped by using the end point detection performed by detecting the exposure of the drift layer 22. As a method for detecting the end point, a method of performing mass analysis on an etched material or a method of performing spectroscopic analysis on light generated by etching can be used. Details of the end point detection method will be described later. Next, the mask layer 60 is removed.

図7に示すように、次に、開口部OP内においてドリフト層22に接するショットキー電極40が形成される。再び図1を参照して、オーミック電極72が形成される。これによりショットキーバリアダイオード101が得られる。   As shown in FIG. 7, next, the Schottky electrode 40 in contact with the drift layer 22 in the opening OP is formed. Referring to FIG. 1 again, ohmic electrode 72 is formed. Thereby, the Schottky barrier diode 101 is obtained.

次に比較例の製造方法について説明する。この比較例においては、図8に示すように、中間層51(図6)が設けられない。この場合、ガードリング層52がエッチングされることでドリフト層22が露出したことを検知することは難しい。なぜならば、ガードリング層52の材料と、ドリフト層22の材料とは、同じかまたは極めて類似しているからである。よって、ドリフト層22の露出を検知することによりエッチングの終点検出を行うことは困難である。   Next, a manufacturing method of a comparative example will be described. In this comparative example, as shown in FIG. 8, the intermediate layer 51 (FIG. 6) is not provided. In this case, it is difficult to detect that the drift layer 22 is exposed by etching the guard ring layer 52. This is because the material of the guard ring layer 52 and the material of the drift layer 22 are the same or very similar. Therefore, it is difficult to detect the etching end point by detecting the exposure of the drift layer 22.

終点検出なしにドリフト層22を確実に露出するためには、オーバーエッチングを十分に行う必要がある。この場合ドリフト層22の表面が大きくオーバーエッチングされるので、マスク層60のパターンに対応した突起(図8および図9の範囲OE)がドリフト層22に形成されてしまう。この突起により生じる電界集中に起因して、比較例のショットキーバリアダイオード109においてはガードリング層52による耐圧向上効果が相殺されてしまう。   In order to reliably expose the drift layer 22 without detecting the end point, it is necessary to sufficiently perform overetching. In this case, since the surface of the drift layer 22 is greatly over-etched, protrusions (range OE in FIGS. 8 and 9) corresponding to the pattern of the mask layer 60 are formed in the drift layer 22. Due to the electric field concentration caused by the protrusions, in the Schottky barrier diode 109 of the comparative example, the effect of improving the breakdown voltage by the guard ring layer 52 is offset.

これに対して本実施の形態によれば、ドリフト層22の材料と異なる材料から作られた中間層51が設けられる。よってガードリング構造の形成のために積層膜50がパターニングされる際に(図4〜図6)、エッチングされる材料が中間層51の材料からドリフト層22の材料へと移行することを検知することで、エッチングを精度よく停止させることができる。これによりドリフト層22のオーバーエッチングを最小限に抑制することができる。よって、ガードリングの形状に対応した突起がドリフト層22に形成されにくくなる。これにより、この突起により生じる電界集中に起因した、ガードリングによる耐圧向上効果の相殺が抑制される。言い換えれば、ガードリングによる耐圧向上の効果を高めることができる。   On the other hand, according to the present embodiment, the intermediate layer 51 made of a material different from the material of the drift layer 22 is provided. Therefore, when the laminated film 50 is patterned to form the guard ring structure (FIGS. 4 to 6), it is detected that the material to be etched moves from the material of the intermediate layer 51 to the material of the drift layer 22. Thus, the etching can be stopped with high accuracy. As a result, overetching of the drift layer 22 can be minimized. Therefore, it becomes difficult for the protrusion corresponding to the shape of the guard ring to be formed on the drift layer 22. Thereby, the offset of the pressure | voltage resistant improvement effect by a guard ring resulting from the electric field concentration which arises by this protrusion is suppressed. In other words, the effect of improving the breakdown voltage by the guard ring can be enhanced.

エッチングされる材料が中間層51の材料からドリフト層22の材料へと移行することを検知するためには、検知可能な程度に材料組成が異なっていなければならない。言い換えれば、中間層51の材料(Inx1Aly1Gaz1N)は、ドリフト層22の材料(GaN)と十分に相違していなければならない。この観点で、Inx1Aly1Gaz1NにおいてGaがInまたはAlによって置換されている割合、すなわちx1+y1は、0.01以上であることが好ましい。またこの割合は、エピタキシャル性を十分に確保するために、0.1以下であることが好ましい。 In order to detect that the material to be etched moves from the material of the intermediate layer 51 to the material of the drift layer 22, the material composition must be different enough to be detected. In other words, the material of the intermediate layer 51 (In x1 Al y1 Ga z1 N) must be sufficiently different from the material of the drift layer 22 (GaN). From this point of view, the ratio of Ga substituted by In or Al in In x1 Al y1 Ga z1 N, that is, x1 + y1, is preferably 0.01 or more. Further, this ratio is preferably 0.1 or less in order to sufficiently ensure the epitaxial property.

エッチングされる材料が中間層51の材料からドリフト層22の材料へと移行することを検知するためには、まず中間層51の材料がエッチングされていることを検知する必要がある。中間層51の厚さが1nm程度以上とされることで、中間層51の材料がエッチングされていることをより確実に検知することができる。また中間層51の厚さは、その上に成長されるガードリング層52の品質を維持する上で、50nm程度以下が好ましい。   In order to detect that the material to be etched moves from the material of the intermediate layer 51 to the material of the drift layer 22, it is first necessary to detect that the material of the intermediate layer 51 is etched. By making the thickness of the intermediate layer 51 about 1 nm or more, it can be detected more reliably that the material of the intermediate layer 51 is etched. Further, the thickness of the intermediate layer 51 is preferably about 50 nm or less in order to maintain the quality of the guard ring layer 52 grown thereon.

好ましくは、ガードリング層52はGaNから作られている。これにより、ガードリング層52の材料をドリフト層22の材料と同様のものとすることができる。よってガードリング層52とドリフト層22との間での格子整合が高められる。   Preferably, the guard ring layer 52 is made of GaN. Thereby, the material of the guard ring layer 52 can be the same as the material of the drift layer 22. Therefore, lattice matching between the guard ring layer 52 and the drift layer 22 is enhanced.

好ましくは、中間層51はp型半導体から作られている。これにより、中間層51が真正半導体から作られている場合に比して、中間層51とドリフト層22との界面に空乏層をより進展させることができる。よって耐圧がより高められる。   Preferably, the intermediate layer 51 is made of a p-type semiconductor. Thereby, the depletion layer can be further developed at the interface between the intermediate layer 51 and the drift layer 22 as compared with the case where the intermediate layer 51 is made of a genuine semiconductor. Therefore, the withstand voltage is further increased.

検知する工程において、エッチングされた物質に対する質量分析が行われてもよい。これにより質量分析を用いて、エッチングの終点検出を行うことができる。   In the detecting step, mass analysis may be performed on the etched material. Thereby, the end point of etching can be detected using mass spectrometry.

検知する工程において、エッチングにより生じた光に対する分光分析が行われてもよい。これにより分光分析を用いて、エッチングの終点検出を行うことができる。   In the detecting step, spectroscopic analysis may be performed on the light generated by the etching. Thereby, the end point of etching can be detected using spectroscopic analysis.

次にエッチングの終点検出の方法について説明する。終点検出の方法としては、典型的には、質量分析によるもの(図10)と、分光分析によるもの(図11)とがある。   Next, a method for detecting the end point of etching will be described. Typically, endpoint detection methods include mass spectrometry (FIG. 10) and spectroscopic analysis (FIG. 11).

図10に示すように、質量分析による終点検出システムを有するドライエッチング装置80は、たとえば、処理室81と、ターボ分子ポンプ82と、ドライポンプ83と、四重極質量分析計84とを有する。処理室81中へ導入されたプロセスガス(矢印GI)は排気系によって(矢印GO)排気される。排気されるガス中にはエッチングされた物質が含まれるので、排気系に設けられた四重極質量分析計84によって、その時点でエッチングされている材料の種類を特定することができる。よってエッチングされている材料の変化を検知することができる。   As shown in FIG. 10, the dry etching apparatus 80 having an end point detection system by mass spectrometry includes, for example, a processing chamber 81, a turbo molecular pump 82, a dry pump 83, and a quadrupole mass spectrometer 84. The process gas (arrow GI) introduced into the processing chamber 81 is exhausted by the exhaust system (arrow GO). Since the exhausted gas contains an etched substance, the type of material being etched at that time can be specified by the quadrupole mass spectrometer 84 provided in the exhaust system. Therefore, a change in the material being etched can be detected.

図11に示すように、分光分析による終点検出システムを有するドライエッチング装置90は、たとえば、プラズマエッチングを行うための本体91と、終点検出系92とを有する。本体91は、光を透過するビューポート91bが設けられた処理室91aを有する。終点検出系92は、光学式センサ92aと、光ファイバ92bと、入射部92cとを有する。プラズマエッチングにともなって生じる光の波長は、エッチングされる材料に依存している。よってこの光が入射部92cおよび光ファイバ92bを通って光学式センサ92aに導かれて分光分析されることで、その時点でエッチングされている材料の種類を特定することができる。よってエッチングされている材料の変化を検知することができる。   As shown in FIG. 11, a dry etching apparatus 90 having an end point detection system by spectroscopic analysis includes, for example, a main body 91 for performing plasma etching and an end point detection system 92. The main body 91 includes a processing chamber 91a provided with a view port 91b that transmits light. The end point detection system 92 includes an optical sensor 92a, an optical fiber 92b, and an incident portion 92c. The wavelength of light generated by plasma etching depends on the material to be etched. Therefore, the light is guided to the optical sensor 92a through the incident portion 92c and the optical fiber 92b and subjected to spectroscopic analysis, so that the type of material etched at that time can be specified. Therefore, a change in the material being etched can be detected.

次に変形例(図12)のショットキーバリアダイオード101Vについて説明する。ショットキーバリアダイオード101Vはショットキー電極40Vを有する。ショットキー電極40Vは、ショットキー電極40(図1)と異なり、積層膜50に接している。本変形例によれば、ショットキー電極40Vとの接触によって、積層膜50、特にガードリング層52、の電位が安定化され得る。   Next, a Schottky barrier diode 101V of a modification (FIG. 12) will be described. The Schottky barrier diode 101V has a Schottky electrode 40V. Unlike the Schottky electrode 40 (FIG. 1), the Schottky electrode 40V is in contact with the laminated film 50. According to this modification, the potential of the laminated film 50, particularly the guard ring layer 52, can be stabilized by contact with the Schottky electrode 40V.

(実施の形態2)
図13に示すように、ショットキーバリアダイオード102は、単結晶基板20(図1)の代わりにコンタクト層21を有する。コンタクト層21はn型を有する。コンタクト層21はドリフト層22のキャリア濃度よりも高いキャリア濃度を有する。コンタクト層21はIII族窒化物から作られている。
(Embodiment 2)
As shown in FIG. 13, the Schottky barrier diode 102 has a contact layer 21 instead of the single crystal substrate 20 (FIG. 1). Contact layer 21 has n-type. Contact layer 21 has a carrier concentration higher than that of drift layer 22. The contact layer 21 is made of group III nitride.

なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。   Since the configuration other than the above is substantially the same as the configuration of the first embodiment described above, the same or corresponding elements are denoted by the same reference numerals, and description thereof is not repeated.

次にショットキーバリアダイオード102の製造方法について、以下に説明する。
図14に示すように、自立基板11上に接合膜12aが形成される。自立基板11の材料は、ドリフト層22の熱膨張係数との差が2×10-6-1以下であることが好ましく、たとえば、モリブデン基板、ムライト(Al23−SiO)、またはイットリア安定化ジルコニア−ムライトが好ましい。接合膜12aは酸化珪素または窒化珪素から作られ得る。
Next, a method for manufacturing the Schottky barrier diode 102 will be described below.
As shown in FIG. 14, the bonding film 12 a is formed on the freestanding substrate 11. The material of the self-supporting substrate 11 preferably has a difference from the thermal expansion coefficient of the drift layer 22 of 2 × 10 −6 K −1 or less, for example, a molybdenum substrate, mullite (Al 2 O 3 —SiO), or yttria. Stabilized zirconia-mullite is preferred. The bonding film 12a can be made of silicon oxide or silicon nitride.

図15を参照して、高い品質のIII族窒化物から作られたIII族窒化物基板13Dが準備される。III族窒化物基板13D上に接合膜12bが形成される。接合膜12bは、接合膜12aと同様の材料から作られ得る。またIII族窒化物基板13Dの主面13nから所定の深さの位置に、イオン注入(図中、矢印I)によって注入領域13iが形成される。   Referring to FIG. 15, a group III nitride substrate 13D made of high quality group III nitride is prepared. Bonding film 12b is formed on group III nitride substrate 13D. The bonding film 12b can be made of the same material as the bonding film 12a. Implanted region 13i is formed by ion implantation (arrow I in the figure) at a predetermined depth from main surface 13n of group III nitride substrate 13D.

図16に示すように、接合膜12a(図14)と接合膜12b(図15)とが貼り合わされることにより、接合膜12が形成される。貼り合わせの方法としては、たとえば、直接接合法、表面活性化接合法、高圧接合法、または超高真空接合法を用い得る。   As shown in FIG. 16, the bonding film 12a is formed by bonding the bonding film 12a (FIG. 14) and the bonding film 12b (FIG. 15). As a bonding method, for example, a direct bonding method, a surface activated bonding method, a high-pressure bonding method, or an ultra-high vacuum bonding method can be used.

図17に示すように、III族窒化物基板13Dが注入領域13iで分割される。これによりIII族窒化物基板13Dの一部が、接合膜12上に位置するIII族窒化物膜13となり、他部13Eが除かれる。なお他部13Eは、III族窒化物基板13D(図15)として再利用可能である。   As shown in FIG. 17, the group III nitride substrate 13D is divided at the implantation region 13i. Thereby, a part of the group III nitride substrate 13D becomes the group III nitride film 13 located on the bonding film 12, and the other part 13E is removed. The other portion 13E can be reused as the group III nitride substrate 13D (FIG. 15).

図18に示すように、III族窒化物膜13上に、コンタクト層21と、ドリフト層22と、積層膜50とが順に形成される。この後、実施の形態1の図4〜図7と同様の工程が行われる。   As shown in FIG. 18, the contact layer 21, the drift layer 22, and the stacked film 50 are formed in order on the group III nitride film 13. Thereafter, the same steps as those in FIGS. 4 to 7 of the first embodiment are performed.

図19に示すように、自立基板11、接合膜12およびIII族窒化物膜13が除去される。自立基板11の除去は、モリブデンの場合は硝酸エッチングが適しており、ムライトまたはイットリア安定化ジルコニア−ムライトの場合はフッ化水素酸エッチングが適している。接合膜12の除去は、フッ化水素酸エッチングにより行い得る。III族窒化物膜13の除去は、塩素ガスを用いたICP−RIE(Reactive Ion Etching)が適している。   As shown in FIG. 19, the self-standing substrate 11, the bonding film 12, and the group III nitride film 13 are removed. For the removal of the free-standing substrate 11, nitric acid etching is suitable for molybdenum, and hydrofluoric acid etching is suitable for mullite or yttria-stabilized zirconia-mullite. The bonding film 12 can be removed by hydrofluoric acid etching. ICP-RIE (Reactive Ion Etching) using chlorine gas is suitable for removing the group III nitride film 13.

再び図13を参照して、オーミック電極72が形成される。これによりショットキーバリアダイオード102が得られる。   Referring to FIG. 13 again, ohmic electrode 72 is formed. Thereby, the Schottky barrier diode 102 is obtained.

次に変形例の製造方法について、以下に説明する。
図20に示すように、自立基板11とIII族窒化物基板13Dとが接合膜12によって接合された構造が準備される。この構造を得るには、図14〜図16と同様の工程が、イオン注入(図15の矢印I)が省略されつつ行われればよい。
Next, the manufacturing method of a modification is demonstrated below.
As shown in FIG. 20, a structure in which a self-supporting substrate 11 and a group III nitride substrate 13D are bonded by a bonding film 12 is prepared. In order to obtain this structure, the same steps as in FIGS. 14 to 16 may be performed while the ion implantation (arrow I in FIG. 15) is omitted.

図21に示すように、III族窒化物基板13Dが、接合膜12から所定の深さの一でスライスされる(図中、破線SL)。これによりIII族窒化物基板13Dの一部が、接合膜12上に位置するIII族窒化物膜13となり、他部13Eが除かれる。なお他部13Eは、III族窒化物基板13D(図15)として再利用可能である。これにより図17とほぼ同様の構成が得られる。この後の工程は、前述した工程と同様である。   As shown in FIG. 21, group III nitride substrate 13D is sliced at a predetermined depth from bonding film 12 (broken line SL in the figure). Thereby, a part of the group III nitride substrate 13D becomes the group III nitride film 13 located on the bonding film 12, and the other part 13E is removed. The other portion 13E can be reused as the group III nitride substrate 13D (FIG. 15). As a result, a configuration substantially similar to that shown in FIG. 17 is obtained. The subsequent steps are the same as those described above.

本実施の形態においても、実施の形態1と同様の作用効果が得られる。またショットキーバリアダイオード102は基板を有しないので、その分だけ厚さを低減することができる。またIII族窒化物基板13Dを複数回使用することができるので、基板に要するコストを低減することができる。   Also in the present embodiment, the same operational effects as in the first embodiment can be obtained. Further, since the Schottky barrier diode 102 does not have a substrate, the thickness can be reduced accordingly. Further, since the group III nitride substrate 13D can be used a plurality of times, the cost required for the substrate can be reduced.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の特許請求の範囲は上記した説明ではなくて請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the claims of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

11 自立基板
12,12a,12b 接合膜
13 III族窒化物膜
13D III族窒化物基板
13E 他部
13i 注入領域
13n 主面
20 単結晶基板
21 コンタクト層
22 ドリフト層
40,40V ショットキー電極
50 積層膜
51 中間層
52 ガードリング層
60 マスク層
72 オーミック電極
80,90 ドライエッチング装置
81,91a 処理室
82 ターボ分子ポンプ
83 ドライポンプ
84 質量分析計
91 本体
91b ビューポート
92 終点検出系
92a 光学式センサ
92b 光ファイバ
92c 入射部
101,101V,102 ショットキーバリアダイオード
OP 開口部
11 Free-standing substrate 12, 12a, 12b Bonding film 13 Group III nitride film 13D Group III nitride substrate 13E Other part 13i Injection region 13n Main surface 20 Single crystal substrate 21 Contact layer 22 Drift layer 40, 40V Schottky electrode 50 Multilayer film 51 Intermediate layer 52 Guard ring layer 60 Mask layer 72 Ohmic electrodes 80, 90 Dry etching apparatus 81, 91a Processing chamber 82 Turbo molecular pump 83 Dry pump 84 Mass spectrometer 91 Main body 91b Viewport 92 End point detection system 92a Optical sensor 92b Light Fiber 92c Incident portion 101, 101V, 102 Schottky barrier diode OP opening

Claims (8)

n型半導体の窒化ガリウムから作られたドリフト層と、前記ドリフト層上に設けられた積層膜とを準備する工程を備え、前記積層膜は、前記ドリフト層上に設けられp型半導体および真正半導体のいずれかのInx1Aly1Gaz1N(x1+y1+Z1=1、0<x1+y1≦1)から作られた中間層と、前記中間層上に設けられp型半導体のInx2Aly2Gaz2N(x2+y2+Z2=1、0≦x2+y2<x1+y1)から作られたガードリング層とを含み、さらに
前記積層膜上に、開口部を有するマスク層を形成する工程と、
前記マスク層を用いて前記積層膜をエッチングする工程とを備え、前記積層膜をエッチングする工程は、前記中間層をエッチングすることによって前記ドリフト層を露出する工程と、前記ドリフト層が露出したことを検知する工程と、前記ドリフト層が露出したことを検知する工程の後にエッチングを停止する工程とを含み、さらに
前記積層膜をエッチングする工程の後に、前記ドリフト層に接するショットキー電極を形成する工程を備える、ショットキーバリアダイオードの製造方法。
a step of preparing a drift layer made of n-type semiconductor gallium nitride and a laminated film provided on the drift layer, wherein the laminated film is provided on the drift layer; And an intermediate layer made of In x1 Al y1 Ga z1 N (x1 + y1 + Z1 = 1, 0 <x1 + y1 ≦ 1) and a p-type semiconductor In x2 Al y2 Ga z2 N (x2 + y2 + Z2) provided on the intermediate layer = 1, 0 ≦ x2 + y2 <x1 + y1), and a step of forming a mask layer having an opening on the laminated film,
Etching the laminated film using the mask layer, and the etching the laminated film includes exposing the drift layer by etching the intermediate layer and exposing the drift layer And a step of stopping etching after the step of detecting that the drift layer is exposed, and after the step of etching the laminated film, a Schottky electrode in contact with the drift layer is formed. A method for manufacturing a Schottky barrier diode, comprising a step.
前記ガードリング層は窒化ガリウムから作られている、請求項1に記載のショットキーバリアダイオードの製造方法。   The method for manufacturing a Schottky barrier diode according to claim 1, wherein the guard ring layer is made of gallium nitride. 前記中間層はp型半導体から作られている、請求項1または2に記載のショットキーバリアダイオードの製造方法。   The method for manufacturing a Schottky barrier diode according to claim 1, wherein the intermediate layer is made of a p-type semiconductor. 前記検知する工程は、エッチングされた物質に対する質量分析を行う工程を含む、請求項1〜3のいずれか1項に記載のショットキーバリアダイオードの製造方法。   The method of manufacturing a Schottky barrier diode according to any one of claims 1 to 3, wherein the detecting step includes a step of performing mass spectrometry on the etched substance. 前記検知する工程は、エッチングにより生じた光に対する分光分析を行う工程を含む、請求項1〜3のいずれか1項に記載のショットキーバリアダイオードの製造方法。   The method of manufacturing a Schottky barrier diode according to any one of claims 1 to 3, wherein the detecting step includes a step of performing a spectral analysis on light generated by etching. n型半導体の窒化ガリウムから作られたドリフト層と、
前記ドリフト層上に設けられ、開口部を有する積層膜とを備え、前記積層膜は、前記ドリフト層上に設けられp型半導体および真正半導体のいずれかのInx1Aly1Gaz1N(x1+y1+Z1=1、0<x1+y1≦1)から作られた中間層と、前記中間層上に設けられたp型半導体のInx2Aly2Gaz2N(x2+y2+Z2=1、0≦x2+y2<x1+y1)から作られたガードリング層とを含み、さらに
前記開口部において前記ドリフト層に接するショットキー電極とを備える、ショットキーバリアダイオード。
a drift layer made of n-type semiconductor gallium nitride;
A laminated film having an opening provided on the drift layer, and the laminated film is provided on the drift layer and is one of a p-type semiconductor and a true semiconductor, In x1 Al y1 Ga z1 N (x1 + y1 + Z1 = 1, 0 <x1 + y1 ≦ 1) and a p-type semiconductor In x2 Al y2 Gaz2 N (x2 + y2 + Z2 = 1, 0 ≦ x2 + y2 <x1 + y1) provided on the intermediate layer A Schottky barrier diode comprising a guard ring layer, and further comprising a Schottky electrode in contact with the drift layer in the opening.
前記ガードリング層は窒化ガリウムから作られている、請求項6に記載のショットキーバリアダイオード。   The Schottky barrier diode according to claim 6, wherein the guard ring layer is made of gallium nitride. 前記中間層はp型半導体から作られている、請求項6または7に記載のショットキーバリアダイオード。   The Schottky barrier diode according to claim 6 or 7, wherein the intermediate layer is made of a p-type semiconductor.
JP2013129533A 2013-06-20 2013-06-20 Method for manufacturing schottky barrier diode and schottky barrier diode Pending JP2015005602A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013129533A JP2015005602A (en) 2013-06-20 2013-06-20 Method for manufacturing schottky barrier diode and schottky barrier diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013129533A JP2015005602A (en) 2013-06-20 2013-06-20 Method for manufacturing schottky barrier diode and schottky barrier diode

Publications (1)

Publication Number Publication Date
JP2015005602A true JP2015005602A (en) 2015-01-08

Family

ID=52301273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013129533A Pending JP2015005602A (en) 2013-06-20 2013-06-20 Method for manufacturing schottky barrier diode and schottky barrier diode

Country Status (1)

Country Link
JP (1) JP2015005602A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020120072A (en) * 2019-01-28 2020-08-06 株式会社デンソー Semiconductor device
WO2022207154A1 (en) * 2021-03-31 2022-10-06 Robert Bosch Gmbh Vertical semiconductor component and method for generating an abrupt end point detection signal during the production of such a vertical semiconductor component

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073867A (en) * 2005-09-09 2007-03-22 Sharp Corp Nitride semiconductor laser device and manufacturing method thereof
JP2010040698A (en) * 2008-08-04 2010-02-18 Sumitomo Electric Ind Ltd Guard ring structure and formation method thereof, and semiconductor device
JP2010087217A (en) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd Group-iii nitride semiconductor light-emitting element, and method of manufacturing the same
JP2011035072A (en) * 2009-07-30 2011-02-17 Sumitomo Electric Ind Ltd Semiconductor device and method for manufacturing the same
JP2011517070A (en) * 2008-03-31 2011-05-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Semiconductor device and method for manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073867A (en) * 2005-09-09 2007-03-22 Sharp Corp Nitride semiconductor laser device and manufacturing method thereof
JP2011517070A (en) * 2008-03-31 2011-05-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Semiconductor device and method for manufacturing semiconductor device
JP2010040698A (en) * 2008-08-04 2010-02-18 Sumitomo Electric Ind Ltd Guard ring structure and formation method thereof, and semiconductor device
JP2010087217A (en) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd Group-iii nitride semiconductor light-emitting element, and method of manufacturing the same
JP2011035072A (en) * 2009-07-30 2011-02-17 Sumitomo Electric Ind Ltd Semiconductor device and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020120072A (en) * 2019-01-28 2020-08-06 株式会社デンソー Semiconductor device
JP7092057B2 (en) 2019-01-28 2022-06-28 株式会社デンソー Semiconductor device
WO2022207154A1 (en) * 2021-03-31 2022-10-06 Robert Bosch Gmbh Vertical semiconductor component and method for generating an abrupt end point detection signal during the production of such a vertical semiconductor component

Similar Documents

Publication Publication Date Title
CN102067346B (en) Semiconductor light-emitting device with passivation layer and manufacture method thereof
US10513431B2 (en) Multiple silicon trenches forming method for MEMS sealing cap wafer and etching mask structure thereof
KR101428247B1 (en) Method for manufacturing semiconductor light emitting element
US9318653B2 (en) Luminescent device and manufacturing method for luminescent device and semiconductor device
KR102262228B1 (en) Method for producing an optoelectronic semiconductor chip
US8673664B2 (en) Method of manufacturing photodiode with waveguide structure and photodiode
US20160304340A1 (en) Method for Fabricating Suspended MEMS Structures
JP2015005602A (en) Method for manufacturing schottky barrier diode and schottky barrier diode
US8563404B2 (en) Process for dividing wafer into individual chips and semiconductor chips
CN103325880B (en) Silica-based photodiode of a kind of enhancement mode and preparation method thereof
US20160329463A1 (en) System and method for providing an electron blocking layer with doping control
US8395168B2 (en) Semiconductor wafers and semiconductor devices with polishing stops and method of making the same
US8877610B2 (en) Method of patterning a substrate
KR101172809B1 (en) Formation method of black semiconductor utilizing the etching
CN101459060B (en) Method for manufacturing semiconductor device
US11011666B2 (en) Optoelectronic semiconductor structure having a bipolar phototransistor structure and manufacturing method thereof
JP2013165262A (en) Optical semiconductor element manufacturing method
JP6070526B2 (en) Manufacturing method of semiconductor device
JP2015079784A (en) Method for manufacturing Schottky barrier diode and Schottky barrier diode
JP2005079289A (en) End point detection method and film quality evaluation method
CN103594389B (en) Method of forming a trench in a substrate
KR20100070282A (en) Method for manufacturing nitride semiconductor device
US12490568B2 (en) Method of forming a dielectric collar for semiconductor wires
KR20140024790A (en) Method of manufacturing silicon carbide semiconductor device
US10741369B2 (en) Semiconductor manufacturing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170314