[go: up one dir, main page]

JP2015005662A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2015005662A
JP2015005662A JP2013130966A JP2013130966A JP2015005662A JP 2015005662 A JP2015005662 A JP 2015005662A JP 2013130966 A JP2013130966 A JP 2013130966A JP 2013130966 A JP2013130966 A JP 2013130966A JP 2015005662 A JP2015005662 A JP 2015005662A
Authority
JP
Japan
Prior art keywords
mask
pattern
recess
film
polymer portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013130966A
Other languages
English (en)
Other versions
JP6063825B2 (ja
Inventor
藤 寛 和 加
Hirokazu Kato
藤 寛 和 加
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013130966A priority Critical patent/JP6063825B2/ja
Priority to US14/181,290 priority patent/US9081274B2/en
Publication of JP2015005662A publication Critical patent/JP2015005662A/ja
Application granted granted Critical
Publication of JP6063825B2 publication Critical patent/JP6063825B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

【課題】所望の領域に自己組織化技術を利用してパターンを形成するとともに、コストを削減する。
【解決手段】本実施形態によれば、パターン形成方法は、被加工膜上にハードマスクを形成し、前記ハードマスク上に、第1凹部及び第2凹部を含む凹凸パターンを有するガイドを形成し、前記第1凹部を覆い、前記第2凹部を覆わないマスク材を形成し、前記マスク材及び前記ガイドをマスクとして前記ハードマスクを加工し、前記マスク材を剥離し、前記第1凹部及び前記第2凹部に自己組織化材料を塗布し、前記自己組織化材料を相分離させ、第1ポリマー部及び第2ポリマー部を含む自己組織化パターンを形成し、前記第1ポリマー部を除去し、前記第2ポリマー部及び前記ガイドをマスクとして前記ハードマスクを加工し、前記ハードマスクをマスクとして前記被加工膜を加工する。
【選択図】図1

Description

本発明の実施形態は、パターン形成方法に関する。
半導体素子の製造工程中のリソグラフィ技術として、ArF液浸露光によるダブルパターニング技術、EUVリソグラフィ、ナノインプリント等が知られている。従来のリソグラフィ技術は、パターンの微細化に伴い、コストの増加、スループットの低下など、様々な問題を含んでいた。
このような状況下で、リソグラフィ技術への誘導自己組織化(DSA: Directed Self-assembly)の適用が期待されている。自己組織化は、エネルギー安定化という自発的な挙動によって発生することから、寸法精度の高いパターンを形成できる。特に、ブロックコポリマーのミクロ相分離を利用する技術は、簡便な塗布とアニールプロセスで、数〜数百nmの種々の形状の周期構造を形成できる。ブロックコポリマーのブロックの組成比によって球状(スフィア)、柱状(シリンダー)、層状(ラメラ)等に形態を変え、分子量によってサイズを変えることにより、様々な寸法のドットパターン、ホール又はピラーパターン、ラインパターン等を形成することができる。
特開2006−215052号公報
本発明は、所望の領域に自己組織化技術を利用してパターンを形成するとともに、コストを削減することができるパターン形成方法を提供することを目的とする。
本実施形態によれば、パターン形成方法は、被加工膜上にハードマスクを形成し、前記ハードマスク上に、第1凹部及び第2凹部を含む凹凸パターンを有するガイドを形成し、前記第1凹部を覆い、前記第2凹部を覆わないマスク材を形成し、前記マスク材及び前記ガイドをマスクとして前記ハードマスクを加工し、前記マスク材を剥離し、前記第1凹部及び前記第2凹部に自己組織化材料を塗布し、前記自己組織化材料を相分離させ、第1ポリマー部及び第2ポリマー部を含む自己組織化パターンを形成し、前記第1ポリマー部を除去し、前記第2ポリマー部及び前記ガイドをマスクとして前記ハードマスクを加工し、前記ハードマスクをマスクとして前記被加工膜を加工する。
第1の実施形態によるパターン形成方法を説明する工程断面図である。 第1の実施形態によるパターン形成方法を説明する工程断面図である。 第1の実施形態によるパターン形成方法を説明する工程断面図である。 第1の実施形態によるパターン形成方法を説明する工程断面図である。 第2の実施形態によるパターン形成方法を説明する工程断面図である。 第2の実施形態によるパターン形成方法を説明する工程断面図である。 第2の実施形態によるパターン形成方法を説明する工程断面図である。 第2の実施形態によるパターン形成方法を説明する工程断面図である。
以下、本発明の実施の形態を図面に基づいて説明する。
(第1の実施形態)本発明の第1の実施形態によるパターン形成方法を、図1〜図4に示す工程断面図を用いて説明する。
まず、図1(a)に示すように、基板100上にシリコン酸化膜102、カーボン膜104、シリコン酸化膜106、SOC(Spin-On-Carbon、塗布型カーボン)膜108、及びSOG(Spin-On-Glass、塗布型ガラス)膜110を順に形成する。
基板100は例えばシリコン基板である。シリコン酸化膜102は、例えばTEOS(Tetra Ethyl Ortho Silicate)を原料としてCVD(化学気相成長)法により形成され、膜厚は150nm程度である。
カーボン膜104は、例えばCVD法により形成され、膜厚は200nm程度である。シリコン酸化膜106は、例えばCVD法により形成され、膜厚は30nm程度である。
また、例えば、SOC膜108の膜厚は100nm程度であり、SOG膜110の膜厚は35nm程度である。
本実施形態では、後述するように、シリコン酸化膜106が、カーボン膜104エッチング用のハードマスクとなる。また、加工されたカーボン膜104が、シリコン酸化膜102をエッチングする際のマスクとして使用される。
次に、図1(b)に示すように、公知のリソグラフィ処理を用いて、SOG膜110及びSOC膜108を加工し、セル領域R1にホールパターン(第1凹部)120を形成し、周辺回路領域R2にホールパターン(第2凹部)122を形成する。
例えば、セル領域R1は、寸法・形状が同じ単一パターンが繰り返し形成される領域である。
また、例えば、周辺回路領域R2は、寸法や形状の異なる様々なパターンが形成される領域である。周辺回路領域R2は、セル領域R1とは寸法・形状の異なるパターンが形成されてもよいし、寸法・形状が同じパターンが形成されてもよい。ホールパターン122は、周辺回路領域R2に形成されるパターンに対応した(周辺回路領域R2に形成されるパターンと同一の)形状のパターンである。
ホールパターン120及び122が形成されたSOG膜110及びSOC膜108は、後の工程で形成されるブロックコポリマーがミクロ相分離する際の物理ガイド層としての機能を有する。言い換えれば、3層レジストプロセスの下層膜及び中間膜が、凹凸パターンを有する物理ガイドに加工される。
次に、図1(c)に示すように、リソグラフィ処理により、セル領域R1を覆い、周辺回路領域R2を露出するレジスト(マスク材)112を形成する。ホールパターン120はレジスト112に覆われ、ホールパターン122はレジスト112に覆われない。ここでのリソグラフィ処理には高い解像度が必要とされず、例えばi線露光機で露光処理を行うことができる。
次に、図2(a)に示すように、物理ガイド(露出しているSOG膜110及びSOC膜108)及びレジスト112をマスクとして、ドライエッチングにより、周辺回路領域R2のシリコン酸化膜106を加工する。これにより、ホールパターン122が形成された領域におけるシリコン酸化膜106が除去され、カーボン膜104の表面が露出される。
次に、図2(b)に示すように、公知の方法を用いてレジスト112を剥離する。
次に、図2(c)に示すように、ブロックコポリマー114を塗布する。例えば、ポリスチレン(PS)とポリメチルメタクリレート(PMMA)のブロック共重合体(PS−b−PMMA)を含有するポリエチレングリコールモノメチルエーテルアセテート(PGMEA)溶液を回転塗布する。これにより、ブロックコポリマー114がホールパターン120及び122内に埋め込まれる。
なお、ここで用いられるブロックコポリマー114は、セル領域R1のデザインに適合するような組成となっている。
次に、図3(a)に示すように、熱アニールを行い、ブロックコポリマー114をミクロ相分離させ、第1セグメントを含む第1ポリマー部116aと、第2セグメントを含む第2ポリマー部116bとを含む自己組織化パターン116が形成される。例えば、PMMAを含む第1ポリマー部116aが中心部に形成され、PSを含む第2ポリマー部116bが第1ポリマー部116aの周囲及び下部に形成される。例えば、直径70nmのホールパターン120の中心部に、直径25nmのシリンダ形状の第1ポリマー部116aが形成される。
セル領域R1ではシリコン酸化膜106上に自己組織化パターン116が形成され、周辺回路領域R2ではカーボン膜104上に自己組織化パターン116が形成される。
図3(a)では、周辺回路領域R2においても、セル領域R1と同様に、第1ポリマー部116aが中心部に形成され、第2ポリマー部116bが第1ポリマー部116aの周囲及び下部に形成されている。しかし、ブロックコポリマー114は、セル領域R1のデザインに適合する組成となっているため、ホールパターン122内では、図3(a)に示すような相分離が起きない場合もある。例えば、ホールパターン122内では、第1ポリマー部116aと第2ポリマー部116bとが複雑に混ざり合ったパターンとなり得る。
次に、図3(b)に示すように、ウェット現像処理を行い、第2ポリマー部116bを残存させ、第1ポリマー部116aを選択的に除去する。
次に、図3(c)に示すように、ドライエッチング処理を行い、第2ポリマー部116bの一部を除去する。これにより、セル領域R1では、第1ポリマー部116aの下方部分に相当するシリコン酸化膜106の表面が露出する。また、周辺回路領域R2では、第1ポリマー部116aの下方部分に相当するカーボン膜104の表面が露出する。
次に、4(a)に示すように、物理ガイド(SOG膜110及びSOC膜108)及び第1ポリマー部116bをマスクとして、ドライエッチングにより、シリコン酸化膜106を加工する。シリコン酸化膜106の加工に伴い、SOG膜110は除去される。セル領域R1では、第1ポリマー部116aのパターン形状が、シリコン酸化膜106に転写される。なお、周辺回路領域R2のホールパターン122においては、図2(a)に示す工程において、既にシリコン酸化膜106が除去されている。
次に、図4(b)に示すように、シリコン酸化膜106をマスクとして、ドライエッチングにより、カーボン膜104を加工する。カーボン膜104の加工に伴い、SOC膜108及び第2ポリマー部116bは除去される。セル領域R1では、カーボン膜104に、第1ポリマー部116aに対応する微細なパターン形状が転写される。また、周辺回路領域R2では、カーボン膜104に、ホールパターン122に対応するパターン形状が転写される。
次に、図4(c)に示すように、カーボン膜104をマスクとして、ドライエッチングにより、シリコン酸化膜102を加工する。シリコン酸化膜102の加工に伴い、シリコン酸化膜106は除去される。セル領域R1では、シリコン酸化膜102に、第1ポリマー部116aに対応する微細なパターン形状が転写される。また、周辺回路領域R2では、シリコン酸化膜102に、ホールパターン122に対応するパターン形状が転写され、自己組織化パターン116は転写されない。その後、灰化処理によりカーボン膜104を除去する。
このように、本実施形態によれば、セル領域R1のみに自己組織化パターン116を転写することができる。また、レジスト112形成時の露光処理では高い解像度が必要とされず、LELE(Litho-Etch-Litho-Etch)スキームと比較してコストを削減できる。従って、本実施形態に係るパターン形成方法によれば、所望の領域に自己組織化技術を利用してパターンを形成するとともに、コストを削減することができる。
上記第1の実施形態において、シリコン酸化膜106の代わりにアモルファスシリコン膜を形成してもよい。
上記第1の実施形態では、ウェット現像処理により第1ポリマー部116aを選択的に除去(図3(b)参照)した後に、ドライエッチング処理により第2ポリマー部116bの一部を除去(図3(c)参照)していたが、第1ポリマー部116a及び第2ポリマー部116bの一部の除去をドライエッチング処理により一括して行ってもよい。
(第2の実施形態)本発明の第2の実施形態によるパターン形成方法を、図5〜図8に示す工程断面図を用いて説明する。
まず、図5(a)に示すように、基板200上にシリコン酸化膜202、カーボン膜204、シリコン酸化膜206を順に形成する。
基板200は例えばシリコン基板である。シリコン酸化膜202は、例えばTEOS(Tetra Ethyl Ortho Silicate)を原料としてCVD(化学気相成長)法により形成され、膜厚は150nm程度である。
カーボン膜204は、例えばCVD法により形成され、膜厚は200nm程度である。シリコン酸化膜206は、例えばCVD法により形成され、膜厚は30nm程度である。
本実施形態では、後述するように、シリコン酸化膜206が、カーボン膜204エッチング用のハードマスクとなる。また、加工されたカーボン膜204が、シリコン酸化膜202をエッチングする際のマスクとして使用される。
続いて、シリコン酸化膜202上に、公知のリソグラフィ処理を用いて、膜厚100nm程度のレジストパターン230を形成する。レジストパターン230は、セル領域R1にホールパターン(第1凹部)220を形成し、周辺回路領域R2にホールパターン(第2凹部)222を有する。
例えば、セル領域R1は、寸法・形状が同じ単一パターンが繰り返し形成される領域である。また、例えば、周辺回路領域R2は、寸法や形状の異なる様々なパターンが形成される領域である。周辺回路領域R2は、セル領域R1とは寸法・形状の異なるパターンが形成されてもよいし、寸法・形状が同じパターンが形成されてもよい。ホールパターン222は、周辺回路領域R2に形成されるパターンに対応した(周辺回路領域R2に形成されるパターンと同一の)形状のパターンである。
レジストパターン230は、後の工程で形成されるブロックコポリマーがミクロ相分離する際の物理ガイド層としての機能を有する。また、レジストパターン230は熱架橋剤を含んでおり、加熱処理を行い架橋反応を促進させることで、有機溶媒に対する不溶化処理を施す。
次に、図5(b)に示すように、リソグラフィ処理により、セル領域R1を覆い、周辺回路領域R2を露出するレジスト212を形成する。ホールパターン220はレジスト212に覆われ、ホールパターン222はレジスト212に覆われない。ここでのリソグラフィ処理には高い解像度が必要とされず、例えばi線露光機で露光処理を行うことができる。レジストパターン230は予め有機溶媒に対する不溶化処理が施されているため、レジスト212に溶解しない。
次に、図5(c)に示すように、物理ガイド(レジストパターン230)及びレジスト212をマスクとして、ドライエッチングにより、周辺回路領域R2のシリコン酸化膜206を加工する。これにより、ホールパターン222が形成された領域におけるシリコン酸化膜206が除去され、カーボン膜204の表面が露出される。
次に、図6(a)に示すように、公知の方法を用いてレジスト212を剥離する。
次に、図6(b)に示すように、ブロックコポリマー214を塗布する。例えば、ポリスチレン(PS)とポリメチルメタクリレート(PMMA)のブロック共重合体(PS−b−PMMA)を含有するポリエチレングリコールモノメチルエーテルアセテート(PGMEA)溶液を回転塗布する。これにより、ブロックコポリマー214がホールパターン220及び222内に埋め込まれる。
なお、ここで用いられるブロックコポリマー214は、セル領域R1のデザインに適合するような組成となっている。
次に、図6(c)に示すように、熱アニールを行い、ブロックコポリマー214をミクロ相分離させ、第1セグメントを含む第1ポリマー部216aと、第2セグメントを含む第2ポリマー部216bとを含む自己組織化パターン216を形成する。例えば、PMMAを含む第1ポリマー部216aが中心部に形成され、PSを含む第2ポリマー部216bが第1ポリマー部216aの周囲及び下部に形成される。例えば、直径70nmのホールパターン220の中心部に、直径25nmのシリンダ形状の第1ポリマー部216aが形成される。
セル領域R1ではシリコン酸化膜206上に自己組織化パターン216が形成され、周辺回路領域R2ではカーボン膜204上に自己組織化パターン216が形成される。
図6(c)では、周辺回路領域R2においても、セル領域R1と同様に、第1ポリマー部216aが中心部に形成され、第2ポリマー部216bが第1ポリマー部216aの周囲及び下部に形成されている。しかし、ブロックコポリマー214は、セル領域R1のデザインに適合する組成となっているため、ホールパターン222内では、図6(c)に示すような相分離が起きない場合もある。例えば、ホールパターン222内では、第1ポリマー部216aと第2ポリマー部216bとが複雑に混ざり合ったパターンとなり得る。
次に、図7(a)に示すように、ウェット現像処理を行い、第2ポリマー部216bを残存させ、第1ポリマー部216aを選択的に除去する。
次に、図7(b)に示すように、ドライエッチング処理を行い、第2ポリマー部216bの一部を除去する。これにより、セル領域R1では、第1ポリマー部216aの下方部分に相当するシリコン酸化膜206の表面が露出する。また、周辺回路領域R2では、第1ポリマー部216aの下方部分に相当するカーボン膜204の表面が露出する。
次に、図7(c)に示すように、物理ガイド(レジストパターン230)及び第1ポリマー部216bをマスクとして、ドライエッチングにより、シリコン酸化膜206を加工する。セル領域R1では、第1ポリマー部216aのパターン形状が、シリコン酸化膜206に転写される。なお、周辺回路領域R2のホールパターン222においては、図5(c)に示す工程において、既にシリコン酸化膜206が除去されている。
次に、図8(a)に示すように、シリコン酸化膜206をマスクとして、ドライエッチングにより、カーボン膜204を加工する。カーボン膜204の加工に伴い、レジストパターン230及び第2ポリマー部216bは除去される。セル領域R1では、カーボン膜204に、第1ポリマー部216aに対応する微細なパターン形状が転写される。また、周辺回路領域R2では、カーボン膜204に、ホールパターン222に対応するパターン形状が転写される。
次に、図8(b)に示すように、カーボン膜204をマスクとして、ドライエッチングにより、シリコン酸化膜202を加工する。シリコン酸化膜202の加工に伴い、シリコン酸化膜206は除去される。セル領域R1では、シリコン酸化膜202に、第1ポリマー部216aに対応する微細なパターン形状が転写される。また、周辺回路領域R2では、シリコン酸化膜202に、ホールパターン222に対応するパターン形状が転写され、自己組織化パターン216は転写されない。その後、灰化処理によりカーボン膜204を除去する。
このように、本実施形態によれば、セル領域R1のみに自己組織化パターン216を転写することができる。また、レジスト212形成時の露光処理では高い解像度が必要とされず、LELEスキームと比較してコストを削減できる。従って、本実施形態に係るパターン形成方法によれば、所望の領域に自己組織化技術を利用してパターンを形成するとともに、コストを削減することができる。
上記第2の実施形態では、熱架橋剤を含んだレジストパターン230に対して加熱処理を施すことで不溶化処理を行っていたが、電子線を照射してレジストパターン230表面に薄膜を形成するなど、他の不溶化処理を行ってもよい。
上記第2の実施形態では、ウェット現像処理により第1ポリマー部216aを選択的に除去(図7(a)参照)した後に、ドライエッチング処理により第2ポリマー部216bの一部を除去(図7(b)参照)していたが、第1ポリマー部216a及び第2ポリマー部216bの一部の除去をドライエッチング処理により一括して行ってもよい。
上記第1、第2の実施形態において、ブロックコポリマー114、214の材料はPS−b−poly t−butoxy methacrylate系材料に限定されず、様々なものを用いることができる。また、物理ガイドの形状は、楕円形や矩形としてもよい。ブロックコポリマー114、214の各セグメントの分子量を調整することにより、異なるガイドパターンサイズに適合させたり、シリンダパターンの代わりにラメラパターンやスフィアパターンを形成したりしてもよい。
また、上記第1、第2の実施形態では、セル領域R1に隣接して周辺回路領域R2が設けられるように図示されているが、セル領域R1と周辺回路領域R2とはチップ上の任意の場所に配置することができる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
100 基板
102 シリコン酸化膜
104 カーボン膜
106 シリコン酸化膜
108 SOC膜
110 SOG膜
114 ブロックコポリマー
116 自己組織化パターン

Claims (5)

  1. 被加工膜上にハードマスクを形成し、
    前記ハードマスク上に、第1凹部及び第2凹部を含む凹凸パターンを有するガイドを形成し、
    前記第1凹部を覆い、前記第2凹部を覆わないマスク材を形成し、
    前記マスク材及び前記ガイドをマスクとして前記ハードマスクを加工し、
    前記マスク材を剥離し、
    前記第1凹部及び前記第2凹部に自己組織化材料を塗布し、
    前記自己組織化材料を相分離させ、第1ポリマー部及び第2ポリマー部を含む自己組織化パターンを形成し、
    前記第1ポリマー部を除去し、
    前記第2ポリマー部及び前記ガイドをマスクとして前記ハードマスクを加工し、
    前記ハードマスクをマスクとして前記被加工膜を加工し、
    前記ガイドは、3層マスク材プロセスの下層膜及び中間膜を有し、前記第1凹部が複数設けられたセル領域と、前記第2凹部が複数設けられた周辺回路領域とを備え、複数の前記第1凹部は略同一の形状を有し、複数の第2凹部は、形状の異なる複数種類のパターンを含むことを特徴とするパターン形成方法。
  2. 被加工膜上にハードマスクを形成し、
    前記ハードマスク上に、第1凹部及び第2凹部を含む凹凸パターンを有するガイドを形成し、
    前記第1凹部を覆い、前記第2凹部を覆わないマスク材を形成し、
    前記マスク材及び前記ガイドをマスクとして前記ハードマスクを加工し、
    前記マスク材を剥離し、
    前記第1凹部及び前記第2凹部に自己組織化材料を塗布し、
    前記自己組織化材料を相分離させ、第1ポリマー部及び第2ポリマー部を含む自己組織化パターンを形成し、
    前記第1ポリマー部を除去し、
    前記第2ポリマー部及び前記ガイドをマスクとして前記ハードマスクを加工し、
    前記ハードマスクをマスクとして前記被加工膜を加工することを特徴とするパターン形成方法。
  3. 前記ガイドは、3層マスク材プロセスの下層膜及び中間膜を有することを特徴とする請求項2に記載のパターン形成方法。
  4. 前記ガイドは、有機溶媒に対する不溶化処理が施されたレジスト材料で形成されることを特徴とする請求項2に記載のパターン形成方法。
  5. 前記ガイドは、前記第1凹部が複数設けられたセル領域と、前記第2凹部が複数設けられた周辺回路領域とを備え、
    複数の前記第1凹部は略同一の形状を有し、
    複数の第2凹部は、形状の異なる複数種類のパターンを含むことを特徴とする請求項2乃至4のいずれかに記載のパターン形成方法。
JP2013130966A 2013-06-21 2013-06-21 パターン形成方法 Expired - Fee Related JP6063825B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013130966A JP6063825B2 (ja) 2013-06-21 2013-06-21 パターン形成方法
US14/181,290 US9081274B2 (en) 2013-06-21 2014-02-14 Pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013130966A JP6063825B2 (ja) 2013-06-21 2013-06-21 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2015005662A true JP2015005662A (ja) 2015-01-08
JP6063825B2 JP6063825B2 (ja) 2017-01-18

Family

ID=52110031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013130966A Expired - Fee Related JP6063825B2 (ja) 2013-06-21 2013-06-21 パターン形成方法

Country Status (2)

Country Link
US (1) US9081274B2 (ja)
JP (1) JP6063825B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170021010A (ko) * 2015-08-17 2017-02-27 삼성전자주식회사 반도체 장치의 패턴 형성 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102350587B1 (ko) * 2015-04-23 2022-01-14 삼성전자 주식회사 미세 패턴 형성 방법
CN108400085B (zh) * 2017-02-06 2019-11-19 联华电子股份有限公司 形成半导体元件图案的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189300A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp 半導体装置の製造方法
JP2005268783A (ja) * 2004-03-19 2005-09-29 Internatl Business Mach Corp <Ibm> 自己整合型ナノコラム・エアブリッジを形成する方法およびそれによって形成される構造
JP2009010375A (ja) * 2007-06-27 2009-01-15 Internatl Business Mach Corp <Ibm> 自己集合ナノ構造をパターン化する方法及び多孔性誘電体層を形成する方法(自己集合ナノ構造をパターン化しそして多孔性誘電体を形成する方法)
JP2009246332A (ja) * 2008-03-28 2009-10-22 Samsung Electronics Co Ltd 半導体素子の微細パターン形成方法
JP2011035233A (ja) * 2009-08-04 2011-02-17 Toshiba Corp パターン形成方法及び半導体装置の製造方法
JP2012108369A (ja) * 2010-11-18 2012-06-07 Toshiba Corp パターン形成方法
WO2013052169A1 (en) * 2011-10-06 2013-04-11 International Business Machines Corporation Sidewall image transfer process with multiple critical dimensions

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006215052A (ja) 2005-02-01 2006-08-17 Hitachi Maxell Ltd 細溝形成方法及びそれによって得られた細溝基板
JP4815011B2 (ja) 2010-12-27 2011-11-16 パナソニック株式会社 ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
JP5902573B2 (ja) * 2012-07-18 2016-04-13 株式会社東芝 パターン形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189300A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp 半導体装置の製造方法
JP2005268783A (ja) * 2004-03-19 2005-09-29 Internatl Business Mach Corp <Ibm> 自己整合型ナノコラム・エアブリッジを形成する方法およびそれによって形成される構造
JP2009010375A (ja) * 2007-06-27 2009-01-15 Internatl Business Mach Corp <Ibm> 自己集合ナノ構造をパターン化する方法及び多孔性誘電体層を形成する方法(自己集合ナノ構造をパターン化しそして多孔性誘電体を形成する方法)
JP2009246332A (ja) * 2008-03-28 2009-10-22 Samsung Electronics Co Ltd 半導体素子の微細パターン形成方法
JP2011035233A (ja) * 2009-08-04 2011-02-17 Toshiba Corp パターン形成方法及び半導体装置の製造方法
JP2012108369A (ja) * 2010-11-18 2012-06-07 Toshiba Corp パターン形成方法
WO2013052169A1 (en) * 2011-10-06 2013-04-11 International Business Machines Corporation Sidewall image transfer process with multiple critical dimensions

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170021010A (ko) * 2015-08-17 2017-02-27 삼성전자주식회사 반도체 장치의 패턴 형성 방법
KR102353280B1 (ko) 2015-08-17 2022-01-19 삼성전자주식회사 반도체 장치의 패턴 형성 방법

Also Published As

Publication number Publication date
US9081274B2 (en) 2015-07-14
US20140374379A1 (en) 2014-12-25
JP6063825B2 (ja) 2017-01-18

Similar Documents

Publication Publication Date Title
EP2279517B1 (en) Methods of forming structures supported by semiconductor substrates
JP5112500B2 (ja) パターン形成方法
JP5813604B2 (ja) パターン形成方法
US9040123B2 (en) Pattern formation method
US9087875B2 (en) Pattern formation method for manufacturing semiconductor device using phase-separating self-assembling material
US8481429B2 (en) Method of manufacturing semiconductor device
CN101211854A (zh) 制造半导体器件的方法
JP2014135435A (ja) 半導体装置の製造方法
JP2009218574A (ja) パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置
JP6470079B2 (ja) パターン形成方法
JP6063825B2 (ja) パターン形成方法
KR101096194B1 (ko) 반도체 소자의 패턴 형성 방법
JP3660258B2 (ja) 微細レジストパターンおよび微細パターンの形成方法並びに半導体装置の製造方法
JP2013165151A (ja) パターン形成方法
US20090170033A1 (en) Method of forming pattern of semiconductor device
CN101335184B (zh) 形成半导体器件的微图案的方法
JP2014170802A (ja) パターン形成方法
CN102760645A (zh) 在半导体器件中制造孔图案的方法
KR20070059877A (ko) 유기 전자 소자의 유기 물질층 패터닝 방법과 상기 방법을이용하여 제작된 유기 박막 트랜지스터 및 유기 전계 발광디바이스
US20090061635A1 (en) Method for forming micro-patterns
US9841674B2 (en) Patterning method, and template for nanoimprint and producing method thereof
US20140045124A1 (en) Method of manufacturing semiconductor device
JP2018160537A (ja) パターン形成方法
US9816004B2 (en) Lithography pattern forming method using self-organizing block copolymer
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160728

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160728

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161219

R151 Written notification of patent or utility model registration

Ref document number: 6063825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees