JP2015005662A - パターン形成方法 - Google Patents
パターン形成方法 Download PDFInfo
- Publication number
- JP2015005662A JP2015005662A JP2013130966A JP2013130966A JP2015005662A JP 2015005662 A JP2015005662 A JP 2015005662A JP 2013130966 A JP2013130966 A JP 2013130966A JP 2013130966 A JP2013130966 A JP 2013130966A JP 2015005662 A JP2015005662 A JP 2015005662A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- pattern
- recess
- film
- polymer portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
【解決手段】本実施形態によれば、パターン形成方法は、被加工膜上にハードマスクを形成し、前記ハードマスク上に、第1凹部及び第2凹部を含む凹凸パターンを有するガイドを形成し、前記第1凹部を覆い、前記第2凹部を覆わないマスク材を形成し、前記マスク材及び前記ガイドをマスクとして前記ハードマスクを加工し、前記マスク材を剥離し、前記第1凹部及び前記第2凹部に自己組織化材料を塗布し、前記自己組織化材料を相分離させ、第1ポリマー部及び第2ポリマー部を含む自己組織化パターンを形成し、前記第1ポリマー部を除去し、前記第2ポリマー部及び前記ガイドをマスクとして前記ハードマスクを加工し、前記ハードマスクをマスクとして前記被加工膜を加工する。
【選択図】図1
Description
102 シリコン酸化膜
104 カーボン膜
106 シリコン酸化膜
108 SOC膜
110 SOG膜
114 ブロックコポリマー
116 自己組織化パターン
Claims (5)
- 被加工膜上にハードマスクを形成し、
前記ハードマスク上に、第1凹部及び第2凹部を含む凹凸パターンを有するガイドを形成し、
前記第1凹部を覆い、前記第2凹部を覆わないマスク材を形成し、
前記マスク材及び前記ガイドをマスクとして前記ハードマスクを加工し、
前記マスク材を剥離し、
前記第1凹部及び前記第2凹部に自己組織化材料を塗布し、
前記自己組織化材料を相分離させ、第1ポリマー部及び第2ポリマー部を含む自己組織化パターンを形成し、
前記第1ポリマー部を除去し、
前記第2ポリマー部及び前記ガイドをマスクとして前記ハードマスクを加工し、
前記ハードマスクをマスクとして前記被加工膜を加工し、
前記ガイドは、3層マスク材プロセスの下層膜及び中間膜を有し、前記第1凹部が複数設けられたセル領域と、前記第2凹部が複数設けられた周辺回路領域とを備え、複数の前記第1凹部は略同一の形状を有し、複数の第2凹部は、形状の異なる複数種類のパターンを含むことを特徴とするパターン形成方法。 - 被加工膜上にハードマスクを形成し、
前記ハードマスク上に、第1凹部及び第2凹部を含む凹凸パターンを有するガイドを形成し、
前記第1凹部を覆い、前記第2凹部を覆わないマスク材を形成し、
前記マスク材及び前記ガイドをマスクとして前記ハードマスクを加工し、
前記マスク材を剥離し、
前記第1凹部及び前記第2凹部に自己組織化材料を塗布し、
前記自己組織化材料を相分離させ、第1ポリマー部及び第2ポリマー部を含む自己組織化パターンを形成し、
前記第1ポリマー部を除去し、
前記第2ポリマー部及び前記ガイドをマスクとして前記ハードマスクを加工し、
前記ハードマスクをマスクとして前記被加工膜を加工することを特徴とするパターン形成方法。 - 前記ガイドは、3層マスク材プロセスの下層膜及び中間膜を有することを特徴とする請求項2に記載のパターン形成方法。
- 前記ガイドは、有機溶媒に対する不溶化処理が施されたレジスト材料で形成されることを特徴とする請求項2に記載のパターン形成方法。
- 前記ガイドは、前記第1凹部が複数設けられたセル領域と、前記第2凹部が複数設けられた周辺回路領域とを備え、
複数の前記第1凹部は略同一の形状を有し、
複数の第2凹部は、形状の異なる複数種類のパターンを含むことを特徴とする請求項2乃至4のいずれかに記載のパターン形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013130966A JP6063825B2 (ja) | 2013-06-21 | 2013-06-21 | パターン形成方法 |
| US14/181,290 US9081274B2 (en) | 2013-06-21 | 2014-02-14 | Pattern forming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013130966A JP6063825B2 (ja) | 2013-06-21 | 2013-06-21 | パターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015005662A true JP2015005662A (ja) | 2015-01-08 |
| JP6063825B2 JP6063825B2 (ja) | 2017-01-18 |
Family
ID=52110031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013130966A Expired - Fee Related JP6063825B2 (ja) | 2013-06-21 | 2013-06-21 | パターン形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9081274B2 (ja) |
| JP (1) | JP6063825B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170021010A (ko) * | 2015-08-17 | 2017-02-27 | 삼성전자주식회사 | 반도체 장치의 패턴 형성 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102350587B1 (ko) * | 2015-04-23 | 2022-01-14 | 삼성전자 주식회사 | 미세 패턴 형성 방법 |
| CN108400085B (zh) * | 2017-02-06 | 2019-11-19 | 联华电子股份有限公司 | 形成半导体元件图案的方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001189300A (ja) * | 1999-12-28 | 2001-07-10 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2005268783A (ja) * | 2004-03-19 | 2005-09-29 | Internatl Business Mach Corp <Ibm> | 自己整合型ナノコラム・エアブリッジを形成する方法およびそれによって形成される構造 |
| JP2009010375A (ja) * | 2007-06-27 | 2009-01-15 | Internatl Business Mach Corp <Ibm> | 自己集合ナノ構造をパターン化する方法及び多孔性誘電体層を形成する方法(自己集合ナノ構造をパターン化しそして多孔性誘電体を形成する方法) |
| JP2009246332A (ja) * | 2008-03-28 | 2009-10-22 | Samsung Electronics Co Ltd | 半導体素子の微細パターン形成方法 |
| JP2011035233A (ja) * | 2009-08-04 | 2011-02-17 | Toshiba Corp | パターン形成方法及び半導体装置の製造方法 |
| JP2012108369A (ja) * | 2010-11-18 | 2012-06-07 | Toshiba Corp | パターン形成方法 |
| WO2013052169A1 (en) * | 2011-10-06 | 2013-04-11 | International Business Machines Corporation | Sidewall image transfer process with multiple critical dimensions |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006215052A (ja) | 2005-02-01 | 2006-08-17 | Hitachi Maxell Ltd | 細溝形成方法及びそれによって得られた細溝基板 |
| JP4815011B2 (ja) | 2010-12-27 | 2011-11-16 | パナソニック株式会社 | ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法 |
| JP5902573B2 (ja) * | 2012-07-18 | 2016-04-13 | 株式会社東芝 | パターン形成方法 |
-
2013
- 2013-06-21 JP JP2013130966A patent/JP6063825B2/ja not_active Expired - Fee Related
-
2014
- 2014-02-14 US US14/181,290 patent/US9081274B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001189300A (ja) * | 1999-12-28 | 2001-07-10 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2005268783A (ja) * | 2004-03-19 | 2005-09-29 | Internatl Business Mach Corp <Ibm> | 自己整合型ナノコラム・エアブリッジを形成する方法およびそれによって形成される構造 |
| JP2009010375A (ja) * | 2007-06-27 | 2009-01-15 | Internatl Business Mach Corp <Ibm> | 自己集合ナノ構造をパターン化する方法及び多孔性誘電体層を形成する方法(自己集合ナノ構造をパターン化しそして多孔性誘電体を形成する方法) |
| JP2009246332A (ja) * | 2008-03-28 | 2009-10-22 | Samsung Electronics Co Ltd | 半導体素子の微細パターン形成方法 |
| JP2011035233A (ja) * | 2009-08-04 | 2011-02-17 | Toshiba Corp | パターン形成方法及び半導体装置の製造方法 |
| JP2012108369A (ja) * | 2010-11-18 | 2012-06-07 | Toshiba Corp | パターン形成方法 |
| WO2013052169A1 (en) * | 2011-10-06 | 2013-04-11 | International Business Machines Corporation | Sidewall image transfer process with multiple critical dimensions |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170021010A (ko) * | 2015-08-17 | 2017-02-27 | 삼성전자주식회사 | 반도체 장치의 패턴 형성 방법 |
| KR102353280B1 (ko) | 2015-08-17 | 2022-01-19 | 삼성전자주식회사 | 반도체 장치의 패턴 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9081274B2 (en) | 2015-07-14 |
| US20140374379A1 (en) | 2014-12-25 |
| JP6063825B2 (ja) | 2017-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2279517B1 (en) | Methods of forming structures supported by semiconductor substrates | |
| JP5112500B2 (ja) | パターン形成方法 | |
| JP5813604B2 (ja) | パターン形成方法 | |
| US9040123B2 (en) | Pattern formation method | |
| US9087875B2 (en) | Pattern formation method for manufacturing semiconductor device using phase-separating self-assembling material | |
| US8481429B2 (en) | Method of manufacturing semiconductor device | |
| CN101211854A (zh) | 制造半导体器件的方法 | |
| JP2014135435A (ja) | 半導体装置の製造方法 | |
| JP2009218574A (ja) | パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置 | |
| JP6470079B2 (ja) | パターン形成方法 | |
| JP6063825B2 (ja) | パターン形成方法 | |
| KR101096194B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| JP3660258B2 (ja) | 微細レジストパターンおよび微細パターンの形成方法並びに半導体装置の製造方法 | |
| JP2013165151A (ja) | パターン形成方法 | |
| US20090170033A1 (en) | Method of forming pattern of semiconductor device | |
| CN101335184B (zh) | 形成半导体器件的微图案的方法 | |
| JP2014170802A (ja) | パターン形成方法 | |
| CN102760645A (zh) | 在半导体器件中制造孔图案的方法 | |
| KR20070059877A (ko) | 유기 전자 소자의 유기 물질층 패터닝 방법과 상기 방법을이용하여 제작된 유기 박막 트랜지스터 및 유기 전계 발광디바이스 | |
| US20090061635A1 (en) | Method for forming micro-patterns | |
| US9841674B2 (en) | Patterning method, and template for nanoimprint and producing method thereof | |
| US20140045124A1 (en) | Method of manufacturing semiconductor device | |
| JP2018160537A (ja) | パターン形成方法 | |
| US9816004B2 (en) | Lithography pattern forming method using self-organizing block copolymer | |
| US20120214103A1 (en) | Method for fabricating semiconductor devices with fine patterns |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150727 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160728 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160728 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161219 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6063825 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |