JP2015093340A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】スティクションパッド等の特殊な加工を必要とすることなく、通常のフォトリソグラフィー技術により、固定側櫛歯電極と可動側櫛歯電極との間に段差が形成された半導体装置の製造方法を提供する。
【解決手段】第１加工部形成工程によって形成された第１加工部６１の表面、及び第１マスク層５１の表面を第２マスク層５３でマスクして絶縁層２に到達するまでエッチング加工して、絶縁溝１５を形成する絶縁溝形成工程と、可動側櫛歯電極構造体１３Ａの活性層１を厚さ方向にエッチングして、固定側櫛歯電極１４と可動側櫛歯電極１３との厚さ方向で段差を形成する段差形成工程とを含む。
【選択図】図７

Description

本発明は、半導体装置の製造方法に関し、特に、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を使用して形成された櫛歯構造を有する櫛歯型静電アクチュエーター等の半導体装置の製造方法に関する。

従来より、ＭＥＭＳ用途等で多く使用されるＳＯＩ基板を使用して形成された櫛歯構造を有する半導体装置として、加速度センサや光スイッチに用いられる静電型ＭＥＭＳミラー等の櫛歯型静電アクチュエーターが提案されている。このような櫛歯型静電アクチュエーターは、支持層側に固定された固定側櫛歯電極と、梁で支持された可動ミラー部に形成された可動側櫛歯電極とを有する。

櫛歯型静電アクチュエーターを垂直櫛歯で駆動（可動側櫛歯電極を固定側櫛歯電極に対して垂直（ＳＯＩ基板の厚さ方向）で駆動）する場合、効率的に初期加振するために、双方の櫛歯電極間に段差を設けることが必要とされている。この段差を設けるための構成としては、（１）可動側櫛歯と固定側櫛歯とを別々の層に形成する構成と、（２）可動側櫛歯と固定側櫛歯とを同じ層に形成する構成とに大別される。上記（１）の構成としては、例えば特許文献１のように、固定側櫛歯電極と可動側櫛歯電極とを形成するに際し、ＳＯＩ基板の両面各々にフォトリソグラフィーにより櫛歯電極を形成する技術が挙げられる。

一方、上記（２）の構成としては、例えば特許文献２のようにスティクションパッド方式（可動側櫛歯電極に錘となるスティクションパッドを梁で結合し、スティクションパッド下層の絶縁層を除去することで、固定側櫛歯電極を傾かせ、櫛歯電極間に段差を設ける方式）や、特許文献３のように、櫛歯電極形成工程とは別に、櫛歯電極間に段差を設けるために櫛歯電極に結合された枠を特殊な加工（支持層側をＶ字加工）をして櫛歯電極を傾斜させる機構を形成する技術が挙げられる。さらに、特許文献４のように、固定側櫛歯電極の変位により初期変位を生じさせている技術も挙げられる。

特開２００９−０３７２４７号公報 特開２００６−０４７８９７号公報 特開２００４−２１９８３９号公報 特開２００６−３３４６９７号公報

しかしながら、上記（１）の構成は、ＳＯＩ基板の両面に各々フォトリソグラフィーにより櫛歯電極を形成するため、固定側櫛歯電極と可動側櫛歯電極との間のギャップが両面のアライメント精度に依存してしまい、高精度に櫛歯電極間のギャップを形成することが困難である。そのため、ギャップの間隔が大きくなってしまい、駆動電圧の高電圧化を招く可能性が高くなるという問題がある。

また、上記（２）の構成は、同じ層に固定側櫛歯電極及び可動側櫛歯電極を１回のフォトリソグラフィーで形成するため、上記（１）の構成で課題である櫛歯電極間のギャップ間隔の問題はなくなるが、櫛歯電極に段差を形成するためにスティクションパッド構造のような機構を別途設ける工程が必要になるため、特殊な加工により工程が複雑になり、さらに、スティクションパッド構造を有することでデバイスが大きくなるという問題がある。そして、このようなスティクションパッドを設けるためには、スティクションパッド下層の絶縁層を除去する必要があり、ウェットエッチングにて除去する方法が一般的であるが、非常に微細な構造であるスティクションパッド構造の下層にウェットエッチング液を浸透させるのは非常に難しく、安定したプロセスにすることが困難であるという問題もある。

そこで、本発明は上記の問題点に着目してなされたものであり、その目的は、スティクションパッド等の特殊な加工を必要とすることなく、固定側櫛歯電極と可動側櫛歯電極との間に段差が形成された半導体装置の製造方法を提供することにある。

上記課題を解決するための本発明のある態様の半導体装置の製造方法は、支持層と絶縁層と活性層とが少なくともこの順で積層された固定枠と、上記固定枠の内周端に形成された上記活性層からなる固定側櫛歯電極と、上記固定枠の内側に、ミラー部固定枠と少なくとも１対の梁で接続された上記活性層からなるミラー部と、上記ミラー部に形成され、上記固定側櫛歯電極に間隙を有して対向する可動側櫛歯電極とを有する半導体装置の製造方法であって、
上記活性層の表面に第１マスク層を形成する第１マスク層形成工程と、
上記第１マスク層の、上記固定側櫛歯電極を形成する領域、及び上記可動側櫛歯電極を形成する領域の何れかである第１領域と、絶縁溝となる第２領域を除く表面上にマスクを形成する第１パターニング工程と、
上記第１領域及び上記第２領域を、上記活性層に到達するまでエッチングして、第１加工部を形成する第１加工部形成工程と、
上記第１マスク層の表面及び上記第１加工部の表面に、第２マスク層を形成する第２マスク層形成工程と、
上記第２マスク層の上記絶縁溝となる第２領域を除く表面上にマスクを形成する第２パターニング工程と、
上記第２領域を、上記絶縁層に到達するまでエッチングして、上記絶縁溝を形成する絶縁溝形成工程と、
上記第２マスク層を除去する第２マスク層除去工程と、
上記第１加工部の上記活性層を厚さ方向にエッチングして、段差を形成する段差形成工程とを含む。

ここで、上記半導体装置の製造方法は、上記段差形成工程終了後、
上記支持層の表面に第３マスク層を形成する第３マスク層形成工程と、
上記ミラー部固定枠及び上記固定枠の下方をマスクする上記第３マスク層を形成する第３パターニング工程と、
上記第３マスク層が形成されていない領域の上記支持層と上記絶縁層とをエッチングするエッチング工程と、
上記第１マスク層及び上記第３マスク層を除去する第１マスク層及び第３マスク層除去工程とを含むことが好ましい。
また、上記半導体装置の製造方法は、上記第１パターニング工程において、上記可動側櫛歯電極を形成する領域を上記第１領域とし、
上記段差形成工程は、上記第１加工部の活性層を厚さ方向にエッチングして、上記可動側櫛歯電極の厚さを上記固定側櫛歯電極の厚さより小さくすることが好ましい。
また、上記半導体装置の製造方法は、上記第１マスク層が酸化膜又は金属膜であり、上記第２マスク層がレジスト膜であることが好ましい。

以上説明したように、本発明のある態様の半導体装置の製造方法によれば、スティクションパッド等の特殊な加工を必要とすることなく、固定側櫛歯電極と可動側櫛歯電極との間に段差が形成された半導体装置の製造方法を提供することができる。

半導体装置の構成を示す平面図である。 図１のII−II線に沿う断面図である。 （ａ）〜（ｅ）は、本発明のある態様の半導体装置の製造方法の流れを示す断面図である。 図３（ｅ）の平面図である。すなわち、図３（ｅ）は図４のIIIｅ−IIIｅ線に沿う断面図である。なお、本図では、図３（ｅ）との関係が明確となるように、図３（ｅ）に対応したハッチングで各部を示している。 （ａ）〜（ｄ）は、本発明のある態様の半導体装置の製造方法の流れを示す断面図である。 図５（ｄ）の平面図である。すなわち、図５（ｄ）は図６のVｄ−Vｄ線に沿う断面図である。なお、本図では、図５（ｄ）との関係が明確となるように、図５（ｄ）に対応したハッチングで各部を示している。 （ａ）〜（ｄ）は、本発明のある態様の半導体装置の製造方法の流れを示す断面図である。 図７（ａ）の平面図である。すなわち、図７（ａ）は図８のVIIａ−VIIａ線に沿う断面図である。なお、本図では、図７（ａ）との関係が明確となるように、図７（ａ）に対応したハッチングで各部を示している。 （ａ）〜（ｄ）は、本発明のある態様の半導体装置の製造方法の流れを示す断面図である。なお、図９（ｄ）は図１のIXｄ−IXｄ線に沿う断面図である。

以下、本発明のある態様の半導体装置の製造方法について図面を参照しながら説明する。
図１は、本発明のある態様の半導体装置の製造方法によって作製された半導体装置（櫛歯型静電アクチュエーター）の構成を示す平面図である。また、図２は、図１のII−II線に沿う断面図である。
図１に示すように、本実施形態のある態様の半導体装置の製造方法によって作製された半導体装置（以下、単に半導体装置ということがある。）は、ＭＥＭＳ用途等で多く使用されているＳＯＩ基板（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）を基本的な構成とした半導体装置である。ＳＯＩ基板とは、図２中の活性層（Ｓｉ基板）１と、支持層（Ｓｉ基板）３とを、絶縁層（ＳｉＯ_２基板）２を介在させて貼り合わせた基板である。

本実施形態の櫛歯型静電アクチュエーターは、図１に示すように、固定枠１７と、固定枠１７の内周端に形成された固定側櫛歯電極１４と、固定枠１７の内側に、ミラー部固定枠１６と少なくとも１対の梁１２で接続されたミラー部１１と、このミラー部１１に形成され、固定側櫛歯電極１４に間隙を有して対向する可動側櫛歯電極１３とを有する。また、ミラー部固定枠１６、ミラー部１１、及び梁部１２、可動側櫛歯電極１３と、固定枠１７及び固定側櫛歯電極１４とは、絶縁溝１５により絶縁されている。この本実施形態の櫛歯型静電アクチュエーターは、可動側櫛歯電極１３（電極４１）と、固定側櫛歯電極１４（電極４２）との間に電圧を印加することで発生する静電力により、ミラー部１１が揺動する。具体的には、図２に示すように、櫛歯段差構造を可動側櫛歯電極１３に設けている。このように可動側櫛歯電極１３に段差構造を形成することで効率的にミラー部１１を初期加振させることができる。

（半導体装置の製造方法）
次に、図１及び図２に示す半導体装置の製造方法について、図３〜９を参照して説明する。図３〜９は、本発明のある態様の半導体装置の製造方法の流れを示す断面図である。
本実施形態の半導体装置の製造方法は、以下の(i)〜(xiv)の工程を経て、固定側櫛歯電極に対して、可動側櫛歯電極に段差が形成される。
具体的には、本実施形態の半導体装置の製造方法は、少なくとも、第１加工部形成工程と、絶縁溝形成工程と、段差形成工程とを含む。

(i)基板洗浄工程
図３（ａ）に示すように、まず、支持層３、絶縁層２、及び活性層１をこの順で積層してなるＳＯＩ基板を洗浄する。

(ii)電極形成工程
次に、図３（ｂ）に示すように、活性層１の表面に電極４１を形成すると共に、支持層３の表面に電極４２を形成する。これら電極４１，４２は、具体的には、例えばＡｌＳｉやＴｉ／Ａｕといった材料をスパッタ、又は蒸着により形成し、フォトリソグラフィーによりパターニングして形成される。ここで、電極４１は、駆動電極、検出電極、ＧＮＤ電極として機能する電極であり、電極４２は、ＧＮＤ電極として機能する電極である。

(iii)第１マスク層形成工程
次に、図３（ｃ）に示すように、活性層１を加工するための１層目のマスクである第１マスク層５１を活性層１の表面に形成する。ここで、第１マスク層５１の材料としては、金属や酸化物が好ましいが、金属や酸化物以外でも、後述する第２マスク層５３（例えばレジスト）と選択比が取れる材料であればよい。
（iv）第１パターニング工程
第１パターニング工程は、図３（ｄ）に示すように、第１マスク層５１の可動側櫛歯電極を形成する領域である第１領域、及び絶縁溝となる第２領域を除く表面上に、フォトリソグラフィーによりレジスト５２のパターンを形成する工程である。

(v)第１加工部形成工程
第１加工部形成工程は、図３（ｅ）及び図４に示すように、上記第１領域及び第２領域の第１マスク層５１を活性層１に到達するまでエッチング加工することにより、第１加工部６１を形成し、その後レジスト５２を除去する工程である。

(vi)第２マスク層形成工程
次に、図５（ａ）に示すように、第１マスク層５１の表面及び第１加工部６１の表面に、活性層１を加工する２層目のマスクとなる第２マスク層５３を形成する。第２マスク層５３の材料としては、例えばレジスト材料が挙げられる。

(vii)第２パターニング工程
次に、図５（ｂ）〜（ｄ）、及び図６に示すように、第２マスク層５３上にレジスト５４を形成し、絶縁溝となる第２領域を除く表面上に、フォトリソグラフィーにより、レジスト５４からなるマスクのパターンを形成する（図５（ｃ））。次にレジスト５４をマスクとして、第２マスク層５３をエッチングして第２加工部６２を形成し、レジスト５４を除去する（図５（ｄ））。この工程により、図５（ｄ）及び図６に示すように、第２加工部６２（第２領域）の表面は活性層１が露出し、後述する可動側櫛歯電極構造体１３Ａが形成される領域の活性層１上は第２マスク層５３のみで覆われ、ミラー部固定枠１６、ミラー部１１、梁部１２、固定枠１７、及び固定側櫛歯電極１４となる領域の活性層１上は、第１マスク層５１及び第２マスク層５３で覆われている。ただし、第２マスク層５３にレジスト材料を用いる場合は、レジスト５４を形成する工程を省くことが可能である。

(viii) 絶縁溝形成工程
絶縁溝形成工程は、第２加工部６２によって露出された活性層１の表面を絶縁層２に到達するまでエッチング加工して、可動側櫛歯電極構造体１３Ａを形成する工程である。

この工程は、図７（ａ）及び図８に示すように、まず、ドライエッチングにより第３加工部６３を形成する。この第３加工部６３の形成により、上面に第２マスク層５３が形成された可動側櫛歯電極構造体１３Ａが可動側櫛歯電極１３（図１参照）となる箇所に設けられる。

(ix)第２マスク層除去工程
次に、図７（ｂ）に示すように、第２マスク層５３をＯ_２プラズマアッシングにより除去する。ここで、可動側櫛歯電極構造体１３Ａは活性層１が剥き出しの状態となる。また、可動側櫛歯電極構造体１３Ａの上面と、固定側櫛歯電極１４が形成される活性層１の表面とはＳＯＩ基板の厚さ方向においてほぼ同じ高さになっている。なお、図７（ｂ）〜（ｄ）に示す固定側櫛歯電極１４ａは、図８のVIIａ−VIIａ線で切断した断面図（図７（ｂ）〜（ｄ））において、可動側櫛歯電極１３に、紙面奥方向に隣接する固定側櫛歯電極１４である。また、図７（ｂ）〜（ｄ）に示す第１マスク層５１ａは、図８のVIIａ−VIIａ線で切断した断面図（図７（ｂ）〜（ｄ））において、固定側櫛歯電極１４ａ上形成される第１マスク層５１である。

(x)段差形成工程
段差形成工程は、活性層１における可動側櫛歯電極構造体１３Ａを厚さ方向にエッチングして、固定側櫛歯電極１４と可動側櫛歯電極１３との厚さ方向で段差を形成する工程である。この工程は、図７（ｃ）に示すように、可動側櫛歯電極構造体１３Ａをドライエッチングすることにより、活性層１の表面に対して厚さ方向に段差を生じさせた可動側櫛歯電極１３が形成される。ここで、本実施形態において、「段差が生じている（段差が形成されている）」とは、作製された可動側櫛歯電極１３の上面と、固定側櫛歯電極１４の上面とのそれぞれの（高さ）位置が、ＳＯＩ基板の厚さ方向において異なることをいう。

(xi)第３マスク層形成工程
次に、図７（ｄ）に示すように、支持層３の表面（電極４２が設けられた面）に第３マスク層５５を形成する。

(xii) 第３パターニング工程
次に、図９（ａ）に示すように、ミラー部固定枠１６及び固定枠１７（図１参照）の下方をマスクする第３マスク層５５のパターンをフォトリソグラフィーにより形成する。なお、図９（ａ）〜（ｄ）に示す固定側櫛歯電極１４ａは、図１のIXｄ−IXｄ線で切断した断面図（図９（ａ）〜（ｄ））において、可動側櫛歯電極１３に、紙面奥方向に隣接する固定側櫛歯電極１４である。また、図９（ａ）〜（ｄ）に示す第１マスク層５１ａは、図１のIXｄ−IXｄ線で切断した断面図（図９（ａ）〜（ｄ））において、固定側櫛歯電極１４ａ上に形成される第１マスク層５１である。

（xiii）エッチング工程
次に、図９（ｂ）に示すように、第３マスク層５５をマスクとして、支持層３をドライエッチングにより加工して第４加工部６４を形成する。その後、図９（ｃ）に示すように、第３マスク層５５をマスクとして、絶縁層２をドライエッチングにより加工して第５加工部６５を形成する。

(xiv)第１マスク層及び第３マスク層除去工程
次に、図９（ｄ）に示すように、第１マスク層５１及び第３マスク層５５をドライプロセスにより除去する。この図９（ｄ）が、図１におけるIXｄ−IXｄ線に沿う断面図に相当する。

このように形成された半導体装置は、櫛歯型静電アクチュエーターとして、固定側櫛歯電極１４と可動側櫛歯電極１３との間に電圧を印加することで発生する静電力によって可動側櫛歯電極１３を揺動させることができる。

以上の工程により、可動側櫛歯電極１３と固定側櫛歯電極１４との間に段差が形成された櫛歯型静電アクチュエーターを、活性層１に対して段差形成のための構造形成工程を別途加えることなく形成することができる。

具体的には、上記絶縁溝形成工程、上記第２マスク層除去工程、及び上記段差形成工程により、互いに段差が形成された固定側櫛歯電極及び可動側櫛歯電極を１回のフォトリソグラフィーで形成し、且つ、段差を形成するための構造（スティクションパッド等）を別途必要とせずに櫛歯電極間に段差を形成することが可能となる。

また、本実施形態の半導体の製造方法は、スティクションパッド等の櫛歯電極に段差を形成するための別機構を必要としないため、小型化、工程の簡略化によるスループットの向上が可能である。また、櫛歯電極間の段差をエッチング量にて自由に調整することが可能となり、櫛歯電極間の段差のバリエーションが豊富な半導体装置を提供することができる。

以上、本発明の実施形態について説明してきたが、本発明はこれに限定されずに、種々の変更、改良を行うことができる。例えば、上述の実施形態では、「（iv）第１パターニング工程」において、固定側櫛歯電極１４に対して、可動側櫛歯電極１３に段差を形成するため、第１マスク層５１の可動側櫛歯電極を形成する領域と絶縁溝となる領域をパターニング、エッチングするが、可動側櫛歯電極１３に対して、固定側櫛歯電極１４に段差を形成するため、第１マスク層５１の固定側櫛歯電極を形成する領域と絶縁溝となる領域をパターニング、エッチングしてもよい。すなわち、「（iv）第１パターニング工程」では、固定側櫛歯電極、及び可動側櫛歯電極の何れかに段差を設けるかを決定することができる。また、可動側櫛歯電極を形成する領域及び固定側櫛歯電極を形成する領域の双方をパターニング、エッチングして、厚さ方向に段差が生じるように加工してもよい。また、上記段差は、可動側櫛歯電極構造体１３Ａ、及び上記固定側櫛歯電極構造体の少なくともいずれかを段階的にエッチングすることで、階段状に多段構造の段差を設けてもよい。

１ 活性層
２ 絶縁層
３ 支持層
１１ ミラー部
１２ 梁部
１３ 可動側櫛歯電極
１３Ａ 可動側櫛歯電極構造体
１４ 固定側櫛歯電極
１５ 活性層加工部（絶縁溝）
１６ ミラー部の固定枠
１７ 固定側電極固定枠
４１ 電極
４２ 電極
５１ 第１マスク層
５２ レジストマスク
５３ 第２マスク層
５４ レジストマスク
５５ 第３マスク層
６１ 第１加工部
６２ 第２加工部
６３ 第３加工部
６４ 第４加工部
６５ 第５加工部

Claims (4)

1. 支持層と絶縁層と活性層とが少なくともこの順で積層された固定枠と、前記固定枠の内周端に形成された前記活性層からなる固定側櫛歯電極と、前記固定枠の内側に、ミラー部固定枠と少なくとも１対の梁で接続された前記活性層からなるミラー部と、前記ミラー部に形成され、前記固定側櫛歯電極に間隙を有して対向する可動側櫛歯電極とを有する半導体装置の製造方法であって、
   前記活性層の表面に第１マスク層を形成する第１マスク層形成工程と、
   前記第１マスク層の、前記固定側櫛歯電極を形成する領域、及び前記可動側櫛歯電極を形成する領域の何れかである第１領域と、絶縁溝となる第２領域を除く表面上にマスクを形成する第１パターニング工程と、
   前記第１領域及び前記第２領域を、前記活性層に到達するまでエッチングして、第１加工部を形成する第１加工部形成工程と、
   前記第１マスク層の表面及び前記第１加工部の表面に、第２マスク層を形成する第２マスク層形成工程と、
   前記第２マスク層の前記絶縁溝となる第２領域を除く表面上にマスクを形成する第２パターニング工程と、
   前記第２領域を、前記絶縁層に到達するまでエッチングして、前記絶縁溝を形成する絶縁溝形成工程と、
   前記第２マスク層を除去する第２マスク層除去工程と、
   前記第１加工部の前記活性層を厚さ方向にエッチングして、段差を形成する段差形成工程とを含むことを特徴とする半導体装置の製造方法。
2. 前記段差形成工程終了後、
   前記支持層の表面に第３マスク層を形成する第３マスク層形成工程と、
   前記ミラー部固定枠及び前記固定枠の下方をマスクする前記第３マスク層を形成する第３パターニング工程と、
   前記第３マスク層が形成されていない領域の前記支持層と前記絶縁層とをエッチングするエッチング工程と、
   前記第１マスク層及び前記第３マスク層を除去する第１マスク層及び第３マスク層除去工程とを含むことを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記第１パターニング工程において、前記可動側櫛歯電極を形成する領域を前記第１領域とし、
   前記段差形成工程は、前記第１加工部の活性層を厚さ方向にエッチングして、前記可動側櫛歯電極の厚さを前記固定側櫛歯電極の厚さより小さくすることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
4. 前記第１マスク層が酸化膜又は金属膜であり、前記第２マスク層がレジスト膜であることを特徴とする請求項１から３の何れか１項に記載の半導体装置の製造方法。

Images