[go: up one dir, main page]

JP2015090924A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2015090924A
JP2015090924A JP2013230179A JP2013230179A JP2015090924A JP 2015090924 A JP2015090924 A JP 2015090924A JP 2013230179 A JP2013230179 A JP 2013230179A JP 2013230179 A JP2013230179 A JP 2013230179A JP 2015090924 A JP2015090924 A JP 2015090924A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
semiconductor device
semiconductor chip
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013230179A
Other languages
Japanese (ja)
Inventor
俊昭 長瀬
Toshiaki Nagase
俊昭 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2013230179A priority Critical patent/JP2015090924A/en
Publication of JP2015090924A publication Critical patent/JP2015090924A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W72/30

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device capable of achieving further downsizing.SOLUTION: A semiconductor device 1 comprises: a semiconductor element 20 having a first member 21, a second member 25 and a semiconductor chip 31 arranged between the first member 21 and the second member 25; and a substrate 10 provided with a hole 15 in an insulation member in which a wiring pattern 13 is formed. The semiconductor element 20 is fitted in the hole 15 of the substrate 10 and the semiconductor chip 31 included in the semiconductor element 20 and the wiring pattern 13 formed in the substrate 10 are electrically connected.

Description

本発明は、半導体装置に関する。   The present invention relates to a semiconductor device.

例えば、MOSFET(metal-oxide-semiconductorfield-effect transistor)などの半導体素子を備えた半導体装置としてインバータ回路が広く知られている。このような半導体装置では、配線パターンが形成された金属基板の上面に半導体素子を配置することが一般的に行われている。例えば、特許文献1には、配線パターンが形成された金属基板の一方の面に半導体素子が配置された半導体装置が開示されている。   For example, an inverter circuit is widely known as a semiconductor device including a semiconductor element such as a MOSFET (metal-oxide-semiconductor field-effect transistor). In such a semiconductor device, a semiconductor element is generally disposed on the upper surface of a metal substrate on which a wiring pattern is formed. For example, Patent Document 1 discloses a semiconductor device in which a semiconductor element is arranged on one surface of a metal substrate on which a wiring pattern is formed.

特開2001−44581号公報JP 2001-44581 A

近年、電子機器の小型化の要求に伴い、インバータ回路などの半導体装置も小型化が求められている。しかしながら、上記従来のように金属基板の上面に半導体素子が配置される構成では、半導体素子自身の高さ及び半導体素子から突出する端子などの制約条件により、さらなる小型化には困難を伴う。   In recent years, with the demand for downsizing of electronic devices, semiconductor devices such as inverter circuits are also required to be downsized. However, in the configuration in which the semiconductor element is arranged on the upper surface of the metal substrate as described above, further miniaturization is difficult due to constraints such as the height of the semiconductor element itself and the terminals protruding from the semiconductor element.

そこで、本発明の目的は、更なる小型化を図ることが可能な半導体装置を提供することにある。   Therefore, an object of the present invention is to provide a semiconductor device that can be further miniaturized.

本発明の一側面に係る半導体装置は、第1部材と、第2部材と、第1部材及び第2部材の間に配置される半導体チップとを有する半導体素子と、配線パターンが形成された絶縁部材に孔部が設けられている基板と、を備え、半導体素子は、基板の孔部に嵌合されていると共に、半導体素子が有する半導体チップと基板に形成された配線パターンとが電気的に接続されている。   A semiconductor device according to one aspect of the present invention includes a semiconductor element having a first member, a second member, and a semiconductor chip disposed between the first member and the second member, and an insulation in which a wiring pattern is formed. A semiconductor element is fitted into the hole of the substrate, and a semiconductor chip included in the semiconductor element and a wiring pattern formed on the substrate are electrically connected to each other. It is connected.

この構成の半導体装置では、基板に設けられた孔部に半導体素子が嵌合されているので、基板の一方の面に半導体素子が載置される構成に比べ、基板の厚み方向におけるサイズの小型化を図ることができる。また、半導体チップは、第1部材と第2部材とによって挟まれた状態で嵌合されているので、半導体素子を基板の孔部に嵌合させる際の半導体チップの損傷を抑制することができ、生産性を維持することができる。   In the semiconductor device having this configuration, since the semiconductor element is fitted in the hole provided in the substrate, the size in the thickness direction of the substrate is smaller than the configuration in which the semiconductor element is placed on one surface of the substrate. Can be achieved. Moreover, since the semiconductor chip is fitted in a state sandwiched between the first member and the second member, damage to the semiconductor chip when the semiconductor element is fitted into the hole of the substrate can be suppressed. , Can maintain productivity.

また、一実施形態において、第1部材及び第2部材の少なくとも一方が導電性部材であり、半導体チップと配線パターンとは、導電性部材を介して電気的に接続されていてもよい。   In one embodiment, at least one of the first member and the second member is a conductive member, and the semiconductor chip and the wiring pattern may be electrically connected via the conductive member.

これにより、半導体チップと基板が有する配線パターンとの電気的な接続を容易に実現することができる。   Thereby, electrical connection between the semiconductor chip and the wiring pattern of the substrate can be easily realized.

また、一実施形態において、第1部材と第2部材とは、間隔保持部材を介して隔てられていてもよい。   In one embodiment, the 1st member and the 2nd member may be separated via an interval maintenance member.

この構成の半導体装置では、半導体素子を基板の孔部に嵌合させる際に半導体チップにかかる応力を低減させることができるので、半導体チップの損傷をより確実に抑制することができる。   In the semiconductor device having this configuration, the stress applied to the semiconductor chip when the semiconductor element is fitted into the hole of the substrate can be reduced, so that damage to the semiconductor chip can be more reliably suppressed.

また、一実施形態において、第1部材と第2部材との間の隙間部分が、樹脂材料でモールドされていてもよい。   In one embodiment, the gap between the first member and the second member may be molded with a resin material.

この構成の半導体装置では、半導体素子を基板の孔部に嵌合させる際の半導体チップの損傷をより確実に抑制することができる。また、半導体チップに対する基板の主面の面内方向、言い換えれば、基板の厚み方向に直交する方向における絶縁性を確保することができる。   In the semiconductor device having this configuration, it is possible to more reliably suppress damage to the semiconductor chip when the semiconductor element is fitted into the hole of the substrate. Further, it is possible to ensure insulation in the in-plane direction of the main surface of the substrate with respect to the semiconductor chip, in other words, in the direction orthogonal to the thickness direction of the substrate.

また、一実施形態において、第1部材及び第2部材は、半導体チップが配置された側の面とは反対側の面である外側面をそれぞれ有しており、第1部材及び第2部材の外側面の少なくとも一方には、第1部材及び第2部材からの熱を伝導する放熱部材が設けられていてもよい。   In one embodiment, each of the first member and the second member has an outer surface that is a surface opposite to the surface on which the semiconductor chip is disposed, and each of the first member and the second member. A heat radiating member that conducts heat from the first member and the second member may be provided on at least one of the outer side surfaces.

この構成の半導体装置では、半導体素子で発生する熱を放熱することができる。また、基板の上面に半導体素子が載置される場合に比べ、半導体素子から近い位置に放熱部材を配置することができるので、より効率的に放熱を行うことができる。更に、第1部材及び第2部材の外側面の両方に放熱部材を配置した場合には、より効率的な放熱が可能になると共に、同じ放熱効果を得ようとしたとき、第1部材及び第2部材の外側面の一方の面に放熱部材と設けた場合と比べて全体的なサイズをコンパクトにすることができる。   In the semiconductor device having this configuration, heat generated in the semiconductor element can be radiated. In addition, since the heat dissipating member can be disposed closer to the semiconductor element than when the semiconductor element is placed on the upper surface of the substrate, heat can be radiated more efficiently. Furthermore, when the heat radiating members are arranged on both the outer surfaces of the first member and the second member, more efficient heat radiating becomes possible, and when trying to obtain the same heat radiating effect, the first member and the second member Compared with the case where the heat radiating member is provided on one surface of the two members, the overall size can be made compact.

また、一実施形態において、前記第1部材及び前記第2部材の少なくとも一方が、前記基板の主面から突出していてもよい。   In one embodiment, at least one of the first member and the second member may protrude from the main surface of the substrate.

この構成の半導体装置では、例えば、第1部材及び第2部材の外側面の少なくとも一方に放熱部材が設けられる場合には、当該放熱部材に接触させることが容易となる。   In the semiconductor device having this configuration, for example, when a heat dissipation member is provided on at least one of the outer surfaces of the first member and the second member, it is easy to make contact with the heat dissipation member.

本発明によれば、更なる小型化を図ることができる。   According to the present invention, further miniaturization can be achieved.

一実施形態に係る半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device which concerns on one Embodiment. 半導体素子を分解して示した斜視図である。It is the perspective view which decomposed | disassembled and showed the semiconductor element. 半導体装置の組立方法の一例を示した図である。It is the figure which showed an example of the assembly method of a semiconductor device. 他の実施形態に係る半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device which concerns on other embodiment.

以下、図面を参照して一実施形態に係る半導体装置1について説明する。図面の説明において、同一要素には同一符号を付し、重複する説明を省略する。図面の寸法比率は、説明のものと必ずしも一致していない。説明中、「上面」、「下面」等の方向を示す語は、図面に示された状態に基づいた便宜的な語である。   Hereinafter, a semiconductor device 1 according to an embodiment will be described with reference to the drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted. The dimensional ratios in the drawings do not necessarily match those described. In the description, words indicating directions such as “upper surface” and “lower surface” are convenient words based on the state shown in the drawings.

図1は、一実施形態に係る半導体装置を示す断面図である。同図において、半導体装置1は、例えば電気自動車やハイブリッド車などの車両に搭載されるインバータ装置で使用される。図1に示すように、半導体装置1は、半導体素子20を支持する基板10と、半導体素子20と、ヒートシンク(放熱部材)50と、を主に備えている。   FIG. 1 is a cross-sectional view illustrating a semiconductor device according to an embodiment. In the figure, a semiconductor device 1 is used in an inverter device mounted on a vehicle such as an electric vehicle or a hybrid vehicle. As shown in FIG. 1, the semiconductor device 1 mainly includes a substrate 10 that supports the semiconductor element 20, the semiconductor element 20, and a heat sink (heat radiating member) 50.

基板10は、絶縁部材から形成された、いわゆるプリント基板である。絶縁部材の例は樹脂である。基板10の主面となる上面10a及び下面10bのそれぞれには配線パターン13が形成されている。配線パターン13は、例えば、銅などの導電性材料により形成される。基板10は、後段にて詳述する半導体素子20を嵌合させるための孔部15が形成されている。   The substrate 10 is a so-called printed board formed from an insulating member. An example of the insulating member is a resin. A wiring pattern 13 is formed on each of the upper surface 10 a and the lower surface 10 b that are the main surfaces of the substrate 10. The wiring pattern 13 is formed of a conductive material such as copper, for example. The substrate 10 is formed with a hole 15 for fitting a semiconductor element 20 described in detail later.

半導体素子20は、第1部材21と第2部材25と間隔保持部材27と半導体チップ31とを備えている。本実施形態の第1部材21及び第2部材25は、銅及びアルミニウムなどの導電性部材から形成されており、基板10に形成されている配線パターン13(外部回路)と電気的に接続される端子として機能する。また、第1部材21及び第2部材25は、半導体素子20を、基板10の孔部15に圧入する際に、半導体チップ31の破損を防止する保護部材としても機能する。   The semiconductor element 20 includes a first member 21, a second member 25, a spacing member 27, and a semiconductor chip 31. The first member 21 and the second member 25 of the present embodiment are formed of a conductive member such as copper and aluminum, and are electrically connected to the wiring pattern 13 (external circuit) formed on the substrate 10. Functions as a terminal. The first member 21 and the second member 25 also function as a protective member that prevents the semiconductor chip 31 from being damaged when the semiconductor element 20 is press-fitted into the hole 15 of the substrate 10.

半導体チップ31は、電力変換制御に必要な回路の一部を構成する。半導体チップ31は、第1部材21と第2部材25との間に配置されており、第1部材21及び第2部材25とはそれぞれはんだ35により固定されている。半導体チップ31の例には、MOSFETトランジスタ及び絶縁ゲート型バイポーラ・トランジスタ(IGBT:Insulated Gate Bipolar Transistor)などが含まれる。以下、半導体チップ31として、MOSFETトランジスタを実装する場合の例を挙げて説明する。   The semiconductor chip 31 constitutes a part of a circuit necessary for power conversion control. The semiconductor chip 31 is disposed between the first member 21 and the second member 25, and the first member 21 and the second member 25 are respectively fixed by solder 35. Examples of the semiconductor chip 31 include a MOSFET transistor and an insulated gate bipolar transistor (IGBT). Hereinafter, an example in which a MOSFET transistor is mounted as the semiconductor chip 31 will be described.

図2は、半導体素子20を分解して示した斜視図である。図2に示すように、第1部材21は、半導体チップ31のソース端子として機能するソース端子部21aと、半導体チップ31のゲート端子として機能するゲート端子部21bとを有している。第2部材25(「ドレイン端子部25」とも称す)は、半導体チップ31のドレイン端子として機能する。また、それぞれの端子部21a,21b,25は、半導体素子20が孔部15に嵌合された際に、所定の配線パターン13に接続される。なお、それぞれの端子部21a,21b,25と配線パターン13との接続部ははんだ付けされてもよい。   FIG. 2 is an exploded perspective view showing the semiconductor element 20. As shown in FIG. 2, the first member 21 has a source terminal portion 21 a that functions as a source terminal of the semiconductor chip 31 and a gate terminal portion 21 b that functions as a gate terminal of the semiconductor chip 31. The second member 25 (also referred to as “drain terminal portion 25”) functions as a drain terminal of the semiconductor chip 31. The terminal portions 21 a, 21 b, and 25 are connected to a predetermined wiring pattern 13 when the semiconductor element 20 is fitted in the hole portion 15. In addition, the connection part of each terminal part 21a, 21b, 25 and the wiring pattern 13 may be soldered.

第1部材21と第2部材25との間には、円柱状の間隔保持部材27が第1部材21及び第2部材25の四隅にそれぞれ配置されている。すなわち、第1部材21と第2部材25とは、間隔保持部材27を介して隔てられている。なお、間隔保持部材27の形状、設けられる数などは、組立工程において半導体チップ31に求められる強度などを考慮して適宜設定される。   Between the first member 21 and the second member 25, columnar spacing members 27 are arranged at the four corners of the first member 21 and the second member 25, respectively. That is, the first member 21 and the second member 25 are separated via the spacing member 27. Note that the shape, the number, and the like of the spacing member 27 are appropriately set in consideration of the strength required for the semiconductor chip 31 in the assembly process.

本実施形態のように、第1部材21及び第2部材25が端子として機能する場合、間隔保持部材27の材料の例は、樹脂及びセラミックなどの絶縁材料、金属の表面に樹脂及びセラミックなど絶縁材料で表面が覆われた金属などである。すなわち、第1部材21及び第2部材25との間の絶縁性が確保できる材料が選択される。例えば、間隔保持部材27である支柱を金属製とし、ドレイン端子として機能する第2部材25に接するように配置した場合、ソース端子として機能する第1部材21と間隔保持部材27である支柱との間には、モールド樹脂により絶縁をしている。   When the first member 21 and the second member 25 function as terminals as in the present embodiment, examples of the material of the spacing member 27 are insulating materials such as resin and ceramic, and insulating materials such as resin and ceramic on the metal surface. For example, a metal whose surface is covered with a material. That is, a material that can ensure insulation between the first member 21 and the second member 25 is selected. For example, when the support pillars that are the spacing members 27 are made of metal and arranged so as to contact the second member 25 that functions as the drain terminal, the first member 21 that functions as the source terminal and the pillars that are the spacing member 27 Insulation is performed with a mold resin.

なお、第1部材21及び第2部材25の少なくとも一方が端子として機能しない場合、第1部材21及び第2部材25の少なくとも一方が絶縁材料により形成されている場合などは、第1部材21及び第2部材25との間の絶縁性を考慮する必要はない。   If at least one of the first member 21 and the second member 25 does not function as a terminal, or if at least one of the first member 21 and the second member 25 is formed of an insulating material, the first member 21 and It is not necessary to consider the insulation between the second member 25.

図1に示すように、第1部材21と第2部材25との間であって、半導体チップ31の周囲はモールド樹脂37によってモールドされている。本実施形態では、間隔保持部材27を含めて一体的にモールドされている。   As shown in FIG. 1, between the first member 21 and the second member 25, the periphery of the semiconductor chip 31 is molded with a mold resin 37. In this embodiment, it is integrally molded including the spacing member 27.

基板10の下面10b側には、電力変換時に半導体素子20で発生する熱を放散させるヒートシンク50が配置されている。ヒートシンク50には、熱が比較的に伝導しやすいアルミニウム及び銅などの金属材料が用いられる。本実施形態のヒートシンク50は、第2部材25の半導体チップ31が配置された側の面とは反対側の面である外側面25cに絶縁シート39を介して配置されている。これにより、端子として機能する第2部材25との間の絶縁性を確保しながら、半導体チップ31において発生する熱をヒートシンク50に伝導することができる。   A heat sink 50 that dissipates heat generated in the semiconductor element 20 during power conversion is disposed on the lower surface 10b side of the substrate 10. The heat sink 50 is made of a metal material such as aluminum or copper that is relatively easy to conduct heat. The heat sink 50 of the present embodiment is disposed on the outer surface 25 c, which is the surface opposite to the surface on which the semiconductor chip 31 of the second member 25 is disposed, with an insulating sheet 39 interposed therebetween. Accordingly, heat generated in the semiconductor chip 31 can be conducted to the heat sink 50 while ensuring insulation between the second member 25 functioning as a terminal.

ヒートシンク50に絶縁シート39を介して接触する第2部材25は、基板10の一方の主面である下面10bからヒートシンク50側に突出している。これにより、半導体素子20を容易にヒートシンク50に接触させることができると共に、基板10の下面10bに形成された配線パターン13との間の絶縁性を確保しやすい構成とし得る。   The second member 25 that is in contact with the heat sink 50 via the insulating sheet 39 protrudes from the lower surface 10b, which is one main surface of the substrate 10, to the heat sink 50 side. As a result, the semiconductor element 20 can be easily brought into contact with the heat sink 50, and the insulating property between the wiring pattern 13 formed on the lower surface 10b of the substrate 10 can be easily secured.

上記一実施形態の半導体装置1によれば、基板10に設けられた孔部15に半導体素子20が嵌合されているので、基板10の一方の面に半導体素子20が載置される構成に比べ、基板10の厚み方向におけるサイズの小型化を図ることができる。   According to the semiconductor device 1 of the above embodiment, since the semiconductor element 20 is fitted in the hole 15 provided in the substrate 10, the semiconductor element 20 is placed on one surface of the substrate 10. In comparison, the size of the substrate 10 in the thickness direction can be reduced.

半導体チップ31を基板10の孔部15に嵌合させる際には、圧入時の破損を防止する必要がある。上記実施形態の半導体装置1では、図3に示すように、半導体チップ31は、第1部材21と第2部材25とによって挟まれた状態で孔部15に圧入されるので、半導体素子20を基板10の孔部15に嵌合させる際の半導体チップ31の損傷を抑制することができ、生産性を維持することができる。   When the semiconductor chip 31 is fitted into the hole 15 of the substrate 10, it is necessary to prevent breakage during press-fitting. In the semiconductor device 1 of the above embodiment, as shown in FIG. 3, the semiconductor chip 31 is press-fitted into the hole 15 while being sandwiched between the first member 21 and the second member 25. Damage to the semiconductor chip 31 when fitted into the hole 15 of the substrate 10 can be suppressed, and productivity can be maintained.

更に、上記実施形態の半導体装置1では、第1部材21と第2部材25とは間隔保持部材27を介して隔てられているので、圧入時に半導体チップ31にかかる応力をより緩和することができる。   Furthermore, in the semiconductor device 1 of the above embodiment, since the first member 21 and the second member 25 are separated via the spacing member 27, the stress applied to the semiconductor chip 31 during press-fitting can be further relaxed. .

更に、半導体素子20が基板10の孔部15に配置されることで、ヒートシンク50のすぐ近くに半導体素子20を配置することが可能となり、より高い放熱性を得ることができる。   Furthermore, since the semiconductor element 20 is disposed in the hole 15 of the substrate 10, the semiconductor element 20 can be disposed in the immediate vicinity of the heat sink 50, and higher heat dissipation can be obtained.

以上、一実施形態について説明したが、本発明は、上記実施形態に限られるものではなく、発明の趣旨を逸脱しない範囲で種々の変更が可能である。   Although one embodiment has been described above, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the invention.

上記実施形態の半導体装置1では、基板10の下面10b側にヒートシンク50を設ける例を挙げて説明したが、本発明はこれに限定されるものではない。図4は、他の実施形態に係る半導体装置101を示す断面図である。図4に示されるように、基板10の下面10b側に設けられたヒートシンク50に加え、基板10の上面10a側にヒートシンク(放熱部材)60を設ける構成としてもよい。以下、ヒートシンク60について以下に詳細に説明する。   In the semiconductor device 1 of the above-described embodiment, the example in which the heat sink 50 is provided on the lower surface 10b side of the substrate 10 has been described, but the present invention is not limited to this. FIG. 4 is a cross-sectional view showing a semiconductor device 101 according to another embodiment. As shown in FIG. 4, in addition to the heat sink 50 provided on the lower surface 10 b side of the substrate 10, a heat sink (heat radiating member) 60 may be provided on the upper surface 10 a side of the substrate 10. Hereinafter, the heat sink 60 will be described in detail.

ヒートシンク60は、第1部材21の上面21cに接触して設けられる。ヒートシンク60は、基板10の上面10aに形成された配線パターン13とはんだ61により接続される。これにより、半導体チップ31と基板10の配線パターン13とを電気的に接続することができる。言い換えれば、ヒートシンク60は、放熱部材として機能すると共に電極としても機能する。この構成の半導体装置101によれば、半導体素子20において発生する熱をより効率的に放熱することができる。   The heat sink 60 is provided in contact with the upper surface 21 c of the first member 21. The heat sink 60 is connected to the wiring pattern 13 formed on the upper surface 10 a of the substrate 10 by solder 61. Thereby, the semiconductor chip 31 and the wiring pattern 13 of the substrate 10 can be electrically connected. In other words, the heat sink 60 functions as a heat dissipation member as well as an electrode. According to the semiconductor device 101 having this configuration, the heat generated in the semiconductor element 20 can be radiated more efficiently.

上記実施形態の半導体装置1,101では、基板10の主面である上面10a及び下面10bの両方に配線パターン13が形成された例を挙げて説明したが、本発明はこれに限定されるものではない。例えば、積層構造の一部の層が配線パターンとして構成された、いわゆるビルドアップ基板を採用することもできる。また、基板10の主面の一方と基板10の層間との両方に配線パターン13が形成することもできる。これらの場合も上記実施形態と同様に、半導体素子20を孔部15に嵌合させた際に、半導体チップ31と層間に存在する配線パターン13とが電気的に接続される。   In the semiconductor devices 1 and 101 of the above-described embodiment, the example in which the wiring pattern 13 is formed on both the upper surface 10a and the lower surface 10b which are the main surfaces of the substrate 10 has been described, but the present invention is limited to this. is not. For example, a so-called build-up substrate in which a part of the layered structure is configured as a wiring pattern can be employed. In addition, the wiring pattern 13 can be formed on both the main surface of the substrate 10 and the interlayer of the substrate 10. In these cases, as in the above embodiment, when the semiconductor element 20 is fitted in the hole 15, the semiconductor chip 31 and the wiring pattern 13 existing between the layers are electrically connected.

また、上記実施形態の半導体装置1,101では、図1に示すように、半導体チップ31の周囲は、間隔保持部材27を含めてモールド樹脂37によってモールドされている例を挙げて説明したがこれに限定されるものではない。例えば、間隔保持部材27を備えない構成として、半導体チップ31の周囲をモールド樹脂37によってモールドしてもよい。   Further, in the semiconductor devices 1 and 101 of the above embodiment, as illustrated in FIG. 1, the periphery of the semiconductor chip 31 has been described by taking an example in which the periphery of the semiconductor chip 31 is molded with the mold resin 37 including the interval holding member 27. It is not limited to. For example, the periphery of the semiconductor chip 31 may be molded with a mold resin 37 as a configuration without the spacing member 27.

また、上記実施形態の半導体装置1,101では、図1に示すように、支柱状の間隔保持部材27を配置する例を挙げて説明したが、本発明はこれに限定されるものではなく、例えば、半導体チップ31を囲むように配置されたフレーム状の間隔保持部材27を配置してもよい。   Further, in the semiconductor devices 1 and 101 of the above-described embodiment, as illustrated in FIG. 1, the example in which the columnar spacing members 27 are disposed has been described, but the present invention is not limited thereto, For example, a frame-shaped interval holding member 27 arranged so as to surround the semiconductor chip 31 may be arranged.

また、上記実施形態の半導体装置1,101では、第1部材21及び第2部材25の両方が端子として機能する例を挙げて説明したがこれに限定されるものではなく、例えば、一方の部材のみを端子として機能する導通部材で構成してもよいし、両方の部材とも端子として機能する導通部材で構成しなくてもよい。   Further, in the semiconductor devices 1 and 101 of the above embodiment, the example in which both the first member 21 and the second member 25 function as terminals has been described, but the present invention is not limited to this. For example, one member Only a conductive member that functions as a terminal may be used, or both members may not be configured by a conductive member that functions as a terminal.

1,101…半導体装置、10…基板、10a…上面、10b…下面、13…配線パターン、15…孔部、20…半導体素子、21…第1部材、21a…ソース端子部、21b…ゲート端子部、25…第2部材(ドレイン端子部)、27…間隔保持部材、31…半導体チップ、37…モールド樹脂、39…絶縁シート、50,60…ヒートシンク(放熱部材)。   DESCRIPTION OF SYMBOLS 1,101 ... Semiconductor device, 10 ... Board | substrate, 10a ... Upper surface, 10b ... Lower surface, 13 ... Wiring pattern, 15 ... Hole part, 20 ... Semiconductor element, 21 ... 1st member, 21a ... Source terminal part, 21b ... Gate terminal 25, second member (drain terminal portion), 27, spacing member, 31 semiconductor chip, 37 mold resin, 39 insulating sheet, 50, 60 heat sink (heat radiating member).

Claims (6)

第1部材と、第2部材と、前記第1部材及び前記第2部材の間に配置される半導体チップとを有する半導体素子と、
配線パターンが形成された絶縁部材に孔部が設けられている基板と、
を備え、
前記半導体素子は、前記基板の孔部に嵌合されていると共に、前記半導体素子が有する半導体チップと前記基板に形成された配線パターンとが電気的に接続されている、
半導体装置。
A semiconductor element having a first member, a second member, and a semiconductor chip disposed between the first member and the second member;
A substrate in which a hole is provided in an insulating member on which a wiring pattern is formed;
With
The semiconductor element is fitted in the hole of the substrate, and a semiconductor chip included in the semiconductor element and a wiring pattern formed on the substrate are electrically connected.
Semiconductor device.
前記第1部材及び前記第2部材の少なくとも一方が導電性部材であり、
前記半導体チップと前記配線パターンとは、前記導電性部材を介して電気的に接続されている、
請求項1に記載の半導体装置。
At least one of the first member and the second member is a conductive member;
The semiconductor chip and the wiring pattern are electrically connected via the conductive member,
The semiconductor device according to claim 1.
前記第1部材と前記第2部材とは、間隔保持部材を介して隔てられている、
請求項1又は2に記載の半導体装置。
The first member and the second member are separated via a spacing member,
The semiconductor device according to claim 1.
前記第1部材と前記第2部材との間の隙間部分が、樹脂材料でモールドされている、
請求項1〜3の何れか一項に記載の半導体装置。
The gap portion between the first member and the second member is molded with a resin material,
The semiconductor device as described in any one of Claims 1-3.
前記第1部材及び前記第2部材は、前記半導体チップが配置された側の面とは反対側の面である外側面をそれぞれ有しており、
前記第1部材及び前記第2部材の外側面の少なくとも一方には、前記第1部材及び前記第2部材からの熱を伝導する放熱部材が設けられている、
請求項1〜4の何れか一項に記載の半導体装置。
The first member and the second member each have an outer surface that is a surface opposite to the surface on which the semiconductor chip is disposed,
At least one of the outer surfaces of the first member and the second member is provided with a heat radiating member that conducts heat from the first member and the second member.
The semiconductor device as described in any one of Claims 1-4.
前記第1部材及び前記第2部材の少なくとも一方が、前記基板の主面から突出している、
請求項1〜5の何れか1項に記載の半導体装置。
At least one of the first member and the second member protrudes from the main surface of the substrate;
The semiconductor device according to claim 1.
JP2013230179A 2013-11-06 2013-11-06 Semiconductor device Pending JP2015090924A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013230179A JP2015090924A (en) 2013-11-06 2013-11-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013230179A JP2015090924A (en) 2013-11-06 2013-11-06 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2015090924A true JP2015090924A (en) 2015-05-11

Family

ID=53194310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013230179A Pending JP2015090924A (en) 2013-11-06 2013-11-06 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2015090924A (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214195A (en) * 1989-02-14 1990-08-27 Nippon Chemicon Corp Method of mounting electronic part
JPH0442593A (en) * 1990-06-08 1992-02-13 Nec Corp Printed board
JPH04356998A (en) * 1991-06-01 1992-12-10 Ibiden Co Ltd Multichip module
JPH09312478A (en) * 1996-05-22 1997-12-02 Nec Niigata Ltd Multi-layer circuit board
JP2001044362A (en) * 1999-07-27 2001-02-16 Mitsubishi Electric Corp Semiconductor device mounting structure and mounting method
JP2003229521A (en) * 2002-02-01 2003-08-15 Hitachi Ltd Semiconductor module and manufacturing method thereof
JP2004303900A (en) * 2003-03-31 2004-10-28 Denso Corp Semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214195A (en) * 1989-02-14 1990-08-27 Nippon Chemicon Corp Method of mounting electronic part
JPH0442593A (en) * 1990-06-08 1992-02-13 Nec Corp Printed board
JPH04356998A (en) * 1991-06-01 1992-12-10 Ibiden Co Ltd Multichip module
JPH09312478A (en) * 1996-05-22 1997-12-02 Nec Niigata Ltd Multi-layer circuit board
JP2001044362A (en) * 1999-07-27 2001-02-16 Mitsubishi Electric Corp Semiconductor device mounting structure and mounting method
JP2003229521A (en) * 2002-02-01 2003-08-15 Hitachi Ltd Semiconductor module and manufacturing method thereof
JP2004303900A (en) * 2003-03-31 2004-10-28 Denso Corp Semiconductor device

Similar Documents

Publication Publication Date Title
US9795049B2 (en) Semiconductor device
JP6119313B2 (en) Semiconductor device
JP5936310B2 (en) Power semiconductor module and its mounting structure
JP5657816B1 (en) Module, module assembly and module manufacturing method
US8619428B2 (en) Electronic package structure
WO2015049944A1 (en) Semiconductor module
CN108235785B (en) Power conversion device
JP2016076563A (en) Power module and power converter
US9842786B2 (en) Semiconductor device
WO2017145784A1 (en) Circuit structure
JP2015099846A (en) Semiconductor device and manufacturing method of semiconductor device
WO2015104834A1 (en) Power semiconductor device
JP2017191904A (en) Semiconductor device heat dissipation structure
CN111354710B (en) Semiconductor device and manufacturing method thereof
JP2015176916A (en) semiconductor device and module
WO2017179264A1 (en) Heat dissipation structure of semiconductor device
US20180358279A1 (en) Semiconductor device
CN106972001A (en) Semiconductor module and semiconductor device
WO2020003481A1 (en) Electronic device
JP2015122453A (en) Power module
JP2016101071A (en) Semiconductor device
JP5040418B2 (en) Semiconductor device
JP6488658B2 (en) Electronic equipment
JP2015090924A (en) Semiconductor device
JP6593630B2 (en) Semiconductor module, drive device including the same, electric power steering device, and vehicle

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170725