JP2015088715A - Method of manufacturing organic thin-film transistor and organic thin-film transistor - Google Patents
Method of manufacturing organic thin-film transistor and organic thin-film transistor Download PDFInfo
- Publication number
- JP2015088715A JP2015088715A JP2013253394A JP2013253394A JP2015088715A JP 2015088715 A JP2015088715 A JP 2015088715A JP 2013253394 A JP2013253394 A JP 2013253394A JP 2013253394 A JP2013253394 A JP 2013253394A JP 2015088715 A JP2015088715 A JP 2015088715A
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- organic thin
- organic semiconductor
- insulating layer
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】有機半導体層の膜厚の均一性が良好な有機薄膜トランジスタの製造方法、および、この製造方法で形成された有機薄膜トランジスタを提供する。
【解決手段】ゲート電極をパターン形成する第1の工程、ゲート電極を覆って、ゲート絶縁層となる絶縁体層を形成する第2の工程、絶縁体層の上に、有機半導体層に対応する第1の犠牲膜をパターン形成する第3の工程、絶縁体層をエッチングして、ゲート絶縁層を形成する第4の工程、表面に、有機半導体層となる塗布溶液に対する撥液処理を行う第5の工程、第1の犠牲膜を除去する第6の工程、および、表面に塗布溶液を塗布する第7の工程を行うことにより、この課題を解決する。
【選択図】図1An organic thin film transistor having a uniform film thickness of an organic semiconductor layer, and an organic thin film transistor formed by the method are provided.
A first step of patterning a gate electrode, a second step of forming an insulating layer to be a gate insulating layer so as to cover the gate electrode, and an organic semiconductor layer on the insulating layer A third step of patterning the first sacrificial film; a fourth step of etching the insulator layer to form a gate insulating layer; and a liquid repellent treatment for the coating solution to be the organic semiconductor layer on the surface. This problem is solved by performing step 5, the sixth step of removing the first sacrificial film, and the seventh step of applying the coating solution to the surface.
[Selection] Figure 1
Description
本発明は、有機半導体材料を用いた有機薄膜トランジスタの製造方法、および、この製造方法で作製した有機薄膜トランジスタに関する。 The present invention relates to a method for producing an organic thin film transistor using an organic semiconductor material, and an organic thin film transistor produced by the production method.
軽量化、低コスト化、柔軟化が可能であることから、液晶ディスプレイや有機ELディスプレイに用いられるTFT(薄膜トランジスタ)、RFID(RFタグ)やメモリなどの論理回路を用いる装置等に、有機半導体材料からなる有機半導体層(有機半導体膜)を有する有機薄膜トランジスタ(有機TFT)が利用されている。 Organic semiconductor materials can be used in devices that use logic circuits such as TFTs (thin film transistors), RFIDs (RF tags) and memories used in liquid crystal displays and organic EL displays because they can be reduced in weight, cost, and flexibility. An organic thin film transistor (organic TFT) having an organic semiconductor layer (organic semiconductor film) made of is used.
有機薄膜トランジスタでは、スイッチング特性を向上させることが重要である。そのためには、電界効果移動度を向上させてon電流を増大させると共に、off電流(漏れ電流)を抑制する必要がある。
off電流を抑制するためには、有機半導体層を適正にパターンニングして、素子部分以外の不要な領域に有機半導体の膜を形成しないことが重要である。
In organic thin film transistors, it is important to improve switching characteristics. For this purpose, it is necessary to improve the field effect mobility to increase the on-current and to suppress the off-current (leakage current).
In order to suppress the off current, it is important that the organic semiconductor layer is appropriately patterned so that the organic semiconductor film is not formed in an unnecessary region other than the element portion.
有機薄膜トランジスタの製造において、有機半導体層の形成方法としては、有機溶媒と有機半導体材料とを含有する塗布溶液(塗工液)を用いる方法が知られている。
特許文献1には、目的とする領域のみに有機半導体層を形成すると共に、複数の有機薄膜トランジスタを同時に形成可能な方法として、有機半導体層を形成する塗布溶液に対する塗れ性(親液性および撥液性)を利用する方法が記載されている。
具体的には、特許文献1に記載される有機薄膜トランジスタの製造方法では、有機薄膜トランジスタを形成する基板として、表面が疎水性の基板を用い、この基板の表面に親水性領域をパターン状に形成する。次いで、この親水性領域の上に、絶縁性材料からなり、かつ、有機溶媒に対する親液性が高い親液性機能層を形成する。その後、有機半導体層を形成するための塗布溶液を塗布して、有機半導体層を形成する。
この方法によれば、基板の表面に、有機半導体層を形成する塗布溶液に対して親液性の領域と撥液性の領域とを区画(パターン状に形成)することで、親液性の領域に選択的に塗布溶液を塗布することができ、目的とする領域のみに、適正にパターンニングされた有機半導体層を形成できる。
In the manufacture of an organic thin film transistor, a method using a coating solution (coating solution) containing an organic solvent and an organic semiconductor material is known as a method for forming an organic semiconductor layer.
In Patent Document 1, as a method capable of forming an organic semiconductor layer only in a target region and simultaneously forming a plurality of organic thin film transistors, the wettability (lyophilicity and liquid repellency) to a coating solution for forming the organic semiconductor layer is disclosed. Is described.
Specifically, in the method for producing an organic thin film transistor described in Patent Document 1, a hydrophobic substrate is used as a substrate on which the organic thin film transistor is formed, and a hydrophilic region is formed in a pattern on the surface of the substrate. . Next, a lyophilic functional layer made of an insulating material and having high lyophilicity with respect to the organic solvent is formed on the hydrophilic region. Thereafter, a coating solution for forming the organic semiconductor layer is applied to form the organic semiconductor layer.
According to this method, a lyophilic region and a liquid repellent region are partitioned (formed in a pattern) with respect to the coating solution for forming the organic semiconductor layer on the surface of the substrate. A coating solution can be selectively applied to a region, and an appropriately patterned organic semiconductor layer can be formed only in a target region.
ここで、有機半導体材料が結晶性の材料である場合には、移動度の高い有機薄膜トランジスタを形成するためには、有機半導体の結晶軸を揃えることが重要である。
しかしながら、特許文献1のように、塗布溶液に対して親液性の領域と撥液性の領域とを区画しただけでは、独立して形成した有機半導体層の結晶軸の方向を揃えるのは、困難である。
Here, when the organic semiconductor material is a crystalline material, it is important to align the crystal axes of the organic semiconductor in order to form an organic thin film transistor having high mobility.
However, as in Patent Document 1, just dividing the lyophilic region and the liquid repellent region with respect to the coating solution aligns the crystal axis direction of the independently formed organic semiconductor layer. Have difficulty.
これに対して、特許文献2には、有機半導体層の形成領域として、互いに連結する、主に有機半導体層となる溶液蓄積領域、および、この溶液蓄積領域に対して幅が狭い溶液絞込領域を設定して、溶液蓄積領域および溶液絞込領域は親液性、それ以外の領域は撥液性とすることで、溶液蓄積領域および溶液絞込領域に選択的に塗布溶液を供給する方法が記載されている。
この方法によれば、幅が狭い溶液絞込領域から塗布溶液が乾燥するので、結晶の成長方向を制御することができ、これにより、有機半導体層の結晶軸の方向を揃えられる。
On the other hand, in
According to this method, since the coating solution is dried from the narrow solution narrowing region, it is possible to control the crystal growth direction, thereby aligning the crystal axis direction of the organic semiconductor layer.
ところで、特性が良好な有機薄膜トランジスタを得るためには、このような不要な領域への有機半導体材料膜の形成の抑制や、有機薄膜結晶の結晶軸を揃えること以外にも、有機半導体層に膜厚ムラが無いことも重要である。 By the way, in order to obtain an organic thin film transistor with good characteristics, in addition to suppressing the formation of the organic semiconductor material film in such an unnecessary region and aligning the crystal axis of the organic thin film crystal, the film is formed on the organic semiconductor layer. It is also important that there is no uneven thickness.
しかしながら、特許文献1に示される方法では、不要な領域への有機半導体材料膜の形成を抑制でき、特許文献2に示される方法では、有機薄膜結晶の結晶軸を揃えるという、それぞれの目的は達成できるものの、有機半導体層の膜厚ムラを抑えることは難しい。
そのため、従来の製造方法で作製した有機薄膜トランジスタアレイは、有機半導体層の膜厚ムラに起因して、各有機薄膜トランジスタの間でon電流や閾値電圧Vthなどのトランジスタ特性にバラツキが生じてしまい、例えば各種のディスプレイやセンサのスイッチングデバイスとしての利用が困難な場合が有る。
However, the method disclosed in Patent Document 1 can suppress the formation of an organic semiconductor material film in an unnecessary region, and the method disclosed in
Therefore, the organic thin film transistor array produced by the conventional manufacturing method causes variations in transistor characteristics such as the on-current and the threshold voltage V th between the organic thin film transistors due to the uneven thickness of the organic semiconductor layer. For example, it may be difficult to use various displays and sensors as switching devices.
本発明の目的は、このような従来技術の問題点を解決することにあり、膜厚ムラを抑制した有機半導体層を有する有機薄膜トランジスタが得られる有機薄膜トランジスタの製造方法、および、この製造方法で製造した有機薄膜トランジスタを提供することにある。 An object of the present invention is to solve such problems of the prior art, and a method for producing an organic thin film transistor having an organic semiconductor layer having an organic semiconductor layer in which film thickness unevenness is suppressed, and to be produced by this production method An organic thin film transistor is provided.
このような目的を達成するために、本発明の有機薄膜トランジスタの製造方法は、基材に形成されるゲート電極と、ゲート電極を覆って形成されるゲート絶縁層と、ゲート絶縁層の上に形成される有機半導体層と、有機半導体層の上に形成されるソース電極およびドレイン電極とを有する有機薄膜トランジスタの製造方法であって、
有機半導体層は、有機半導体層となる有機半導体材料を含む塗布溶液を用いて形成するものであり、かつ、
ゲート電極をパターン形成する第1の工程、ゲート電極を覆って、ゲート絶縁層となる絶縁体層を形成する第2の工程、絶縁体層の上に、有機半導体層に対応する第1の犠牲膜をパターン形成する第3の工程、絶縁体層をエッチングして、ゲート絶縁層を形成する第4の工程、ゲート絶縁層および基材の少なくとも一方の表面に、塗布溶液に対する撥液処理を行う第5の工程、第1の犠牲膜を除去する第6の工程、および、ゲート絶縁層および基材の少なくとも一方の表面に、塗布溶液を塗布する第7の工程を行うことを特徴とする有機薄膜トランジスタの製造方法を提供する。
In order to achieve such an object, the organic thin film transistor manufacturing method of the present invention includes a gate electrode formed on a base material, a gate insulating layer formed to cover the gate electrode, and a gate insulating layer formed on the gate insulating layer. An organic semiconductor layer having a source electrode and a drain electrode formed on the organic semiconductor layer,
The organic semiconductor layer is formed using a coating solution containing an organic semiconductor material to be an organic semiconductor layer, and
A first step of patterning the gate electrode; a second step of covering the gate electrode to form an insulator layer serving as a gate insulating layer; and a first sacrifice corresponding to the organic semiconductor layer on the insulator layer A third step of patterning the film; a fourth step of etching the insulator layer to form a gate insulating layer; and a liquid repellency treatment for the coating solution on at least one surface of the gate insulating layer and the substrate. An organic process comprising performing a fifth step, a sixth step of removing the first sacrificial film, and a seventh step of applying a coating solution to at least one surface of the gate insulating layer and the base material A method for manufacturing a thin film transistor is provided.
このような本発明の有機薄膜トランジスタの製造方法において、第6の工程と第7の工程との間に、第1の犠牲膜を除去した位置に、塗布溶液に対する親液処理を行うのが好ましい。
また、第7の工程において、塗布溶液を吸着する吸着体を、ゲート絶縁層および基材の少なくとも一方の上に配置するのが好ましい。
また、第1の工程は、基材上に第2の犠牲膜をパターン形成する工程A、ゲート電極の厚さに対応する深さとなるまで、基材の表面をエッチングする工程B、第2の犠牲膜および基材の表面に、ゲート電極の材料を成膜する工程C、および、第2の犠牲膜を除去する工程Dを含むのが好ましい。
さらに、第4の工程において、第1の犠牲膜が形成されている領域以外は、基材が露出するまでエッチングを行うのが好ましい。
In such a method for producing an organic thin film transistor of the present invention, it is preferable to perform a lyophilic treatment on the coating solution at a position where the first sacrificial film is removed between the sixth step and the seventh step.
In the seventh step, an adsorbent that adsorbs the coating solution is preferably disposed on at least one of the gate insulating layer and the base material.
The first step includes a step A for patterning a second sacrificial film on the substrate, a step B for etching the surface of the substrate until the depth corresponds to the thickness of the gate electrode, a second step It is preferable to include a step C of forming a gate electrode material on the surface of the sacrificial film and the base material and a step D of removing the second sacrificial film.
Furthermore, in the fourth step, it is preferable to perform etching until the base material is exposed except in the region where the first sacrificial film is formed.
また、本発明の有機薄膜トランジスタは、基材に形成されるゲート電極と、ゲート電極を覆って形成されるゲート絶縁層と、ゲート絶縁層の上に形成される、有機半導体材料を含む塗布溶液を用いて形成された有機半導体層と、有機半導体層の上に形成されるソース電極およびドレイン電極とを有し、かつ、
有機半導体層が、周辺から突出するゲート絶縁層の凸部の上に形成され、さらに、凸部の側面も含めて、有機半導体層の形成面以外は、塗布溶液に対して撥液性の膜で覆われていることを特徴とする有機薄膜トランジスタを提供する。
The organic thin film transistor of the present invention includes a gate electrode formed on a base material, a gate insulating layer formed to cover the gate electrode, and a coating solution containing an organic semiconductor material formed on the gate insulating layer. An organic semiconductor layer formed using a source electrode and a drain electrode formed on the organic semiconductor layer; and
The organic semiconductor layer is formed on the convex portion of the gate insulating layer protruding from the periphery, and further, a film that is liquid repellent with respect to the coating solution except for the surface on which the organic semiconductor layer is formed, including the side surface of the convex portion An organic thin film transistor is provided which is covered with
このような本発明の有機薄膜トランジスタにおいて、基材が凹部を有し、ゲート電極は、凹部に挿入されており、ゲート電極の表面が基材の表面と均一面であるのが好ましい。
さらに、有機半導体層およびゲート絶縁層は、基材の表面方向の形状および大きさが同一であり、有機半導体層およびゲート絶縁層の形成領域、ならびに、ソース電極およびドレイン電極の形成領域以外は、基材の表面が露出しているのが好ましい。
In such an organic thin film transistor of the present invention, it is preferable that the base material has a concave portion, the gate electrode is inserted into the concave portion, and the surface of the gate electrode is flush with the surface of the base material.
Furthermore, the organic semiconductor layer and the gate insulating layer have the same shape and size in the surface direction of the base material, except for the formation region of the organic semiconductor layer and the gate insulating layer, and the formation region of the source electrode and the drain electrode, It is preferable that the surface of the substrate is exposed.
このような本発明によれば、有機半導体層の膜厚ムラを抑制して、膜厚の均一性に優れた有機半導体層を有する有機薄膜トランジスタが得られる。
そのため、本発明によれば、各有機薄膜トランジスタのon電流のバラツキや閾値電圧Vthのバラツキが無い、各種のディスプレイやセンサなどのスイッチングデバイスとして好適な有機薄膜トランジスタアレイを得ることができる。
According to the present invention, it is possible to obtain an organic thin film transistor having an organic semiconductor layer excellent in film thickness uniformity by suppressing the film thickness unevenness of the organic semiconductor layer.
Therefore, according to the present invention, it is possible to obtain an organic thin film transistor array suitable as a switching device for various displays, sensors, and the like, in which there is no variation in on-current of each organic thin film transistor and variation in threshold voltage V th .
以下、本発明の有機薄膜トランジスタの製造方法および有機薄膜トランジスタについて、添付の図面に示される好適実施例を基に詳細に説明する。 Hereinafter, the organic thin film transistor manufacturing method and the organic thin film transistor of the present invention will be described in detail based on the preferred embodiments shown in the accompanying drawings.
図1に、本発明の有機薄膜トランジスタの製造方法の一例で形成された、本発明の有機薄膜トランジスタの一例を概念的に示す。なお、図1において、(A)は断面図、(B)は平面図である。また、(A)は(B)のa−a線断面である。 In FIG. 1, an example of the organic thin-film transistor of this invention formed by an example of the manufacturing method of the organic thin-film transistor of this invention is shown notionally. 1A is a cross-sectional view, and FIG. 1B is a plan view. Moreover, (A) is the aa sectional view of (B).
図1に示す有機薄膜トランジスタ10は、基本的に、基材12と、基材12の上に形成されるゲート電極14と、ゲート電極14を覆って形成されるゲート絶縁層16と、ゲート絶縁層16上の所定位置(後述する凸部16a)の上に形成される有機半導体層18と、ゲート絶縁層16の表面から有機半導体層18の上に渡って形成されるソース電極20と、ソース電極20と対向するように、ゲート絶縁層16の表面から有機半導体層18の上に渡って形成されるドレイン電極24とを有して構成される(図1では、後述する撥液性膜32および親液性膜34は省略)。
An organic
なお、このような本発明の有機薄膜トランジスタ10において、ゲート電極14、ゲート絶縁層16、有機半導体層18、ソース電極20およびドレイン電極24等の各部位の大きさ、形状、厚さ等は、各部位の形成材料、作製する有機薄膜トランジスタ10の大きさ、有機薄膜トランジスタ10の配列、有機薄膜トランジスタ10(有機薄膜トランジスタアレイ)に要求される性能等に応じて、公知の有機薄膜トランジスタ(アレイ)と同様に、適宜、決定すればよい。
In the organic
以下、図2〜図12を参照して、有機薄膜トランジスタ10の製造方法を説明することにより、本発明の有機薄膜トランジスタの製造方法および有機薄膜トランジスタについて詳細に説明する。なお、図2〜図12においては、図1と同様に、(A)は断面図、(B)は平面図であり、(A)は(B)のa−a線断面である。
Hereinafter, with reference to FIGS. 2-12, the manufacturing method of the organic thin-
図1に示す有機薄膜トランジスタ10の製造方法においては、まず、最初に、図2に概念的に示すように、基材12の表面にゲート電極14を形成する。
なお、本発明において、基材12は、有機薄膜トランジスタで利用されている各種の材料からなるシート状物が、各種、利用可能である。
具体的には、金属、セラミック、ガラス、プラスチックなど、各種の材料からなる板状物(シート状物/フィルム)が例示される。
In the method of manufacturing the organic
In the present invention, as the
Specific examples include plate-like materials (sheet-like materials / films) made of various materials such as metal, ceramic, glass, and plastic.
中でも可撓性を有する有機薄膜トランジスタ(アレイ)が形成可能である等の点で、プラスチックフィルムは、好適に利用される。
基材12に用いうるプラスチックフィルムの素材としては、具体的には、例えば、ポリエステル樹脂、メタクリル樹脂、メタクリル酸−マレイン酸共重合体、ポリスチレン樹脂、弗素樹脂、ポリイミド、弗素化ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリエーテルイミド樹脂、セルロースアシレート樹脂、ポリウレタン樹脂、ポリエーテルエーテルケトン樹脂、ポリカーボネート樹脂、脂環式ポリオレフィン樹脂、ポリアリレート樹脂、ポリエーテルスルホン樹脂、ポリスルホン樹脂、シクロオレフィルンコポリマー、フルオレン環変性ポリカーボネート樹脂、脂環変性ポリカーボネート樹脂、フルオレン環変性ポリエステル樹脂、アクリロイル化合物などの熱可塑性樹脂が挙げられる。
Among these, a plastic film is preferably used in that a flexible organic thin film transistor (array) can be formed.
Specific examples of the plastic film material that can be used for the
なお、本発明において、基材12は、複数のフィルムを貼り合わせてなる構成など、多層構成を有するものであってもよい。
また、本発明の製造方法においては、有機薄膜トランジスタ10の製造を好適に行うために、必要に応じて、上記のようなプラスチックフィルムに、支持体としてガラス板(ガラスキャリア)等を貼着して、以下に示すように有機薄膜トランジスタ10を作製し、有機薄膜トランジスタ10を作製した後に、有機薄膜トランジスタ10と支持体とを剥離してもよい。
In the present invention, the
Moreover, in the manufacturing method of this invention, in order to manufacture the organic thin-
前述のように、図1に示す有機薄膜トランジスタ10の製造においては、まず、このような基材12の表面に、図2に示すように、ゲート電極14をパターン形成する(第1の工程)。
As described above, in the manufacture of the organic
ゲート電極14の形成材料は、有機薄膜トランジスタでゲート電極として利用されている公知の物が、各種、利用可能である。
一例として、アルミニウム、クロム、銅、モリブデン、タングステン、金、銀等の金属、合金、酸化インジウム錫(ITO)等の透明導電性酸化物(TCO)、ポリエチレンジオキシチオフェン−ポリスチレンスルホン酸(PEDOT−PSS)等の導電性高分子、これらの積層構造等が例示される。
As the forming material of the
Examples include metals such as aluminum, chromium, copper, molybdenum, tungsten, gold, and silver, alloys, transparent conductive oxides (TCO) such as indium tin oxide (ITO), polyethylenedioxythiophene-polystyrenesulfonic acid (PEDOT- Examples thereof include conductive polymers such as PSS) and laminated structures thereof.
また、ゲート電極14のパターン形成方法も、形成材料に応じた公知の方法が、各種、利用可能である。
一例として、スパッタリングや真空蒸着等の気相成膜法(気相堆積法)とフォトリソグラフィとを利用する方法、気相成膜法とシャドウマスク(非形成部(非成膜部)を覆うマスク)とを利用する方法、印刷による方法等が例示される。
In addition, as the pattern forming method of the
As an example, a method using a vapor phase film formation method (vapor phase deposition method) such as sputtering or vacuum vapor deposition and photolithography, a vapor phase film formation method and a shadow mask (a mask covering a non-formation part (non-film formation part)) ) And a method by printing.
次いで、図3に概念的に示すように、ゲート電極14を形成した基材12の表面に、全面的に、ゲート絶縁層16となる絶縁体層28を形成する(第2の工程)。
Next, as conceptually shown in FIG. 3, an
絶縁体層28の形成材料も、同様に、有機薄膜トランジスタでゲート絶縁層として利用されている公知の物が、各種、利用可能である。
一例として、酸化硅素(SiOx)、酸化マグネシウム、酸化アルミニウム(アルミナ)、酸化チタン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ニオブ、酸化タンタル等の金属酸化物、窒化硅素(SiNx)等の金属窒化物、窒化酸化硅素(SiOxNy)等の金属窒化酸化物(金属酸化窒化物)、ダイヤモンド状炭素(DLC)等の無機材料や各種高分子材料、これらの積層構造等が例示される。
Similarly, as the material for forming the
Examples include silicon oxide (SiO x ), magnesium oxide, aluminum oxide (alumina), titanium oxide, germanium oxide, yttrium oxide, zirconium oxide, niobium oxide, tantalum oxide and other metal oxides, silicon nitride (SiN x ), etc. Examples include metal nitride, metal nitride oxide (metal oxynitride) such as silicon nitride oxide (SiO x N y ), inorganic materials such as diamond-like carbon (DLC), various polymer materials, and laminated structures thereof. The
また、絶縁体層28の形成方法も、材料に応じた公知の各種の方法が利用可能である。
一例として、スパッタリング、真空蒸着、イオンプレーティング等の各種の物理的気相成膜法(PVD)、原子層堆積法(ALD法またはALE法)を含む各種の化学的気相成膜法(CVD)、塗布法、印刷法、転写法等が例示される。
As the method for forming the
As an example, various chemical vapor deposition methods (CVD) including various physical vapor deposition methods (PVD) such as sputtering, vacuum deposition, ion plating, and atomic layer deposition methods (ALD method or ALE method). ), Coating method, printing method, transfer method and the like.
次いで、図4に概念的に示すように、有機半導体層18の形成位置に応じて、第1の犠牲膜30をパターン形成する(第3の工程)。
Next, as conceptually shown in FIG. 4, the first
第1の犠牲膜30は、半導体装置の製造等で犠牲膜として用いられている公知の材料が、各種、利用可能である。
一例として、各種のフォトレジストが好適に利用されるが、金属、合金、金属酸化物、金属窒化物、金属窒化酸化物(金属酸化窒化物)、DLC、各種高分子材料、これらの積層構造等が、適宜、利用される。
For the first
As an example, various photoresists are preferably used, but metals, alloys, metal oxides, metal nitrides, metal nitride oxides (metal oxynitrides), DLC, various polymer materials, laminated structures of these, etc. Are used as appropriate.
また、第1の犠牲膜30のパターン形成方法も、材料に応じた公知の各種の方法が利用可能である。
一例として、フォトリソグラフィによる方法、印刷法、転写法等が例示される。
As the pattern forming method of the first
As an example, a photolithography method, a printing method, a transfer method, and the like are exemplified.
第1の犠牲膜30をパターン形成したら、図5に概念的に示すように、絶縁体層28のエッチングを行い、ゲート絶縁層16を形成する(第4の工程)。
ここで、絶縁体層28の上には、有機半導体層18の形成位置に対応して、第1の犠牲膜30が形成されている。従って、絶縁体層28のエッチングで形成されたゲート絶縁層16には、第1の犠牲膜30の形成位置に、周辺から突出する凸部16aが形成される。
After patterning the first
Here, a first
絶縁体層28のエッチングは、絶縁体層28(すなわちゲート絶縁層16)の形成材料に応じた、公知の各種の方法が利用可能である。
従って、絶縁体層28のエッチングは、目的とする精度が確保できれば、反応性イオンエッチング(RIE)やプラズマエッチング等のドライエッチングでも、絶縁体層28を溶解するエッチャントや有機溶剤を用いるウエットエッチングでも良い。
For the etching of the
Therefore, the etching of the
エッチングによってゲート絶縁層16を形成したら、図6に概念的に示すように、ゲート絶縁層16の表面に、有機半導体層18を形成するための塗布溶液に対する撥液処理を行う(第5の工程)。図6に示す例では、撥液処理によって、ゲート絶縁層16の表面に塗布溶液に対する撥液性を発現する撥液性膜32を形成している。
ここで、この時点では、ゲート絶縁層16の凸部16aの上には、第1の犠牲膜30が残っている。従って、撥液処理は、絶縁体層28のエッチングされた部分に行われる(凸部16aの側面も含む)。
When the
Here, at this time, the first
撥液処理は、有機半導体層18を形成するための塗布溶液(塗布溶液に含まれる有機溶剤)に応じて、公知の方法で行えばよい。
一例として、塗布溶液に対して撥液性を有する化合物を含む溶液を塗布または蒸着してから、洗浄、乾燥して、図6に示すように撥液性膜32を形成する方法、電子ビーム(EB)等を用いて撥液性を付与する表面処理を行う方法等が例示される。特に、ゲート絶縁層16(絶縁体層28のエッチングされた部分)の表面に自己組織化単分子(SAM)膜を形成するシラン化合物や有機りん酸化合物、カルボン酸化合物を含む溶液の塗布や蒸着を行う方法が好適に利用される。
なお、撥液性膜32を形成するための溶液の塗布は、スピンコート、ドクターナイフ、グラビアコート、ディップコート、液滴の滴下等、公知の液体の塗布方法が、各種、利用可能である。また、撥液処理の方法によっては、撥液性膜32は形成されず、ゲート絶縁層16(絶縁体層28のエッチングされた部分)の表面が改質されるだけである。
The liquid repellent treatment may be performed by a known method according to a coating solution (an organic solvent contained in the coating solution) for forming the
As an example, a method of forming a
For the application of the solution for forming the
撥液処理を行ったら、図7に概念的に示すように、第1の犠牲膜30を除去する(第6の工程)。
第1の犠牲膜30の除去は、第1の犠牲膜30の形成材料に応じた、公知の各種の方法が利用可能である。
一例として、第1の犠牲膜30を溶解可能なエッチャントや有機溶剤等を用いて溶解除去する方法、第1の犠牲膜30を剥離して除去する方法、第1の犠牲膜30を研磨して除去する方法等が例示される。
When the liquid repellent treatment is performed, the first
The removal of the first
As an example, a method of dissolving and removing the first
第1の犠牲膜30を除去したら、必要に応じて、図8に概念的に示すように、第1の犠牲膜30を除去した位置、すなわち、ゲート絶縁層16の凸部16aの表面に、有機半導体層18を形成するための塗布溶液に対する親液処理を行う。図8に示す例では、親液処理によって、ゲート絶縁層16の凸部16aの表面に、塗布溶液に対する親液性を発現する親液性膜34を形成している。
After the removal of the first
親液処理は、有機半導体層18を形成するための塗布溶液(塗布溶液に含まれる有機溶剤)に応じて、公知の方法で行えばよい。
一例として、塗布溶液に対して親液性を有する化合物を含む溶液を塗布または蒸着してから、洗浄、乾燥して、図8に示すように塗布溶液に対して親液性を発現する親液性膜34を形成する方法、シャドウマスクやフォトリソグラフィを利用して凸部16aの表面に、紫外線オゾン処理やコロナ処理、プラズマ処理などの親液性を付与する表面処理を行う方法等が例示される。特に、ゲート絶縁層16の凸部16aの表面にSAM膜を形成するシラン化合物や有機りん酸化合物、カルボン酸化合物を含む溶液の塗布や蒸着を行う方法が好適に利用される。
なお、親液性膜34を形成するための溶液の塗布は、前述の撥液性を有する化合物を含む溶液の塗布と同様に行えばよい。また、親液処理の方法によっては、親液性膜34は形成されず、ゲート絶縁層16の凸部16aの表面が改質されるだけである。
The lyophilic treatment may be performed by a known method according to a coating solution (an organic solvent contained in the coating solution) for forming the
As an example, a lyophilic solution that exhibits lyophilicity with respect to the coating solution as shown in FIG. Examples include a method of forming a
Note that the application of the solution for forming the
なお、ゲート絶縁層16が、有機半導体層18を形成する塗布溶液に対して十分な親液性(十分な塗れ性)を有する場合には、この親液処理は不要である。
In addition, when the
次いで、図9に概念的に示すように、ゲート絶縁層16(撥液性膜32および親液性膜34)の表面に、有機半導体層18となる塗布溶液38を塗布する(第7の工程)。
ここで、図9に示す例では、好ましい態様として、ゲート絶縁層16(撥液性膜32)の表面に、塗布溶液38を吸着する溶液吸着体36を設けて、塗布溶液38を塗布している。
Next, as conceptually shown in FIG. 9, a
Here, in the example shown in FIG. 9, as a preferred embodiment, a
塗布溶液38は、有機半導体層18となる有機半導体材料を有機溶剤等に溶解してなるものである。
The
本発明において、有機半導体材料は、有機薄膜トランジスタの製造において、塗布法などの、いわゆる湿式プロセス(ウエットプロセス)で形成される有機半導体層に利用される公知の材料が、各種、利用可能である。
具体的には、6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン(TIPSペンタセン)等のペンタセン誘導体、5,11‐ビス(トリエチルシリルエチニル)アントラジチオフェン(TES‐ADT)等のアントラジチオフェン誘導体、ベンゾジチオフェン(BDT)誘導体、ジオクチルベンゾチエノベンゾチオフェン(C8−BTBT)等のベンゾチエノベンゾチオフェン(BTBT)誘導体、ジナフトチエノチオフェン(DNTT)誘導体、ジナフトベンゾジチオフェン(DNBDT)誘導体、6,12‐ジオキサアンタントレン(ペリキサンテノキサンテン)誘導体、ナフタレンテトラカルボン酸ジイミド(NTCDI)誘導体、ペリレンテトラカルボン酸ジイミド(PTCDI)誘導体、ポリチオフェン誘導体、ポリ(2,5‐ビス(チオフェン‐2‐イル)チエノ[3,2‐b]チオフェン)(PBTTT)誘導体、テトラシアノキノジメタン(TCNQ)誘導体、オリゴチオフェン類、フタロシアニン類、フラーレン類などが例示される。
In the present invention, as the organic semiconductor material, various known materials used for an organic semiconductor layer formed by a so-called wet process (wet process) such as a coating method can be used in the manufacture of an organic thin film transistor.
Specifically, pentacene derivatives such as 6,13-bis (triisopropylsilylethynyl) pentacene (TIPS pentacene), and anthradithiophene derivatives such as 5,11-bis (triethylsilylethynyl) anthradithiophene (TES-ADT) , benzodithiophene (BDT) derivatives, benzothiophene thieno benzothiophene (BTBT) derivatives such as dioctyl benzothienopyridine benzothiophene (C 8 -BTBT), Gina shift thienothiophene (DNTT) derivatives, Gina shift benzodithiophene (DNBDT) derivatives, 6,12-dioxaanthanthrene (perixanthenoxanthene) derivative, naphthalenetetracarboxylic acid diimide (NTCDI) derivative, perylenetetracarboxylic acid diimide (PTCDI) derivative, polythiophene derivative, poly ( , 5-bis (thiophen-2-yl) thieno [3,2-b] thiophene) (PBTTT) derivatives, tetracyanoquinodimethane (TCNQ) derivatives, oligothiophenes, phthalocyanines, fullerenes, etc. .
また、塗布溶液38に含有される有機溶剤も、用いる有機半導体材料を溶解できるものであれば、各種の有機溶剤(溶媒)が利用可能である。
例えば、有機半導体材料がTIPSペンタセン、TES−ADT、C8−BTBT等である場合には、トルエン、キシレン、メシチレン、1,2,3,4−テトラヒドロナフタレン(テトラリン)、クロロベンゼン、ジクロロベンゼン、アニソール等の芳香族化合物が好適に例示される。
Various organic solvents (solvents) can be used as long as the organic solvent contained in the
For example, when the organic semiconductor material is TIPS pentacene, TES-ADT, C 8 -BTBT, etc., toluene, xylene, mesitylene, 1,2,3,4-tetrahydronaphthalene (tetralin), chlorobenzene, dichlorobenzene, anisole Aromatic compounds such as
なお、この塗布溶液38の濃度は、用いる有機半導体材料や有機溶剤、形成する有機半導体層18の厚さ等に応じて、適宜、設定すればよい。
また、本発明の製造方法において、この塗布溶液には、有機半導体材料および有機溶剤以外にも、必要に応じて、増粘剤、結晶化剤、酸化防止剤等を含有してもよい。
The concentration of the
Moreover, in the manufacturing method of this invention, you may contain a thickener, a crystallizing agent, antioxidant, etc. in this coating solution other than an organic-semiconductor material and an organic solvent as needed.
さらに、ゲート絶縁層16の表面への塗布溶液38の塗布方法も、スピンコート、ドクターナイフ、グラビアコート、ディップコート、液滴の滴下等、公知の液体の塗布方法が、各種、利用可能である。
Furthermore, as a method for applying the
このようにして、ゲート絶縁層16(撥液性膜32および親液性膜34)の表面に塗布溶液38を塗布したら、図10に示すように、塗布溶液38を乾燥して、有機半導体層18を形成する。
前述のように、ゲート絶縁層16は、凸部16aの表面を除いて、塗布溶液38に対する撥液性を発現する撥液性膜32が形成されている(撥液処理が施されている)。また、凸部16aの表面には、必要に応じて、塗布溶液38に対する親液性を発現する親液性膜34が形成されている(親液処理が施されている)。
従って、有機半導体層18は、ゲート絶縁層16の凸部16a以外の領域には形成されず、凸部16aの表面に選択的に形成される。
When the
As described above, the
Accordingly, the
ここで、図10(図9)に示す例においては、好ましい態様として、ゲート絶縁層16(撥液性膜32)の表面に、塗布溶液38を吸着する溶液吸着体36を設けている。
そのため、図10に概念的に示すように、塗布溶液38は、溶液吸着体36に引っ張られながら、溶液吸着体36から離間する側(図中左側)から、順次、乾燥して、有機半導体層18が形成されていく。図10に示す例においては、これにより、有機半導体層18(有機半導体による膜)の結晶軸方向を揃えることができ、移動度の高い有機薄膜トランジスタ10を作製できる。
Here, in the example shown in FIG. 10 (FIG. 9), as a preferred embodiment, a
Therefore, as conceptually shown in FIG. 10, the
溶液吸着体36の形成材料は、塗布溶液38を吸着可能な材料であれば、各種の材料が利用可能である。
一例として、金属、ガラス、セラミック、プラスチックのようにメニスカス(表面張力)の効果によって塗布溶液38を吸着するものであってもよく、シリコンゴム、ブチルゴム、各種(メタ)アクリレート重合物などのような塗布溶液(塗布溶液に含まれる有機溶剤)を吸収する合成樹脂、プラスチックや無機セラミック材料等の多孔質体で溶液吸着体36を形成して、塗布溶液38を吸着してもよい。
Various materials can be used as the material for forming the
As an example, the
有機半導体層18の形成位置(凸部16a)からの距離など、溶液吸着体36の配置位置は、有機薄膜トランジスタ10の大きさや、有機薄膜トランジスタ10の形成間隔、塗布溶液38の塗布方法等に応じて、適宜、設定すればよい。
The arrangement position of the
また、有機薄膜トランジスタ10は、基材12の上に、複数を配列して形成する(有機薄膜トランジスタアレイとする)のが通常である。
ここで、溶液吸着体36は、個々の有機薄膜トランジスタ10に対応して設けてもよく、複数の有機薄膜トランジスタ10に対応して1つを設けてもよい。
例えば、互いに直交するx−y方向に配列して二次元的に有機薄膜トランジスタ10を形成する場合には、例えば、x方向に配列される複数の有機薄膜トランジスタ10に対応してx方向に延在する1つの溶液吸着体36を設けてもよく、x方向に配列される全ての有機薄膜トランジスタ10に対応してx方向の全域に対応して延在する1つの溶液吸着体36を設けてもよい。さらに、溶液吸着体36をy方向に走査してもよい。また、溶液吸着体36を挟む有機薄膜トランジスタ10で、溶液吸着体36を共用してもよい(以上、後述する実施例参照)。
In addition, the organic
Here, the
For example, when the organic
このようにして塗布溶液38を乾燥することで、有機半導体層18が形成される。
ここで、本発明の製造方法によれば、膜厚ムラの無い(膜厚の均一性に優れた)、有機半導体層18を形成できる。
In this way, the
Here, according to the manufacturing method of the present invention, the
特許文献1や特許文献2に示されるように、従来の塗布溶液に対する親液性および撥液性を利用する有機半導体層の形成においては、撥液性表面に親液処理パターン形成した後に、塗布溶液を塗布して親液処理パターンに応じた有機半導体層を形成し、あるいは、親液層を形成した後に、全面的に撥液層を形成し、撥液層のエッチング等によって親液層を露出して、塗布溶液を塗布して露出した親液層に応じた有機半導体層を形成している。
このような従来の有機半導体層の形成方法では、親液領域と撥液領域との境界面の方が、親液領域よりも、塗布溶液の溶媒が早く蒸発することで、塗布溶液が親液領域と撥液領域との境界面に移動する。この移動の結果、親液領域と撥液領域との境界面において、塗布溶液が盛り上がったような状態になってしまい、この盛り上がりの部分において、他の領域よりも有機半導体層が厚くなってしまう。
その結果、有機薄膜トランジスタの有機半導体層の膜厚にバラツキが生じ、これにより、例えば、有機薄膜トランジスタアレイを形成した際に、各有機薄膜トランジスタ間でon電流や閾値電圧Vthなどのトランジスタ特性にバラツキが生じてしまい、例えば各種のディスプレイやセンサのスイッチングデバイスとしての利用が困難な場合が有る。
As shown in Patent Document 1 and
In such a conventional method for forming an organic semiconductor layer, the solvent of the coating solution evaporates faster at the boundary surface between the lyophilic region and the lyophobic region than in the lyophilic region. It moves to the boundary surface between the region and the liquid repellent region. As a result of this movement, the coating solution is swelled at the boundary surface between the lyophilic region and the lyophobic region, and the organic semiconductor layer becomes thicker than the other regions in this swelled portion. .
As a result, the film thickness of the organic semiconductor layer of the organic thin film transistor varies. For example, when an organic thin film transistor array is formed, the transistor characteristics such as the on-current and the threshold voltage V th vary among the organic thin film transistors. For example, it may be difficult to use various displays and sensors as switching devices.
これに対し、本発明の製造方法では、ゲート絶縁層16となる絶縁体層28を形成し、その上に第1の犠牲膜30をパターン形成した後に、絶縁体層28のエッチングを行ってゲート絶縁層16を形成し、第1の犠牲膜30を形成した位置すなわち周辺から突出した凸部16aに、塗布溶液38によって有機半導体層18を形成する。
さらに、絶縁体層28のエッチングを行ってゲート絶縁層16を形成した後に、この凸部16aの側面も含めて、凸部16aの表面以外は、塗布溶液38に対して撥液性を有する撥液性膜32を形成している(撥液処理を施している)。
このような凸部16aに有機半導体層18を形成することにより、塗布溶液38が盛り上がる部分を無くして有機半導体層18を形成できるので、膜厚ムラの無い、厚さが均一な有機半導体層18を形成できる。また、塗布溶液中で不要な結晶の成長が生じて、沈殿した場合も、このような結晶は凸部16a以外の領域に沈降する可能性が高いので、このような不要な結晶に起因する特性低下も抑制できる。さらに、一般的に、撥液処理を行った後にパターンニングを行うと、犠牲膜の密着性が悪くなり、高精細なパターンの形成が困難になる。これに対して本発明の製造方法では、第1の犠牲膜30のパターン形成が、撥液処理よりも前なので、通常の半導体装置の製造プロセスを利用でき、高精細なパターン形成が可能になる。
そのため、本発明によれば、膜厚ムラの無い有機半導体層18を有する有機薄膜トランジスタ10を高精細に形成した、各有機薄膜トランジスタ間でのon電流や閾値電圧Vthなどのトランジスタ特性のバラツキが無い、各種のディスプレイやセンサのスイッチングデバイスとしての好適に利用可能な有機薄膜トランジスタアレイを得ることができる。
On the other hand, in the manufacturing method of the present invention, after forming the
Further, after the insulating
By forming the
Therefore, according to the present invention, there is no variation in transistor characteristics such as the on-current and the threshold voltage Vth between the organic thin-film transistors in which the organic thin-
本発明において、有機半導体層18が形成されるゲート絶縁層16の凸部16aの高さ(すなわち、第4の工程における絶縁体層28のエッチングの深さ)は、形成する有機薄膜トランジスタ10の大きさ、形成する有機半導体層18の厚さ、塗布溶液38の塗布方法等に応じて、適正な有機半導体層18が形成できる高さを、実験やシミュレーション等を利用して、適宜、決定すればよい。
In the present invention, the height of the
また、ゲート絶縁層16の凸部16aの断面形状も各種の形状が利用可能である。
なお、凸部16aの断面形状において、後述するソース電極20およびドレイン電極24が接触する側面が逆斜面(オーバーハング)になっていると、ソース電極20やドレイン電極24が断線する可能性が有る。そのため、この側面は、ゲート絶縁層16の表面(基材12の表面)に対して、直立もしくは90°以下で傾斜するのが好ましい。
Various shapes can be used for the cross-sectional shape of the
In addition, in the cross-sectional shape of the
このようにして有機半導体層18を形成したら、図12に概念的に示すように、溶液吸着体36を除去する。
次いで、ゲート絶縁層16の表面から有機半導体層18の上に渡ってソース電極20をパターン形成し、さらに、ソース電極20と対向するように、ゲート絶縁層16の表面から有機半導体層18の上に渡ってドレイン電極24をパターン形成して、有機薄膜トランジスタ10を作製する。
After the
Next, the
なお、このソース電極20およびドレイン電極24の形成によって、撥液性膜32が部分的もしくは全面的に除去される場合が有る。
Note that the formation of the
ソース電極20およびドレイン電極24の形成材料は、有機薄膜トランジスタで利用されている公知の物が、各種、利用可能である。一例として、前述のゲート電極14で例示した各種の材料が例示される。
また、ソース電極20およびドレイン電極24のパターン形成方法も、形成材料に応じた公知の方法が、各種、利用可能である。一例として、前述のゲート電極14で例示した各種の方法が例示される。また、ソース電極20およびドレイン電極24は、電荷注入層(p型半導体の場合は正孔注入層、n型半導体の場合は電子注入層)等をパターン形成して、その上に形成してもよい。
As the material for forming the
In addition, as a pattern forming method of the
図13〜図15に、本発明の有機薄膜トランジスタの製造方法で製造される、本発明の有機薄膜トランジスタの別の例を概念的に示す。
なお、図13〜図15においても、(A)は断面図、(B)は平面図であって、(A)は(B)のa−a線断面である。また、図13〜図15においては、撥液性膜32および親液性膜34は省略し、かつ、図1に示す有機薄膜トランジスタと同じ部材には同じ符号を付し、説明は、主に異なる部位について行う。
13 to 15 conceptually show another example of the organic thin film transistor of the present invention manufactured by the method of manufacturing an organic thin film transistor of the present invention.
13 to 15, (A) is a cross-sectional view, (B) is a plan view, and (A) is a cross-sectional view taken along line aa in (B). 13 to 15, the
図13に示す有機薄膜トランジスタ50は、特許文献2に示される有機薄膜トランジスタのように、塗布溶液によって形成する有機半導体層52が、細幅部52aを有する。
すなわち、パターン形成する第1の犠牲膜に、主に有機半導体層となる領域と、この細幅部52aとなる領域を形成して、ゲート絶縁層54の凸部54aに、この細幅部52aに対応する部分を形成する。
In the organic
That is, in the first sacrificial film to be patterned, a region mainly serving as the organic semiconductor layer and a region serving as the
これにより、凸部54aに、主に有機半導体層となる溶液蓄積領域、および、この溶液蓄積領域に対して幅が狭い溶液絞込領域を形成できるので、細幅部52aから塗布溶液が乾燥して、此処から有機半導体層52が形成される。そのため、この構成によれば、溶液吸着体36を用いなくても、有機半導体層52の結晶軸方向を揃えることができ、優れた特性を有する有機薄膜トランジスタを製造できる。
As a result, a solution accumulation region mainly serving as an organic semiconductor layer and a solution narrowing region having a narrow width with respect to the solution accumulation region can be formed on the
図14に示す有機薄膜トランジスタ58は、ゲート絶縁層を、前述の凸部16aと、下層の平面状の平坦化層16bとに分割した構成である。
The organic
基材12としてプラスチックフィルムを利用する、可撓性を有する有機薄膜トランジスタ(アレイ)は、折り曲げた際に、ゲート絶縁層に亀裂が発生して短絡故障が発生してしまう場合が有る。特に、ゲート絶縁層の凸部16aに有機半導体層18を形成する本発明の有機薄膜トランジスタでは、凸部16aによる段差に応力が集中して、此処に亀裂が発生する可能性が有る。
When a flexible organic thin film transistor (array) using a plastic film as the
これに対して、ゲート絶縁層を、凸部16aと、下層の平面状の平坦化層16bとに分割した2層構成とすることにより、有機薄膜トランジスタを折り曲げて、平坦化層16bに亀裂が生じても、この亀裂は、平坦化層16bと凸部16aとの界面で止まる。
そのため、上に有機半導体層18ならびにソース電極20およびドレイン電極24が形成される凸部16aに亀裂が生じることを防止でき、薄膜トランジスタの折り曲げ等による短絡故障を防止できる。
なお、このような2層構成のゲート絶縁層は、例えば、ゲート絶縁層となる絶縁体層を2層構成にすることで、作製できる。
On the other hand, by forming the gate insulating layer into a two-layer structure in which the
Therefore, cracks can be prevented from occurring in the
Note that such a two-layer gate insulating layer can be manufactured by, for example, forming a two-layer structure of an insulator layer to be a gate insulating layer.
さらに、図15に示す有機薄膜トランジスタ60は、有機半導体層18の形成位置(形成領域)のみにゲート絶縁層62を形成している。さらに、この有機薄膜トランジスタ60では、ゲート電極14を基材12に埋め込んで、ゲート電極14と基材12の表面を均一面(同一面)とした構成を有する。
Further, in the organic
すなわち、図15に示す有機薄膜トランジスタ60の製造では、第4の工程における絶縁体層28のエッチングを、第1の犠牲膜30の形成位置以外は、基材12が露出するまで行う。従って、有機半導体層18の形成位置となるゲート絶縁層62は、周辺の基材12から突出している(凸状となる)。
基材12としてプラスチックフィルムを利用する、可撓性を有する有機薄膜トランジスタアレイにおいて、基材12の表面に全面的にゲート絶縁層を形成すると、折り曲げた際に、ゲート絶縁層に亀裂が発生すると、この亀裂が全体に伝播してしまう場合がある。このような亀裂が生じると、多数の有機薄膜トランジスタで短絡故障が発生する。また、欠陥の発生はゲート絶縁層の面積に比例するので、基材12の表面に全面的にゲート絶縁層を形成すると、亀裂が発生し易くなる。
That is, in the manufacture of the organic
In the organic thin film transistor array having flexibility using a plastic film as the
これに対して、図15に示す有機薄膜トランジスタ60のように、第4の工程における絶縁体層28のエッチングを、基材12が露出するまで行い、ゲート絶縁層62を有機半導体層18の形成位置のみに形成することにより、このよう有機薄膜トランジスタ60間でのゲート絶縁層の亀裂の伝播を防止し、かつ、ゲート絶縁層の亀裂の発生も低減して、ゲート絶縁層の亀裂に起因する短絡故障を防止できる。
On the other hand, like the organic
また、図15に示す有機薄膜トランジスタ60のように、ゲート電極14を基材12に埋め込んで、ゲート電極14の表面と基材12の表面とを(略)均一面にした構成とすることにより、ゲート電極14端部の段差を無くすことができる。そのため、同様に、基材12にプラスチックフィルムを利用した可撓性を有する有機薄膜トランジスタ(アレイ)において、折り曲げた際に、この段差に応力が集中することを避けることができ、この応力集中に起因するゲート絶縁層62の亀裂を防止して、ゲート絶縁層の亀裂に起因する短絡故障を防止できる。
このゲート電極14を埋め込むことの効果は、図1、図13および図14に示すように、基材12に全面的にゲート絶縁層16(54)を形成した場合も同様である。
Further, like the organic
The effect of embedding the
図15に示すような、基材12に埋め込んだ構成のゲート電極14は、好ましくは、以下のように形成される。
すなわち、まず、基材12の表面に、ゲート電極14に対応する位置に開口を有する第2の犠牲膜をパターン形成する(工程A)。この第2の犠牲膜は、前述の第1の犠牲膜と同様に公知の材料で、公知の方法で形成すればよい。
As shown in FIG. 15, the
That is, first, a second sacrificial film having an opening at a position corresponding to the
次いで、ゲート電極14の厚さに対応する深さまで、基材12の表面をエッチングする(工程B)。
基材12のエッチングは、基材12の形成材料に応じて、公知の各種の方法が利用可能である。従って、先の絶縁体層28のエッチングと同様、目的とする精度が確保できれば、RIEやプラズマエッチング等のドライエッチングでも、基材12を溶解するエッチャントや有機溶剤を用いるウエットエッチングでも良い。
Next, the surface of the
Various known methods can be used for etching the
次いで、第2の犠牲膜および基材12の表面に、ゲート電極14の材料を成膜する(工程C)。
ゲート電極材料の成膜は、スパッタリングや真空蒸着などの気相成膜法など、成膜する材料に応じた、公知の方法で行えばよい。また、この成膜は、基材12の表面と、基材12をエッチングした部分に成膜される材料の表面とが、一致する厚さまで行うのが好ましい(エッチング深さと成膜膜厚とが、一致するのが好ましい)。
Next, a material for the
The gate electrode material may be formed by a known method according to a material to be formed, such as a vapor phase film forming method such as sputtering or vacuum evaporation. In addition, this film formation is preferably performed up to a thickness in which the surface of the
最後に、第2の犠牲膜を除去して、基材12に埋め込まれたゲート電極14を完成する(工程D)。
第2の犠牲膜の除去も、前述の第1の犠牲膜の除去と同様、犠牲膜の種類に応じた公知の方法で行えばよい。
Finally, the second sacrificial film is removed to complete the
The removal of the second sacrificial film may be performed by a known method corresponding to the type of the sacrificial film, similarly to the removal of the first sacrificial film.
以上、本発明の有機薄膜トランジスタの製造方法および有機薄膜トランジスタについて詳細に説明したが、本発明は、上述の例に限定はされず、本発明の要旨を逸脱しない範囲において、各種の改良や変更を行ってもよいのは、もちろんである。 As mentioned above, although the manufacturing method of the organic thin-film transistor and the organic thin-film transistor of this invention were demonstrated in detail, this invention is not limited to the above-mentioned example, In the range which does not deviate from the summary of this invention, various improvement and change are performed. Of course, you may.
以下、本発明の具体的実施例を挙げ、本発明の有機薄膜トランジスタの製造方法および有機薄膜トランジスタについて、より詳細に説明する。 Hereinafter, the specific example of this invention is given and the manufacturing method of an organic thin-film transistor and organic thin-film transistor of this invention are demonstrated in detail.
[実施例]
以下に示す手順で、図16に概念的に示すような有機薄膜トランジスタ60(図15の有機薄膜トランジスタ60と同構成)を作製した。なお、この図16においても、(A)は断面図、(B)は平面図であって、(A)は(B)のa−a線断面である。また、図16においては、撥液性膜および親液性膜は図示を省略し、図16(B)においては、溶液吸着体36の基体部36aは図示を省略している。
なお、図16(および図19)は、あくまで、実施例(比較例)を説明するための概念図であるので、以下に示す各部位の厚さ等や図16に記載した寸法と、図16における各部位の大きさとの関係は、必ずしも一致していない。
[Example]
The organic
Note that FIG. 16 (and FIG. 19) is merely a conceptual diagram for explaining the example (comparative example), and therefore the thickness of each part shown below, the dimensions shown in FIG. The relationship between the size of each part in and does not necessarily match.
本例においては、このような有機薄膜トランジスタ60を、図17の平面図に概念的に示すように、4×4の計16個形成して、有機薄膜トランジスタアレイとした。なお、図17では、ソース電極20およびドレイン電極24、ならびに、溶液吸着体36の基体部36aは省略している。
In this example, as shown conceptually in the plan view of FIG. 17, a total of 16 4 × 4 organic
<基材の準備>
150℃に加熱した真空ラミネータ(エヌ・ピー・シー社製 LM‐20×20)を用い、両面粘着テープ(住友スリーエム社製 4309)72の強粘着面を厚さ0.7mmの無アルカリガラスからなるガラスキャリア70に貼合せた。
次いで、同じ真空ラミネータを用い、ガラスキャリア70に貼合せた両面粘着テープ72の微粘着面に、基材12として、厚さ50μmのポリイミドフィルム(宇部興産社製 ユーピレックス‐50S)を貼合せた。
<Preparation of base material>
Using a vacuum laminator (LM-20 × 20, manufactured by NPC) heated to 150 ° C., the strong adhesive surface of the double-sided adhesive tape (Sumitomo 3M, 4309) 72 is made from an alkali-free glass having a thickness of 0.7 mm. The
Next, using the same vacuum laminator, a polyimide film (UPILEX-50S manufactured by Ube Industries, Ltd.) having a thickness of 50 μm was bonded as the
<ゲート電極14のパターン形成(第1の工程)>
<<第2の犠牲膜のパターン形成(工程A)>>
基材12(ポリイミドフィルム)の表面に紫外線オゾン処理を行った。その後、基材12の表面に、ヘキサメチルジシラザン(HMDS:東京応化工業社製 OAP)を回転塗布した。
引続き、第2の犠牲膜として、ポジ型フォトレジスト(東京応化工業社製 TLOR‐P003 HP)のパターンをフォトリソグラフィにより形成した。このフォトリソラフィは、フォトレジストの回転塗布、プリベイク、フォトマスクを介した水銀灯i線による露光、PEB、水酸化テトラメチルアンモニウム(TMAH:東京応化工業社製 NMD‐3 2.38%)による現像と水洗の工程を含む。
<<基材12上面のエッチング(工程B)>>
ArガスとO2ガスとを用いるRIEにより、基材12のゲート電極14の形成部(フォトレジストが形成されていない部分)をエッチングして、基材12の表面に100nmの溝(トレンチ)を形成した。
<<ゲート電極材料の成膜(工程C)>>
フォトレジストおよび基材12の表面に、Arガスを導入した真空度1Paの雰囲気で、アルミニウムターゲットを使用した高周波マグネトロンスパッタにより、ゲート電極14となるアルミニウム(膜厚100nm)を成膜した。
<<ゲート電極14のパターン形成(工程D)>>
アルミニウムを成膜した試料をアセトンへ浸漬した後に超音波処理してフォトレジストを溶解した。引続き、2‐プロパノール(IPA)に試料を浸漬して超音波処理した。
最後に、自然乾燥させて、基材12の表面とゲート電極14の表面とが略均一平面となる(基材12の表面とゲート電極14の表面との間に段差のない)、ゲート電極14をパターン形成した。
<Pattern formation of gate electrode 14 (first step)>
<< Pattern Formation of Second Sacrificial Film (Step A) >>
The surface of the substrate 12 (polyimide film) was subjected to ultraviolet ozone treatment. Thereafter, hexamethyldisilazane (HMDS: OAP manufactured by Tokyo Ohka Kogyo Co., Ltd.) was spin-coated on the surface of the
Subsequently, a pattern of a positive photoresist (TLOR-P003 HP manufactured by Tokyo Ohka Kogyo Co., Ltd.) was formed as a second sacrificial film by photolithography. This photolithography includes spin coating of photoresist, pre-baking, exposure with a mercury lamp i-line through a photomask, development with PEB, tetramethylammonium hydroxide (TMAH: NMD-3 2.38% manufactured by Tokyo Ohka Kogyo Co., Ltd.) Includes a washing process.
<< Etching of Upper Surface of Substrate 12 (Process B) >>
By etching using RIE using Ar gas and O 2 gas, the
<< Film Formation of Gate Electrode Material (Step C) >>
On the surface of the photoresist and the
<< Pattern Formation of Gate Electrode 14 (Process D) >>
The aluminum film-formed sample was immersed in acetone and then subjected to ultrasonic treatment to dissolve the photoresist. Subsequently, the sample was immersed in 2-propanol (IPA) and sonicated.
Finally, it is naturally dried so that the surface of the
<絶縁体層の成膜(第2の工程)>
ArガスとN2ガスとを導入した真空度0.1Paの雰囲気で、窒化珪素ターゲットを使用した高周波マグネトロンスパッタにより、ゲート電極14をパターン形成した基材12の表面に、窒化珪素(膜厚0.3μm)からなる、ゲート絶縁層62となる絶縁体層を形成した(図3参照)。
<Deposition of insulator layer (second step)>
Silicon nitride (thickness 0) is formed on the surface of the
<第1の犠牲膜のパターン形成(第3の工程)>
絶縁体層の表面を紫外線オゾン処理をした後に、HMDSを回転塗布した。
引続き、第1の犠牲膜として、ポジ型フォトレジスト(東京応化工業製OFPR‐800)のパターンをフォトリソグラフィにより形成した(図4参照)。このフォトリソラフィは、フォトレジストの回転塗布、プリベイク、フォトマスクを介した水銀灯i線による露光、TMAHによる現像、水洗、ポストベイクの工程を含む。
<First Sacrificial Film Pattern Formation (Third Step)>
After the surface of the insulator layer was subjected to ultraviolet ozone treatment, HMDS was spin-coated.
Subsequently, a pattern of a positive type photoresist (OFPR-800 manufactured by Tokyo Ohka Kogyo Co., Ltd.) was formed as a first sacrificial film by photolithography (see FIG. 4). This photolithography includes the steps of spin coating of photoresist, pre-baking, exposure with a mercury lamp i-line through a photomask, development with TMAH, washing with water, and post-baking.
<絶縁体層のエッチング(第4の工程)>
ArガスとCF4ガスとO2ガスとを導入したRIEにより、第1の犠牲膜が形成されていない部分の絶縁体層を、基材12の表面が露出するまで除去した。(図5参照)。
<Insulator layer etching (fourth step)>
The portion of the insulator layer where the first sacrificial film was not formed was removed by RIE into which Ar gas, CF 4 gas, and O 2 gas were introduced until the surface of the
<塗布溶液に対する撥液処理(第5の工程)>
絶縁体層のエッチングを行った試料を、オクチルトリクロロシラン(OTS)のトルエン溶液(10mmol・dm-3)に浸漬した。次いで、IPAに浸漬した状態で超音波処理した。
これにより、エッチングによって露出した基材12の表面およびゲート絶縁層62となる絶縁体層の側面(絶縁体層をエッチングで除去した領域の表面)を、有機半導体層18を形成するための塗布溶液であるトルエン溶液に対して、撥液処理した(エッチングで絶縁体層を除去した領域の表面に、撥液性膜を形成した。図6参照)。
<Liquid repellency treatment for coating solution (fifth step)>
The sample in which the insulator layer was etched was immersed in a toluene solution (10 mmol · dm −3 ) of octyltrichlorosilane (OTS). Next, ultrasonic treatment was performed while immersed in IPA.
Thus, the coating solution for forming the
<第1の犠牲膜の除去(第6の工程)>
撥液処理した試料をアセトンに浸漬した後に、超音波処理して第1の犠牲膜を溶解させた。引続き、IPAに試料を浸漬し超音波処理した。最後に自然乾燥させることにより、第1の犠牲膜を除去して、ゲート絶縁層62をパターン形成した。(図7参照)。
<Removal of first sacrificial film (sixth step)>
The liquid-repellent-treated sample was immersed in acetone and then subjected to ultrasonic treatment to dissolve the first sacrificial film. Subsequently, the sample was immersed in IPA and sonicated. Finally, the first sacrificial film was removed by natural drying, and the
<親液処理>
第1の犠牲膜を除去した試料を、(2‐フェニルエチル)トリクロロシラン(β‐PTS)のトルエン溶液(10mmol・dm-3)に浸漬した。次いで、IPAに浸漬した状態で超音波処理した。
これにより、ゲート絶縁層62の表面(撥液処理されていない部分)を、有機半導体層18を形成するための塗布溶液であるトルエン溶液に対して、親液処理した(ゲート絶縁層62の表面に、親液性膜を形成した。図8参照)。
<Liquid treatment>
The sample from which the first sacrificial film was removed was immersed in a toluene solution (10 mmol · dm −3 ) of (2-phenylethyl) trichlorosilane (β-PTS). Next, ultrasonic treatment was performed while immersed in IPA.
As a result, the surface of the gate insulating layer 62 (the portion not subjected to the liquid repellent treatment) was subjected to a lyophilic treatment (the surface of the gate insulating layer 62) with respect to the toluene solution, which is a coating solution for forming the
<有機半導体層18となる塗布溶液の塗布(第7の工程)>
図18に示すような、基体部36aに、幅1mm、高さ3mmの凸部を溶液吸着体36として形成してなる部材を、ポリジメチルシロキサン(PDMS)からなるシリコーンゴムで作製した。なお、この図18においても、(A)は断面図、(B)は平面図であって、(A)は(B)のa−a線断面である。
<Application of Application Solution to be Organic Semiconductor Layer 18 (Seventh Step)>
As shown in FIG. 18, a member formed by forming a convex part having a width of 1 mm and a height of 3 mm as a
ゲート絶縁層62の表面を親液処理した試料を、40℃に加熱したホットプレート上に置いた。次いで、作製した溶液吸着体36を有する部材を、溶液吸着体36(凸部)を基材12に向けて、図17に示すように載置して、基材12の表面に押付けた。
引続き、有機半導体層18を形成するための塗布溶液として、ジオクチルベンゾチエノベンゾチオフェン(C8‐BTBT)のトルエン溶液(0.2質量%)を試料の全面に滴下した。その後、直ちに、試料を覆うようにペトリ皿を逆さにして置き、トルエン蒸気の飽和雰囲気に試料を曝露させた。1時間後にペトリ皿と溶液吸着体36を有する部材とを取り外して、そのまま12時間乾燥させて、C8‐BTBTからなる有機半導体層18を形成した。
本工程は、乾燥窒素を満たしたグローブボックス装置内で行った。
A sample in which the surface of the
Subsequently, a toluene solution (0.2% by mass) of dioctylbenzothienobenzothiophene (C 8 -BTBT) was dropped onto the entire surface of the sample as a coating solution for forming the
This step was performed in a glove box apparatus filled with dry nitrogen.
その後、形成した各有機半導体層18の膜厚を、触針計により9点測定した。
Thereafter, the film thickness of each formed
<ソース電極20およびドレイン電極24の形成>
有機半導体層18を形成した試料に対して、ニッケル製のシャドウマスクを介して、テトラフルオロテトラシアノキノジメタン(F4‐TCNQ 膜厚1nm)と金(膜厚40nm)とを連続して真空蒸着することで、ソース電極20およびドレイン電極24を形成した。
これにより、図16に示すような有機薄膜トランジスタ60を、図17に示すように4×4で計16個作製した、有機薄膜トランジスタアレイを作製した。
<Formation of
The sample on which the
As a result, an organic thin film transistor array in which a total of 16 organic
[比較例]
以下のようにして、図19(A)に示す有機薄膜トランジスタ100を、図17に示すように4×4で計16個形成してなる有機薄膜トランジスタアレイを作製した。なお、図19(A)においても、後述する撥液性膜104および親液性膜106は省略している。
[Comparative example]
In the following manner, an organic thin film transistor array in which a total of 16 organic
まず、実施例と同様にして、無アルカリガラスからなるガラスキャリア70、両面粘着テープ72およびポリイミドフィルム製の基材12を積層してなる積層体を作製した。
この基材12に、実施例と同様にしてアルミニウム製のゲート電極14をパターン形成した。
さらに、基材12の表面に、実施例1と同様にして、窒化硅素からなる絶縁体層を形成した。本例では、この絶縁体層がゲート絶縁層102となる。
First, the laminated body formed by laminating | stacking the
An
Further, an insulator layer made of silicon nitride was formed on the surface of the
次いで、ゲート絶縁層102の表面を、紫外線オゾン処理した。
ゲート絶縁層102の表面を紫外線オゾン処理した試料を、実施例における撥液処理と同様に、OTSのトルエン溶液に浸漬し、次いで、IPAに浸漬した状態で超音波処理した。これにより、塗布溶液に対して、ゲート絶縁層102の表面を撥液処理して、図19(B)に概念的に示すように、撥液性膜104を形成した。
Next, the surface of the
A sample in which the surface of the
撥液性膜104を形成した試料の表面に、図19(C)に示すように、有機半導体層18に対応する位置が開口するニッケル製のシャドウマスク108を重ね合せて、紫外線オゾン処理して、有機半導体層18に対応する位置の撥液性膜104を除去した。
シャドウマスク108を取外してから、有機半導体層18に対応する位置の撥液性膜104を除去した試料を、実施例における親液処理と同様に、β‐PTSのトルエン溶液へ試料を浸漬し、次いで、この試料をIPAに浸漬した状態で超音波処理した。これにより、シャドウマスク108の開口部分のゲート絶縁層102の表面を、トルエン溶液に対して、親液処理して、図19(D)に概念的に示すように、親液性膜106を形成した。
As shown in FIG. 19C, a
After removing the
これ以降は、実施例と同様にして、塗布溶液および溶液吸着体36を用いて有機半導体層18を形成した。
次いで、実施例と同様にして、形成した各有機半導体層18の膜厚を触針計により9点測定した。
さらに、F4‐TCNQと金とを連続真空蒸着してソース電極20およびドレイン電極24を形成して、図19(A)に示すような有機薄膜トランジスタ100を、図17に示すように4×4で計16個形成した、有機薄膜トランジスタアレイを作製した。
Thereafter, the
Subsequently, the film thickness of each formed
Further, the
[評価試験]
以上のように作製した実施例および比較例の有機薄膜トランジスタアレイの各電極と、Agilent Technologies製の4155Cに接続されたマニュアルプローバの各端子とを接続して、電界効果トランジスタ(FET)の評価を行なった。具体的には、ドレイン電流‐ゲート電圧(Id‐Vg)特性を測定することにより電界効果移動度を算出した。
[Evaluation test]
The field effect transistors (FETs) were evaluated by connecting the electrodes of the organic thin film transistor arrays of Examples and Comparative Examples prepared as described above and the terminals of a manual prober connected to Agilent Technologies 4155C. It was. Specifically, the field effect mobility was calculated by measuring the drain current-gate voltage (I d -V g ) characteristic.
この後に、基材12をガラスキャリア70(両面粘着テープ72の微粘着面)から剥離した。次いで、基材12の裏面(トランジスタアレイの非形成面)を内側にして、半径1cmの丸棒に巻き付けて、有機薄膜トランジスタアレイを湾曲させた。
有機薄膜トランジスタアレイを丸棒から取り外して、基材12を下にしてガラス板に有機薄膜トランジスタアレイを載置して、先と同様に、Id‐Vg特性を測定して、ゲート短絡が生じた有機薄膜トランジスタの数を調べた。
Thereafter, the
The organic thin film transistor array was removed from the round bar, and the organic thin film transistor array was placed on the glass plate with the
[結果]
有機半導体層18の膜厚は、
実施例が、平均膜厚52nm、標準偏差10、変動係数0.19、
比較例が、平均膜厚98nm、標準偏差73、変動係数0.74、であった。
また、電界効果移動度[cm2・V-1・s-1]は、
実施例が、平均1.2、標準偏差0.5、変動係数0.42、
比較例が、平均0.9、標準偏差1.3、変動係数1.44、であった。
さらに、湾曲後のゲート短絡は、
実施例が1/16、
比較例が6/16、であった。
[result]
The film thickness of the
Examples have an average film thickness of 52 nm, a standard deviation of 10, a coefficient of variation of 0.19,
The comparative example had an average film thickness of 98 nm, a standard deviation of 73, and a coefficient of variation of 0.74.
The field effect mobility [cm 2 · V -1 · s -1 ] is
Examples have an average of 1.2, a standard deviation of 0.5, a coefficient of variation of 0.42,
The comparative examples had an average of 0.9, a standard deviation of 1.3, and a coefficient of variation of 1.44.
Furthermore, the gate short circuit after bending is
Example is 1/16,
The comparative example was 6/16.
以上の結果より、本発明の有機薄膜トランジスタは、従来の有機薄膜トランジスタに比して、有機半導体層18の膜厚均一性に優れ、また、有機薄膜トランジスタアレイとした際の各有機薄膜トランジスタのトランジスタ特性の均一性に優れることが分かる。
また、本例によれば、湾曲後のゲート短絡も、従来の有機薄膜トランジスタに比べて低減できる。
以上の結果より、本発明の効果は明らかである。
From the above results, the organic thin film transistor of the present invention is superior in film thickness uniformity of the
Moreover, according to this example, the gate short circuit after bending can also be reduced as compared with the conventional organic thin film transistor.
From the above results, the effects of the present invention are clear.
有機薄膜トランジスタを用いる各種のデバイスの製造に、好適に利用可能である。 It can be suitably used for manufacturing various devices using organic thin film transistors.
10,50,58,60,100 有機薄膜トランジスタ
12 基材
14 ゲート電極
16,16b,54,62,102 ゲート絶縁層
16a,54a 凸部
18,52 有機半導体層
20 ソース電極
24 ドレイン電極
28 絶縁体層
30 第1の犠牲膜
32,104 撥液性膜
34,106 親液性膜
36 溶液吸着体
38 塗布溶液
70 ガラスキャリア
72 両面テープ
108 シャドウマスク
DESCRIPTION OF
Claims (8)
前記有機半導体層は、前記有機半導体層となる有機半導体材料を含む塗布溶液を用いて形成するものであり、かつ、
前記ゲート電極をパターン形成する第1の工程、
前記ゲート電極を覆って、前記ゲート絶縁層となる絶縁体層を形成する第2の工程、
前記絶縁体層の上に、前記有機半導体層に対応する第1の犠牲膜をパターン形成する第3の工程、
前記絶縁体層をエッチングして、前記ゲート絶縁層を形成する第4の工程、
前記ゲート絶縁層および基材の少なくとも一方の表面に、前記塗布溶液に対する撥液処理を行う第5の工程、
前記第1の犠牲膜を除去する第6の工程、および、
前記ゲート絶縁層および基材の少なくとも一方の表面に、前記塗布溶液を塗布する第7の工程を行うことを特徴とする有機薄膜トランジスタの製造方法。 A gate electrode formed on a base material; a gate insulating layer formed to cover the gate electrode; an organic semiconductor layer formed on the gate insulating layer; and a source formed on the organic semiconductor layer A method for producing an organic thin film transistor having an electrode and a drain electrode,
The organic semiconductor layer is formed using a coating solution containing an organic semiconductor material to be the organic semiconductor layer, and
A first step of patterning the gate electrode;
A second step of covering the gate electrode and forming an insulator layer to be the gate insulating layer;
A third step of patterning a first sacrificial film corresponding to the organic semiconductor layer on the insulator layer;
A fourth step of etching the insulator layer to form the gate insulating layer;
A fifth step of performing a liquid repellent treatment on the coating solution on at least one surface of the gate insulating layer and the base material;
A sixth step of removing the first sacrificial film; and
A method for producing an organic thin film transistor, comprising performing a seventh step of coating the coating solution on at least one surface of the gate insulating layer and the substrate.
前記ゲート電極の厚さに対応する深さとなるまで、前記基材の表面をエッチングする工程B、
前記第2の犠牲膜および基材の表面に、前記ゲート電極の材料を成膜する工程C、および、
前記第2の犠牲膜を除去する工程Dを含む請求項1〜3のいずれか1項に記載の有機薄膜トランジスタの製造方法。 The first step is a step A of patterning a second sacrificial film on the substrate.
Etching the surface of the substrate to a depth corresponding to the thickness of the gate electrode, B
A step C of forming a material of the gate electrode on the surface of the second sacrificial film and the base material; and
The manufacturing method of the organic thin-film transistor of any one of Claims 1-3 including the process D which removes the said 2nd sacrificial film.
前記有機半導体層が、周辺から突出する前記ゲート絶縁層の凸部の上に形成され、さらに、前記凸部の側面も含めて、前記有機半導体層の形成面以外は、前記塗布溶液に対して撥液性の膜で覆われていることを特徴とする有機薄膜トランジスタ。 A gate electrode formed on a base material, a gate insulating layer formed so as to cover the gate electrode, and an organic semiconductor formed on the gate insulating layer using a coating solution containing an organic semiconductor material And a source electrode and a drain electrode formed on the organic semiconductor layer, and
The organic semiconductor layer is formed on the convex portion of the gate insulating layer protruding from the periphery, and further, including the side surface of the convex portion, except for the formation surface of the organic semiconductor layer, An organic thin film transistor characterized by being covered with a liquid repellent film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013253394A JP2015088715A (en) | 2013-09-25 | 2013-12-06 | Method of manufacturing organic thin-film transistor and organic thin-film transistor |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013198267 | 2013-09-25 | ||
| JP2013198267 | 2013-09-25 | ||
| JP2013253394A JP2015088715A (en) | 2013-09-25 | 2013-12-06 | Method of manufacturing organic thin-film transistor and organic thin-film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015088715A true JP2015088715A (en) | 2015-05-07 |
Family
ID=53051163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013253394A Pending JP2015088715A (en) | 2013-09-25 | 2013-12-06 | Method of manufacturing organic thin-film transistor and organic thin-film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015088715A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2018181388A1 (en) * | 2017-03-29 | 2020-02-06 | 日本ゼオン株式会社 | Laminated body and method for producing organic solar cell |
| WO2020158408A1 (en) * | 2019-02-01 | 2020-08-06 | 富士フイルム株式会社 | Organic thin-film transistor and method for producing organic thin-film transistor |
| CN112864323A (en) * | 2021-01-09 | 2021-05-28 | 西安交通大学 | Method for preparing high-mobility transistor by doping organic semiconductor |
| WO2023153509A1 (en) * | 2022-02-14 | 2023-08-17 | 凸版印刷株式会社 | Thin-film transistor and method for manufacturing thin-film transistor |
-
2013
- 2013-12-06 JP JP2013253394A patent/JP2015088715A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2018181388A1 (en) * | 2017-03-29 | 2020-02-06 | 日本ゼオン株式会社 | Laminated body and method for producing organic solar cell |
| JP7264047B2 (en) | 2017-03-29 | 2023-04-25 | 日本ゼオン株式会社 | LAMINATED AND METHOD FOR MANUFACTURING ORGANIC SOLAR CELL |
| WO2020158408A1 (en) * | 2019-02-01 | 2020-08-06 | 富士フイルム株式会社 | Organic thin-film transistor and method for producing organic thin-film transistor |
| JPWO2020158408A1 (en) * | 2019-02-01 | 2021-12-02 | 富士フイルム株式会社 | Manufacturing method of organic thin film transistor and organic thin film transistor |
| JP7145243B2 (en) | 2019-02-01 | 2022-09-30 | 富士フイルム株式会社 | Organic thin film transistor and method for manufacturing organic thin film transistor |
| CN112864323A (en) * | 2021-01-09 | 2021-05-28 | 西安交通大学 | Method for preparing high-mobility transistor by doping organic semiconductor |
| WO2023153509A1 (en) * | 2022-02-14 | 2023-08-17 | 凸版印刷株式会社 | Thin-film transistor and method for manufacturing thin-film transistor |
| JP2023117705A (en) * | 2022-02-14 | 2023-08-24 | 凸版印刷株式会社 | Thin film transistor and manufacturing method for thin film transistor |
| JP7369340B2 (en) | 2022-02-14 | 2023-10-26 | Toppanホールディングス株式会社 | Thin film transistor and method for manufacturing thin film transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2122706B1 (en) | Method of forming organic thin film transistors | |
| CN102194996B (en) | Thin-film transistor and electronic installation | |
| CN101582391B (en) | Method for forming a pattern, method for manufacturing semiconductor apparatus, and method for manufacturing display | |
| US20100264408A1 (en) | Organic Thin Film Transistors, Active Matrix Organic Optical Devices and Methods of Making the Same | |
| CN107408510B (en) | Thin film transistor, method for manufacturing thin film transistor, and image display device using thin film transistor | |
| TWI619246B (en) | Inkjet devices | |
| Park et al. | Flexible electrophoretic display driven by solution-processed organic TFT with highly stable bending feature | |
| JPWO2016047340A1 (en) | Gas sensor, organic transistor | |
| US8202759B2 (en) | Manufacturing method of organic semiconductor device | |
| KR20170049767A (en) | Mask assembly, Apparatus for manufacturing display apparatus and method of manufacturing display apparatus | |
| JP2015088715A (en) | Method of manufacturing organic thin-film transistor and organic thin-film transistor | |
| WO2008093854A1 (en) | Thin film semiconductor device fabrication method and thin film semiconductor device | |
| CN1870235B (en) | Organic TFT, its manufacturing method and flat panel display device | |
| US20070058101A1 (en) | Liquid crystal display device | |
| JP2007067390A (en) | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus | |
| CN100463248C (en) | Manufacturing method of organic light emitting display and display manufactured by the method | |
| JP2009238968A (en) | Method of manufacturing organic thin film transistor, and organic thin film transistor using the same | |
| US9391168B2 (en) | Manufacturing method of a thin film transistor utilizing a pressing mold and active-matrix display devices made therefrom | |
| JP5181515B2 (en) | Pattern forming method and electronic device manufacturing method | |
| JP5757142B2 (en) | Method for manufacturing organic semiconductor element | |
| TWI678739B (en) | Transistor and method for manufacturing transistor | |
| JP2014530490A (en) | Organic field effect transistor | |
| CN102646791B (en) | OTFT (organic thin film transistor) device and manufacturing method thereof | |
| JP2021034463A (en) | Field effect transistor and its manufacturing method | |
| JP2008300546A (en) | Organic thin film transistor |