JP2015088519A

JP2015088519A - 半導体装置及びその製造方法

Info

Publication number: JP2015088519A
Application number: JP2013223281A
Authority: JP
Inventors: 哲也梅本; Tetsuya Umemoto
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2013-10-28
Filing date: 2013-10-28
Publication date: 2015-05-07

Abstract

【課題】製品を小型化し、製造コストを低減することができる半導体装置及びその製造方法を得る。
【解決手段】配線基板１の下面にキャビティ２が設けられている。配線基板１の側面からキャビティ２につながる注入部３も設けられている。半導体チップ５がキャビティ２内に実装されている。トランスファーモールド樹脂７が注入部３を介してキャビティ２内に注入され、半導体チップ５を封止する。半導体チップ８が配線基板１の上面に実装されている。トランスファーモールド樹脂１０が半導体チップ８を封止する。
【選択図】図３

Description

本発明は、ＭＭＩＣ（Monolithic Microwave IC）を用いた高周波電力増幅器等の半導体装置及びその製造方法に関する。

携帯電話用ＰＡ等では、配線基板の上面に半導体チップを実装し、トランスファーモールド樹脂で封止する構造が用いられている。このように配線基板の上面のみに半導体チップを実装していたため、製品の小型化が困難であった。これに対して、配線基板の上下面にそれぞれ半導体チップを実装した半導体装置が提案されている（例えば、特許文献１参照）。

特開２００１−２４４４０５号公報

しかし、従来の半導体装置では、配線基板の下面に実装した半導体チップをトランスファーモールド樹脂で封止することができなかった。このため、複数の半導体装置について基板下面の半導体チップを一括して樹脂封止することができず、製造コストが増加していた。

本発明は、上述のような課題を解決するためになされたもので、その目的は製品を小型化し、製造コストを低減することができる半導体装置及びその製造方法を得るものである。

本発明に係る半導体装置は、下面に設けられたキャビティと、側面から前記キャビティにつながる注入部とを有する配線基板と、前記キャビティ内に実装された第１の半導体チップと、前記注入部を介して前記キャビティ内に注入され、前記第１の半導体チップを封止する第１のトランスファーモールド樹脂と、前記配線基板の上面に実装された第２の半導体チップと、前記第２の半導体チップを封止する第２のトランスファーモールド樹脂とを備えることを特徴とする。

本発明では、配線基板の上下面にそれぞれ半導体チップを実装するため、製品を小型化できる。また、配線基板の下面にキャビティと注入部を設け、注入部を介してキャビティ内の半導体チップをトランスファーモールド樹脂で封止する。このため、複数の半導体装置について基板下面の半導体チップを一括して樹脂封止することができるので、製造コストを低減することができる。

本発明の実施の形態１に係る半導体装置を示す上面図である。本発明の実施の形態１に係る半導体装置を示す断面図である。本発明の実施の形態１に係る半導体装置を示す下面図である。本発明の実施の形態１に係る半導体装置の製造方法を示す上面図である。本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。本発明の実施の形態１に係る半導体装置の製造方法を示す上面図である。本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。本発明の実施の形態１に係る半導体装置の製造方法を示す上面図である。本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。本発明の実施の形態１に係る半導体装置の製造方法を示す上面図である。本発明の実施の形態２に係る半導体装置を示す下面図である。本発明の実施の形態３に係る半導体装置を示す断面図である。本発明の実施の形態３に係る半導体装置を示す下面図である。本発明の実施の形態４に係る半導体装置を示す断面図である。本発明の実施の形態４に係る半導体装置を示す下面図である。

本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１〜３は、それぞれ本発明の実施の形態１に係る半導体装置を示す上面図、断面図、及び下面図である。配線基板１は多層のガラエポ基板である。配線基板１の下面にキャビティ２が設けられている。配線基板１の側面からキャビティ２につながる注入部３が設けられている。下面電極４が配線基板１の下面に設けられている。

半導体チップ５がはんだバンプ６を介してキャビティ２内にフリップチップで実装されている。トランスファーモールド樹脂７が注入部３を介してキャビティ２内に注入され、半導体チップ５を封止する。半導体チップ８が配線基板１の上面に実装されている。半導体チップ８と配線基板１の上面電極（不図示）はワイヤ９により接続されている。トランスファーモールド樹脂１０が半導体チップ８を封止する。

続いて本実施の形態に係る半導体装置の製造方法を説明する。図４，７，１１，１３は本発明の実施の形態１に係る半導体装置の製造方法を示す上面図である。図５，６，８−１０，１２は本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。なお、図５，８，９，１２は各個片の断面図である。

まず、図４に示すように複数の個片を行列状に配置した配線基板１を形成する。各個片にはキャビティ２が形成されている。即ち、下面に設けられた複数のキャビティ２と、側面から複数のキャビティ２につながる注入部３とを有する配線基板１を形成する。

次に、図５に示すように、複数のキャビティ２内にそれぞれ複数の半導体チップ５を実装する。次に、図６に示すように配線基板１を上金型１１と下金型１２で挟む。その状態で、図７，８に示すように、トランスファー形成法を用いて注入部３を介して複数のキャビティ２内にトランスファーモールド樹脂７を注入して複数の半導体チップ５を一括して封止する。この際に配線基板１の裏面とトランスファーモールド樹脂７の裏面は同一平面になる。

次に、図９に示すように、配線基板１の上面に複数の半導体チップ８を実装する。半導体チップ８と配線基板１をワイヤ９により接続する。次に、図１０に示すように配線基板１を上金型１３と下金型１４で挟む。その状態で、図１１，１２に示すように、トランスファー形成法を用いて複数の半導体チップ８をトランスファーモールド樹脂１０により一括して封止する。最後に、図１３に示すように、ダイシング装置等により、封止した半導体チップ５，８のペアを含む個片ごとに配線基板１を分割する。

以上説明したように、本実施の形態では、配線基板１の上下面にそれぞれ半導体チップ５，８を実装するため、製品を小型化できる。また、配線基板１の下面にキャビティ２と注入部３を設け、注入部３を介してキャビティ２内の半導体チップ５をトランスファーモールド樹脂７で封止する。このため、複数の半導体装置（個片）について基板下面の半導体チップ５を一括して樹脂封止することができるので、製造コストを低減することができる。

実施の形態２．
図１４は、本発明の実施の形態２に係る半導体装置を示す下面図である。金属パターン１５が配線基板１の下面のキャビティ２の外周部に設けられている。金属パターン１５は下面電極４と材質と膜厚が同じである。金属パターン１５はキャビティ２内には設けられていない。金属パターン１５を設けたことで、実施の形態１に比べてキャビティ２に注入したトランスファーモールド樹脂７の漏れが改善される。また、製造工程において、下面電極４と金属パターン１５を同時に形成することにより、新たな工程を追加することなく金属パターン１５を形成することができる。

実施の形態３．
図１５，１６は、それぞれ本発明の実施の形態３に係る半導体装置を示す断面図、及び下面図である。半導体チップ５が配線基板１の下面に実装されている。複数の下面電極４が配線基板１の下面に設けられている。複数の下面電極４は、半導体チップ５よりも配線基板１の下面から突出している。トランスファーモールド樹脂７が複数の下面電極４の間を埋め、半導体チップ５を封止する。半導体チップ８が配線基板１の上面に実装されている。トランスファーモールド樹脂１０が半導体チップ８を封止する。

続いて本実施の形態に係る半導体装置の製造方法を説明する。まず、配線基板１の下面に複数の下面電極４を形成する。配線基板１の下面に複数の半導体チップ５を実装する。ここで、複数の下面電極４は、複数の半導体チップ５よりも配線基板１の下面から突出している。

次に、トランスファー形成法を用いてトランスファーモールド樹脂７により複数の下面電極４の間を埋め、複数の半導体チップ５を封止する。配線基板１の上面に複数の半導体チップ８を実装する。トランスファー形成法を用いて複数の半導体チップ８をトランスファーモールド樹脂１０により封止する。封止した半導体チップ５，８のペアを含む個片ごとに配線基板１を分割する。

以上説明したように、本実施の形態では、配線基板１の上下面にそれぞれ半導体チップ５，８を実装するため、製品を小型化できる。また、複数の半導体チップ５よりも配線基板１の下面から突出した複数の下面電極４の間をトランスファーモールド樹脂７で埋めて半導体チップ５を封止する。このため、複数の半導体装置（個片）について基板下面の半導体チップ５を一括して樹脂封止することができるので、製造コストを低減することができる。

実施の形態４．
図１７，１８は、それぞれ本発明の実施の形態４に係る半導体装置を示す断面図、及び下面図である。キャビティ２が配線基板１の下面に設けられている。半導体チップ５はキャビティ２内に実装されている。また、製造工程において、図４に示すように複数の個片を行列状に配置した配線基板１を形成し、各個片にキャビティ２を形成する。複数の半導体チップ５を複数のキャビティ２内にそれぞれ実装する。その他の構成は実施の形態３と同様である。このように半導体チップ５をキャビティ２内に実装することで、複数の下面電極４の高さ（厚さ）を低くすることができる。

なお、上記の実施の形態において上面／下面の半導体チップはワイヤボンド仕様／フリップチップ仕様であるが、ワイヤボンド仕様／ワイヤボンド仕様、フリップチップ仕様／フリップチップ仕様、フリップチップ仕様／ワイヤボンド仕様などの組合せでもよい。

１配線基板、２キャビティ、３注入部、４下面電極、５，８半導体チップ、７，１０トランスファーモールド樹脂、１５金属パターン

Claims

下面に設けられたキャビティと、側面から前記キャビティにつながる注入部とを有する配線基板と、
前記キャビティ内に実装された第１の半導体チップと、
前記注入部を介して前記キャビティ内に注入され、前記第１の半導体チップを封止する第１のトランスファーモールド樹脂と、
前記配線基板の上面に実装された第２の半導体チップと、
前記第２の半導体チップを封止する第２のトランスファーモールド樹脂とを備えることを特徴とする半導体装置。
前記配線基板の下面に設けられた下面電極と、
前記配線基板の下面の前記キャビティの外周部に設けられ、前記下面電極と材質と膜厚が同じ金属パターンとを更に備えることを特徴とする請求項１に記載の半導体装置。
配線基板と、
前記配線基板の下面に実装された第１の半導体チップと、
前記配線基板の下面に設けられ、前記第１の半導体チップよりも前記配線基板の下面から突出している複数の下面電極と、
前記複数の下面電極の間を埋め、前記第１の半導体チップを封止する第１のトランスファーモールド樹脂と、
前記配線基板の上面に実装された第２の半導体チップと、
前記第２の半導体チップを封止する第２のトランスファーモールド樹脂とを備えることを特徴とする半導体装置。
前記配線基板の下面にキャビティが設けられ、
前記第１の半導体チップは前記キャビティ内に実装されていることを特徴とする請求項３に記載の半導体装置。
下面に設けられた複数のキャビティと、側面から前記複数のキャビティにつながる注入部とを有する配線基板を形成する工程と、
前記複数のキャビティ内にそれぞれ複数の第１の半導体チップを実装する工程と、
トランスファー形成法を用いて前記注入部を介して前記複数のキャビティ内に第１のトランスファーモールド樹脂を注入して前記複数の第１の半導体チップを一括して封止する工程と、
前記配線基板の上面に複数の第２の半導体チップを実装する工程と、
トランスファー形成法を用いて前記複数の第２の半導体チップを第２のトランスファーモールド樹脂により一括して封止する工程と、
封止した前記第１及び第２の半導体チップのペアを含む個片ごとに前記配線基板を分割する工程とを備えることを特徴とする半導体装置の製造方法。
前記配線基板の下面に、下面電極と、前記キャビティの外周部に設けられた金属パターンとを同じ材質と膜厚で同時に形成する工程を更に備えることを特徴とする請求項５に記載の半導体装置の製造方法。
配線基板の下面に複数の下面電極を形成する工程と、
前記配線基板の下面に複数の第１の半導体チップを実装し、前記複数の下面電極は前記複数の第１の半導体チップよりも前記配線基板の下面から突出している工程と、
トランスファー形成法を用いて第１のトランスファーモールド樹脂により前記複数の下面電極の間を埋め、前記複数の第１の半導体チップを一括して封止する工程と、
前記配線基板の上面に複数の第２の半導体チップを実装する工程と、
トランスファー形成法を用いて前記複数の第２の半導体チップを第２のトランスファーモールド樹脂により一括して封止する工程と、
封止した前記第１及び第２の半導体チップのペアを含む個片ごとに前記配線基板を分割する工程とを備えることを特徴とする半導体装置の製造方法。
前記配線基板の下面に複数のキャビティを形成し、
前記複数の第１の半導体チップを前記複数のキャビティ内にそれぞれ実装することを特徴とする請求項７に記載の半導体装置の製造方法。