[go: up one dir, main page]

JP2015072944A - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2015072944A
JP2015072944A JP2013206600A JP2013206600A JP2015072944A JP 2015072944 A JP2015072944 A JP 2015072944A JP 2013206600 A JP2013206600 A JP 2013206600A JP 2013206600 A JP2013206600 A JP 2013206600A JP 2015072944 A JP2015072944 A JP 2015072944A
Authority
JP
Japan
Prior art keywords
silicon carbide
insulating film
carbide semiconductor
trench
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013206600A
Other languages
English (en)
Inventor
増田　健良
Takeyoshi Masuda
健良 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013206600A priority Critical patent/JP2015072944A/ja
Priority to US15/026,370 priority patent/US9893177B2/en
Priority to PCT/JP2014/071360 priority patent/WO2015049925A1/ja
Publication of JP2015072944A publication Critical patent/JP2015072944A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H10D64/01366—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H10P50/242—
    • H10P50/693—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Plasma & Fusion (AREA)

Abstract

【課題】高耐圧を有する炭化珪素半導体装置を提供する。
【解決手段】炭化珪素半導体装置は、主表面ＭＰを有する炭化珪素半導体層１００を備え、炭化珪素半導体層１００の主表面ＭＰには、平面視において閉じた形状を有するトレンチＴＲが設けられており、トレンチＴＲは、底部ＢＴと、底部ＢＴに連なる複数の側壁ＳＷと、複数の側壁ＳＷのうち隣接する２つの側壁ＳＷの接続部に側壁接続角部ＣＮ１とを含み、さらに、トレンチＴＲの底部ＢＴおよび側壁ＳＷを覆うゲート絶縁膜９１と、ゲート絶縁膜９１上に設けられたゲート電極９２と、を備え、底部ＢＴとトレンチＴＲの上端との間で、トレンチＴＲの側壁接続角部ＣＮ１でのゲート絶縁膜９１の厚さが、側壁接続角部ＣＮ１以外の部分でのゲート絶縁膜９１の厚さよりも厚い。
【選択図】図３

Description

本発明は、炭化珪素半導体装置に関する。
炭化珪素半導体装置は、現在主流である珪素半導体装置に比べて、電力損失が少なく、高温動作が可能である等の多くの利点を有しており、次世代の電力用半導体装置として期待されている。従来、半導体装置の構造として、様々な構造が提案されている。たとえば、トレンチゲート構造では、半導体基板にトレンチと呼ばれる溝が設けられる（たとえば、特開平８−３０６９１４号公報（特許文献１）参照。）。
特開平８−３０６９１４号公報
溝の内部に、ゲート絶縁膜を介してゲート電極を設ける構造は、低オン抵抗化に適しており、高速スイッチング素子として有望である。ところが、この構造では、溝の底面部においてゲート絶縁膜の厚さが薄くなりやすい。そのため、十分なスイッチングスピードを発揮できず、耐圧が低いという問題があった。
このような問題に対応するため、特許文献１では、基板表面に溝を有する珪素半導体装置において、溝底面のゲート酸化膜を厚膜化することにより、スイッチングスピードの向上と、高耐圧化を図っている。しかしながら、炭化珪素半導体装置では、炭化珪素の比誘電率の高さに起因して、珪素半導体装置におけるよりも強い電界がゲート絶縁膜に印加される。そのため、炭化珪素半導体装置では、溝底面のゲート絶縁膜を厚くしても、未だ十分な耐圧が得られていないのが現状である。
本発明は、上記のような課題に鑑みてなされたものであって、その目的とするところは、高耐圧を有する炭化珪素半導体装置を提供することにある。
本発明の実施形態に係る炭化珪素半導体装置は、主表面を有する炭化珪素半導体層を備えている。そして、炭化珪素半導体層の主表面には、平面視において閉じた形状を有するトレンチが設けられている。このトレンチは、底部と、底部に連なる複数の側壁と、複数の側壁のうち隣接する２つの側壁の接続部に側壁接続角部とを含む。さらに、炭化珪素半導体装置は、トレンチの底部および側壁を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、を備える。そして、トレンチの側壁接続角部でのゲート絶縁膜の厚さが、側壁接続角部以外の部分でのゲート絶縁膜の厚さよりも厚い。
本発明の実施形態に係る炭化珪素半導体装置は、高耐圧を有する。
本発明の実施形態に係る炭化珪素半導体装置の構成の一例を概略的に示す図である。 図１の線ＩＩ−ＩＩに沿う平面の一例を示す部分平面図である。 図１の炭化珪素半導体装置が有する炭化珪素半導体層の形状の一例を概略的に示す部分斜視図である。 本発明の実施形態に係るゲート絶縁膜の平面形状の一例を示す図である。 本発明の実施形態に係る側壁接続角部の周辺を示す部分拡大図である。 本発明の実施形態に係る上端角部の周辺を示す部分拡大図である。 図１の線ＩＩ−ＩＩに沿う平面の他の一例を示す部分平面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造方法の概略を示すフローチャートである。
以下、本発明に係わる実施形態についてさらに詳細に説明する。なお、以下の図面において同一または相当する部分には同一の参照符号を付し、その説明は繰り返さない。また、本明細書中の結晶学的な記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面｛｝で、それぞれ示すものとする。また、結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付すことで表現するものとする。
［本願発明の実施形態の説明］
まず、本願発明の実施形態（以下、「本実施形態」とも記す）の概要を以下の（１）〜（１１）に列記して説明する。
本発明者は、上記課題を解決するため鋭意研究を行なったところ、トレンチ（溝）の側壁が連なることにより形成されるメサ構造において、側壁と側壁とが接続する部分（稜線部分）では、熱酸化によってゲート絶縁膜を形成する際に、ゲート絶縁膜となるべき酸化珪素（ＳｉＯ2）が高温の影響で軟化、流動しやすく、その結果、この稜線部分ではゲート絶縁膜が薄く形成されるとの知見を得、該知見に基づきさらに研究を重ねることにより本発明を完成させるに至った。すなわち、本実施形態に係る炭化珪素半導体装置は、以下の構成を備える。
（１）本実施形態の炭化珪素半導体装置２０１は、主表面ＭＰを有する炭化珪素半導体層１００を備える。ここで、炭化珪素半導体層１００の主表面ＭＰには、平面視において閉じた形状を有するトレンチＴＲが設けられており、トレンチＴＲは、底部ＢＴと、底部ＢＴに連なる複数の側壁ＳＷと、複数の側壁ＳＷのうち隣接する２つの側壁ＳＷの接続部に側壁接続角部ＣＮ１とを含んでいる。さらに、炭化珪素半導体装置２０１は、トレンチＴＲの底部ＢＴおよび側壁ＳＷを覆うゲート絶縁膜９１と、ゲート絶縁膜９１上に設けられたゲート電極９２と、を備えている。そして、底部ＢＴとトレンチＴＲの上端との間で、トレンチＴＲの側壁接続角部ＣＮ１でのゲート絶縁膜９１の厚さが、側壁接続角部ＣＮ１以外の部分でのゲート絶縁膜９１の厚さよりも厚い。
以上の構成を備える炭化珪素半導体装置２０１によれば、トレンチＴＲは平面視において閉じた形状を有している。すなわち、トレンチＴＲにおいて、隣接する２つの側壁ＳＷの接続部は、稜線ではなく谷線となっている。この谷線部分は、主表面ＭＰに沿った方向に側壁ＳＷと交差する平面（すなわち、主表面ＭＰに平行な断面）における側壁接続角部ＣＮ１に対応する。これにより、熱酸化時にＳｉＯ2が高温の影響で軟化、流動しても、ＳｉＯ2は側壁接続角部ＣＮ１に集まるように移動するため、側壁接続角部ＣＮ１におけるゲート絶縁膜９１の厚さを、その他の部分に対して厚くすることができる。そのため、同一平面内において、局所的にゲート絶縁膜９１が薄い部分が生じることがなく、高耐圧を示すことができる。
（２）ゲート電極９２の上端は、トレンチＴＲの上端よりも下に位置することが好ましい。上記のように、平面視において閉じた形状を有するトレンチＴＲにおいて、ゲート絶縁膜９１のうち、主表面ＭＰと側壁ＳＷとの接続部（後述する上端角部ＣＮ２）を覆う部分は、その他の部分に比べ薄くなりやすい。これは、主表面ＭＰに垂直な断面において、当該部分は稜線にあたるからである。したがって、この部分に接しないようにゲート電極９２を設けることにより、より一層高い耐圧を有することができる。
（３）ゲート絶縁膜９１は、トレンチＴＲの上端と主表面ＭＰとの接続部である上端角部ＣＮ２を覆うように伸び、かつゲート絶縁膜９１の上端角部ＣＮ２に接する部分の厚さは、トレンチＴＲの深さ方向中央でのゲート絶縁膜９１の厚さよりも薄い。これにより、ゲート絶縁膜９１のうち、特に耐圧に寄与する部分の厚さを厚くすることができるため、効率的に耐圧を向上させることができる。
（４）トレンチＴＲの平面視において閉じた形状は、六角形状または四角形状であることが好ましい。このような形状を採用することにより、側壁接続角部ＣＮ１の厚さをより厚くすることができ、耐圧を向上させることができる。
（５）炭化珪素半導体装置２０１は、ゲート電極９２と電気的に接続するゲート配線９６と、ゲート配線９６を覆う層間絶縁膜９３と、炭化珪素半導体層１００において、トレンチＴＲに隣接する位置に形成されたソース領域（ｎ＋層８３）と、層間絶縁膜９３上に設けられソース領域と電気的に接続されるソース配線９７と、を備えることが好ましい。これにより、平面視において閉じた形状を有するトレンチＴＲ内にゲート電極９２が設けられた構造において、ゲート配線９６とソース配線９７とを接触させないように配置することができる。
（６）本実施形態に係る炭化珪素半導体装置２０１は、次のような製造方法によって製造することができる。すなわち、本実施形態に係る炭化珪素半導体装置の製造方法は、主表面ＭＰを有する炭化珪素半導体層１００を準備する工程Ｓ１と、炭化珪素半導体層１００の主表面ＭＰに、平面視において閉じた形状を有するトレンチＴＲを形成する工程Ｓ２と、を備え、トレンチＴＲは、底部ＢＴと、底部ＢＴに連なる複数の側壁ＳＷと、複数の側壁ＳＷのうち隣接する２つの側壁ＳＷの接続部に側壁接続角部ＣＮ１とを含み、さらに、トレンチＴＲの底部ＢＴおよび側壁ＳＷを覆うゲート絶縁膜９１を形成する工程Ｓ３と、ゲート絶縁膜９１上にゲート電極９２を形成する工程Ｓ４と、を備える。
そして、底部ＢＴとトレンチＴＲの上端との間で、トレンチＴＲの側壁接続角部ＣＮ１でのゲート絶縁膜９１の厚さが、側壁接続角部ＣＮ１以外の部分でのゲート絶縁膜９１の厚さよりも厚く形成される、炭化珪素半導体装置の製造方法である。
上記の工程を備える製造方法によれば、高耐圧を有する炭化珪素半導体装置２０１を製造することができる。
（７）本実施形態の炭化珪素半導体装置の製造方法において、ゲート電極９２の上端は、トレンチＴＲの上端よりも下に位置するように形成されることが好ましい。これにより、上端角部ＣＮ２に接しないようにゲート電極９２を設けることができるため、より一層高い耐圧を有する炭化珪素半導体装置を製造することができる。
（８）本実施形態の炭化珪素半導体装置の製造方法において、ゲート絶縁膜９１は、トレンチＴＲの上端と主表面ＭＰとの接続部である上端角部ＣＮ２を覆うように伸び、かつゲート絶縁膜９１の上端角部ＣＮ２に接する部分の厚さは、トレンチＴＲの深さ方向中央でのゲート絶縁膜９１の厚さよりも薄く形成されることが好ましい。これにより、ゲート絶縁膜９１のうち、特に耐圧に寄与する部分の厚さを厚くすることができるため、効率的に耐圧を向上させた炭化珪素半導体装置を製造することができる。
（９）本実施形態の炭化珪素半導体装置の製造方法において、トレンチＴＲの平面視において閉じた形状は、六角形状または四角形状に形成されることが好ましい。このような形状を採用することにより、側壁接続角部ＣＮ１の厚さをより厚くすることができ、耐圧を向上させた炭化珪素半導体装置を製造することができる。
（１０）本実施形態の炭化珪素半導体装置の製造方法は、ゲート電極９２と電気的に接続するゲート配線９６を形成する工程Ｓ５と、ゲート配線９６を覆う層間絶縁膜９３を形成する工程Ｓ６と、を備え、さらに、炭化珪素半導体層１００は、トレンチＴＲに隣接する位置に形成されたソース領域を有し、層間絶縁膜９３上に設けられソース領域と電気的に接続されるソース配線９７を形成する工程Ｓ７を備えることが好ましい。
これにより、平面視において閉じた形状を有するトレンチＴＲ内にゲート電極９２が設けられた構造において、ゲート配線９６とソース配線９７とを接触させないように配置された炭化珪素半導体装置を製造することができる。
（１１）ゲート絶縁膜９１を形成する工程Ｓ３では、酸素を含む雰囲気中において１２５０℃以上の温度で、炭化珪素半導体層１００が熱処理されることにより、ゲート絶縁膜９１が形成されることが好ましい。これにより、熱酸化によるゲート絶縁膜９１の形成において、酸化速度の面方位依存性が低減され、所望の厚さのゲート絶縁膜９１を安定して形成することができる。また、従来このような高温で熱酸化を行なうと、ＳｉＯ2が軟化、流動して、耐圧が低下していたが、本実施形態では側壁接続角部ＣＮ１に集まるようにＳｉＯ2が流動するため、耐圧低下の要因となる部分が生じない。
［本願発明の実施形態の詳細］
以下、本実施形態に係る炭化珪素半導体装置について、より詳細に説明するが、本発明の実施形態はこれらに限定されるものではない。
＜炭化珪素半導体装置＞
図１は、本実施形態に係る炭化珪素半導体装置２０１の構成を概略的に示す断面図である。図１に示す炭化珪素半導体装置２０１は、トレンチゲート型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）として構成されている。炭化珪素半導体装置２０１は、単結晶基板８０と、炭化珪素半導体層１００と、ゲート絶縁膜９１と、ゲート電極９２と、層間絶縁膜９３と、ソース電極９４と、ゲート配線９６と、ソース配線９７と、ドレイン電極９８とを有する。単結晶基板８０は炭化珪素からなり、ｎ型の導電型を有する。単結晶基板８０上には、炭化珪素半導体層１００が設けられている。
炭化珪素半導体層１００は、単結晶基板８０上にエピタキシャル成長させられた炭化珪素層である。炭化珪素半導体層１００は、ポリタイプ４Ｈの六方晶の結晶構造を有する。かかる結晶構造を採用することにより、炭化珪素半導体装置２０１のオン抵抗を低くすることができる。炭化珪素半導体層１００は、ｎドリフト層８１と、ｐボディ層８２と、ｎ＋層８３と、ｐコンタクト領域８４とを有する。
ｎドリフト層８１は、単結晶基板８０の主面上に形成され、ｎ型の導電型を有する。ｎドリフト層８１の不純物濃度は、単結晶基板８０の不純物濃度よりも低いことが好ましい。ここで、ｎドリフト層８１の不純物濃度は、好ましくは１×１０15ｃｍ-3以上５×１０16ｃｍ-3以下である。
ｐボディ層８２は、ｎドリフト層８１上に設けられ、ｐ型の導電型を有する。ｐボディ層８２の不純物濃度は、５×１０15ｃｍ-3以上２×１０18ｃｍ-3以下であることが好ましく、たとえば１×１０18ｃｍ-3程度とすることができる。
ｎ＋層８３は、ソース領域として機能し、ｎ型の導電型を有する。ｎ＋層８３は、ｐボディ層８２によってｎドリフト層８１から隔てられるように、ｐボディ層８２上に設けられている。ｎ＋層８３は、ｐコンタクト領域８４とともに炭化珪素半導体層１００の主表面ＭＰの一部を構成している。
炭化珪素半導体層１００の主表面ＭＰには、平面視において閉じた形状を有するトレンチＴＲが設けられている。図３は、炭化珪素半導体層１００の形状を概略的に示す部分斜視図である。図３に示すように、本実施形態において、主表面ＭＰには、平面視において六角形状を有するトレンチＴＲが形成されている。トレンチＴＲは、底部ＢＴと底部ＢＴに連なる複数の側壁ＳＷとを有している。トレンチＴＲの側壁ＳＷは、主表面ＭＰに対して傾斜した斜面状に形成されており、主表面ＭＰに平行な断面におけるトレンチＴＲの断面形状は、トレンチＴＲの底部ＢＴへ向かうに従って相似的に小さくなっている。また、図３には図示していないが、側壁ＳＷには、ｎドリフト層８１、ｐボディ層８２およびｎ＋層８３が表出しており、底部ＢＴにはｎドリフト層８１が表出している。さらに、トレンチＴＲの内壁（側壁ＳＷおよび底部ＢＴ）は、ゲート絶縁膜９１に覆われている。そして、トレンチＴＲは、隣接する２つの側壁ＳＷの接続部（谷線部分）に側壁接続角部ＣＮ１を含んでいる。また、トレンチＴＲは、側壁ＳＷと主表面ＭＰとの接続部（稜線部分）に上端角部ＣＮ２を含んでいる。
図４は、底部ＢＴとトレンチＴＲの上端との間で、主表面ＭＰに沿った方向に側壁ＳＷと交差する平面における、ゲート絶縁膜９１の部分拡大図である。図４に示すように、本実施形態では、側壁接続角部ＣＮ１が、炭化珪素半導体層１００側へ向かって突出するように形成されている。そのため、側壁接続角部ＣＮ１におけるゲート絶縁膜９１の厚さが、側壁接続角部ＣＮ１以外の部分の厚さよりも厚くなっている。すなわち、同一平面内において、ゲート絶縁膜９１が局所的に薄い部分がない。さらに、従来はゲート絶縁膜９１が薄くなりやすい部分であった側壁接続角部ＣＮ１において、ゲート絶縁膜９１の厚さをむしろ厚くすることができる。したがって、炭化珪素半導体装置２０１は、高耐圧を有することができる。
なお、本実施形態において、「側壁接続角部ＣＮ１でのゲート絶縁膜９１の厚さ」は、次のように定義される。図５は、主表面ＭＰに平行な断面における側壁接続角部ＣＮ１周辺の部分拡大図である。図５では、隣接する２つの側壁ＳＷ１と側壁ＳＷ２の接続部に側壁接続角部ＣＮ１が形成されている。図５に示すように、ゲート絶縁膜９１は、直線状に伸びる部分において、厚さｔａ１を有している。そして、側壁ＳＷ１に平行で、かつゲート絶縁膜９１を挟む２つの直線と、側壁ＳＷ２に平行で、かつゲート絶縁膜９１を挟む２つの直線を考える。これらの直線のうち側壁ＳＷ１およびＳＷ２に近い側の２つ直線の交点Ａと、側壁ＳＷ１およびＳＷ２から遠い側の２つの直線の交点Ｂとを通る直線１０上でのゲート絶縁膜９１の厚さｔｂ１が、側壁接続角部ＣＮ１でのゲート絶縁膜９１の厚さである。本実施形態では、平面視において閉じた形状を有するトレンチＴＲが設けられることにより、ｔｂ１＞ｔａ１となる関係が満たされている。なお、図５では、ゲート絶縁膜９１のうち一方の側壁ＳＷ１に接する部分の厚さと、他方の側壁ＳＷ２に接する部分の厚さとが同じになっているが、これらの厚さは異なっていてもよい。また、異なっていたとしても、側壁接続角部ＣＮ１でのゲート絶縁膜９１の厚さは、同様に定義されるものとする。
ここで、再び図１を参照して、炭化珪素半導体装置２０１のその他の構成を説明する。図１に示すように、トレンチＴＲ内において、ゲート絶縁膜９１上にゲート電極９２が設けられている。ここで、ゲート電極９２の上端は、トレンチＴＲの上端よりも下に位置している。これにより、炭化珪素半導体装置２０１ではさらに耐圧が向上している。その理由は、ゲート電極９２が上端角部ＣＮ２に位置する厚さが相対的に薄くなっているゲート絶縁膜９１に接しないためである。以下、具体的に説明する。
図６は、図１における主表面ＭＰと側壁ＳＷとの接続部の部分拡大図である。図６に示す上端角部ＣＮ２は、主表面ＭＰと側壁ＳＷとの接続部に形成されている。上端角部ＣＮ２は、側壁接続角部ＣＮ１と異なり、ｎ＋層８３（炭化珪素半導体層１００）側から、外に向かって突出している。そのため、ゲート絶縁膜９１のうち上端角部ＣＮ２を覆う部分の厚さは、主表面ＭＰを覆う部分の厚さおよび側壁ＳＷを覆う部分の厚さよりも薄くなっている。したがって、上端角部ＣＮ２のゲート絶縁膜９１に接しないようにゲート電極９２を設けることにより、耐圧を向上させることができる。
また、この場合、ゲート絶縁膜９１のうちゲート電極９２に接しない部分は、実質的に半導体装置の耐圧に寄与しない。したがって、この部分の厚さを、ゲート電極９２と接する部分の厚さ（典型的には、トレンチＴＲの深さ方向中央でのゲート絶縁膜９１の厚さ）よりも薄くすることも可能である。
なお、「上端角部ＣＮ２に接する部分の厚さ」とは、次のようにして定義される。図６に示すように、ゲート絶縁膜９１は、直線状に伸びる部分において、厚さｔａ２を有している。そして、主表面ＭＰに平行で、かつゲート絶縁膜９１を挟む２つの直線と、側壁ＳＷに平行で、かつゲート絶縁膜９１を挟む２つの直線を考える。これらの直線のうち主表面ＭＰおよび側壁ＳＷに近い側の２つ直線の交点Ａと、主表面ＭＰおよび側壁ＳＷから遠い側の２つの直線の交点Ｂとを通る直線２０上でのゲート絶縁膜９１の厚さｔｂ２が、上端角部ＣＮ２に接する部分でのゲート絶縁膜９１の厚さである。前述のように、上端角部ＣＮ２は、炭化珪素半導体層１００から外へ向かって突出しているため、ｔｂ２＜ｔａ２となる関係が満たされることとなる。なお、図６では、ゲート絶縁膜９１のうち主表面ＭＰに接する部分の厚さと、側壁ＳＷに接する部分の厚さとが同じになっているが、これらの厚さは異なっていてもよい。また、異なっていたとしても、上端角部ＣＮ２に接する部分の厚さは同様に定義されるものとする。
再び図１を参照して、炭化珪素半導体装置２０１は、ゲート電極９２上に、ゲート電極９２と電気的に接続するゲート配線９６とを有している。ゲート配線９６は、層間絶縁膜９３によって覆われている。また、トレンチＴＲに隣接する位置には、ｎ＋層８３およびｐコンタクト領域８４の各々に接してソース電極９４が設けられている。ソース配線９７は層間絶縁膜９３に接しており、ソース電極９４と電気的に接続されている。ゲート配線９６およびソース配線９７は、たとえばアルミニウム等の導体から構成される。また、ドレイン電極９８は、単結晶基板８０に接して設けられている。
ここで、ゲート配線９６とソース配線９７とは、互いに接触しないように立体交差させられている。図２は、図１の線ＩＩ−ＩＩに沿う部分断面図である。図２中、一点鎖線で囲まれた領域は、ゲート配線９６とゲート電極９２との接続部１１０を示している。また図２中、点線で囲まれた領域は、ソース配線９７とソース電極９４との接続部１２０の位置を示している。ここで、ゲート配線９６は、隣接するソース配線９７とソース電極９４との接続部１２０を避けて、隣接するゲート電極９２同士を接続することにより、メッシュ型のネットワークを構成している。そして、ソース配線９７は、層間絶縁膜９３を介してゲート配線９６上に配置され、炭化珪素半導体装置２０１の上面全体を覆っている。このような構成を採用することにより、ゲート配線９６に比べて、より多くの電流が流れるソース配線９７の体積を大きくすることができるため、半導体装置の低オン抵抗化に寄与することができる。
以上のように、炭化珪素半導体装置２０１について説明を行なったが、本実施形態において、トレンチＴＲが有する「平面視において閉じた形状」は、六角形状に限定されるものではない。本実施形態において、「平面視において閉じた形状」とは、３以上の辺からなる多角形を示すものである。したがって、たとえば、トレンチＴＲが有する「平面視において閉じた形状」は、図７に示すような四角形（矩形、菱形、平行四辺形等）状であってもよい。平面視において閉じた形状が３以上の辺からなる多角形である限り、側壁接続角部ＣＮ１でのゲート絶縁膜９１の厚さを、同一平面内におけるその他の部分よりも厚くすることができるからである。
また、図１等では、トレンチＴＲの底部ＢＴが、主表面ＭＰとほぼ平行な面である態様を例示したが、トレンチＴＲの主表面ＭＰに対する垂直断面における断面形状は、これに限定されず、たとえば、Ｖ字形状やＵ字形状であってもよい。さらに、炭化珪素半導体装置２０１における各層または領域の導電型も、上記の説明とは異なる極性であってもよい。
＜炭化珪素半導体装置の製造方法＞
以上に説明した本実施形態の炭化珪素半導体装置は、次のような製造方法によって製造することができる。図２０は、本実施形態の炭化珪素半導体装置の製造方法の概略を示すフローチャートである。図２０に示すように、本実施形態に係る炭化珪素半導体装置の製造方法は、工程Ｓ１、工程Ｓ２、工程Ｓ３および工程Ｓ４を備えるものであり、さらに、工程Ｓ５、工程Ｓ６および工程Ｓ７を備えることができる。以下、各工程について説明する。
＜工程Ｓ１＞
工程Ｓ１では、主表面ＭＰを有する炭化珪素半導体層１００を準備する。図８を参照して、炭化珪素半導体層１００は、単結晶基板８０上にエピタキシャル成長によって形成される。ここで、単結晶基板８０は、たとえば、ポリタイプ４Ｈの六方晶炭化珪素からなるインゴット（図示せず）をスライスすることによって得ることができる。炭化珪素半導体層１００のエピタキシャル成長は、たとえば、原料ガスとして、シラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い、キャリアガスとして、たとえば水素ガス（Ｈ2）を用いたＣＶＤ（Chemical Vapor Deposition）法により行うことができる。この際、不純物として、たとえば窒素（Ｎ）やリン（Ｐ）を導入することが好ましい。これにより、炭化珪素半導体層１００内に、ｎドリフト層８１が形成される。
次に、図９に示すように、ｎドリフト層８１上に、ｐボディ層８２およびｎ＋層８３が形成される。これらの形成は、たとえばｎドリフト層８１の全面上へのイオン注入によって行なうことができる。ｐボディ層８２を形成するためのイオン注入では、たとえばアルミニウム（Ａｌ）等のｐ型を付与するための不純物がイオン注入される。また、ｎ＋層８３を形成するためのイオン注入では、たとえばリン（Ｐ）等のｎ型を付与するための不純物がイオン注入される。なお、イオン注入の代わりに、不純物の添加を伴うエピタキシャル成長を行なってもよい。
次に、図１０に示すように、ｎ＋層８３上にレジスト膜６０が形成される。続いて、図１１に示すように、レジスト膜６０に対して露光および現像が行なわれる。これにより、ｐコンタクト領域８４が形成されることとなる位置に対応した開口を有するマスク層６１が形成される。次にマスク層６１を介してイオン注入を行なうことにより、ｐコンタクト領域８４が形成される。その後、図１２に示すように、マスク層６１は除去される。
次に、不純物を活性化するための熱処理が行なわれる。このときの熱処理温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。熱処理時間は、たとえば３０分程度とすることができる。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばアルゴン（Ａｒ）雰囲気である。以上のようにして、炭化珪素半導体層１００が準備される。
＜工程Ｓ２＞
次に、炭化珪素半導体層１００の主表面ＭＰに、平面視において閉じた形状を有するトレンチＴＲを形成する工程Ｓ２が実行される。
まず、図１３に示すように、主表面ＭＰ上に、開口部を有するマスク層４０がフォトリソグラフィ法によって形成される。このマスク層４０は、平面視において閉じた形状を有するものである（図示せず）。マスク層４０として、たとえば酸化珪素（ＳｉＯ2）膜などを用いることができる。開口部はトレンチＴＲの位置に対応して形成される。
次に、図１４に示すように、マスク層４０の開口部において、ｎ＋層８３と、ｐボディ層８２と、ｎドリフト層８１の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング（ＲＩＥ）、特に誘導結合プラズマ（ＩＣＰ）-ＲＩＥを用いることができる。具体的には、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いたＩＣＰ-ＲＩＥを用いることができる。このようなエッチングにより、トレンチＴＲが形成されるべき領域に、主表面ＭＰに対してほぼ垂直な側壁を有するトレンチＴＱが形成される。なお、このトレンチＴＱも平面視において閉じた形状を有するものである（図示せず）。
次に、図１５を参照して、トレンチＴＱにおいて熱エッチングが行われる。熱エッチングは、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行なうことができる。ここで、少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。この雰囲気は、たとえば、Ｃｌ2、ＢＣｌ3、ＳＦ6、またはＣＦ4である。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度をたとえば７００℃以上１０００℃以下として、熱エッチングが行われる。
なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば、窒素（Ｎ2）ガス、アルゴン（Ａｒ）ガス、ヘリウム（Ｈｅ）ガスなどを用いることができる。そして、上述のように熱処理温度を７００℃以上１０００℃以下とした場合、炭化珪素（ＳｉＣ）のエッチング速度は、たとえば約７０μｍ／時になる。また、この場合に、酸化珪素（ＳｉＯ2）から作られたマスク層４０は、ＳｉＣに対する選択比が極めて大きいので、ＳｉＣのエッチング中に実質的にエッチングされない。
上記の熱エッチングにより、トレンチＴＲは、底部ＢＴと、底部ＢＴに連なる複数の側壁ＳＷとを有するように形成される。すなわち、トレンチＴＲは、平面視において閉じた形状を有するように形成される。そして、隣接する２つの側壁ＳＷの接続部には、側壁接続角部ＣＮ１が形成される。その後、マスク層４０は、エッチングなど任意の方法により除去される。なお、本実施形態においてトレンチＴＲが有する平面視において閉じた形状は、半導体装置を微細化しやすいとの観点から、六角形状または四角形状であることが好ましい。
＜工程Ｓ３＞
次に、図１６を参照して、トレンチＴＲの底部ＢＴおよび側壁ＳＷを覆うゲート絶縁膜９１を形成する工程Ｓ３が実行される。ゲート絶縁膜９１は、好ましくは熱酸化により形成される。本実施形態では、トレンチＴＲは平面視において閉じた形状を有する。そのため、本実施形態では、底部ＢＴとトレンチＴＲの上端との間で、主表面ＭＰに沿った方向に側壁ＳＷと交差する平面において、トレンチＴＲの側壁接続角部ＣＮ１でのゲート絶縁膜９１の厚さが、側壁接続角部ＣＮ１以外の部分でのゲート絶縁膜９１の厚さよりも厚く形成される。
熱酸化によって、ゲート絶縁膜９１を形成する場合、炭化珪素半導体層１００は、酸素を含む雰囲気中において１２５０℃以上の温度で熱処理されることが好ましい。この理由を、表１を用いて説明する。
Figure 2015072944
表１は、本実施形態の炭化珪素半導体装置の製造方法において、熱酸化時の温度を変化させながら、形成されるゲート絶縁膜９１の厚さを評価した結果である。厚さの評価は、底部ＢＴと側壁ＳＷのそれぞれについて行なっている。表１に示すように、１２００℃で熱酸化を行なった場合、底部ＢＴにおけるゲート絶縁膜９１の厚さは１４６Åであり、側壁ＳＷにおけるゲート絶縁膜９１の厚さは３１１Åである。このとき、底部ＢＴにおけるゲート絶縁膜９１の厚さを、側壁ＳＷにおけるゲート絶縁膜の厚さで除した値（厚さ比）は０．４７である。このように、１２００℃では、底部ＢＴを覆うゲート絶縁膜９１は、側壁ＳＷを覆う部分に比し、１／２以下の厚さである。しかし、熱処理温度が１２５０℃となると、厚さ比は０．６０となり、厚さの差異は小さくなっている。そして、１３００℃、１３５０℃、１４５０℃と温度が上昇するに従い、厚さの差異はさらに小さくなる傾向を示す。したがって、熱酸化温度が１２５０℃以上であることにより、ゲート絶縁膜９１は、トレンチＴＲ内において、均一に形成されやすくなり、これにより耐圧が向上する。なお、熱酸化温度は、より好ましく１３００℃以上であり、さらに好ましくは１３５０℃以上であり、特に好ましくは１４００℃以上である。
従来、このような高温で熱酸化を行なうと、半導体基板から外に向かって突出した角部でＳｉＯ2が軟化、流動し、局所的にゲート絶縁膜が薄い部分が生じていた。これに対して、本実施形態では、平面視において閉じた形状を有するトレンチＴＲを形成するため、高温下でＳｉＯ2が流動したとしても、ＳｉＯ2は側壁接続角部ＣＮ１に集まるように流動するため、局所的にゲート絶縁膜９１が薄い部分が生じることがない。したがって、本実施形態の炭化珪素半導体装置の製造方法によれば、１２５０℃以上の温度で熱酸化を行なうことにより、高耐圧を有する炭化珪素半導体装置を製造することができる。
なお、熱酸化の温度を高くする程、側壁接続角部ＣＮ１でのゲート絶縁膜９１の厚さをより厚く、上端角部ＣＮ２でのゲート絶縁膜９１の厚さをより薄くすることができる。すなわち、熱酸化温度を調整することにより、ゲート絶縁膜９１の上端角部ＣＮ２に接する部分の厚さを、トレンチＴＲの深さ方向中央でのゲート絶縁膜９１の厚さよりも薄くすることができる。
ゲート絶縁膜９１の形成後に、雰囲気ガスとして一酸化窒素（ＮＯ）ガスを用いるＮＯアニールを行なってもよい。アニール条件は、たとえば、温度を１１００℃以上１３００℃以下、保持時間を１時間程度とすることができる。これにより、ゲート絶縁膜９１とｐボディ層８２との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。なお、このような窒素原子の導入が可能であれば、ＮＯガス以外のガスが雰囲気ガスとして用いられてもよい。
さらに、ＮＯアニールの後、雰囲気ガスとしてアルゴン（Ａｒ）を用いるＡｒアニールが行われてもよい。Ａｒアニールの加熱温度は、上記ＮＯアニールの加熱温度よりも高く、ゲート絶縁膜９１の融点よりも低いことが好ましい。Ａｒアニールの保持時間は、たとえば１時間程度である。これにより、ゲート絶縁膜９１とｐボディ層８２との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Ａｒガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。
＜工程Ｓ４＞
工程Ｓ３により、ゲート絶縁膜９１が形成された後、図１７を参照して、ゲート絶縁膜９１上にゲート電極９２を形成する工程Ｓ４が実行される。具体的には、トレンチＴＲの内部の領域をゲート絶縁膜９１を介して埋めるように、ゲート絶縁膜９１上にゲート電極９２が形成される。ゲート電極９２の形成は、たとえば、導体またはドープトポリシリコンの成膜とＣＭＰ（Chemical Mechanical Polishing）とによって行なうことができる。
このとき、図１７に示すように、ゲート電極９２の上端が、トレンチＴＲの上端よりも下に位置するように、ゲート電極９２を形成することが好ましい。前述のように、ゲート絶縁膜９１の上端角部ＣＮ２に接する部分の厚さは、薄く形成される場合がある。よって、ゲート電極９２の上端を、トレンチＴＲの上端よりも下に位置させることにより、ゲート電極９２がゲート絶縁膜９１の薄い部分に接することがなく、高耐圧を実現できる。
＜工程Ｓ５＞
ゲート電極９２が形成された後、図１８を参照して、ゲート配線９６を形成する工程Ｓ５が実行される。まず、ゲート配線９６を形成すべき領域に開口を有する酸化珪素などからなる絶縁膜９５を、たとえばＣＶＤ法によって形成する。次に、ゲート配線９６となるべき開口パターンを有するレジスト層を形成し、Ａｌを蒸着した後、レジスト層とともにレジスト層上のＡｌを除去すること（リフトオフ）により、ゲート配線９６を形成することができる。なお、絶縁膜９５は後述する層間絶縁膜９３の一部となる。
＜工程Ｓ６＞
次に、図１９を参照して、ゲート配線９６を覆う層間絶縁膜９３を形成する工程Ｓ６が実行される。そして、層間絶縁膜９３およびゲート絶縁膜９１に開口部が形成されるようにエッチングが行われる。この開口部により主表面ＭＰ上においてｎ＋層８３およびｐコンタクト領域８４の各々が露出される。次に主表面ＭＰ上においてｎ＋層８３およびｐコンタクト領域８４の各々に接するソース電極９４が形成される。さらに、単結晶基板８０において、ｎドリフト層８１が形成された主面側と反対側の裏面上にドレイン電極９８が形成される。
＜工程Ｓ７＞
再び図１を参照して、層間絶縁膜９３上に、ソース電極９４と電気的に接続するソース配線９７を形成する工程Ｓ７が実行される。
以上のようにして、高耐圧を有する本実施形態の炭化珪素半導体装置を製造することができる。
今回開示された実施形態はすべての点で例示であって制限的なものではないと解されるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１０，２０ 直線
４０，６１ マスク層
６０ レジスト膜
８０ 単結晶基板
８１ ｎドリフト層
８２ ｐボディ層
８３ ｎ＋層
８４ ｐコンタクト領域
９１ ゲート絶縁膜
９２ ゲート電極
９３ 層間絶縁膜
９４ ソース電極
９５ 絶縁膜
９６ ゲート配線
９７ ソース配線
９８ ドレイン電極
１００ 炭化珪素半導体層
１１０，１２０ 接続部
２０１ 炭化珪素半導体装置
Ａ，Ｂ 交点
ＴＲ，ＴＱ トレンチ
ＳＷ，ＳＷ１，ＳＷ２ 側壁
ＢＴ 底部
ＣＮ１ 側壁接続角部
ＣＮ２ 上端角部

Claims (11)

  1. 主表面を有する炭化珪素半導体層を備え、
    前記炭化珪素半導体層の前記主表面には、平面視において閉じた形状を有するトレンチが設けられており、
    前記トレンチは、底部と、前記底部に連なる複数の側壁と、複数の前記側壁のうち隣接する２つの前記側壁の接続部に側壁接続角部とを含み、さらに、
    前記トレンチの前記底部および前記側壁を覆うゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、を備え、
    前記底部と前記トレンチの上端との間で、前記トレンチの前記側壁接続角部での前記ゲート絶縁膜の厚さが、前記側壁接続角部以外の部分での前記ゲート絶縁膜の厚さよりも厚い、炭化珪素半導体装置。
  2. 前記ゲート電極の上端は、前記トレンチの前記上端よりも下に位置する、請求項１に記載の炭化珪素半導体装置。
  3. 前記ゲート絶縁膜は、前記トレンチの前記上端と前記主表面との接続部である上端角部を覆うように伸び、かつ前記ゲート絶縁膜の前記上端角部に接する部分の厚さは、前記トレンチの深さ方向中央での前記ゲート絶縁膜の厚さよりも薄い、請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記トレンチの平面視において閉じた前記形状は、六角形状または四角形状である、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置。
  5. 前記ゲート電極と電気的に接続するゲート配線と、
    前記ゲート配線を覆う層間絶縁膜と、
    前記炭化珪素半導体層において、前記トレンチに隣接する位置に形成されたソース領域と、
    前記層間絶縁膜上に設けられ前記ソース領域と電気的に接続されるソース配線と、を備える、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置。
  6. 主表面を有する炭化珪素半導体層を準備する工程と、
    前記炭化珪素半導体層の前記主表面に、平面視において閉じた形状を有するトレンチを形成する工程と、を備え、
    前記トレンチは、底部と、前記底部に連なる複数の側壁と、複数の前記側壁のうち隣接する２つの前記側壁の接続部に側壁接続角部とを含み、さらに、
    前記トレンチの前記底部および前記側壁を覆うゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、を備え、
    前記底部と前記トレンチの上端との間で、前記トレンチの前記側壁接続角部での前記ゲート絶縁膜の厚さが、前記側壁接続角部以外の部分での前記ゲート絶縁膜の厚さよりも厚く形成される、炭化珪素半導体装置の製造方法。
  7. 前記ゲート電極の上端は、前記トレンチの前記上端よりも下に位置するように形成される、請求項６に記載の炭化珪素半導体装置の製造方法。
  8. 前記ゲート絶縁膜は、前記トレンチの前記上端と前記主表面との接続部である上端角部を覆うように伸び、かつ前記ゲート絶縁膜の前記上端角部に接する部分の厚さは、前記トレンチの深さ方向中央での前記ゲート絶縁膜の厚さよりも薄く形成される、請求項６または請求項７に記載の炭化珪素半導体装置の製造方法。
  9. 前記トレンチの平面視において閉じた前記形状は、六角形状または四角形状に形成される、請求項６〜請求項８のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  10. 前記ゲート電極と電気的に接続するゲート配線を形成する工程と、
    前記ゲート配線を覆う層間絶縁膜を形成する工程と、を備え、さらに、
    前記炭化珪素半導体層は、前記トレンチに隣接する位置に形成されたソース領域を有し、
    前記層間絶縁膜上に設けられ前記ソース領域と電気的に接続されるソース配線を形成する工程を備える、請求項６〜請求項９のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  11. 前記ゲート絶縁膜を形成する工程では、酸素を含む雰囲気中において１２５０℃以上の温度で、前記炭化珪素半導体層が熱処理されることにより、前記ゲート絶縁膜が形成される、請求項６〜請求項１０のいずれか１項に記載の炭化珪素半導体装置の製造方法。
JP2013206600A 2013-10-01 2013-10-01 炭化珪素半導体装置およびその製造方法 Pending JP2015072944A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013206600A JP2015072944A (ja) 2013-10-01 2013-10-01 炭化珪素半導体装置およびその製造方法
US15/026,370 US9893177B2 (en) 2013-10-01 2014-08-13 Silicon carbide semiconductor device and method of manufacturing the same
PCT/JP2014/071360 WO2015049925A1 (ja) 2013-10-01 2014-08-13 炭化珪素半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013206600A JP2015072944A (ja) 2013-10-01 2013-10-01 炭化珪素半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2015072944A true JP2015072944A (ja) 2015-04-16

Family

ID=52778522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013206600A Pending JP2015072944A (ja) 2013-10-01 2013-10-01 炭化珪素半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US9893177B2 (ja)
JP (1) JP2015072944A (ja)
WO (1) WO2015049925A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021168334A (ja) * 2020-04-09 2021-10-21 富士電機株式会社 半導体装置
WO2023100500A1 (ja) * 2021-11-30 2023-06-08 住友電気工業株式会社 炭化珪素半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112021001932T5 (de) * 2020-07-31 2023-02-23 Rohm Co., Ltd. SIC-Halbleiterbauelement

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109888A (ja) * 2005-10-13 2007-04-26 Denso Corp 半導体装置の製造方法
WO2012017798A1 (ja) * 2010-08-03 2012-02-09 住友電気工業株式会社 半導体装置およびその製造方法
JP2012039133A (ja) * 2011-09-30 2012-02-23 Rohm Co Ltd 半導体装置およびその製法
WO2012127821A1 (ja) * 2011-03-23 2012-09-27 パナソニック株式会社 半導体装置およびその製造方法
JP2012191212A (ja) * 2011-03-10 2012-10-04 O2 Micro Inc １つ又は複数の円形トレンチを含むトランジスタの製造方法
JP2012216675A (ja) * 2011-03-31 2012-11-08 Toyota Motor Corp 半導体装置及びその製造方法
JP2012248859A (ja) * 2012-07-17 2012-12-13 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306914A (ja) 1995-04-27 1996-11-22 Nippondenso Co Ltd 半導体装置およびその製造方法
JP4802542B2 (ja) * 2005-04-19 2011-10-26 株式会社デンソー 炭化珪素半導体装置
JP2007048769A (ja) * 2005-08-05 2007-02-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2011044513A (ja) * 2009-08-20 2011-03-03 National Institute Of Advanced Industrial Science & Technology 炭化珪素半導体装置
EP2530718B1 (en) * 2010-01-27 2019-10-23 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and production method therefor
JP5630090B2 (ja) * 2010-06-17 2014-11-26 富士電機株式会社 半導体装置の製造方法
JP5209152B1 (ja) * 2011-09-22 2013-06-12 パナソニック株式会社 炭化珪素半導体素子およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109888A (ja) * 2005-10-13 2007-04-26 Denso Corp 半導体装置の製造方法
WO2012017798A1 (ja) * 2010-08-03 2012-02-09 住友電気工業株式会社 半導体装置およびその製造方法
JP2012191212A (ja) * 2011-03-10 2012-10-04 O2 Micro Inc １つ又は複数の円形トレンチを含むトランジスタの製造方法
WO2012127821A1 (ja) * 2011-03-23 2012-09-27 パナソニック株式会社 半導体装置およびその製造方法
JP2012216675A (ja) * 2011-03-31 2012-11-08 Toyota Motor Corp 半導体装置及びその製造方法
JP2012039133A (ja) * 2011-09-30 2012-02-23 Rohm Co Ltd 半導体装置およびその製法
JP2012248859A (ja) * 2012-07-17 2012-12-13 Hitachi Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021168334A (ja) * 2020-04-09 2021-10-21 富士電機株式会社 半導体装置
JP7472613B2 (ja) 2020-04-09 2024-04-23 富士電機株式会社 半導体装置
WO2023100500A1 (ja) * 2021-11-30 2023-06-08 住友電気工業株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
US20160240656A1 (en) 2016-08-18
US9893177B2 (en) 2018-02-13
WO2015049925A1 (ja) 2015-04-09

Similar Documents

Publication Publication Date Title
CN102971853B (zh) 半导体器件及其制造方法
CN102770960B (zh) 半导体器件及其制造方法
CN103782391B (zh) 碳化硅半导体器件及其制造方法
CN105448959B (zh) 制造碳化硅半导体器件的方法和碳化硅半导体器件
JP6135364B2 (ja) 炭化珪素半導体装置およびその製造方法
JP7476947B2 (ja) 炭化珪素半導体装置の製造方法
JP2015060859A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2014139967A (ja) 炭化珪素半導体装置およびその製造方法
US10014376B2 (en) Silicon carbide semiconductor device having a trench with side walls and method for manufacturing same
JP2018082055A (ja) 半導体装置および半導体装置の製造方法
JP6357869B2 (ja) 炭化珪素半導体装置の製造方法
JP6265122B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2018206872A (ja) 半導体装置
JP2014241368A (ja) 炭化珪素半導体装置
JP6183224B2 (ja) 炭化珪素半導体装置の製造方法
JP6135383B2 (ja) 炭化珪素半導体装置
JP2014056882A (ja) 炭化珪素半導体装置およびその製造方法
JP2015082632A (ja) 炭化珪素半導体装置およびその製造方法
US20130221375A1 (en) Silicon carbide semiconductor device and method for manufacturing same
WO2015049925A1 (ja) 炭化珪素半導体装置およびその製造方法
WO2015076020A1 (ja) 半導体装置
JP2016015377A (ja) 炭化珪素半導体装置およびその製造方法
JP2015220408A (ja) 炭化珪素半導体装置およびその製造方法
JP2015028994A (ja) 半導体装置の製造方法および半導体装置
WO2014171211A1 (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171017

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180807