JP2015061062A - 光電変換素子の製造方法 - Google Patents

Abstract

【課題】変換効率の高い光電変換素子を製造する方法を提供する。
【解決手段】第１電極上に、カルコパイライト化合物、ステナイト化合物とケステナイト化合物の化合物半導体のうちの少なくともいずれかを含む光電変換層前駆体を形成する光電変換層前駆体形成工程を有し、光電変換層前駆体形成工程で得られた光電変換層前駆体は、第１電極側の化合物半導体がアモルファス、あるいは第１電極側の化合物半導体の平均結晶粒径が第１電極とは反対側の平均結晶粒径よりも大、の少なくともいずれかであって、光電変換層前駆体形成工程後、第１電極上に形成された光電変換層前駆体をＩＩａ族およびＩＩｂ族の少なくとも１種の元素を有する液に０℃以上６０℃以下で浸漬する浸漬工程、を少なくとも有する。
【選択図】図１

Description

本発明の実施形態は、光電変換素子の製造方法に関する。

半導体薄膜を光電変換層として用いる化合物光電変換素子の開発が進んできており、中でもカルコパイライト構造を有するｐ型の半導体層を光電変換層とする薄膜光電変換素子は高い変換効率を示し、次世代のクリーンエネルギー源として期待されている。具体的にはＣｕ−Ｉｎ−Ｇａ−Ｓｅ（Ｓ）からなるＣｕ（Ｉｎ，Ａｉ，Ｇａ）（Ｓｅ，Ｓ）_２を光電変換層とする薄膜光電変換素子において、高い変換効率が得られている。
一般的に、Ｃｕ−Ｉｎ−Ｇａ−Ｓｅ（以下必要により「ＣＩＧＳ」という）から構成される化合物半導体層を光電変換層とする薄膜光電変換素子は、基板となる青板ガラス上にモリブデン下部電極、ｐ型化合物半導体層、ｎ型化合物半導体層、透明電極層、上部電極、反射防止膜が積層した構造を有する。変換効率ηは開放電圧Ｖｏｃ、短絡電流密度Ｊｓｃ、出力因子ＦＦ、入射パワー密度Ｐを用い、
η＝Ｖｏｃ・Ｊｓｃ・ＦＦ／Ｐ・１００
で表される。ここから明らかなように、開放電圧、短絡電流、出力因子がそれぞれ大きくなれば変換効率は増大する。

上記ｎ型化合物半導体層を作製する際に、ｐ型半導体層をドーピングによりｎ型化することにより、ｐ／ｎホモ接合を形成することができる。ホモ接合ではヘテロ接合で見られるｐ／ｎ界面の欠陥準位生成を抑制できることや、異種物質間に生じるバンドオフセットを解消できるために、変換効率を向上することができる。ｐ型半導体のｎ型化はドーパントの溶液にｐ型半導体を浸漬する溶液プロセスが一般的である。

これまでのホモ接合ＣＩＧＳ光電変換層のｎ型化ドーピングは高温液相工程であり、析出物抑制のため溶液濃度を低くせざるを得ず、かつ高温で処理することによりＣＩＧＳ層にダメージが生じており、効率低下要因となっていた。ＣＩＧＳ層表面からＩＩ族元素のドーピングを行うことによりｐｎ接合を形成するが、続く工程として高抵抗酸化亜鉛を析出させる工程を含み、これが５５℃から９０℃という高温で、かつ１０分から６０分も処理するため、光電変換層へのダメージは避けられない。実際にセル変換効率は平均で１３．９％と、現在モジュールで製造・販売されているものよりも低い。また高抵抗酸化亜鉛を析出させる工程は大型の浴漕設備を必要とし、かつ浴槽で一度酸化亜鉛を析出させると、大量の廃液および洗浄工程を必要とし、プロセスコストが増加するといった問題点もある。

特開２０１２−１９５４１６号公報

実施形態は、変換効率の高い光電変換素子を製造する方法を提供する。

実施形態の光電変換素子の製造方法は、第１電極上にカルコパイライト化合物、ステナイト化合物とケステナイト化合物の化合物半導体のうちの少なくともいずれかを含む光電変換層を形成する光電変換素子の製造方法であって、光電変換層を形成する工程は、第１電極上に、カルコパイライト化合物、ステナイト化合物とケステナイト化合物の化合物半導体のうちの少なくともいずれかを含む光電変換層前駆体を形成する光電変換層前駆体形成工程を有し、光電変換層前駆体形成工程で得られた光電変換層前駆体は、第１電極側の化合物半導体がアモルファス、あるいは第１電極側の化合物半導体の平均結晶粒径が第１電極とは反対側の平均結晶粒径よりも大、の少なくともいずれかであって、光電変換層前駆体形成工程後、第１電極上に形成された光電変換層前駆体をＩＩａ族およびＩＩｂ族の少なくとも１種の元素を有する液に０℃以上６０℃以下で浸漬する浸漬工程、を少なくとも有する。

図１は、実施形態の光電変換素子の断面概念図である。

以下、図面を参照しながら、本発明の好適な一実施形態について詳細に説明する。実施形態において、光電変換素子の製造方法は、第１電極上にカルコパイライト化合物、ステナイト化合物とケステナイト化合物の化合物半導体のうちの少なくともいずれかを含む光電変換層を形成する光電変換素子の製造方法であって、光電変換層を形成する工程は、第１電極上に、カルコパイライト化合物、ステナイト化合物とケステナイト化合物の化合物半導体のうちの少なくともいずれかを含む光電変換層前駆体を形成する光電変換層前駆体形成工程を有し、光電変換層前駆体形成工程で得られた光電変換層前駆体は、第１電極側の化合物半導体がアモルファス、あるいは第１電極側の前記化合物半導体の平均結晶粒径が前記第１電極とは反対側の平均結晶粒径よりも大、の少なくともいずれかであって、光電変換層前駆体形成工程後、第１電極上に形成された光電変換層前駆体をＩＩａ族およびＩＩｂ族の少なくとも１種の元素を有する液に０℃以上６０℃以下で浸漬する浸漬工程、を少なくとも有することが好ましい。

（光電変換素子）
図１の概念図に示す本実施形態に係る光電変換素子１００は、基板１と、基板１上に形成された下部電極（第１電極）２と、下部電極２上に形成された光電変換層３と、光電変換層３上に形成された透明電極（第２電極）４と、透明電極４上に形成された上部電極５と反射防止膜６と、を備える薄膜型光電変換素子１００である。光電変換素子１００は具体的には、太陽電池が挙げられる。太陽電池とは、例えば、光電変換素子をセルに用い、セルを直列ないし並列に接続した太陽電池モジュールを含む。光電変換素子または太陽電池として動作可能であれば、実施形態に記載された光電変換素子の基板や膜などを省略することもできるし、新たな層を導入することもできる。

（基板）
実施形態の基板１としては、青板ガラスを用いることが望ましく、ステンレス、Ｔｉ又はＣｒ等の金属板あるいはポリイミド等の樹脂を用いることもできる。

（下部電極）
実施形態の下部電極２は、光電変換素子の電極であって、基板１上に形成された金属膜である。下部電極２としては、ＭｏやＷ等の導電性の金属膜を用いることができる。その中でも、下部電極２には、Ｍｏ膜を用いることが望ましい。下部電極２は基板１にスパッタするなどして成膜することができる。下部電極２の膜厚は、例えば、１００ｎｍ以上１０００ｎｍ以下である。

（光電変換層）
実施形態の光電変換層３は、ｐ型化合物半導体層３ａとｎ型化合物半導体層３ｂがホモ接合した半導体層である。化合物半導体層によって、光を電気に変換する。ｐ型化合物半導体層３ａは、光電変換層３の内、下部電極２側の領域にある層である。ｎ型化合物半導体層３ｂは、光電変換層３の内、透明電極４側の領域にある層である。ｎ型化合物半導体層３ｂは、ｐ型半導体層である光電変換層３の前駆体がｎ型化するなどした領域の層である。Ｉｂ族元素、ＩＩＩｂ族元素とＶＩｂ族元素を含む、例えばＣＩＧＳやＣＩＴといったカルコパイライト化合物を化合物半導体として、光電変換層３に用いることができる。カルコパイライト化合物の他に、ステナイト化合物やケステナイト化合物も光電変換層３の化合物半導体として使用することができる。光電変換層３の化合物を化学式で表すと、Ｃｕ（Ａｌ_ｗＩｎ_ｘＧａ_{１−ｗ−ｘ}）（Ｓ_ｙＳｅ_ｚＴｅ_{１−ｙ−ｚ}）_２、Ｃｕ_２ＺｎＳｎ（Ｓ_ｙＳｅ_１−ｙ）_４等が挙げられる。ｗ、ｘ、ｙとｚは、それぞれ、０≦ｗ＜１、０≦ｘ＜１、０≦ｙ＜１、０≦ｚ＜１、ｗ＋ｘ＜１とｙ＋ｚ＜１を満たす。

光電変換層３の層厚は、例えば、１０００ｎｍ以上３５００ｎｍ以下である。この内、ｐ型化合物半導体層３ａの層厚は、１０００ｎｍ以上２５００ｎｍ以下が好ましく、ｎ型化合物半導体層３ｂの層厚は、１０ｎｍ以上８００ｎｍ以下が好ましい。Ｉｂ族元素としては、Ｃｕが好ましい。ＩＩＩｂ族元素としては、Ａｌ、Ｉｎ及びＧａからなる群から選ばれる少なくとも１種以上の元素が好ましく、Ｉｎを含むことがより好ましい。ＶＩｂ族元素としては、Ｏ，Ｓ，Ｓｅ及びＴｅからなる群から選ばれる少なくとも１種以上の元素が好ましく、Ｓｅを含むことがより好ましい。また、ＩＩＩｂ族元素の中からはＩｎを用いることがＧａとの組み合わせによりバンドギャップの大きさを目的とする値にしやすいことからより好ましい。また、ＶＩｂ族元素の中からはＴｅを用いることがｐ型半導体になりやすいことからより好ましい。具体的には、光電変換層３として、Ｃｕ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）_２、Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｔｅ）_２、又はＣｕ（Ａｌ，Ｇａ，Ｉｎ）Ｓｅ_２、Ｃｕ_２ＺｎＳｎＳ_４等、より具体的には、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ_２、ＣｕＩｎＳｅ_２、ＣｕＩｎＴｅ_２、ＣｕＧａＳｅ_２等の化合物半導体を使用することができる。下部電極２と光電変換層３の間には、それぞれに含まれる元素で構成される化合物が存在することが好ましい。

ｎ型化のドーピング処理によって領域厚さやｐｎ界面は変わることから、ｐ型化合物半導体、ｎ型化合物半導体の結晶について、下部電極２の近傍又は透明電極４の近傍に関して以下説明する。下部電極２の近傍は、光電変換層３の下部電極２側である。透明電極４の近傍は、光電変換層３の下部電極２とは反対側である。

ここで、光電変換層３の下部電極２側は、下部電極２と光電変換層３との界面Ａから光電変換層３側に５０ｎｍまでの領域と定義し、その領域に結晶の少なくとも一部が含まれる結晶の大きさを結晶粒径とする。また、光電変換層３の下部電極２とは反対側は、透明電極４と光電変換層３との界面Ｂから光電変換層３側に５０ｎｍの位置と定義し、その位置にある結晶の大きさを結晶粒径とする。透明電極４を形成する前の場合、光電変換層３の下部電極２とは反対側は、光電変換層３の下部電極２とは反対側の面から下部電極２側に向かって５０ｎｍまでの領域である。ｎ型領域が５０ｎｍよりも薄い場合は、透明電極４にｐ型化合物半導体の近傍領域を適宜薄くすればよい。

（光電変換層の製造方法）
次に実施形態の光電変換層３の製造方法について説明する。
実施形態の光電変換層３は、その前駆体であるｐ型半導体層（光電変換層層前駆体）を下部電極２上に形成し、透明電極４が形成される側のｐ型半導体層の領域をｎ型化した層である。ｐ型半導体層の形成方法としては、下部電極２上にＩＩＩｂ族元素とＶＩｂ族元素から選ばれる少なくとも１種を堆積（１段階目）し、次いでＩｂ族元素とＶＩｂ族元素から選ばれる少なくとも１種を堆積（２段階目）し、次いでＩＩＩｂ族元素とＶＩｂ族元素から選ばれる少なくとも１種を堆積（３段階目）することによりカルコパイライト化合物、ステナイト化合物とケステナイト化合物の化合物半導体のうちの少なくともいずれかを含むｐ型半導体層を形成する蒸着法（３段階法）やスパッタ法等の薄膜形成方法が挙げられる。

このうち、実施形態の３段階法は、下部電極２上にＩＩＩｂ族元素とＶＩｂ族元素から選ばれる少なくとも１種（例えば、Ｇａ又はＩｎと、Ｓｅ又はＳ）を堆積した後、高温でＩｂ族元素とＶＩｂ族元素から選ばれる少なくとも１種（例えば、ＣｕとＳｅ）を堆積し、その後、急冷して低温で再びＩＩＩｂ族元素とＶＩｂ族元素から選ばれる少なくとも１種（例えば、Ｇａ又はＩｎと、Ｓｅ又はＳ）を堆積することで光電変換層３の前駆体であるｐ型半導体層を形成することが好ましい。

なお、下記の製造方法は、蒸着法を例に説明するものであるが、スパッタ法で実施形態の光電変換層３を成膜する場合は、例えば、透明電極４の近傍側となる領域の成膜時に、低温条件下でＩＩＩｂ族元素とＶＩｂ族元素から選ばれる少なくとも１種の堆積を行う方法が挙げられる。

光電変換層３前駆体は、下部電極２側の化合物半導体がアモルファス、あるいは下部電極３側の化合物半導体の平均結晶粒径が下部電極とは反対側の平均結晶粒径よりも大、の少なくともいずれかであることが好ましい。また、光電変換層３前駆体は、下部電極２とは反対側の化合物半導体がアモルファス、あるいは下部電極３とは反対側の化合物半導体の平均結晶粒径が下部電極側の平均結晶粒径よりも小、の少なくともいずれかであることが好ましい。
以下、ｐ型化合物半導体層３ａ又は光電変換層３前駆体の下部電極２側に含まれる化合物半導体の平均結晶粒径を、以下便宜的にｐ層平均結晶粒径とする。また、ｎ型化合物半導体層３ｂ又は光電変換層３前駆体の下部電極２とは反対側に含まれる化合物半導体の平均結晶粒径を、以下便宜的にｎ層平均結晶粒径とする。

光電変換層３前駆体の下部電極２側又はｐ型化合物半導体層３ａの化合物半導体が、アモルファス又は大粒径結晶の少なくともいずれかであると、キャリア移動がしやすく変換効率が高いため好ましい。そこで結晶の場合には、ｐ層平均結晶粒径は、１０００ｎｍ以上３０００ｎｍ以下である。ｐ型化合物半導体の平均結晶粒径も１０００ｎｍ以上３０００ｎｍ以下が好ましい。ｐ層平均結晶粒径が１５００ｎｍ以下であると、バルク内で生成した光キャリアが光電変換層３ｂ及び透明電極４、さらには上部電極５に到達する以前に再結合することを防ぐことができ、変換効率が良いという点で好ましい。また、ｐ層平均結晶粒径が２５００ｎｍ以下であると、ｎ型化合物半導体を形成する過程で、ｎ型ドーパントの拡散を阻害し難く、ｎ型化を容易にさせる点で好ましい。

一方、光電変換層３前駆体の下部電極２とは反対側又はｎ型化合物半導体層３ｂの化合物半導体は、アモルファス又は小粒径結晶であると、ｐ型化合物半導体層３ｂでの長波長領域の光吸収量が増大するため好ましい。ｎ型化合物半導体が小粒径結晶又はアモルファスであると、透明電極４近傍、主に光吸収層３ｂのｎ型化合物半導体に於いて、入射光が散乱され、光路長が伸びるため、ｐ型化合物半導体層３ａでの長波長の光吸収が増大するために好ましい。上記理由により、結晶の場合には、小粒径結晶は、５００ｎｍ以下、さらには２００ｎｍ以下の平均結晶粒径がより好ましい。なお、透光電変換層３前駆体の下部電極２とは反対側又はｎ型化合物半導体層３ｂにおいて小粒径結晶とアモルファスは混在している場合がある。

蒸着法（３段階法）では、まず、Ｍｏ等の下部電極２を青板ガラスなどよりなる基板上１にスパッタするなどして形成し、得られた下部電極２（基板１上に形成された状態）に対し、温度を２００℃以上４００℃以下に加熱し、Ｉｎ又はＧａ等のＩＩＩｂ族元素とＳｅ等のＶＩｂ族元素から選ばれる少なくとも１種を堆積する（１段階目）。

その後、１段階目でＩＩＩｂ族元素とＶＩｂ族元素から選ばれる少なくとも１種を堆積したものを４５０℃以上５５０℃以下まで加熱し、Ｃｕ等のＩｂ族元素とＳｅ等のＶＩｂ族元素から選ばれる少なくとも１種を堆積する。堆積時に吸熱反応による温度低下を生じるため、その温度低下の開始を確認し、一旦、Ｉｂ族元素（例えば、Ｃｕ）が過剰の組成でＩｂ族元素（例えば、Ｃｕ）の堆積を停止する（２段階目）。

堆積停止直後、Ｉｂ族元素とＶＩｂ族元素から選ばれる少なくとも１種を堆積したもを自然急冷、又は、窒素乃至アルゴン等の不活性ガスを下部電極２側とは反対側（堆積方向）から噴射することで急冷し、基板温度を４００℃以下まで冷却する。急冷後、再びＩｎ又はＧａ等のＩＩＩｂ族元素とＳｅ等のＶＩｂ族元素から選ばれる少なくとも１種を堆積する（３段階目）ことで、若干、Ｉｎ又はＧａ等のＩＩＩｂ族元素過剰組成にする。

光電変換層３前駆体の下部電極２側は、高温で成膜を行うため、結晶が大粒径化するのに対して、２段階目の堆積終了後の急冷により、光電変換層３前駆体の下部電極２とは反対側は、小粒径、又はアモルファスとなる。また、急冷し、低温で３段階目の成膜を行うことで、Ｉｂ族元素である例えばＣｕの拡散が抑制され、光電変換層３前駆体の下部電極２とは反対側は、急冷を行わない時と比較して、Ｉｂ族元素の空孔（例えばＣｕ空孔）が多く存在することになる。例えば、Ｃｕ空孔が多い部材にｎ型ドーピングを行うと、多くのｎ型ドーパントが、Ｃｕ空孔サイトに侵入することで、ｎ型ドーパントの多いｎ型半導体として機能するため好ましい。ｐ型半導体層の形成後、ＣｄやＺｎなどのｎ型ドーパントを含んだ溶液（例えば硫酸カドミウム）を用い、液相で下部電極２とは反対側から光電変換層３の前駆体を浸漬することによってｐ型半導体層の一部をｐ型からｎ型化することができる。

ｐ型の光電変換層３前駆体を一部ｎ型化することによって、ｐ型化合物半導体層層３ａとｎ型化合物半導体層層３ｂが接合したホモ接合型の光電変換層３になる。ｎ型ドーパントであるＩＩａ族およびＩＩｂ族の少なくとも１種の元素のドーピングを行う場合は、透明電極４が形成される側のｎ型ドーパント濃度が高濃度になるように処理を行う。ｎ型ドーパントのドーピング後は、水などでドーパントを洗浄・乾燥させてから次の工程を行うことが好ましい。ｎ型ドーパント溶液を用いて拡散法でｎ型半導体層３ｂを形成する場合、製膜温度は０℃以上６０℃以下とすることが好ましく、１０℃以上４０℃以下、さらには室温（２５℃）程度（２０℃以上３０℃以下）で行うことがより好ましい。溶液及び被処理部材の温度が低すぎるとドーピングが進行せず、形成されるｎ型化合物半導体層３ｂの品質や拡散速度が悪くなり、その温度が高すぎると目的のｎ型化合物半導体層３ｂにダメージが生じる。実施形態では、浸漬工程を０℃以上６０℃以下で実施することが可能であるため、加熱機構、冷却機構などを必要としない簡便な装置を用いることができる。

ｎ型ドーパントを含んだ溶液による浸漬時間は、１分以上６０分以下が好ましい。処理時間が短すぎるとｎ型化が十分ではなく、処理時間が長すぎるとＣＩＧＳの酸化劣化促進という理由により好ましくない。

ＩＩａ族およびＩＩｂ族の少なくとも１種の元素のｎ型ドーパントを含んだ溶液としてはアンモニア溶液が好ましい。ｎ型化の処理は５０℃以下で行うため、アンモニア溶液中のドーパント濃度を高くすることができる。具体的には、ドーパント溶液が５０℃以下であると、ドーパント溶液のドーパント濃度は８０ｍＭ以上とすることができる。加熱条件下でｎ型化する場合は、ドーパント溶液のドーパント濃度を０．８ｍＭ以上にすることができないため、ドーピング＿の観点から不利である。ドーパント溶液のドーパント濃度を高くする観点から、ｎ型化の処理は３０℃以下がより好ましい。

光電変換素子の断面ＴＥＭ像から光電変換層３の平均結晶粒径を知ることができる。断面画像を得る際は、その断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：透過型電子顕微鏡）観察により確認できる。光電変換素子作成途中の光電変換層３前駆体を有する部材などに対しても、同様の測定を行うことができる。ｐ型化合物半導体層３ａの下部電極２との界面Ａから５０ｎｍ付近の４万倍の断面ＴＥＭ観察で、４μｍ幅の観察像での結晶を観察する。各結晶の面積からこの面積に相当する真円の直径を算出する。この直径を結晶粒径とみなして、ｐ型平均結晶粒径を算出する。また、ｎ型化合物半導体層３ｂの透明電極４との界面Ｂから５０ｎｍ付近の断面ＴＥＭ観察で、４μｍ幅の観察像で同様に、ｎ型平均結晶粒径を算出する。なお、断面ＴＥＭ像には、結晶の端部のみが写され、結晶そのものの大きさが反映されない場合がある。そこで、算出した結晶直径の中央値の１／１０未満の結晶は、平均結晶粒径の算出から除外する。

また、下部電極２側の光電変換層３と下部電極２とは反対側の光電変換層３がアモルファスであるか否かは、電子線回折によって確認することができる。結晶性では、スポット状になるのに対して、アモルファスでは、電子線回折がリング状になることから、結晶性を判断できる。

このように、実施形態の光電変換層３の製造方法では、ドーピング時の加熱・冷却・攪拌機構、浸漬する際に光電変換層を有する部材を固定する固定器具であるホルダーを必須として必要とせず、かつ使用溶液、化学薬品量を従来の数百分の一から数十分の一に低減できる。
（透明電極）
実施形態の透明電極４は太陽光のような光を透過し、尚且つ導電性を有する膜である。透明電極４は、例えば、Ａｌ、Ｂ、Ｇａなどを用いることができる。透明電極４は、スパッタリング、化学気相成長（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）等によって、成膜することができる。なお、透明電極４と光電変換層３との間には、半絶縁層としてｉ−ＺｎＯを例えば１０ｎｍ以上１００ｎｍ以下程度の厚さで形成してもよい。半絶縁層は、たとえばＺｎ、Ｔｉ、ＩｎやＭｇ等のうち少なくともいずれか１種以上の元素を含む酸化物の粒子を含む層である。例えば、ＺｎとＭｇの元素を含む酸化物の粒子は、Ｚｎ_１−ｘＭｇ_ｘＯ（０＜ｘ＜１）で表される。酸化物粒子の平均一次粒径は、１ｎｍ以上４０ｎｍ以下の粒子が好ましい。また光電変換層より上部に位置することから、透明で太陽光吸収ロスが少ないものが望ましい。なお、上記半絶縁層と光電変換層３との間には、コンタクトとして層としてＣｄＳを例えば１ｎｍ以上１０ｎｍ以下程度の厚さで形成してもよい。これは光電変換層のＶＩ族元素の欠損を埋める働きがあり、開放電圧が向上する。また極薄の膜厚のため光吸収損失はほとんど無い。
なお、透明電極５と光電変換層３との間には、窓層を設けてもよい。

（窓層）
実施形態の窓層は、透明電極４と光電変換層３との間に設けられたｉ型の高抵抗（半絶縁）層である。窓層は、ＺｎＯ、ＭｇＯ、（Ｚｎ_ａＭｇ_１−ａ）Ｏ、ＩｎＧａ_ｂＺｎ_ａＯ_ｃ、ＳｎＯ、ＩｎＳｎ_ｄＯ_ｃ、ＴｉＯ_２とＺｒＯ_２のうちのいずれかの化合物を含む又は前記１種乃至複数種の化合物からなる層である。ａ、ｂ、ｃとｄは、それぞれ、０＜ａ＜１、０＜ｂ＜１、０＜ｃ＜１と０＜ｄ＜１を満たすことが好ましい。高抵抗な層を、透明電極５と光電変換層３との間に設けることで、ｎ型化合物半導体層３ｂから透明電極５へのリーク電流を減らし、変換効率を向上させる利点がある。窓層を構成する化合物は、高抵抗な化合物が含まれるため、窓層は、厚すぎるのは好ましくない。また、窓層の膜厚が薄すぎると、リーク電流を減らす効果が実質的になくなってしまう。そこで、窓層の好適な膜厚は、平均で５ｎｍ以上１００ｎｍ以下である。

窓層の形成方法としては、ＣＶＤ法、スピンコート法、ディップ法、蒸着法、スパッタ法などが挙げられる。ＣＶＤ法は、次の方法によって、窓層の酸化物薄膜を得る。光電変換層３まで形成した部材をチャンバーに導入して、加熱した状態にし、Ｚｎ、Ｍｇ、Ｉｎ、Ｇａ、Ｓｎ、ＴｉとＺｒのうちの少なくともいずれかを含む有機金属化合物と水等をチャンバーに更に導入して、ｎ型化合物半導体層３ｂ上で反応させて、酸化物薄膜を得る。スピンコート法は、次の方法によって、窓層の酸化物薄膜を得る。光電変換層３まで形成した部材上に、Ｚｎ、Ｍｇ、Ｉｎ、Ｇａ、Ｓｎ、ＴｉとＺｒのうちの少なくともいずれかを含む有機金属化合物又は酸化物粒子を含む溶液をスピンコート塗布する。塗布後、乾燥機で加熱又は反応させ、酸化物薄膜を得る。ディップ法は、次の方法によって、窓層の酸化物薄膜を得る。スピンコート法と同様の溶液に、光電変換層３まで形成した部材のｎ型化合物半導体層側を浸す。所要時間後に溶液から、部材を引き上げる。引き上げ後、加熱又は反応させて、酸化物薄膜を得る。蒸着法は、次の方法によって、窓層の化合物薄膜を得る。抵抗加熱、レーザー照射などで、窓層材料を昇華させ、酸化物薄膜を得る方法である。スパッタ法は、ターゲットにプラズマを照射することで、窓層を得る方法である。ＣＶＤ法、スピンコート法、ディップ法、蒸着法、スパッタ法の中でも、スピンコート法とディップ法は、光電変換層３へのダメージが少ない成膜方法であり、光電変換層３への再結合中心を生じさせない点で、高効率化の観点から好ましい製法である。

（中間層）
実施形態の中間層は、光電変換層３と透明電極４との間に又は光電変換層３と窓層との間に備えられた化合物薄膜層である。実施形態において、中間層を有する光電変換素子が好ましいが、中間層を省略してもよい。中間層は、ＺｎＳ、Ｚｎ（Ｏ_αＳ_１−α）、（Ｚｎ_βＭｇ_１−β）（Ｏ_αＳ_１−α）、（Ｚｎ_βＣｄ_γＭｇ_{１−β−γ}）（Ｏ_αＳ_１−α）、ＣｄＳ、Ｃｄ（Ｏ_αＳ_１−α）、（Ｃｄ_βＭｇ_１−β）Ｓ、（Ｃｄ_βＭｇ_１−β）（Ｏ_αＳ_１−α）Ｉｎ_２Ｓ_３、Ｉｎ_２（Ｏ_αＳ_１−α）、ＣａＳ、Ｃａ（Ｏ_αＳ_１−α）、ＳｒＳ、Ｓｒ（Ｏ_αＳ_１−α）、ＺｎＳｅ、ＺｎＩｎ_２−δＳｅ_４−ε、ＺｎＴｅ、ＣｄＴｅとＳｉ（α、β、γ、δとεは、それぞれ、０＜α＜１、０＜β＜１、０＜γ＜１、０＜δ＜２、０＜ε＜４とβ＋γ＜１を満たすことが好ましい。）のいずれかの化合物を含む又は前記１種乃至複数種の化合物からなる薄膜である。中間層は、透明電極５側のｎ型化合物半導体層３ｂの面のすべてを覆っていない形態でもよい。例えば、透明電極５側のｎ型化合物半導体層３ｂの面の５０％を覆っていればよい。環境問題の観点から、中間層はＣｄを含まない化合物を用いると好ましい。中間層の体積抵抗率は、１Ωｃｍ以上であるとｐ型光電変換層内に存在する可能性のある低抵抗成分由来のリーク電流を押さえることが可能になるという利点がある。なお、Ｓを含む中間層を形成することによって、中間層に含まれるＳをｎ型化合物半導体層３ｂにドープすることができる。

中間層を有することでホモ接合型の光電変換層を有する光電変換素子の変換効率を向上させることができる。中間層を有することで、ホモ接合構造の光電変換層３を有する光電変換素子の開放電圧を増やし、変換効率を向上させることができる。中間層の役割は、ｎ型化合物半導体層３ｂと透明電極５の間のコンタクト抵抗を下げることである。コンタクト抵抗が下がる詳しい理由は、調査中である。例えば、中間層がｎ型化合物半導体層３ｂと透明電極４との間の遷移層として働き、ｎ型化合物半導体層３ｂと透明電極４のエネルギーバンドの不連続性を低減する方向に作用して、コンタクト抵抗が下がると考えられる。

変換効率向上の観点から、中間層の平均膜厚は、１ｎｍ以上１０ｎｍ以下が好ましい。中間層の平均膜厚は、光電変換素子の断面画像から求める。光電変換層３がヘテロ接合型の場合、バッファー層として例えば５０ｎｍといった数十ｎｍ以上の厚さのＣｄＳ層が必要であるが、中間層はこれよりも薄い膜をｎ型化合物半導体層３ｂ上に備える。ヘテロ接合型の光電変換層を有する光電変換素子の場合、実施形態の中間層の膜厚と同程度にすると変換効率が低下するため好ましくない。

中間層は、変換効率向上の観点から、硬い膜であることが好ましく、硬い膜を成膜する方法としては、溶液成長（ｃｈｅｍｉｃａｌ ｂａｔｈ ｄｅｐｏｓｉｔｉｏｎ：ＣＢＤ）法、ＣＶＤ法や物理気相成長（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法のいずれかの方法が好ましい。硬い膜であれば、中間層が酸化物の膜であってもよい。なお、硬い膜とは、密度の高い緻密な膜を意味する。中間層の成膜時にｎ型化合物半導体層３ｂへダメージを与えると表面再結合中心が形成されてしまうため、低ダメージ成膜の観点から、中間層の成膜方法は、上記方法のうちＣＢＤ法が好ましい。１ｎｍ以上１０ｎｍ以下といった薄膜を作るに際しては、膜の成長時間を厚さに応じて短くすればよい。例えば、６０ｎｍの中間層をＣＢＤ法で成長させるために必要な反応時間が４２０秒とする成膜条件において、例えば、５ｎｍの中間層を成膜する場合は、反応時間を３５秒にすればよい。膜厚を調整する方法としては、調整溶液の濃度を変えることでも可能である。

（上部電極）
実施形態の上部電極４は、光電変換素子の電極であって、透明電極４上に形成された金属膜である。上部電極５としては、Ａｌ、Ａｇ又はＡｕ等を用いることができる。さらに、透明電極４との密着性を向上させるために、Ｎｉ又はＣｒの堆積膜上に、Ａｌ、Ａｇ又はＡｕ等を設けてもよい。上部電極５の膜厚は、例えば、２００ｎｍ以上２０００ｎｍ以下である。上部電極５は、例えば、抵抗加熱蒸着法で堆積することができる。なお、透明電極５のシート抵抗が低く、その直列抵抗が光電変換層３の微分抵抗に対して無視出来るほど小さい場合等には、上部電極６を省略することができる。

（反射防止膜）
実施形態の反射防止膜６は、光電変換層３へ光を導入しやすくするための膜であって、透明電極４上に形成されている。反射防止膜６としては、例えば、ＭｇＦ_２を用いることが望ましい。反射防止膜６の膜厚は、例えば、９０ｎｍ以上１２０ｎｍ以下である。反射防止膜６は、例えば、電子ビーム蒸着法により成膜することができる。

以下、実施例に基づき本発明をより具体的に説明する。
（実施例１）
基板１として青板ガラスを用い、スパッタ法により下部電極２となるＭｏ薄膜を７００ｎｍ程度堆積する。スパッタは、Ｍｏをターゲットとし、Ａｒガス雰囲気中でＲＦ２００Ｗ印加することにより行った。下部電極２となるＭｏ薄膜堆積後、光電変換層３前駆体となるＣｕ（Ｉｎ，Ｇａ）Ｓｅ_２薄膜を蒸着法（３段階法）により堆積した。まず、まず、基板温度を３００℃に加熱し、Ｉｎ及びＧａとＳｅを堆積する（第１段階目）。その後、基板温度を５００℃まで加熱し、Ｃｕと、Ｓｅ堆積する。吸熱反応の開始を確認し、一旦、Ｃｕが過剰の組成でＣｕの堆積を停止する（第２段階目）。堆積停止直後、基板を自然急冷し、基板温度を４００℃まで冷却した。急冷後、再びＩｎ及びＧａとＳｅを堆積する（第３段階目）ことで、若干、Ｉｎ又はＧａ等のＩＩＩｂ族元素過剰組成にする。光電変換層３前駆体の膜厚は２５００ｎｍ程度とし、小粒径層の膜厚は２００ｎｍ程度とした。下部電極２側の光電変換層３前駆体の化合物半導体の平均粒径は、１０００ｎｍであった。また、下部電極２とは反対側の光電変換層３前駆体の化合物半導体の平均粒径は、３００ｎｍであった。

得られた光電変換層３前駆体の一部をｎ型化するため、光電変換層３前駆体まで堆積した部材を光電変換層３前駆体の下部電極２とは反対側から濃度０．８ｍＭから８０ｍＭの硫酸カドミウムを溶解させた２５％アンモニア溶液に浸し、室温（２５℃）で２２分から６０分間反応させた。これにより光電変換層３の下部電極２とは反対側の表面から下部電極方向に深さ１００ｎｍ程度にＣｄがドーピングされたｎ型化合物半導体層３ｂが形成される。このｎ型化合物半導体層３ｂ上に中間層として極薄のＣｄＳ層をＣＢＤ法で形成し、半絶縁層であるｉ−ＺｎＯ薄膜をスピンコートにより堆積した。続いて、この半絶縁層上に、透明電極４となるアルミナ（Ａｌ_２Ｏ_３）を２ｗｔ％含有するＺｎＯ：Ａｌを１μｍ程度堆積した。さらに、上部電極５として、Ａｌを抵抗加熱で堆積した。膜厚は３００ｎｍ程度とした。最後に反射防止膜６としてＭｇＦ_２を電子ビーム蒸着法により１０５ｎｍ程度堆積した。もしくは反射防止膜６としてオプトメイト製マイクロレンズを添付した。これにより実施形態の光電変換素子１００を作製した。ソーラーシミュレータによりＡＭ１．５の擬似太陽光照射下で、電圧源とマルチメータを用い、開放端電圧（Ｖｏｃ）、短絡電流密度（Ｊｓｃ）曲線因子ＦＦを測定し、変換効率ηを得た。反応溶液の濃度、反応時間を変えた同様のサンプルを２７個用意した。平均効率は１６．８％であった。

（比較例（参考例）１）
実施例１と同様に光電変換層３前駆体を作製した。得られた光電変換層３前駆体の一部をｎ型化するため、光電変換層３前駆体まで堆積した部材を光電変換層３前駆体の下部電極２とは反対側から濃度０．８ｍＭの硫酸カドミウムを溶解させた２．５％アンモニア溶液に浸し、８０℃で２２分から９０分間反応させた。これにより光電変換層３の下部電極２とは反対側の表面から下部電極方向に深さ１００ｎｍ程度にＣｄがドーピングされたｎ型化合物半導体層３ｂが形成される。続く工程では実施例１と同様に反射防止膜６までを作製し、これにより実施形態の光電変換素子１００を作製した。ソーラーシミュレータによりＡＭ１．５の擬似太陽光照射下で、電圧源とマルチメータを用い、開放端電圧（Ｖｏｃ）、短絡電流密度（Ｊｓｃ）曲線因子ＦＦを測定し、変換効率ηを得た。反応溶液の濃度、反応時間を変えた同様のサンプルを２６個用意した。平均効率は１５．９％であった。

（実施例２）
実施例１と同様に光電変換層３前駆体を作製した。得られた光電変換層３前駆体の一部をｎ型化するため、光電変換層３前駆体まで堆積した部材を光電変換層３前駆体の裏面電極２とは反対側から濃度８０ｍＭの硫酸亜鉛を溶解させた２５％アンモニア溶液に浸し、２５℃で２２分間反応させた。これにより光電変換層３の裏面電極２とは反対側の表面から下部電極方向に深さ１００ｎｍ程度に亜鉛がドーピングされたｎ型半導体層３ｂが形成される。続く工程ではＣｄＳコンタクト層を含まないこと意外は実施例１と同様に反射防止膜６までを作製し、これにより実施形態の光電変換素子１００を作製した。ソーラーシミュレータによりＡＭ１．５の擬似太陽光照射下で、電圧源とマルチメータを用い、開放端電圧（Ｖｏｃ）、短絡電流密度（Ｊｓｃ）曲線因子ＦＦを測定し、変換効率ηを得た。効率は１１．０％であった。

（比較例（参考例）２）
実施例１と同様に光電変換層３前駆体を作製した。得られた光電変換層３前駆体の一部をｎ型化するため、光電変換層３前駆体まで堆積した部材を光電変換層３前駆体の下部電極２とは反対側から濃度０．８ｍＭの硫酸亜鉛を溶解させた２．５％アンモニア溶液に浸し、８０℃で２２分間反応させた。これにより光電変換層３の下部電極２とは反対側の表面から下部電極方向に深さ１００ｎｍ程度に亜鉛がドーピングされたｎ型半導体層３ｂが形成される。続く工程ではＣｄＳコンタクト層を含まないこと意外は実施例１と同様に反射防止膜６までを作製し、これにより実施形態の光電変換素子１００を作製した。ソーラーシミュレータによりＡＭ１．５の擬似太陽光照射下で、電圧源とマルチメータを用い、開放端電圧（Ｖｏｃ）、短絡電流密度（Ｊｓｃ）曲線因子ＦＦを測定し、変換効率ηを得た。効率は３．８％であった。

（実施例３）
光電変換層３前駆体の成膜で急冷後の３段階目の成膜温度を室温とし、ｎ型化合物半導体層３ｂをアモルファスとすること以外は実施例１と同じ方法で光電変換素子を作製した。下部電極２側の光電変換層３の化合物半導体の平均粒径は、１０００ｎｍであった。これにより実施形態の光電変換素子１００を作製した。効率は１４．５％であった。

（比較例（参考例）３）
光電変換層３前駆体の成膜で急冷を行わず、光電変換層３前駆体の下部電極２側とその反対側が同一の結晶粒でつながっていること、および濃度０．８ｍＭの硫酸カドミウムを溶解させた２．５％アンモニア溶液に浸し、８０℃で２２分間反応させたこと以外は実施例１と同じ方法で光電変換素子を作製した。下部電極２側の光電変換層３の化合物半導体の平均粒径は、２５００ｎｍであった。また、下部電極２とは反対側の光電変換層３の化合物半導体の平均粒径は、２５００ｎｍであった。つまり、裏から表まですべてひとつの粒子でつながっていた。下部電極２とは反対側の光電変換層３に、アモルファスの化合物半導体が確認されなかった。これにより実施形態の光電変換素子１００を作製した。効率は８．０％であった。

（実施例４）
実施例１と同様に光電変換層３前駆体を作製した。得られた光電変換層３前駆体の一部をｎ型化するため、光電変換層３前駆体まで堆積した部材を光電変換層３前駆体の下部電極２とは反対側から濃度０．８ｍＭの硫酸カドミウムを溶解させた２．５％アンモニア溶液に浸し、６０℃で３分間反応させたこと以外は実施例１と同じ方法で光電変換素子を作製した。これにより実施形態の光電変換素子１００を作製した。効率は１５．９％であった。

（実施例５）
実施例１と同様に光電変換層３前駆体を作製した。得られた光電変換層３前駆体の一部をｎ型化するため、光電変換層３前駆体まで堆積した部材を光電変換層３前駆体の下部電極２とは反対側から濃度０．８ｍＭから８０ｍＭの硫酸カドミウムを溶解させた２５％アンモニア溶液に浸し、室温（２５℃）で２２分から６０分間反応させた。これにより光光電変換層３の下部電極２とは反対側の表面から下部電極方向に深さ１００ｎｍ程度にＣｄがドーピングされたｎ型化合物半導体層３ｂが形成される。このあと直ちにＰｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ強度測定をおこなった。また同一ロット内のドーピング処理していないサンプルも同様にＰｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ強度測定をおこない、ドーピング処理したサンプルのＰｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ強度とドーピング処理していないサンプルのＰｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ強度の比を算出した。反応溶液の濃度、反応時間を変えた同様のサンプルを４１個用意した。得られた相対ＰＬ強度の平均値は１．１１０であった。

（比較例（参考例）４）
比較例１と同様に光電変換層３前駆体を作製した。得られた光電変換層３前駆体の一部をｎ型化するため、光電変換層３前駆体まで堆積した部材を光電変換層３前駆体の下部電極２とは反対側から濃度０．８ｍＭの硫酸カドミウムを溶解させた２．５％アンモニア溶液に浸し、８０℃で２２分から９０分間反応させた。これにより光電変換層３の下部電極２とは反対側の表面から下部電極方向に深さ１００ｎｍ程度にＣｄがドーピングされたｎ型化合物半導体層３ｂが形成される。このあと直ちにＰｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ強度測定を行った。また同一ロット内のドーピング処理していないサンプルも同様にＰｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ強度測定を行い、ドーピング処理したサンプルのＰｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ強度とドーピング処理していないサンプルのＰｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ強度の比を算出した（相対ＰＬ強度）。反応溶液の濃度、反応時間を変えた同様のサンプルを３６個用意した。得られた相対ＰＬ強度の平均値は０．７５２であった。

（実施例６）
基板１として青板ガラスを用い、スパッタ法により裏面電極２となるＭｏ薄膜を７００ｎｍ程度堆積する。スパッタは、Ｍｏをターゲットとし、Ａｒガス雰囲気中でＲＦ２００Ｗ印加することにより行った。裏面電極２となるＭｏ薄膜堆積後、光電変換層３前駆体となるＣｕ（Ａｌ，Ｇａ）Ｓｅ_２薄膜を蒸着法（３段階法）により堆積した。まず、まず、基板温度を３００℃に加熱し、Ａｌ及びＧａとＳｅを堆積する（第１段階目）。その後、基板温度を５２０℃まで加熱し、Ｃｕと、Ｓｅ堆積する。吸熱反応の開始を確認し、一旦、Ｃｕが過剰の組成でＣｕの堆積を停止する（第２段階目）。堆積停止直後、基板を自然急冷し、基板温度を４００℃まで冷却した。急冷後、再びＡｌ及びＧａとＳｅを堆積する（第３段階目）ことで、若干、Ａｌ又はＧａ等のＩＩＩｂ族元素過剰組成にする。光電変換層３前駆体の膜厚は２５００ｎｍ程度とし、小粒径層の膜厚は２００ｎｍ程度とした。裏面電極２側の光電変換層３前駆体の化合物半導体の平均粒径は、１０００ｎｍであった。また、裏面電極２とは反対側の光電変換層３前駆体の化合物半導体の平均粒径は、３００ｎｍであった。

得られた光電変換層３前駆体の一部をｎ型化するため、光電変換層３前駆体まで堆積した部材を光電変換層３前駆体の裏面電極２とは反対側から濃度０．８ｍＭから８０ｍＭの硫酸カドミウムを溶解させた２５％アンモニア溶液に浸し、室温（２５℃）で２２分間反応させた。これにより光電変換層３の裏面電極２とは反対側の表面から裏面電極方向に深さ１００ｎｍ程度にＣｄがドーピングされたｎ型化合物半導体層３ｂが形成される。このうえから半絶縁層であるｉ−ＺｎＯ薄膜をスピンコートにより堆積した。続いて、この半絶縁層保護膜上に、透明電極４となるアルミナ（Ａｌ_２Ｏ_３）を２ｗｔ％含有するＺｎＯ：Ａｌを１μｍ程度堆積した。さらに、上部電極５として、Ａｌを抵抗加熱で堆積した。膜厚は３００ｎｍ程度とした。最後に反射防止膜６としてオプトメイト製マイクロレンズを添付した。これにより実施形態の光電変換素子１００を作製した。ソーラーシミュレータによりＡＭ１．５の擬似太陽光照射下で、電圧源とマルチメータを用い、開放端電圧（Ｖｏｃ）、短絡電流密度（Ｊｓｃ）曲線因子ＦＦを測定し、変換効率ηを得た。効率は６．０％であった

（比較例（参考例）５）
基板１として青板ガラスを用い、スパッタ法により裏面電極２となるＭｏ薄膜を７００ｎｍ程度堆積する。スパッタは、Ｍｏをターゲットとし、Ａｒガス雰囲気中でＲＦ２００Ｗ印加することにより行った。裏面電極２となるＭｏ薄膜堆積後、光電変換層３前駆体となるＣｕ（Ａｌ，Ｇａ）Ｓｅ_２薄膜を蒸着法（３段階法）により堆積した。まず、まず、基板温度を３８０℃に加熱し、Ａｌ及びＧａとＳｅを堆積する（第１段階目）。その後、基板温度を５５０℃まで加熱し、Ｃｕと、Ｓｅ堆積する。吸熱反応の開始を確認し、一旦、Ｃｕが過剰の組成でＣｕの堆積を停止する（第２段階目）。３分後再びＡｌ及びＧａとＳｅを堆積する（第３段階目）ことで、若干、Ａｌ又はＧａ等のＩＩＩｂ族元素過剰組成にする。光電変換層３前駆体の膜厚は２０００ｎｍ程度とし、裏面電極２側の光電変換層３前駆体の化合物半導体の粒径は、２０００ｎｍ程度であり、透明電極側まで一様につながっていた。

得られた光電変換層３前駆体の一部をｎ型化するため、光電変換層３前駆体まで堆積した部材を光電変換層３前駆体の裏面電極２とは反対側から濃度０．８ｍＭから８０ｍＭの硫酸カドミウムを溶解させた２５％アンモニア溶液に浸し、室温（２５℃）で２２分間反応させた。しかし光電変換層３の裏面電極２とは反対側の表面から裏面電極方向にＣｄはドーピングされず、ｎ型化合物半導体層３ｂが形成されなかった。このうえから半絶縁層であるｉ−ＺｎＯ薄膜をスピンコートにより堆積した。続いて、この半絶縁層保護膜上に、透明電極４となるアルミナ（Ａｌ_２Ｏ_３）を２ｗｔ％含有するＺｎＯ：Ａｌを１μｍ程度堆積した。さらに、上部電極５として、Ａｌを抵抗加熱で堆積した。膜厚は３００ｎｍ程度とした。最後に反射防止膜６としてオプトメイト製マイクロレンズを添付した。これにより実施形態の光電変換素子１００を作製した。ソーラーシミュレータによりＡＭ１．５の擬似太陽光照射下で、電圧源とマルチメータを用い、開放端電圧（Ｖｏｃ）、短絡電流密度（Ｊｓｃ）曲線因子ＦＦを測定し、変換効率ηを得た。効率は０．８％であった。

実施例１、比較例１はカドミウムのドーピング温度（２５℃、８０℃）が異なる光電変換素子の変換効率に着目した例である。５℃、８０℃で比較すると、２５℃でドーピングした方が変換効率が高いのは明らかで、平均１６．８％である。対して８０℃でドーピングした光電変換素子は、平均１５．９％である。これは、８０℃という高温では光電変換層が酸化、劣化し、再結合中心が増大することによると考えられる。また、８０℃でのドーピングは、硫酸カドミウムを濃度０．８ｍＭ以上にすると白色沈殿（ＣｄＯなど）が生じ、ドーピングを妨げることによる。

実施例１、比較例１、実施例４はカドミウムのドーピング温度（２５℃、８０℃、６０℃）が異なる光電変換素子の変換効率に着目した例である。２５℃、８０℃で比較すると、２５℃でドーピングした方が開放電圧が高いのは明らかであり、平均６２４ｍＶである。対して８０℃でドーピングした光電変換素子は、平均６０８ｍＶである。これは、変換効率の低下要因が開放電圧の低下によることを表しており、８０℃という高温では光電変換層が酸化、劣化し、再結合中心が増大することを支持する結果である。６０℃で３分間ドーピングした実施例７では６２７ｍＶと２５℃に比較してそん色無く、８０℃程度の高温で長時間ドープすることで光電変換層３の劣化が進行することを表している。また実施例７の場合、相対ＰＬ強度は１．１４２であったことも、これを支持している。

実施例３、比較例２は亜鉛のドーピング温度（２５℃、８０℃）異なる光電変換素子の変換効率に着目した例である。２５℃、８０℃で比較すると、２５℃でドーピングしたほうが変換効率が高いのは明らかである。これは、亜鉛をドーピングする際にも８０℃という高温では光電変換層が酸化、劣化し、再結合中心が増大することを支持する結果である。

実施例２、比較例１、３は下部電極２とは反対側の光電変換層３が異なる光電変換素子の変換効率に着目した例である。下部電極２とは反対側の光電変換層３がアモルファスないし２００ｎｍ程度の粒径である場合は効率が１４．５％、１５．９％（平均）であるにもかかわらず、光電変換層３前駆体の下部電極２側とその反対側が大粒径の場合は効率８．０％と低い。ドーピングの際に裏面電極２とは反対側の光電変換層３前駆体の粒径が下部電極２側の光電変換層３前駆体よりもその粒径が小さいことが重要であることを表している。

実施例５、比較例４はドーピング温度（２５℃、８０℃）が異なる光電変換層のＰｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ強度に着目した例である。２５℃、８０℃で比較すると、２５℃でドーピングした方が相対ＰＬ強度が高く、平均値は１．１１０であった。これはドーパントがドーピングされるＣｕ欠損サイトを埋めているからであり、未処理のものより上昇していると考えられる。対して８０℃でドーピングした光電変換層は、平均値が０．７５２と１より小さく、ドーピングの進行と同時に光電変換層が酸化、劣化し、再結合中心が増大していることをあらわしている。これは、変換効率の低下要因が再結合中心の増大すなわち開放電圧の低下によることを表しており、室温でドーピングすることが有効であることを支持する結果である。

実施例６、比較例５は、光電変換膜３前駆体の平均結晶粒径に着目した例である。その光電変換層３前駆体の平均結晶粒径が本発明範囲内の実施例７は、その平均結晶粒径が一様の比較例４に比較し、その効率は高い。ドーピングの際に裏面電極２とは反対側の光電変換層３前駆体の粒径が下部裏面電極２側の光電変換層３前駆体よりもその粒径が小さいことが重要であることを表している。

明細書中、元素の一部は元素記号のみで表している。
以上、実施形態の光電変換素子および太陽電池を説明したが、実施形態は例示した形態そのままに限定解釈されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成することができる。例えば、変形例の様に異なる実施形態にわたる構成要素を適宜組み合わせても良い。

１…基板、２…下部電極、３…光電変換層、３ａ…ｐ型化合物半導体層（大粒径光電変換層）、３ｂ…ｎ型化合物半導体層（小粒径またはアモルファス光電変換層）、４…透明電極（半絶縁層、中間層と窓層のうちのいずれか１以上を含んでもよい）、５…上部電極、６…反射防止膜、１００…光電変換素子

Claims (7)

1. 第１電極上にカルコパイライト化合物、ステナイト化合物とケステナイト化合物の化合物半導体のうちの少なくともいずれかを含む光電変換層を形成する光電変換素子の製造方法であって、
   前記光電変換層を形成する工程は、前記第１電極上に、カルコパイライト化合物、ステナイト化合物とケステナイト化合物の化合物半導体のうちの少なくともいずれかを含む光電変換層前駆体を形成する光電変換層前駆体形成工程を有し、前記光電変換層前駆体形成工程で得られた前記光電変換層前駆体は、前記第１電極側の前記化合物半導体がアモルファス、あるいは前記第１電極側の前記化合物半導体の平均結晶粒径が前記第１電極とは反対側の平均結晶粒径よりも大、の少なくともいずれかであって、
   前記光電変換層前駆体形成工程後、前記第１電極上に形成された前記光電変換層前駆体をＩＩａ族およびＩＩｂ族の少なくとも１種の元素を有する液に０℃以上６０℃以下で浸漬する浸漬工程、
   を少なくとも有する光電変換素子の製造方法。
2. 前記光電変換層層前駆体形成工程は、前記第１電極側の前記化合物半導体の平均結晶粒径を前記第１電極とは反対側の平均結晶粒径より大きくする処理を行う請求項１に記載の光電変換素子の製造方法。
3. 前記化合物半導体は、前記第１電極とは反対側の平均結晶粒径が５００ｎｍ以下又はアモルファスの少なくともいずれかである請求項１又は２に記載の光電変換素子の製造方法。
4. 前記化合物半導体は、前記第１電極側の平均結晶粒径が１０００ｎｍ以上３０００ｎｍ以下である請求項１乃至３のいずれか１項に記載の光電変換素子の製造方法。
5. 前記第１電極を有する部材を２００℃以上４００℃以下に加熱し、ＩＩＩｂ族元素とＶＩｂ族元素から選ばれる少なくとも１種を堆積し、
   次いで、温度を４５０℃以上５５０℃以下まで加熱し、Ｉｂ族元素とＶＩｂ族元素から選ばれる少なくとも１種を堆積し、
   次いで、４００℃以下まで冷却し、ＩＩＩｂ族元素とＶＩｂ族元素から選ばれる少なくとも１種を堆積することによりカルコパイライト化合物、ステナイト化合物とケステナイト化合物の化合物半導体のうちの少なくともいずれかを含む前記光電変換層前駆体を形成する請求項１乃至４のいずれか１項に記載の光電変換素子。
6. 前記光電変換層を形成する工程の後に、前記光電変換層の前記第１電極とは反対側の面側に第２電極を形成する請求項１乃至５のいずれか１項に記載の光電変換素子の製造方法。
7. 前記ＩＩａ族およびＩＩｂ族の少なくとも１種の元素を有する液は、８０ｍＭ以上のドーパント溶液である請求項１乃至６のいずれか１項に記載の光電変換素子の製造方法。