[go: up one dir, main page]

JP2015056540A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2015056540A
JP2015056540A JP2013189548A JP2013189548A JP2015056540A JP 2015056540 A JP2015056540 A JP 2015056540A JP 2013189548 A JP2013189548 A JP 2013189548A JP 2013189548 A JP2013189548 A JP 2013189548A JP 2015056540 A JP2015056540 A JP 2015056540A
Authority
JP
Japan
Prior art keywords
chip mounting
lead
chip
lead frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013189548A
Other languages
English (en)
Inventor
山 晋 一 高
Shinichi Takayama
山 晋 一 高
木 浩 二 荒
Koji Araki
木 浩 二 荒
達 郎 刀禰館
Tatsuo Tonedachi
達 郎 刀禰館
谷 和 巳 大
Kazumi Otani
谷 和 巳 大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013189548A priority Critical patent/JP2015056540A/ja
Priority to CN201410070605.8A priority patent/CN104465589A/zh
Priority to US14/202,942 priority patent/US20150069593A1/en
Publication of JP2015056540A publication Critical patent/JP2015056540A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W95/00
    • H10W70/421
    • H10W70/457
    • H10W70/415
    • H10W72/5366
    • H10W72/884
    • H10W74/00
    • H10W74/014
    • H10W74/111
    • H10W90/736
    • H10W90/756

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体チップの搭載能力を高めつつ、半導体装置の不良発生を避けることができる半導体装置及びその製造方法を提供する。
【解決手段】チップ搭載部111と、チップ搭載部111から隔てられ、チップ搭載部111と同じ厚さのリード部121とを有し、チップ搭載部111及びリード部121の上面の高さが同じであるリードフレーム11と、チップ搭載部111の上面に搭載され、リード部121と電気的に接続された半導体チップ12と、リードフレーム11及び半導体チップ12を一体的に封止するモールド樹脂14と、チップ搭載部111及びリード部121の裏面の一部を覆う金属皮膜15と、を有する。
【選択図】図1

Description

本発明の実施形態は、半導体装置及びその製造方法に関するものである。
チップ搭載部及びリード部から構成されるプレスリードフレームは、半導体チップの裏面側にモールド樹脂を充填するための空間を設けるために、半導体チップが搭載されるチップ搭載部が、リード部よりも上方にシフトしている。このような構造は、リードフレームとなる金属板を曲げる(プレス)ことにより形成される。従って、プレスリードフレームには、チップ搭載部及びリード部に対応する領域のほかに、曲げるための領域を必要する。そのため、プレスリードフレームにおいては、搭載できる半導体チップの大きさが制限され、チップ搭載能力を向上させることが難しい。さらに、大きな半導体チップを搭載しようとすると、リードフレームを大きくしなくてはならず、部材コストがかさむこととなる。
プレスリードフレームに代わるものとして、エッチングリードフレームが提案されている。エッチングリードフレームとは、金属板をエッチングすることにより成形したリードフレームである。エッチングリードフレームにおいては、チップ搭載部の厚さがリード部の厚さよりも薄くなっているため、半導体チップの裏面側にモールド樹脂を充填するための空間が存在する。従って、エッチングリードフレームは、曲げるための領域を必要としない。そのため、エッチングリードフレームにおいては、搭載できる半導体チップの大きさが制限されることはなく、高いチップ搭載能力を持つ。
しかしながら、エッチングリードフレームは、エッチング加工が必要なため、プレスリードフレームに比べて高価である。さらに、半導体チップを搭載するためにエッチングリードフレームに熱を印加すると、エッチングリードフレームの厚さが均一でないことから均一に加熱することが難しい。そのため、エッチングリードフレーム中に温度差が生じ、反りが発生することがある。そして、この反りにより、チップ搭載部に搭載された半導体チップが破壊され、半導体装置の不良が発生することがある。
特開2002−16181号公報
本発明は、半導体チップの搭載能力を高めつつ、半導体装置の不良発生を避けることができる半導体装置及びその製造方法を提供するものである。
実施形態によれば、半導体装置は、チップ搭載部と、前記チップ搭載部から隔てられ、前記チップ搭載部と同じ厚さのリード部とを有し、前記チップ搭載部及び前記リード部の上面の高さが同じであるリードフレームと、前記チップ搭載部の上面に搭載され、前記リード部と電気的に接続された半導体チップと、前記リードフレーム及び前記半導体チップを一体的に封止するモールド樹脂と、前記チップ搭載部及び前記リード部の裏面の一部を覆う金属皮膜と、を有する。
第1の実施形態の半導体装置の図である。 第1の実施形態のリードフレームの図である。 第1の実施形態の半導体装置の製造工程のフローチャートである。 第1の実施形態の変形例の半導体装置の図である。 第2の実施形態の半導体装置の図である。
以下、図面を参照して、実施形態を説明する。ただし、本発明はこの実施形態に限定されない。さらに、全図面にわたり共通する部分には、共通する符号を付し、重複する説明は省略する。また、図面は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置とは異なる個所もあるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。そして、以下の実施形態においては、半導体装置及び半導体チップ等の上下方向は、半導体素子が設けられた半導体チップの面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。また、厚さ、形状等に対して使用される「同じ」、「均一」、「平坦」等の表現は、数学的(幾何学的)に同じである場合だけを意味するものではなく、半導体装置の製造工程において工業的に許容される程度の違いや粗さ等がある場合をも意味する。
(第1の実施形態)
(半導体装置)
図1(a)は半導体装置10の断面を示し、図1(b)は半導体装置10の裏面を示す。図1(a)及び図1(b)を参照して、第1の実施形態の半導体装置10を説明する。
第1の実施形態の半導体装置10は、リードフレーム11、半導体チップ12、ワイヤ13及びモールド樹脂14を備える。リードフレーム11は、チップ搭載部111と、チップ搭載部111から隔てられたリード部121とを備える。チップ搭載部111の上面には、半導体チップ12が搭載されている。半導体チップ12の上面に設けられた電極は、ワイヤ13を介してリード部121の上面と電気的に接続されている。また、モールド樹脂14は、リードフレーム11、半導体チップ12及びワイヤ13を一体的に封止する。
チップ搭載部111及びリード部121のそれぞれの先端部分の一方は、モールド樹脂14から突出しており、この部分には、金属皮膜15が形成されている。さらに、図1(b)に示すように、半導体装置10の裏面においても、チップ搭載部111及びリード部121の裏面の一部がモールド樹脂14から露出し、その部分には、金属皮膜15が形成されている。
(リードフレーム)
図2(a)はリードフレーム11の断面を示し、図2(b)はリードフレーム11の上面を示す。図2(a)及び図2(b)を参照して、第1の実施形態のリードフレーム11を説明する。ただし、実際に製造工程で用いられるリードフレームは、図2のリードフレーム11が連続的に繋がっている。
リードフレーム11は、先に説明したように、チップ搭載部111と、チップ搭載部111から隔てられたリード部121とを有する。さらに、図2(a)に示されるように、チップ搭載部111及びリード部121は同じ厚さを有し、且つ、チップ搭載部111とリード部121との間には段差がない。言い換えると、リードフレーム11は、均一な厚さを持ち、且つ、チップ搭載部111及びリード部121の上面の高さが同じである。従って、リードフレーム11は、エッチング工程や曲げ工程(プレス工程)を必要とせずに、安価に製造することができる。
(半導体装置の製造方法)
図3は、第1の実施形態の半導体装置10の製造方法のフローチャートを示す。図3を参照して、半導体装置10の製造方法を説明する。
ステップS1において、リードフレーム11のチップ搭載部111の上面に、半導体チップ12を搭載する。この際、リードフレーム11には熱が印加される。均一な厚さを持つリードフレーム11には均一に熱を印加することができるため、リードフレーム11中に温度差が生じ難い。従って、温度差によるリードフレーム11の反りの発生を避け、反りによる半導体チップ12の破壊を避けることができる。
ステップS2において、半導体チップ12の上面に設けられた電極及びリード部121の上面に、電極とリード部121とを電気的に接続するためのワイヤ13をボンディングする。
ステップS3において、リードフレーム11、半導体チップ12及びワイヤ13を一体的にモールド樹脂14で封止する。封止工程は、リードフレーム11を含む金型の中にモールド樹脂14を注入することにより行われる。この際、金型を用いて、チップ搭載部111及びリード部121の裏面の一部をモールド樹脂14から露出させるように封止する。金型を用いて封止することにより、曲げ(プレス)やエッチングが施されていない均一な厚さを持つリードフレーム11を用いた場合であっても、リードフレーム11のチップ搭載部111及びリード部121の裏面の一部をモールド樹脂14から露出させつつ、半導体チップ12の裏面をモールド樹脂14で覆うことができる。
ステップ4において、モールド樹脂から露出したチップ搭載部111及びリード部121の部分に対して、金属皮膜15を形成する。
ステップ5において、リードフレーム11により繋がった複数の半導体装置10を切り離す(個片化する)。
第1の実施形態のリードフレーム11においては、チップ搭載部111及びリード部121は同じ厚さを有し、且つ、チップ搭載部111とリード部121との間には段差がなく、チップ搭載部111及びリード部121の上面の高さが同じである。プレスリードフレームにおいては、チップ搭載部とリード部との間に、半導体チップを搭載することができない曲がった領域が存在していたが、第1の実施形態のリードフレーム11においては、このような領域が存在しない。従って、リードフレーム11を用いることにより、大きな半導体チップを搭載することが可能となり、チップ搭載能力を向上させることができる。さらに、リードフレーム11は、エッチング工程や曲げ工程を必要とせずに、安価に製造することができる。また、このようなリードフレーム11を用いて封止を行った場合であっても、金型を用いて封止を行うことにより、チップ搭載部111及びリード部121の裏面の一部をモールド樹脂14から露出させつつ、半導体チップ12の裏面をモールド樹脂14で覆うことができる。
また、第1の実施形態によれば、リードフレーム11が均一な厚さを持つため、リードフレーム11に熱を印加した際、リードフレーム11には均一に熱が印加され、リードフレーム11中に温度差が生じ難い。従って、温度差によるリードフレーム11の反りの発生を避けることができるため、反りによって半導体チップ12が破壊されることはない。すなわち、半導体チップ12の破壊による半導体装置10の不良の発生を避けることができる。
図4は、第1の実施形態の変形例としての半導体装置20の断面を示す。
半導体装置20は、半導体装置20の裏面側に金属皮膜15に接する半田ボール16が形成されている。この点が、第1の実施形態の半導体装置10と異なる。半導体装置20をアプリケーション基板上に搭載した場合、半導体装置20は、半田ボール16を介してアプリケーション基板と電気的に接続される。この際、半導体装置20の直下に位置する半田ボール16により接続することができるため、半導体装置の側面に位置する端子により接続する場合と比べて、アプリケーション基板における半導体装置20搭載用の領域(フットパターン)の面積を小さくすることができる。
(第2の実施形態)
(半導体装置)
第2の実施形態は、第1の実施形態と異なる半導体チップ12の搭載方法を有する。図5(a)は、第2の実施形態の半導体装置30の断面を示す。図5(a)を用いて、第2の実施形態を説明する。
第2の実施形態の半導体装置30は、第1の実施形態と同様に、半導体チップ12、ワイヤ13及びモールド樹脂14を備え、さらに、第1の実施形態と同様の構造を持つリードフレーム11を有する。しかしながら、第1の実施形態とは異なり、半導体チップ12は、チップ搭載部111の上面とリード部121の上面とをまたがるように搭載されている。すなわち、半導体チップ12は、チップ搭載部111とリード部121との両方に搭載されている。なお、半導体チップ12は、絶縁性接着材37を介してチップ搭載部111及びリード部121に搭載されており、絶縁性接着材37は、例えば、絶縁性のダイアタッチフィルム(DAF)、接着剤又はペーストである。
第2の実施形態によれば、リードフレーム11は、第1の実施形態と同様に、チップ搭載部111及びリード部121は同じ厚さを有し、且つ、チップ搭載部111とリード部121との間には段差がなく、チップ搭載部111及びリード部121の上面の高さが同じである。従って、半導体チップ12を、チップ搭載部111の上面とリード部121の上面とにまたがるように搭載することは容易である。その結果、リードフレーム11を大きくすることなく、チップ搭載部111よりも大きな面積を持つ半導体チップ12を搭載することができる。すなわち、チップ搭載能力をより向上させることができる。
さらに、第2の実施形態は、第1の実施形態と同様のリードフレーム11を用いるため、第1の実施形態と同様の効果を得ることができる。
なお、第2の実施形態の半導体装置30は、第1の実施形態の製造方法において、半導体チップ12を、チップ搭載部111の上面とリード部121の上面とをまたがるように搭載することにより、形成することができる。
図5(b)は、第2の実施形態の変形例としての半導体装置40の断面を示す。この変形例による半導体装置40では、半導体チップ12は、金属バンプ48を介して、チップ搭載部111とリード部121とに接続されている。この変形例においては、半導体チップ12の裏面に電極(例えばThrough Silicon Via(TSV)電極)が設けてあり、この電極とチップ搭載部111及びリード部121とが金属バンプ48を介して電気的に接続される。その結果、ワイヤ13を用いた場合と比べて半導体装置40の厚みを抑えることができる。
本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更、組み合わせを行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10、20、30、40 半導体装置
11 リードフレーム
12 半導体チップ
13 ワイヤ
14 モールド樹脂
15 金属皮膜
16 半田ボール
37 絶縁性接着材
48 金属バンプ
80 半導体製造装置
111 チップ搭載部
121 リード部

Claims (5)

  1. チップ搭載部と、前記チップ搭載部から隔てられ、前記チップ搭載部と同じ厚さのリード部とを有し、前記チップ搭載部及び前記リード部の上面の高さが同じであるリードフレームと、
    前記チップ搭載部の上面に搭載され、前記リード部と電気的に接続された半導体チップと、
    前記リードフレーム及び前記半導体チップを一体的に封止するモールド樹脂と、
    前記チップ搭載部及び前記リード部の裏面の一部を覆う金属皮膜と、
    を備えることを特徴とする半導体装置。
  2. 前記半導体チップは、前記チップ搭載部の上面と前記リード部の上面とをまたがるように搭載されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記金属皮膜に接する半田ボールをさらに備えることを特徴とする請求項1又は2に記載の半導体装置。
  4. チップ搭載部と、前記チップ搭載部と隔てられ、前記チップ搭載部と同じ厚さのリード部とを有し、前記チップ搭載部及び前記リード部の上面の高さが同じであるリードフレームを準備し、
    前記チップ搭載部の上面に半導体チップを搭載し、
    前記半導体チップを、前記リード部と電気的に接続し、
    前記チップ搭載部及び前記リード部の裏面の一部をモールド樹脂から露出させるように、前記リードフレーム及び前記半導体チップを一体的に前記モールド樹脂で封止し、
    前記モールド樹脂から露出した前記チップ搭載部及び前記リード部の裏面の一部に対して、金属皮膜を形成する、
    ことを特徴とする半導体装置の製造方法。
  5. 前記半導体チップは、前記チップ搭載部の上面と前記リード部の上面とをまたがるように搭載されることを特徴とする請求項4に記載の半導体装置の製造方法。
JP2013189548A 2013-09-12 2013-09-12 半導体装置及びその製造方法 Pending JP2015056540A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013189548A JP2015056540A (ja) 2013-09-12 2013-09-12 半導体装置及びその製造方法
CN201410070605.8A CN104465589A (zh) 2013-09-12 2014-02-28 半导体装置及其制造方法
US14/202,942 US20150069593A1 (en) 2013-09-12 2014-03-10 Semiconductor device and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013189548A JP2015056540A (ja) 2013-09-12 2013-09-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2015056540A true JP2015056540A (ja) 2015-03-23

Family

ID=52624801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013189548A Pending JP2015056540A (ja) 2013-09-12 2013-09-12 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20150069593A1 (ja)
JP (1) JP2015056540A (ja)
CN (1) CN104465589A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111463139A (zh) * 2016-03-03 2020-07-28 英飞凌科技股份有限公司 制造具有光学检测特征的模制的半导体封装体的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405830A (zh) * 2015-12-09 2016-03-16 西安华为技术有限公司 系统级封装模块和封装方法
JP7183964B2 (ja) * 2019-06-11 2022-12-06 株式会社デンソー 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167978A (ja) * 1997-08-26 1999-03-09 Matsushita Electric Ind Co Ltd 半導体装置
JPH11186481A (ja) * 1997-12-25 1999-07-09 Sanyo Electric Co Ltd リードフレーム
JP2005116687A (ja) * 2003-10-06 2005-04-28 Renesas Technology Corp リードフレーム、半導体装置及び半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2309388A (en) * 1987-08-26 1989-03-31 Matsushita Electric Industrial Co., Ltd. Integrated circuit device and method of producing the same
EP0448266B1 (en) * 1990-03-23 1996-06-05 Motorola, Inc. Surface mountable semiconductor device having self loaded solder joints
JP2000003988A (ja) * 1998-06-15 2000-01-07 Sony Corp リードフレームおよび半導体装置
KR100381302B1 (ko) * 1999-04-08 2003-04-26 신꼬오덴기 고교 가부시키가이샤 반도체 장치 및 그 제조방법
JP2001077232A (ja) * 1999-09-06 2001-03-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3417395B2 (ja) * 2000-09-21 2003-06-16 松下電器産業株式会社 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
JP4611569B2 (ja) * 2001-05-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム及び半導体装置の製造方法
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
US7268415B2 (en) * 2004-11-09 2007-09-11 Texas Instruments Incorporated Semiconductor device having post-mold nickel/palladium/gold plated leads
JP2006147918A (ja) * 2004-11-22 2006-06-08 Denso Corp 半導体装置
US7256481B2 (en) * 2005-11-30 2007-08-14 Texas Instruments Incorporated Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices
JP5634149B2 (ja) * 2010-07-16 2014-12-03 ルネサスエレクトロニクス株式会社 半導体装置
JP5896302B2 (ja) * 2010-11-02 2016-03-30 大日本印刷株式会社 Led素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167978A (ja) * 1997-08-26 1999-03-09 Matsushita Electric Ind Co Ltd 半導体装置
JPH11186481A (ja) * 1997-12-25 1999-07-09 Sanyo Electric Co Ltd リードフレーム
JP2005116687A (ja) * 2003-10-06 2005-04-28 Renesas Technology Corp リードフレーム、半導体装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111463139A (zh) * 2016-03-03 2020-07-28 英飞凌科技股份有限公司 制造具有光学检测特征的模制的半导体封装体的方法

Also Published As

Publication number Publication date
CN104465589A (zh) 2015-03-25
US20150069593A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
JP5899768B2 (ja) 半導体パッケージ、配線基板ユニット、及び電子機器
US8779603B2 (en) Stacked semiconductor device with heat dissipation
JP2012216644A (ja) 半導体装置及びその製造方法
JP6048238B2 (ja) 電子装置
JP2019140179A (ja) フリップチップ実装用の基板およびこれを用いた電子装置
JP4307362B2 (ja) 半導体装置、リードフレーム及びリードフレームの製造方法
JP2011198810A (ja) 半導体装置の実装構造及び実装方法
JP6406996B2 (ja) 半導体装置
JP5381175B2 (ja) 半導体装置及び半導体装置の製造方法
JP2015056540A (ja) 半導体装置及びその製造方法
JP2012129452A (ja) 半導体装置、半導体パッケージおよび半導体装置の製造方法
JP6128993B2 (ja) 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法
JP5547703B2 (ja) 半導体装置の製造方法
JP2016146457A (ja) 半導体装置およびその製造方法
CN104471705B (zh) 用于大面积半导体芯片的低热应力封装
JP5378643B2 (ja) 半導体装置及びその製造方法
JP4626445B2 (ja) 半導体パッケージの製造方法
JP4305326B2 (ja) 半導体パッケージの製造方法
JP2008306032A (ja) 半導体パッケージ
JP4181557B2 (ja) 半導体装置およびその製造方法
JP2006210941A (ja) 半導体装置
JP4695672B2 (ja) 半導体装置
JP2009158825A (ja) 半導体装置
JP4840305B2 (ja) 半導体装置の製造方法
JP5845855B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160506