[go: up one dir, main page]

JP2015050694A - Relay control device - Google Patents

Relay control device Download PDF

Info

Publication number
JP2015050694A
JP2015050694A JP2013182285A JP2013182285A JP2015050694A JP 2015050694 A JP2015050694 A JP 2015050694A JP 2013182285 A JP2013182285 A JP 2013182285A JP 2013182285 A JP2013182285 A JP 2013182285A JP 2015050694 A JP2015050694 A JP 2015050694A
Authority
JP
Japan
Prior art keywords
potential
relay
initial
low
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013182285A
Other languages
Japanese (ja)
Inventor
佳浩 河村
Yoshihiro Kawamura
佳浩 河村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP2013182285A priority Critical patent/JP2015050694A/en
Publication of JP2015050694A publication Critical patent/JP2015050694A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To control an operating state of each relay to a desired state even when a specific output port, in which a control signal for controlling the relay appears, becomes a high-impedance state.SOLUTION: In a relay control device controlling on and off of a plurality of relays 1, 2, 11, and 12 connecting between a high-voltage-system circuit and a low-voltage-system circuit, pull-down circuits 31 to 34 are connected so that input potentials of buffer circuits 6a, 6b, 16a, and 16b approach a constant potential when output ports P1 to P4 of a CPU 20 become high impedance. Even when a microcomputer does not operate, on and off states of each relay can be surely controlled, thereby preventing flow of a high-voltage current from a high-voltage system to a low-voltage system after the plurality of relays simultaneously turn on. The combination of a pull-down circuit 41 and a pull-up circuit 42 surely performs discharging of charges of a flying capacitor 9 at the time of stop of the CPU 20.

Description

本発明は、高圧系及び低圧系を含む電気回路において複数のリレーを適切に制御するためのリレー制御装置に関する。   The present invention relates to a relay control device for appropriately controlling a plurality of relays in an electric circuit including a high voltage system and a low voltage system.

本発明と関連のある従来技術が特許文献1に開示されている。また、特許文献1の図3に示された構成の装置を利用することにより、例えば高電圧を扱う車両上の電源回路における地絡抵抗を計測することができる。   A conventional technique related to the present invention is disclosed in Patent Document 1. Further, by using the apparatus having the configuration shown in FIG. 3 of Patent Document 1, it is possible to measure a ground fault resistance in a power supply circuit on a vehicle that handles a high voltage, for example.

このような地絡抵抗を計測する装置においては、フライングキャパシタと呼ばれるコンデンサを利用し、高圧回路の出力からフライングキャパシタに充電を行った後、このフライングキャパシタの電荷の放電を行う必要がある。フライングキャパシタの充電及び放電を行うために、複数のリレーを利用する。複数のリレーには、充電動作を行うためのリレーと、放電動作を行うためのリレーとがあり、充電動作の際には前者のリレーがオンになり後者のリレーがオフになる。また、放電動作の際には、前者のリレーがオフになり後者のリレーがオンになる。   In such an apparatus for measuring the ground fault resistance, it is necessary to use a capacitor called a flying capacitor and charge the flying capacitor from the output of the high-voltage circuit, and then discharge the flying capacitor. A plurality of relays are used to charge and discharge the flying capacitor. The plurality of relays include a relay for performing a charging operation and a relay for performing a discharging operation. In the charging operation, the former relay is turned on and the latter relay is turned off. Further, during the discharging operation, the former relay is turned off and the latter relay is turned on.

上記のような構成において、もしも前者のリレー及び後者のリレーが同時にオンになると、オン状態になった複数のリレーを経由して、高圧系の回路から低圧系の回路に向かって高圧電流が流入し、低圧系の回路が破壊される可能性が高い。したがって、充電動作を行うためのリレーと、放電動作を行うためのリレーとの両者が同時にオンにならないように制御しなければならない。   In the above configuration, if the former relay and the latter relay are simultaneously turned on, a high-voltage current flows from the high-voltage circuit to the low-voltage circuit via a plurality of relays that are turned on. However, there is a high possibility that the low-pressure circuit is destroyed. Therefore, control must be performed so that both the relay for performing the charging operation and the relay for performing the discharging operation are not turned on at the same time.

そこで、特許文献1においては、充電動作を行うためのリレーを制御する発光ダイオード(LED)と、放電動作を行うためのリレーを制御する発光ダイオードとを互いに逆極性の方向に向けて並列に接続している。これにより、充電動作を行うためのリレーと放電動作を行うためのリレーとが同時にオンになるのを防止でき、高圧系の回路から低圧系の回路に向かって高圧電流が直接流入するのを阻止できる。   Therefore, in Patent Document 1, a light emitting diode (LED) that controls a relay for performing a charging operation and a light emitting diode that controls a relay for performing a discharging operation are connected in parallel in opposite directions. doing. As a result, the relay for performing the charging operation and the relay for performing the discharging operation can be prevented from being simultaneously turned on, and the high-voltage current is prevented from flowing directly from the high-voltage circuit to the low-voltage circuit. it can.

特開2010−28711号公報JP 2010-28711 A

ところで、地絡抵抗を計測する装置においては、フライングキャパシタの充放電に伴って電圧を計測し、計測結果に基づき所定の計算を行って地絡抵抗を求める。例えば、マイクロコンピュータを利用することにより、複数のリレーのオンオフを個別に制御したり、電圧を計測したり、計測結果から地絡抵抗を算出する処理を行うことが可能である。   By the way, in the apparatus which measures ground fault resistance, a voltage is measured with charging / discharging of a flying capacitor, and predetermined calculation is performed based on a measurement result, and ground fault resistance is calculated | required. For example, by using a microcomputer, it is possible to individually control on / off of a plurality of relays, measure voltages, and calculate a ground fault resistance from a measurement result.

一方、一般的なマイクロコンピュータが様々な制御信号を出力するために利用可能な出力ポートについては、様々なバスラインに接続できるように、スリーステート回路の出力として構成されている場合が多い。この構成は、1つの出力ポートを高電位側ラインと接続する高電位側のスイッチング素子と、同じ出力ポートを低電位側ラインと接続する低電位側のスイッチング素子とを備えている。   On the other hand, an output port that can be used by a general microcomputer to output various control signals is often configured as an output of a three-state circuit so that it can be connected to various bus lines. This configuration includes a high-potential side switching element that connects one output port to a high-potential side line, and a low-potential side switching element that connects the same output port to a low-potential side line.

したがって、マイクロコンピュータが該当する出力ポートの高電位側及び低電位側のスイッチング素子をそれぞれオン及びオフに制御することにより、高電位の信号を出力することができる。また、高電位側及び低電位側のスイッチング素子をそれぞれオフ及びオンに制御することにより、低電位の信号を出力することができる。更に、高電位側及び低電位側の両方のスイッチング素子を同時にオフにすることにより、該当する出力ポートが実質的にはどこにも接続されていない開放状態、すなわちハイインピーダンスの状態にすることができる。したがって、1つの出力ポートの状態として、高電位の状態と、低電位の状態と、ハイインピーダンスの状態の3種類の状態(スリーステート又はトライステート)が存在する。   Therefore, the microcomputer can output a high-potential signal by controlling the high-potential side and low-potential side switching elements of the corresponding output port to be on and off, respectively. Further, a low potential signal can be output by controlling the switching elements on the high potential side and the low potential side to be off and on, respectively. Further, by simultaneously turning off both the high-potential side and low-potential side switching elements, the corresponding output port can be brought into an open state, i.e., a state of high impedance, which is not connected to anywhere. . Therefore, there are three types of states (three-state or tri-state) as one output port state: a high-potential state, a low-potential state, and a high-impedance state.

地絡抵抗を計測する装置において、複数のリレーをマイクロコンピュータで制御する場合には、マイクロコンピュータの出力ポートに高電位又は低電位の制御信号を出力することにより、各々のリレーをオン又はオフに切り替えることができる。しかし、マイクロコンピュータの出力ポートがハイインピーダンスの状態になっている時には、制御信号の状態が定まらないため、リレーのオンオフ動作も確定しない。したがって、リレーなどの負荷のオンオフを制御するような場合には、出力ポートのハイインピーダンスの状態を使用しないようにマイクロコンピュータ自身が制御するのが一般的である。   In a device for measuring ground fault resistance, when a plurality of relays are controlled by a microcomputer, each relay is turned on or off by outputting a high potential or low potential control signal to an output port of the microcomputer. Can be switched. However, when the output port of the microcomputer is in a high impedance state, the state of the control signal is not determined, so the on / off operation of the relay is not determined. Therefore, when controlling on / off of a load such as a relay, the microcomputer generally controls the output port so as not to use the high impedance state.

しかしながら、例えば電源の投入によってマイクロコンピュータにリセット信号が印加された時や、電源オフ時や、何らかの異常発生によって強制的にリセット信号が発生したような場合には、マイクロコンピュータ自体の状態が初期化されるため、全ての出力ポートは一時的にハイインピーダンスの状態になってしまう。   However, for example, when a reset signal is applied to the microcomputer by turning on the power, when the power is turned off, or when a reset signal is forcibly generated due to some abnormality, the state of the microcomputer itself is initialized. Therefore, all the output ports are temporarily in a high impedance state.

例えば、特許文献1の図3に示された装置において、マイクロコンピュータの出力ポートがハイインピーダンスの状態になると、フライングキャパシタの周辺に接続されている全てのリレーの動作状態が定まらないので、フライングキャパシタの接続状態も定まらない。したがって、例えば地絡抵抗の計測を開始する時の初期状態においては、フライングキャパシタに既に電荷が蓄積されている可能性を考慮して、計測誤差を減らすために、フライングキャパシタの電荷を放電する動作を初期化として実施せざるを得ない。したがって、装置の電源を投入してから、実際に計測を開始するまでの準備(初期化)に余分な時間がかかる。   For example, in the apparatus shown in FIG. 3 of Patent Document 1, when the output port of the microcomputer is in a high impedance state, the operating states of all the relays connected to the periphery of the flying capacitor are not determined. The connection status of is not determined. Therefore, for example, in the initial state when starting measurement of ground fault resistance, the operation of discharging the charge of the flying capacitor to reduce the measurement error in consideration of the possibility that the charge has already accumulated in the flying capacitor. Must be implemented as initialization. Therefore, extra time is required for preparation (initialization) from when the power of the apparatus is turned on to when measurement is actually started.

なお、マイクロコンピュータを利用していないロジック回路であっても、例えばスリーステート出力バッファを含むロジック回路を用いてリレーを制御する場合には、同様な自体が発生する可能性がある。   Even in the case of a logic circuit that does not use a microcomputer, for example, when the relay is controlled using a logic circuit including a three-state output buffer, the same occurrence may occur.

本発明は、上述した事情に鑑みてなされたものであり、その目的は、リレーを制御するための制御信号が現れる特定の出力ポートがハイインピーダンスの状態になった場合であっても、各リレーの動作状態を所望の状態に制御することが可能なリレー制御装置を提供することを目的とする。   The present invention has been made in view of the above-described circumstances, and its purpose is to provide each relay even when a specific output port in which a control signal for controlling the relay appears is in a high impedance state. It is an object of the present invention to provide a relay control device that can control the operation state of the device to a desired state.

前述した目的を達成するために、本発明に係るリレー制御装置は、下記(1)〜(4)を特徴としている。
(1) 高圧系及び低圧系の電気回路と、
前記高圧系と所定の中間点との間の電気接続を開閉する第1のリレーと、
前記低圧系と前記中間点との間の電気接続を開閉する第2のリレーと、
高レベル、低レベル、及びハイインピーダンスの3状態のいずれかに変化可能な複数の出力ポートを含む制御信号発生部と、
前記複数の出力ポートに現れる第1の制御信号及び第2の制御信号の電位の高/低に基づいて前記第1のリレー及び前記第2のリレーを駆動する駆動部と、
前記第1の制御信号の初期状態の電位を所定の高電位又は所定の低電位に近づける第1の初期電位制御部と、
前記第2の制御信号の初期状態の電位を所定の高電位又は所定の低電位に近づける第2の初期電位制御部と、
備えたこと。
(2) 上記(1)の構成のリレー制御装置であって、
前記第1の初期電位制御部と前記第2の初期電位制御部とが、互いに同等の高電位又は低電位に、前記初期状態の電位を近づける、
こと。
(3) 上記(1)の構成のリレー制御装置であって、
前記第1の初期電位制御部および前記第2の初期電位制御部の一方が、前記初期状態の電位を所定の高電位に近づけ、
前記第1の初期電位制御部および前記第2の初期電位制御部の他方が、前記初期状態の電位を所定の低電位に近づける、
こと。
(4) 上記(3)の構成のリレー制御装置であって、
前記第1の初期電位制御部および前記第2の初期電位制御部は、前記初期状態において前記第1のリレーが開かれ前記第2のリレーが閉じられるように、該初期状態の電位を所定の高電位又は所定の低電位に近づける、
こと。
In order to achieve the above-described object, a relay control device according to the present invention is characterized by the following (1) to (4).
(1) High-voltage and low-voltage electric circuits;
A first relay for opening and closing an electrical connection between the high voltage system and a predetermined intermediate point;
A second relay for opening and closing an electrical connection between the low pressure system and the intermediate point;
A control signal generator including a plurality of output ports that can change to any of three states of high level, low level, and high impedance;
A driving unit that drives the first relay and the second relay based on the high / low potentials of the first control signal and the second control signal appearing in the plurality of output ports;
A first initial potential control unit that brings an initial potential of the first control signal close to a predetermined high potential or a predetermined low potential;
A second initial potential control unit for bringing the initial potential of the second control signal close to a predetermined high potential or a predetermined low potential;
Having prepared.
(2) A relay control device configured as described in (1) above,
The first initial potential control unit and the second initial potential control unit bring the potential in the initial state closer to a high potential or a low potential equivalent to each other;
about.
(3) A relay control device configured as described in (1) above,
One of the first initial potential control unit and the second initial potential control unit brings the potential in the initial state closer to a predetermined high potential,
The other of the first initial potential control unit and the second initial potential control unit brings the potential in the initial state closer to a predetermined low potential.
about.
(4) A relay control device configured as described in (3) above,
The first initial potential control unit and the second initial potential control unit are configured to set the potential in the initial state to a predetermined value so that the first relay is opened and the second relay is closed in the initial state. Close to a high potential or a predetermined low potential,
about.

上記(1)の構成のリレー制御装置によれば、制御信号発生部の出力ポートがハイインピーダンスの状態になった時に、第1の初期電位制御部が第1の制御信号を所定の高電位又は低電位に近づけ、第2の初期電位制御部が前記第2の制御信号を所定の高電位又は低電位に近づけるので、各リレーの状態を所望の状態に固定できる。
上記(2)の構成のリレー制御装置によれば、制御信号発生部の出力ポートがハイインピーダンスの状態になった時に、第1の初期電位制御部及び第2の初期電位制御部の働きにより、第1のリレー及び第2のリレーが共に回路の接続を遮断する状態に初期化することができる。
上記(3)の構成のリレー制御装置によれば、制御信号発生部の出力ポートがハイインピーダンスの状態になったときに、第1の初期電位制御部及び第2の初期電位制御部の働きにより、第1のリレー及び第2のリレーの一方がオンになる状態に初期化することができる。
上記(4)の構成のリレー制御装置によれば、制御信号発生部の出力ポートがハイインピーダンスの状態になった時に、第1の初期電位制御部及び第2の初期電位制御部の働きにより、第2のリレーのみをオン状態にすることができる。これにより、例えば特許文献1の図3のような構成においては、フライングキャパシタの電荷を放電させることができる。
According to the relay control device having the above configuration (1), when the output port of the control signal generating unit is in a high impedance state, the first initial potential control unit outputs the first control signal to a predetermined high potential or Since the second initial potential control unit brings the second control signal close to a predetermined high potential or low potential close to the low potential, the state of each relay can be fixed to a desired state.
According to the relay control device having the configuration of (2) above, when the output port of the control signal generation unit is in a high impedance state, the first initial potential control unit and the second initial potential control unit function, Both the first relay and the second relay can be initialized to a state where the circuit connection is cut off.
According to the relay control device having the configuration of (3) above, when the output port of the control signal generation unit is in a high impedance state, the first initial potential control unit and the second initial potential control unit function. The first relay and the second relay can be initialized to be turned on.
According to the relay control device having the configuration of (4) above, when the output port of the control signal generation unit is in a high impedance state, the first initial potential control unit and the second initial potential control unit function, Only the second relay can be turned on. Thereby, for example, in the configuration shown in FIG. 3 of Patent Document 1, the charge of the flying capacitor can be discharged.

本発明のリレー制御装置によれば、リレーを制御するための制御信号が現れる特定の出力ポートがハイインピーダンスの状態になった場合であっても、各リレーの動作状態を所望の状態に制御することが可能である。   According to the relay control device of the present invention, even if a specific output port in which a control signal for controlling the relay appears is in a high impedance state, the operation state of each relay is controlled to a desired state. It is possible.

以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態(以下、「実施形態」という。)を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。   The present invention has been briefly described above. Further, the details of the present invention will be further clarified by reading through a mode for carrying out the invention described below (hereinafter referred to as “embodiment”) with reference to the accompanying drawings. .

図1は、第1実施形態における地絡抵抗計測装置の構成を示す電気回路図である。FIG. 1 is an electric circuit diagram showing a configuration of a ground fault resistance measuring apparatus according to the first embodiment. 図2は、第2実施形態における地絡抵抗計測装置の構成を示す電気回路図である。FIG. 2 is an electric circuit diagram showing a configuration of a ground fault resistance measuring apparatus according to the second embodiment.

本発明のリレー制御装置に関する具体的な実施形態について、各図を参照しながら以下に説明する。   Specific embodiments relating to the relay control device of the present invention will be described below with reference to the drawings.

<第1実施形態>
<概要の説明>
本実施形態では、本発明のリレー制御装置を図1に示した地絡抵抗計測装置100Aに搭載した場合を想定している。
<First Embodiment>
<Overview>
In the present embodiment, it is assumed that the relay control device of the present invention is mounted on the ground fault resistance measuring device 100A shown in FIG.

図1に示した地絡抵抗計測装置100Aは、例えば電気自動車やハイブリッドカーのような車両に搭載され、この車両の推進用の電気エネルギーを供給する高圧電源3の出力側の電極101及び102と接続された状態で使用される。そして、地絡抵抗計測装置100Aはプラス側の電極101とグランド(車体等のアース)Gとの間の地絡抵抗RL+、及びマイナス側の電極102とグランドGとの間の地絡抵抗RL−を計測することができる。   A ground fault resistance measuring device 100A shown in FIG. 1 is mounted on a vehicle such as an electric vehicle or a hybrid car, for example, and electrodes 101 and 102 on the output side of a high-voltage power supply 3 for supplying electric energy for propulsion of the vehicle; Used in a connected state. The ground fault resistance measuring apparatus 100A includes a ground fault resistance RL + between the positive electrode 101 and the ground (earth such as a vehicle body) G, and a ground fault resistance RL− between the negative electrode 102 and the ground G. Can be measured.

図1に示した地絡抵抗計測装置100Aは、フライングキャパシタ9の充電及び放電を制御するために、5個のリレー(1、2、11、12、13)を備えている。これらのリレーを本発明のリレー制御装置が制御する。   The ground fault resistance measuring apparatus 100A shown in FIG. 1 includes five relays (1, 2, 11, 12, 13) in order to control charging and discharging of the flying capacitor 9. These relays are controlled by the relay control device of the present invention.

<構成の説明>
図1に示した地絡抵抗計測装置100Aは、フライングキャパシタ9、光MOS半導体リレー1、2、11、12、13、バッファ回路6a、6b、16a、16b、ローパスフィルタ(LPF)14、マイクロコンピュータ(CPU)20、電源部25、プルダウン回路31、32、33、34、抵抗器R1、R2、R3、R4、R5、R6、R7、R8、及びダイオードD1、D2を備える。
<Description of configuration>
The ground fault resistance measuring apparatus 100A shown in FIG. 1 includes a flying capacitor 9, optical MOS semiconductor relays 1, 2, 11, 12, and 13, buffer circuits 6a, 6b, 16a, and 16b, a low-pass filter (LPF) 14, and a microcomputer. (CPU) 20, a power supply unit 25, pull-down circuits 31, 32, 33, 34, resistors R1, R2, R3, R4, R5, R6, R7, R8, and diodes D1, D2.

光MOS半導体リレー1は、MOSトランジスタ(FET)で構成されるスイッチング素子1bと、制御用の発光ダイオード(LED)1aとを一体化したデバイスである。実際には、MOSトランジスタのゲート電極にフォトダイオード等の図示しない受光素子が接続されており、この受光素子と発光ダイオード1aとでフォトカップラを形成している。つまり、発光ダイオード1aの発光の有無を表す信号が、スイッチング素子1bのゲート電極に印加され、この信号によりスイッチング素子1bのオンオフが変化する。したがって、発光ダイオード1aとスイッチング素子1bとの間は電気的には分離(絶縁)されているが、光の信号を用いてスイッチング素子1bのオンオフを制御できる。光MOS半導体リレー1を利用することにより、高電圧を扱うスイッチング素子1bと、低電圧の回路に接続される発光ダイオード1aとを電気的に分離することができる。   The optical MOS semiconductor relay 1 is a device in which a switching element 1b composed of a MOS transistor (FET) and a light emitting diode (LED) 1a for control are integrated. Actually, a light receiving element (not shown) such as a photodiode is connected to the gate electrode of the MOS transistor, and the light receiving element and the light emitting diode 1a form a photocoupler. That is, a signal indicating whether or not the light emitting diode 1a emits light is applied to the gate electrode of the switching element 1b, and the on / off state of the switching element 1b is changed by this signal. Therefore, although the light emitting diode 1a and the switching element 1b are electrically separated (insulated), the on / off state of the switching element 1b can be controlled using an optical signal. By using the optical MOS semiconductor relay 1, the switching element 1b that handles high voltage and the light emitting diode 1a connected to the low voltage circuit can be electrically separated.

他の各光MOS半導体リレー2、11、12、及び13についても、上述の光MOS半導体リレー1と同様の構成になっている。   The other optical MOS semiconductor relays 2, 11, 12, and 13 have the same configuration as the above-described optical MOS semiconductor relay 1.

図1に示すように、スイッチング素子1bは、高圧電源3のプラス側の電極101と、フライングキャパシタ9のプラス側の端子との間の電気接続をオンオフ(閉/開)できる位置に接続されている。また、スイッチング素子2bは、フライングキャパシタ9のプラス側の端子と、グランドGと接続された抵抗器R4との間の電気接続をオンオフできる位置に接続されている。   As shown in FIG. 1, the switching element 1b is connected to a position where the electrical connection between the positive electrode 101 of the high-voltage power supply 3 and the positive terminal of the flying capacitor 9 can be turned on / off (closed / opened). Yes. The switching element 2b is connected to a position where the electrical connection between the positive terminal of the flying capacitor 9 and the resistor R4 connected to the ground G can be turned on and off.

また、スイッチング素子11bは高圧電源3のマイナス側の電極102と、フライングキャパシタ9のマイナス側の端子との間の電気接続をオンオフできる位置に接続されている。スイッチング素子12bは、フライングキャパシタ9のマイナス側の端子と、グランドGと接続された抵抗器R5との間の電気接続をオンオフできる位置に接続されている。また、スイッチング素子13bは、フライングキャパシタ9の電荷を比較的抵抗値の小さい抵抗器R6を介してグランドGに放電する回路の経路をオンオフできる位置に接続されている。   The switching element 11b is connected to a position where the electrical connection between the negative electrode 102 of the high-voltage power supply 3 and the negative terminal of the flying capacitor 9 can be turned on / off. The switching element 12b is connected to a position where the electrical connection between the negative terminal of the flying capacitor 9 and the resistor R5 connected to the ground G can be turned on and off. The switching element 13b is connected to a position where a circuit path for discharging the electric charge of the flying capacitor 9 to the ground G through the resistor R6 having a relatively small resistance value can be turned on and off.

図1に示す回路においては、もしも2つのスイッチング素子1b及び2bが同時にオンになると、高圧側から低圧側の回路に直接高圧電流が流れて、低圧側の回路が破壊される可能性がある。これを防止するために、光MOS半導体リレー1の発光ダイオード1aと、光MOS半導体リレー2の発光ダイオード2aとは、互いに極性の方向を逆向きにした状態で並列に接続してある。つまり、図1のように発光ダイオード1aのアノード電極と発光ダイオード2aのカソード電極とが接続され、発光ダイオード1aのカソード電極と発光ダイオード2aのアノード電極とが接続されている。   In the circuit shown in FIG. 1, if the two switching elements 1b and 2b are turned on at the same time, a high voltage current flows directly from the high voltage side to the low voltage side circuit, and the low voltage side circuit may be destroyed. In order to prevent this, the light-emitting diode 1a of the optical MOS semiconductor relay 1 and the light-emitting diode 2a of the optical MOS semiconductor relay 2 are connected in parallel with their polar directions reversed. That is, as shown in FIG. 1, the anode electrode of the light emitting diode 1a and the cathode electrode of the light emitting diode 2a are connected, and the cathode electrode of the light emitting diode 1a and the anode electrode of the light emitting diode 2a are connected.

同様に、2つのスイッチング素子11b及び12bが同時にオンにならないように、光MOS半導体リレー11の発光ダイオード11aと、光MOS半導体リレー12の発光ダイオード12aとは、互いに極性の方向を逆向きにした状態で並列に接続してある。つまり、図1のように発光ダイオード11aのアノード電極と発光ダイオード12aのカソード電極とが接続され、発光ダイオード11aのカソード電極と発光ダイオード12aのアノード電極とが接続されている。   Similarly, the light emitting diode 11a of the optical MOS semiconductor relay 11 and the light emitting diode 12a of the optical MOS semiconductor relay 12 have opposite polarities so that the two switching elements 11b and 12b are not turned on simultaneously. Connected in parallel. That is, as shown in FIG. 1, the anode electrode of the light emitting diode 11a and the cathode electrode of the light emitting diode 12a are connected, and the cathode electrode of the light emitting diode 11a and the anode electrode of the light emitting diode 12a are connected.

光MOS半導体リレー1の発光ダイオード1a及び光MOS半導体リレー2の発光ダイオード2aは、NANDゲートで構成されるバッファ回路6a及び6bの出力と接続されている。また、電流を制限するためにバッファ回路6bの出力に抵抗器R1が挿入してある。   The light emitting diode 1a of the optical MOS semiconductor relay 1 and the light emitting diode 2a of the optical MOS semiconductor relay 2 are connected to the outputs of the buffer circuits 6a and 6b composed of NAND gates. In addition, a resistor R1 is inserted at the output of the buffer circuit 6b to limit the current.

したがって、例えばバッファ回路6aの出力が高レベルHになり、バッファ回路6bの出力が低レベルLになると、発光ダイオード2aに電流が流れ、発光ダイオード1aには電流が流れないので、光MOS半導体リレー2のスイッチング素子2bがオンになり、光MOS半導体リレー1のスイッチング素子1bはオフになる。逆に、バッファ回路6aの出力が低レベルLになり、バッファ回路6bの出力が高レベルHになると、発光ダイオード1aに電流が流れ、発光ダイオード2aには電流が流れないので、スイッチング素子1bがオンになり、スイッチング素子2bはオフになる。また、バッファ回路6aの出力及びバッファ回路6bの出力が同等のレベルの時には、発光ダイオード1a及び2aの両方に電流が流れないので、スイッチング素子1b及び2bはオフになる。   Therefore, for example, when the output of the buffer circuit 6a becomes a high level H and the output of the buffer circuit 6b becomes a low level L, a current flows through the light emitting diode 2a and no current flows through the light emitting diode 1a. 2 switching element 2b is turned on, and switching element 1b of optical MOS semiconductor relay 1 is turned off. On the contrary, when the output of the buffer circuit 6a becomes low level L and the output of the buffer circuit 6b becomes high level H, current flows through the light emitting diode 1a and no current flows through the light emitting diode 2a. The switching element 2b is turned off. When the output of the buffer circuit 6a and the output of the buffer circuit 6b are at the same level, no current flows through both the light emitting diodes 1a and 2a, so that the switching elements 1b and 2b are turned off.

また、光MOS半導体リレー11の発光ダイオード11a及び光MOS半導体リレー12の発光ダイオード12aは、NANDゲートで構成されるバッファ回路16a及び16bの出力と接続されている。また、電流を制限するためにバッファ回路16bの出力に抵抗器R8が挿入してある。   The light emitting diode 11a of the optical MOS semiconductor relay 11 and the light emitting diode 12a of the optical MOS semiconductor relay 12 are connected to the outputs of buffer circuits 16a and 16b formed of NAND gates. A resistor R8 is inserted at the output of the buffer circuit 16b to limit the current.

したがって、例えばバッファ回路16aの出力が高レベルHになり、バッファ回路16bの出力が低レベルLになると、発光ダイオード12aに電流が流れ、発光ダイオード11aには電流が流れないので、光MOS半導体リレー12のスイッチング素子12bがオンになり、光MOS半導体リレー11のスイッチング素子11bはオフになる。逆に、バッファ回路16aの出力が低レベルLになり、バッファ回路16bの出力が高レベルHになると、発光ダイオード11aに電流が流れ、発光ダイオード12aには電流が流れないので、スイッチング素子11bがオンになり、スイッチング素子12bはオフになる。また、バッファ回路16aの出力及びバッファ回路16bの出力が同等のレベルの時には、発光ダイオード11a及び12aの両方に電流が流れないので、スイッチング素子11b及び12bはオフになる。   Therefore, for example, when the output of the buffer circuit 16a becomes a high level H and the output of the buffer circuit 16b becomes a low level L, a current flows through the light emitting diode 12a and no current flows through the light emitting diode 11a. The 12 switching elements 12b are turned on, and the switching element 11b of the optical MOS semiconductor relay 11 is turned off. On the contrary, when the output of the buffer circuit 16a becomes low level L and the output of the buffer circuit 16b becomes high level H, current flows through the light emitting diode 11a and no current flows through the light emitting diode 12a. The switching element 12b is turned off. When the output of the buffer circuit 16a and the output of the buffer circuit 16b are at the same level, no current flows through both the light emitting diodes 11a and 12a, so that the switching elements 11b and 12b are turned off.

4つのバッファ回路6a、6b、16a、及び16bの入力は、それぞれマイクロコンピュータ20の出力ポートP1、P2、P3、及びP4と接続されている。したがって、マイクロコンピュータ20は出力ポートP1及びP2に出力する信号のH/Lを制御することにより、バッファ回路6a及び6bを介して、光MOS半導体リレー1及び2のオンオフを切り替えることができる。また、マイクロコンピュータ20は出力ポートP3及びP4に出力する信号のH/Lを制御することにより、バッファ回路16a及び16bを介して、光MOS半導体リレー11及び12のオンオフを切り替えることができる。   The inputs of the four buffer circuits 6a, 6b, 16a, and 16b are connected to output ports P1, P2, P3, and P4 of the microcomputer 20, respectively. Therefore, the microcomputer 20 can switch on / off of the optical MOS semiconductor relays 1 and 2 via the buffer circuits 6a and 6b by controlling H / L of the signals output to the output ports P1 and P2. Further, the microcomputer 20 can switch on / off of the optical MOS semiconductor relays 11 and 12 via the buffer circuits 16a and 16b by controlling H / L of signals output to the output ports P3 and P4.

また、マイクロコンピュータ20の出力ポートP5には、抵抗器R7を介して発光ダイオード13aが接続されている。したがって、マイクロコンピュータ20は出力ポートP5に出力する制御信号により、光MOS半導体リレー13のオンオフを制御することができる。   A light emitting diode 13a is connected to the output port P5 of the microcomputer 20 via a resistor R7. Therefore, the microcomputer 20 can control the on / off of the optical MOS semiconductor relay 13 by the control signal output to the output port P5.

ところで、マイクロコンピュータ20の出力ポートP1〜P4のそれぞれについては、マイクロコンピュータ20の内部でスリーステート出力回路として構成されている。つまり、出力ポートP1〜P4のそれぞれに現れる信号の状態については、高レベルHの状態と、低レベルLの状態と、ハイインピーダンスの状態との3種類がある。ハイインピーダンスの状態については信号の電位は不確定であり、状況に応じて電位が変化しうる。   Incidentally, each of the output ports P <b> 1 to P <b> 4 of the microcomputer 20 is configured as a three-state output circuit inside the microcomputer 20. That is, there are three types of signal states appearing at the output ports P1 to P4: a high level H state, a low level L state, and a high impedance state. In the high impedance state, the signal potential is indeterminate, and the potential can change depending on the situation.

マイクロコンピュータ20は、それ自身のプログラムを実行する際に、例えば初期化処理として、出力ポートP1〜P4のそれぞれを出力ポートとしてのみ利用できるように動作モードを定めることも可能である。このようなモードを選択することにより、ハイインピーダンスの状態が発生するのを防止できる。   When the microcomputer 20 executes its own program, for example, as an initialization process, the operation mode can be determined so that each of the output ports P1 to P4 can be used only as an output port. By selecting such a mode, it is possible to prevent a high impedance state from occurring.

しかし、マイクロコンピュータ20がまだプログラムを実行していない場合のように通常とは異なる動作状態の時には、出力ポートP1〜P4がハイインピーダンスの状態が発生する可能性がある。具体的には、装置の電源が投入されて、電源部25から電源ラインVcc(例えば+5V)に電力が供給された直後に、マイクロコンピュータ20にリセット信号RSTが入力されて動作モードが初期状態に戻ると、出力ポートP1〜P4がハイインピーダンスの状態になる。同様に、装置の電源がオフになった時や、マイクロコンピュータ20の動作に暴走などの異常が発生して強制的にリセット信号が発生したような場合にも、動作モードが初期状態に戻り、出力ポートP1〜P4がハイインピーダンスの状態になる。   However, there is a possibility that the output ports P1 to P4 may be in a high impedance state when the microcomputer 20 is in an operation state different from the normal state, such as when the program has not yet been executed. Specifically, immediately after the power of the apparatus is turned on and power is supplied from the power supply unit 25 to the power supply line Vcc (for example, +5 V), the reset signal RST is input to the microcomputer 20 to set the operation mode to the initial state. When returning, the output ports P1 to P4 are in a high impedance state. Similarly, the operation mode returns to the initial state when the power of the apparatus is turned off, or when a reset signal is forcibly generated due to an abnormality such as runaway in the operation of the microcomputer 20. The output ports P1 to P4 are in a high impedance state.

図1に示した回路においては、バッファ回路6aの入力端とグランドGとの間に、プルダウン回路33を構成する1つの抵抗器が接続してある。このプルダウン回路33は、マイクロコンピュータ20の出力ポートP1がハイインピーダンスの状態になった時の信号電位を確定するための働きをする。また、ハイインピーダンス以外の状態においてマイクロコンピュータ20が出力する信号の電位に大きな影響を与えないように、プルダウン回路33には比較的抵抗値の大きい(例えば50kΩ)抵抗器が用いられる。   In the circuit shown in FIG. 1, one resistor constituting the pull-down circuit 33 is connected between the input terminal of the buffer circuit 6a and the ground G. The pull-down circuit 33 functions to determine the signal potential when the output port P1 of the microcomputer 20 is in a high impedance state. Further, a resistor having a relatively large resistance value (for example, 50 kΩ) is used for the pull-down circuit 33 so as not to greatly affect the potential of the signal output from the microcomputer 20 in a state other than high impedance.

つまり、マイクロコンピュータ20の出力ポートP1がハイインピーダンスの状態になった時には、バッファ回路6aの入力端がプルダウン回路33の抵抗器を介して接地されるので、バッファ回路6aの入力の信号電位は低レベルL(0Vに近い電位)になる。   That is, when the output port P1 of the microcomputer 20 is in a high impedance state, the input terminal of the buffer circuit 6a is grounded via the resistor of the pull-down circuit 33, so the signal potential at the input of the buffer circuit 6a is low. It becomes level L (potential close to 0V).

同様に、バッファ回路6bの入力端とグランドGとの間には、プルダウン回路34を構成する1つの抵抗器が接続してある。このプルダウン回路34は、マイクロコンピュータ20の出力ポートP2がハイインピーダンスの状態になった時に、バッファ回路6b入力端における信号電位を0Vに近づけるための働きをする。   Similarly, one resistor constituting the pull-down circuit 34 is connected between the input terminal of the buffer circuit 6b and the ground G. This pull-down circuit 34 functions to bring the signal potential at the input end of the buffer circuit 6b close to 0 V when the output port P2 of the microcomputer 20 is in a high impedance state.

また、バッファ回路16aの入力端とグランドGとの間には、プルダウン回路31を構成する1つの抵抗器が接続してある。このプルダウン回路31は、マイクロコンピュータ20の出力ポートP3がハイインピーダンスの状態になった時に、バッファ回路16a入力端における信号電位を0Vに近づけるための働きをする。   Further, one resistor constituting the pull-down circuit 31 is connected between the input terminal of the buffer circuit 16a and the ground G. The pull-down circuit 31 functions to bring the signal potential at the input end of the buffer circuit 16a close to 0 V when the output port P3 of the microcomputer 20 is in a high impedance state.

また、バッファ回路16bの入力端とグランドGとの間には、プルダウン回路32を構成する1つの抵抗器が接続してある。このプルダウン回路32は、マイクロコンピュータ20の出力ポートP4がハイインピーダンスの状態になった時に、バッファ回路16b入力端における信号電位を0Vに近づけるための働きをする。   Further, one resistor constituting the pull-down circuit 32 is connected between the input terminal of the buffer circuit 16 b and the ground G. This pull-down circuit 32 functions to bring the signal potential at the input end of the buffer circuit 16b close to 0 V when the output port P4 of the microcomputer 20 is in a high impedance state.

したがって、マイクロコンピュータ20の4つの出力ポートP1〜P4がそれぞれハイインピーダンスの状態になると、各プルダウン回路31、32、33、及び34の働きによってバッファ回路6a、6b、16a、及び16bの入力がそれぞれ低レベルLになる。その場合は、バッファ回路6a、6b、16a、及び16bの出力がそれぞれ高レベルHになるので、発光ダイオード1a、2a、11a、及び12aのいずれにも電流は流れず、スイッチング素子1b、2b、11b、及び12bは全てオフになる。   Therefore, when the four output ports P1 to P4 of the microcomputer 20 are in a high impedance state, the input of the buffer circuits 6a, 6b, 16a, and 16b is caused by the action of the pull-down circuits 31, 32, 33, and 34, respectively. Low level L. In that case, since the outputs of the buffer circuits 6a, 6b, 16a, and 16b are at a high level H, no current flows through any of the light emitting diodes 1a, 2a, 11a, and 12a, and the switching elements 1b, 2b, 11b and 12b are all turned off.

一方、マイクロコンピュータ20のアナログ信号入力ポートP6は、ローパスフィルタ14の出力端と接続されている。また、ローパスフィルタ14の入力端は、スイッチング素子2bの出力端と接続されている。したがって、スイッチング素子2bがオンになっている時には、フライングキャパシタ9のプラス側端子の電位に対応する信号を、ダイオードD2、抵抗器R3、スイッチング素子2b、及びローパスフィルタ14を経由してアナログ信号入力ポートP6に入力することができる。マイクロコンピュータ20は、アナログ信号入力ポートP6の信号をサンプリングしてA/D変換を行い、電位を計測することができる。   On the other hand, the analog signal input port P 6 of the microcomputer 20 is connected to the output terminal of the low-pass filter 14. The input end of the low-pass filter 14 is connected to the output end of the switching element 2b. Therefore, when the switching element 2b is turned on, an analog signal is input via the diode D2, the resistor R3, the switching element 2b, and the low-pass filter 14 to the signal corresponding to the potential at the positive side terminal of the flying capacitor 9. Input to port P6. The microcomputer 20 can sample the signal of the analog signal input port P6, perform A / D conversion, and measure the potential.

<動作の説明>
地絡抵抗計測装置100Aの基本的な計測動作については、特許文献1等の従来技術と同様である。したがって、必要最小限の基本的な動作だけを以下に説明する。
<Description of operation>
The basic measurement operation of the ground fault resistance measuring apparatus 100A is the same as that of the conventional technique such as Patent Document 1. Therefore, only the minimum necessary basic operations will be described below.

マイクロコンピュータ20は、光MOS半導体リレー1、2、11、及び12を切り替えてフライングキャパシタ9の充電及び放電を制御しながら3種類の電圧を計測し、これらの計測結果に基づいて計算により地絡抵抗を求める。また、フライングキャパシタ9の充電を開始する前に、既に電荷が蓄積されている場合には計測誤差が発生するので、通常は充電を開始する前に放電動作を実施する。   The microcomputer 20 switches the optical MOS semiconductor relays 1, 2, 11, and 12 to measure the three types of voltages while controlling the charging and discharging of the flying capacitor 9, and calculates the ground fault by calculation based on these measurement results. Find resistance. In addition, if a charge has already been accumulated before the charging of the flying capacitor 9 is started, a measurement error occurs. Therefore, the discharging operation is usually performed before the charging is started.

3種類の電圧の1つとして、高圧電源3の電源電圧V0の計測を実施する。この場合は、マイクロコンピュータ20の制御により、最初にスイッチング素子1b及び11aをオンにして、スイッチング素子2b、12b、及び13bをオフにする。これにより、電極101がスイッチング素子1b、ダイオードD1、及び抵抗器R2を経由してフライングキャパシタ9のプラス側端子に接続され、電極102がスイッチング素子11bを経由してフライングキャパシタ9のマイナス側端子に接続される。したがって、高圧電源3の電圧に対応する電荷がフライングキャパシタ9に充電される。   Measurement of the power supply voltage V0 of the high-voltage power supply 3 is performed as one of the three types of voltages. In this case, under the control of the microcomputer 20, the switching elements 1b and 11a are first turned on and the switching elements 2b, 12b and 13b are turned off. Thus, the electrode 101 is connected to the positive terminal of the flying capacitor 9 via the switching element 1b, the diode D1, and the resistor R2, and the electrode 102 is connected to the negative terminal of the flying capacitor 9 via the switching element 11b. Connected. Therefore, the charge corresponding to the voltage of the high voltage power supply 3 is charged in the flying capacitor 9.

次に、マイクロコンピュータ20の制御により、スイッチング素子1b、11b、及び13bをオフにして、スイッチング素子2b及び12bをオンにする。これにより、電極101、102側とフライングキャパシタ9との間の接続は遮断される。また、フライングキャパシタ9のプラス側端子が、ダイオードD2、抵抗器R3、スイッチング素子2b、及び抵抗器R4を介してグランドGと接続され、フライングキャパシタ9のマイナス側端子が、スイッチング素子12b、及び抵抗器R5を介してグランドGと接続される。また、抵抗器R4の端子間の電圧が、ローパスフィルタ14を介してマイクロコンピュータ20のアナログ信号入力ポートP6に印加される。したがって、マイクロコンピュータ20はフライングキャパシタ9の充電電圧として、電源電圧V0を計測することができる。   Next, under the control of the microcomputer 20, the switching elements 1b, 11b, and 13b are turned off and the switching elements 2b and 12b are turned on. Thereby, the connection between the electrodes 101 and 102 side and the flying capacitor 9 is cut off. Further, the positive terminal of the flying capacitor 9 is connected to the ground G through the diode D2, the resistor R3, the switching element 2b, and the resistor R4, and the negative terminal of the flying capacitor 9 is connected to the switching element 12b and the resistor. It is connected to the ground G through the device R5. Further, the voltage between the terminals of the resistor R4 is applied to the analog signal input port P6 of the microcomputer 20 via the low pass filter 14. Therefore, the microcomputer 20 can measure the power supply voltage V 0 as the charging voltage of the flying capacitor 9.

また、3種類の電圧の1つとして、地絡抵抗RL−の抵抗値の影響を受ける電圧Vnの計測を実施する。この場合は、マイクロコンピュータ20の制御により、スイッチング素子1b、及び12bをオンにして、スイッチング素子2b、11b、及び13bをオフにする。これにより、電極101がスイッチング素子1b、ダイオードD1、及び抵抗器R2を経由してフライングキャパシタ9のプラス側端子に接続され、電極102は、地絡抵抗RL−、グランドG、抵抗器R5、及びスイッチング素子12bを経由してフライングキャパシタ9のマイナス側端子に接続される。したがって、地絡抵抗RL−の抵抗値の影響を受けた電荷がフライングキャパシタ9に充電される。   In addition, as one of the three types of voltages, the voltage Vn that is affected by the resistance value of the ground fault resistance RL− is measured. In this case, under the control of the microcomputer 20, the switching elements 1b and 12b are turned on and the switching elements 2b, 11b and 13b are turned off. Thereby, the electrode 101 is connected to the plus side terminal of the flying capacitor 9 via the switching element 1b, the diode D1, and the resistor R2, and the electrode 102 is connected to the ground fault resistance RL−, the ground G, the resistor R5, and It is connected to the negative terminal of the flying capacitor 9 via the switching element 12b. Therefore, the charge affected by the resistance value of the ground fault resistance RL− is charged in the flying capacitor 9.

フライングキャパシタ9の充電が完了した後で、再びスイッチング素子1b、11b、及び13bをオフにして、スイッチング素子2b及び12bをオンにする。これにより、電源電圧V0を計測する場合と同様の経路を利用して、マイクロコンピュータ20はフライングキャパシタ9の充電電圧、すなわち、地絡抵抗RL−の抵抗値の影響を受ける電圧Vnを計測することができる。   After the charging of the flying capacitor 9 is completed, the switching elements 1b, 11b, and 13b are turned off again, and the switching elements 2b and 12b are turned on. Thereby, the microcomputer 20 measures the charging voltage of the flying capacitor 9, that is, the voltage Vn affected by the resistance value of the ground fault resistance RL−, using the same path as that for measuring the power supply voltage V0. Can do.

また、3種類の電圧の1つとして、地絡抵抗RL+の抵抗値の影響を受ける電圧Vpの計測を実施する。この場合は、マイクロコンピュータ20の制御により、スイッチング素子2b、及び11bをオンにして、スイッチング素子1b、12b、及び13bをオフにする。これにより、電極101が、地絡抵抗RL+、グランドG、抵抗器R4、スイッチング素子2b、ダイオードD1、及び抵抗器R2を経由してフライングキャパシタ9のプラス側端子に接続され、電極102は、スイッチング素子11bを経由してフライングキャパシタ9のマイナス側端子に接続される。したがって、地絡抵抗RL+の抵抗値の影響を受けた電荷がフライングキャパシタ9に充電される。   In addition, as one of the three types of voltages, the voltage Vp affected by the resistance value of the ground fault resistance RL + is measured. In this case, under the control of the microcomputer 20, the switching elements 2b and 11b are turned on, and the switching elements 1b, 12b and 13b are turned off. As a result, the electrode 101 is connected to the positive terminal of the flying capacitor 9 via the ground fault resistance RL +, the ground G, the resistor R4, the switching element 2b, the diode D1, and the resistor R2, and the electrode 102 is switched. It is connected to the negative terminal of the flying capacitor 9 via the element 11b. Therefore, the charge affected by the resistance value of the ground fault resistance RL + is charged in the flying capacitor 9.

フライングキャパシタ9の充電が完了した後で、再びスイッチング素子1b、11b、及び13bをオフにして、スイッチング素子2b及び12bをオンにする。これにより、電源電圧V0を計測する場合と同様の経路を利用して、マイクロコンピュータ20はフライングキャパシタ9の充電電圧、すなわち、地絡抵抗RL+の抵抗値の影響を受ける電圧Vpを計測することができる。   After the charging of the flying capacitor 9 is completed, the switching elements 1b, 11b, and 13b are turned off again, and the switching elements 2b and 12b are turned on. Thereby, the microcomputer 20 can measure the voltage Vp affected by the charging voltage of the flying capacitor 9, that is, the resistance value of the ground fault resistance RL +, using the same path as that for measuring the power supply voltage V0. it can.

<プルダウン回路31〜34の機能の説明>
図1に示した回路においては、バッファ回路6a、6b、16a、及び16bのそれぞれの入力端に、プルダウン回路33、34、31、及び32を接続してある。したがって、マイクロコンピュータ20の各出力ポートP1〜P4がハイインピーダンスの状態になった時には、バッファ回路6a、6b、16a、及び16bのそれぞれの入力端を低レベルLに維持することができる。このため、各出力ポートP1〜P4がハイインピーダンスの状態になると、スイッチング素子1b、2b、11b、及び12bが全てオフになり、高圧回路から低圧回路への高圧電流の流入を確実に防止できる。
<Description of functions of pull-down circuits 31-34>
In the circuit shown in FIG. 1, pull-down circuits 33, 34, 31, and 32 are connected to the input terminals of the buffer circuits 6a, 6b, 16a, and 16b. Therefore, when the output ports P1 to P4 of the microcomputer 20 are in a high impedance state, the input terminals of the buffer circuits 6a, 6b, 16a, and 16b can be maintained at the low level L. For this reason, when each of the output ports P1 to P4 is in a high impedance state, the switching elements 1b, 2b, 11b, and 12b are all turned off, and the inflow of a high voltage current from the high voltage circuit to the low voltage circuit can be reliably prevented.

プルダウン回路33、34、31、及び32が存在しない場合には、出力ポートP1〜P4がハイインピーダンスの状態になると、バッファ回路6a、6b、16a、及び16bのそれぞれの入力端の電位が不安定になる。そして、例えば外部から何らかの電気ノイズが印加されると、このノイズの影響を受けてバッファ回路6a、6b、16a、及び16bのそれぞれの入力端の電位が不規則に変動する可能性が高い。   When the pull-down circuits 33, 34, 31, and 32 are not present, the potentials at the input terminals of the buffer circuits 6a, 6b, 16a, and 16b are unstable when the output ports P1 to P4 are in a high impedance state. become. For example, when some electrical noise is applied from the outside, there is a high possibility that the potentials of the input terminals of the buffer circuits 6a, 6b, 16a, and 16b fluctuate irregularly under the influence of the noise.

図1に示した回路においては、同時にオン状態にしたくない2つの光MOS半導体リレー1及び2の発光ダイオード1a及び2aを互いに逆極性の向きで並列に接続してある。このため、バッファ回路6a及び6bの入力レベル及び出力レベルがノイズの影響で変動を繰り返した場合であっても、2つの光MOS半導体リレー1及び2が同時にオンになる状態は、おそらく発生しないと考えられる。   In the circuit shown in FIG. 1, two light emitting diodes 1a and 2a of two optical MOS semiconductor relays 1 and 2 that are not desired to be turned on at the same time are connected in parallel with opposite polarities. For this reason, even if the input level and the output level of the buffer circuits 6a and 6b are repeatedly fluctuated due to the influence of noise, a state where the two optical MOS semiconductor relays 1 and 2 are turned on at the same time probably does not occur. Conceivable.

しかし、例えば光MOS半導体リレー1及び2の代わりに機械式のリレーを採用したような場合には、例えば機械接点の作動遅延の影響により、2つのリレーが一時的であっても同時にオンになる可能性が考えられる。他の2つの光MOS半導体リレー11及び12についても同様である。   However, when, for example, a mechanical relay is adopted instead of the optical MOS semiconductor relays 1 and 2, the two relays are turned on simultaneously even if they are temporary due to the influence of the operation delay of the mechanical contacts, for example. There is a possibility. The same applies to the other two optical MOS semiconductor relays 11 and 12.

プルダウン回路33、34、31、及び32をバッファ回路6a、6b、16a、及び16bのそれぞれの入力端に接続することにより、ハイインピーダンスの状態であってもバッファ回路6a、6b、16a、及び16bのそれぞれの入力端の電位が変動するのを防止できるので、リレーの作動に時間遅延が生じる場合でも、意図しないリレーの同時動作を回避できる。そのため、高圧回路から低圧回路への高圧電流の流入を確実に防止できる。   By connecting the pull-down circuits 33, 34, 31, and 32 to the respective input terminals of the buffer circuits 6a, 6b, 16a, and 16b, the buffer circuits 6a, 6b, 16a, and 16b can be used even in a high impedance state. Therefore, even if a time delay occurs in the operation of the relay, unintended simultaneous operation of the relay can be avoided. Therefore, the inflow of high voltage current from the high voltage circuit to the low voltage circuit can be reliably prevented.

<第2実施形態>
本実施形態における地絡抵抗計測装置100Bの構成を図2に示す。図2に示した地絡抵抗計測装置100Bの構成及び動作のほとんどは、図1に示した地絡抵抗計測装置100Aと同一である。
Second Embodiment
The configuration of the ground fault resistance measuring apparatus 100B according to the present embodiment is shown in FIG. Most of the configuration and operation of the ground fault resistance measuring apparatus 100B shown in FIG. 2 are the same as those of the ground fault resistance measuring apparatus 100A shown in FIG.

すなわち、図2に示した地絡抵抗計測装置100Bにおいては、図1中のプルダウン回路31〜34の代わりに、プルダウン回路41、43と、プルアップ回路42、44とを接続してある。これ以外の構成は地絡抵抗計測装置100Aと同一である。   That is, in the ground fault resistance measuring apparatus 100B shown in FIG. 2, pull-down circuits 41 and 43 and pull-up circuits 42 and 44 are connected instead of the pull-down circuits 31 to 34 in FIG. Other configurations are the same as those of the ground fault resistance measuring apparatus 100A.

図2に示すように、バッファ回路6aの入力端にはプルダウン回路43が接続してあり、バッファ回路6bの入力端にはプルアップ回路44が接続してある。また、バッファ回路16aの入力端にはプルダウン回路41が接続してあり、バッファ回路16bの入力端にはプルアップ回路42が接続してある。   As shown in FIG. 2, a pull-down circuit 43 is connected to the input terminal of the buffer circuit 6a, and a pull-up circuit 44 is connected to the input terminal of the buffer circuit 6b. A pull-down circuit 41 is connected to the input terminal of the buffer circuit 16a, and a pull-up circuit 42 is connected to the input terminal of the buffer circuit 16b.

プルダウン回路43は、バッファ回路6aの入力に一端が接続され他端がグランドGに接続された1つの抵抗器により構成されている。また、プルアップ回路44は、電源ラインVccに一端が接続され他端がバッファ回路6bの入力に接続された1つの抵抗器で構成されている。したがって、マイクロコンピュータ20の出力ポートP1〜P4がハイインピーダンスの時には、プルダウン回路43がバッファ回路6aの入力端を低レベルLの電位(例えば0V)に近づけ、プルアップ回路44がバッファ回路6bの入力端を高レベルHの電位(例えば5V)に近づける。これにより、バッファ回路6aの出力が高レベルHになり、バッファ回路6bの出力が低レベルLになるので、スイッチング素子2bがオンになり、スイッチング素子1bがオフになる。   The pull-down circuit 43 is composed of one resistor having one end connected to the input of the buffer circuit 6a and the other end connected to the ground G. The pull-up circuit 44 is composed of one resistor having one end connected to the power supply line Vcc and the other end connected to the input of the buffer circuit 6b. Therefore, when the output ports P1 to P4 of the microcomputer 20 are in a high impedance state, the pull-down circuit 43 brings the input terminal of the buffer circuit 6a close to a low level L potential (for example, 0 V), and the pull-up circuit 44 inputs the buffer circuit 6b. The end is brought close to a high level H potential (for example, 5 V). As a result, the output of the buffer circuit 6a becomes high level H and the output of the buffer circuit 6b becomes low level L, so that the switching element 2b is turned on and the switching element 1b is turned off.

同様に、プルダウン回路41は、バッファ回路16aの入力に一端が接続され他端がグランドGに接続された1つの抵抗器により構成されている。また、プルアップ回路42は、電源ラインVccに一端が接続され他端がバッファ回路16bの入力に接続された1つの抵抗器で構成されている。したがって、マイクロコンピュータ20の出力ポートP1〜P4がハイインピーダンスの時には、プルダウン回路41がバッファ回路16aの入力端を低レベルLの電位(例えば0V)に近づけ、プルアップ回路42がバッファ回路16bの入力端を高レベルHの電位(例えば5V)に近づける。これにより、バッファ回路16aの出力が高レベルHになり、バッファ回路16bの出力が低レベルLになるので、スイッチング素子12bがオンになり、スイッチング素子11bがオフになる。   Similarly, the pull-down circuit 41 is composed of one resistor having one end connected to the input of the buffer circuit 16a and the other end connected to the ground G. The pull-up circuit 42 is composed of one resistor having one end connected to the power supply line Vcc and the other end connected to the input of the buffer circuit 16b. Therefore, when the output ports P1 to P4 of the microcomputer 20 are high impedance, the pull-down circuit 41 brings the input terminal of the buffer circuit 16a close to a low level L potential (for example, 0V), and the pull-up circuit 42 is input to the buffer circuit 16b. The end is brought close to a high level H potential (for example, 5 V). As a result, the output of the buffer circuit 16a becomes high level H and the output of the buffer circuit 16b becomes low level L, so that the switching element 12b is turned on and the switching element 11b is turned off.

つまり、マイクロコンピュータ20の出力ポートP1〜P4がハイインピーダンスの時には、スイッチング素子1b及び11bがオフになるので、フライングキャパシタ9は高圧電源3から確実に切り離される。また、スイッチング素子2b及び12bがオンになるので、フライングキャパシタ9のプラス側の端子は、ダイオードD2、抵抗器R3、スイッチング素子2b、及び抵抗器R4を経由してグランドGと接続され、フライングキャパシタ9のマイナス側の端子は、スイッチング素子12b及び抵抗器R5を経由してグランドGと接続される。これにより、放電のための経路が形成されるので、フライングキャパシタ9に蓄積されている電荷は、確実にグランドGに放電される。   That is, when the output ports P1 to P4 of the microcomputer 20 are high impedance, the switching elements 1b and 11b are turned off, so that the flying capacitor 9 is reliably disconnected from the high-voltage power supply 3. Since the switching elements 2b and 12b are turned on, the positive terminal of the flying capacitor 9 is connected to the ground G via the diode D2, the resistor R3, the switching element 2b, and the resistor R4. 9 is connected to the ground G via the switching element 12b and the resistor R5. As a result, a path for discharging is formed, so that the charge accumulated in the flying capacitor 9 is reliably discharged to the ground G.

例えば、地絡抵抗計測装置100Bの電源を遮断する時には、マイクロコンピュータ20がリセットされるため出力ポートP1〜P4がハイインピーダンスになる。この時に、プルダウン回路41、43、及びプルアップ回路42、44の働きにより、フライングキャパシタ9の放電経路が形成されるので、電荷を確実に放電させることができる。   For example, when the power supply of the ground fault resistance measuring device 100B is cut off, the microcomputer 20 is reset, so that the output ports P1 to P4 become high impedance. At this time, since the discharge path of the flying capacitor 9 is formed by the action of the pull-down circuits 41 and 43 and the pull-up circuits 42 and 44, the electric charges can be discharged reliably.

地絡抵抗計測装置100Bの電源が遮断されている時に、もしもフライングキャパシタ9に高電圧の電荷が蓄積されていると、ユーザの手などが回路に触れて感電する危険がある。しかし、図2の地絡抵抗計測装置100Bにおいては電源遮断時にプルダウン回路41、43、及びプルアップ回路42、44がフライングキャパシタ9の電荷を放電するように制御するので、感電を防止できる。   If the high-voltage charge is accumulated in the flying capacitor 9 when the power supply of the ground fault resistance measuring device 100B is cut off, there is a risk that a user's hand or the like touches the circuit and receives an electric shock. However, in the ground fault resistance measuring apparatus 100B of FIG. 2, the pull-down circuits 41 and 43 and the pull-up circuits 42 and 44 are controlled so as to discharge the charge of the flying capacitor 9 when the power is cut off, so that an electric shock can be prevented.

また、地絡抵抗計測装置100Bが地絡抵抗を計測する際には、フライングキャパシタ9に電荷が蓄積されていると計測誤差が発生するので、一般的な装置の場合には計測を開始する前にフライングキャパシタ9の電荷を放電させる必要がある。しかし、地絡抵抗計測装置100Bにおいては、電源が遮断されている時にフライングキャパシタ9の電荷が放電するように、プルダウン回路41、43、及びプルアップ回路42、44が制御するので、次に電源を投入した時にはフライングキャパシタ9の電荷は既に放電した状態になっている。そのため、電源を投入した直後には、電荷を放電させる処理を省略して直ちに計測を開始しても計測誤差が生じない。したがって、装置の電源を投入してから計測を開始するまでの待ち時間を大幅に短縮できる。   Further, when the ground fault resistance measuring device 100B measures the ground fault resistance, if a charge is accumulated in the flying capacitor 9, a measurement error occurs. Therefore, in the case of a general device, before starting the measurement. Therefore, it is necessary to discharge the flying capacitor 9. However, in the ground fault resistance measuring apparatus 100B, the pull-down circuits 41 and 43 and the pull-up circuits 42 and 44 control so that the electric charge of the flying capacitor 9 is discharged when the power is cut off. The charge of the flying capacitor 9 has already been discharged when. Therefore, immediately after the power is turned on, no measurement error occurs even if measurement is started immediately after omitting the process of discharging the charge. Therefore, the waiting time from when the apparatus is turned on to when the measurement is started can be greatly shortened.

<変形の可能性>
図1に示した地絡抵抗計測装置100Aにおいては、バッファ回路6a、6b、16a、及び16bの入力にプルダウン回路31〜34をそれぞれ接続してあるが、これら4つのプルダウン回路31〜34を全てプルアップ回路に置き換えても良い。すなわち、バッファ回路6aの入力とバッファ回路6bの入力とが同電位であればスイッチング素子1b及び2bを確実にオフにすることができるし、バッファ回路16aの入力とバッファ回路16bの入力とが同電位であればスイッチング素子11b及び12bを確実にオフにすることができる。
<Possibility of deformation>
In the ground fault resistance measuring apparatus 100A shown in FIG. 1, pull-down circuits 31 to 34 are connected to the inputs of the buffer circuits 6a, 6b, 16a and 16b, respectively. It may be replaced with a pull-up circuit. That is, if the input of the buffer circuit 6a and the input of the buffer circuit 6b are at the same potential, the switching elements 1b and 2b can be reliably turned off, and the input of the buffer circuit 16a and the input of the buffer circuit 16b are the same. If it is a potential, the switching elements 11b and 12b can be reliably turned off.

また、図1に示した地絡抵抗計測装置100Aにおいてはリレーとして光MOS半導体リレー1、2、11、12、及び13を採用しているが、これらを機械式の一般的なリレーに置き換えることも可能である。   Further, in the ground fault resistance measuring apparatus 100A shown in FIG. 1, the optical MOS semiconductor relays 1, 2, 11, 12, and 13 are employed as relays. However, these are replaced with general mechanical relays. Is also possible.

ここで、上述した本発明に係るリレー制御装置の実施形態の特徴をそれぞれ以下[1]〜[4]に簡潔に纏めて列記する。
[1] 高圧系及び低圧系の電気回路と、
前記高圧系と所定の中間点との間の電気接続を開閉する第1のリレー(光MOS半導体リレー1)と、
前記低圧系と前記中間点との間の電気接続を開閉する第2のリレー(光MOS半導体リレー2)と、
高レベル、低レベル、及びハイインピーダンスの3状態のいずれかに変化可能な複数の出力ポートを含む制御信号発生部(出力ポートP1〜P4を含むマイクロコンピュータ20)と、
前記複数の出力ポートに現れる第1の制御信号及び第2の制御信号の電位の高/低に基づいて前記第1のリレー及び前記第2のリレーを駆動する駆動部(バッファ回路6a,6b,16a,16b)と、
前記第1の制御信号の初期状態の電位を所定の高電位又は所定の低電位に近づける第1の初期電位制御部(プルダウン回路31、33)と、
前記第2の制御信号の初期状態の電位を所定の高電位又は所定の低電位に近づける第2の初期電位制御部(プルダウン回路32、34)と、
備えたことを特徴とするリレー制御装置。
[2] 前記第1の初期電位制御部と前記第2の初期電位制御部とが、互いに同等の高電位又は低電位に、前記初期状態の電位を近づける、
ことを特徴とする[1]に記載のリレー制御装置。
[3] 前記第1の初期電位制御部(プルダウン回路41、43)および前記第2の初期電位制御部(プルアップ回路42、44)の一方が、前記初期状態の電位を所定の高電位に近づけ、
前記第1の初期電位制御部および前記第2の初期電位制御部の他方が、前記初期状態の電位を所定の低電位に近づける、
ことを特徴とする[1]に記載のリレー制御装置。
[4] 前記第1の初期電位制御部および前記第2の初期電位制御部は、前記初期状態において前記第1のリレーが開かれ前記第2のリレーが閉じられるように、該初期状態の電位を所定の高電位又は所定の低電位に近づける、
ことを特徴とする[3]に記載のリレー制御装置。
Here, the features of the embodiment of the relay control device according to the present invention described above are briefly summarized and listed in the following [1] to [4], respectively.
[1] High-voltage and low-voltage electric circuits;
A first relay (optical MOS semiconductor relay 1) that opens and closes an electrical connection between the high-voltage system and a predetermined intermediate point;
A second relay (optical MOS semiconductor relay 2) that opens and closes an electrical connection between the low-voltage system and the intermediate point;
A control signal generation unit (a microcomputer 20 including output ports P1 to P4) including a plurality of output ports that can change to any of three states of high level, low level, and high impedance
Drive units (buffer circuits 6a, 6b, 6a, 6b, 6b) that drive the first relay and the second relay based on the high / low potentials of the first control signal and the second control signal appearing in the plurality of output ports. 16a, 16b)
A first initial potential control unit (pull-down circuits 31, 33) for bringing the initial state potential of the first control signal close to a predetermined high potential or a predetermined low potential;
A second initial potential control unit (pull-down circuits 32 and 34) for bringing the initial potential of the second control signal close to a predetermined high potential or a predetermined low potential;
A relay control device comprising:
[2] The first initial potential control unit and the second initial potential control unit bring the potential in the initial state closer to a high potential or a low potential equivalent to each other.
The relay control device according to [1], wherein
[3] One of the first initial potential control unit (pull-down circuits 41 and 43) and the second initial potential control unit (pull-up circuits 42 and 44) sets the potential in the initial state to a predetermined high potential. Close
The other of the first initial potential control unit and the second initial potential control unit brings the potential in the initial state closer to a predetermined low potential.
The relay control device according to [1], wherein
[4] The first initial potential control unit and the second initial potential control unit are configured to detect the potential in the initial state so that the first relay is opened and the second relay is closed in the initial state. To a predetermined high potential or a predetermined low potential,
[3] The relay control device according to [3].

1,2,11,12,13 光MOS半導体リレー
1a,2a,11a,12a,13a 発光ダイオード
1b,2b,11b,12b,13b スイッチング素子
3 高圧電源
6a,6b,16a,16b バッファ回路
9 フライングキャパシタ
14 ローパスフィルタ
20 マイクロコンピュータ
25 電源部
31,32,33,34 プルダウン回路
41,43 プルダウン回路
42,44 プルアップ回路
100A,100B 地絡抵抗計測装置
101,102 電極
G グランド
Vcc 電源ライン
D1,D2 ダイオード
R1,R2,R3,R4,R5,R6,R7,R8 抵抗器
RL+,RL− 地絡抵抗
1, 2, 11, 12, 13 Optical MOS semiconductor relays 1a, 2a, 11a, 12a, 13a Light emitting diodes 1b, 2b, 11b, 12b, 13b Switching element 3 High voltage power supplies 6a, 6b, 16a, 16b Buffer circuit 9 Flying capacitor 14 Low-pass filter 20 Microcomputer 25 Power supply unit 31, 32, 33, 34 Pull-down circuit 41, 43 Pull-down circuit 42, 44 Pull-up circuit 100A, 100B Ground fault resistance measuring device 101, 102 Electrode G Ground Vcc Power line D1, D2 Diode R1, R2, R3, R4, R5, R6, R7, R8 Resistors RL +, RL- Ground fault resistance

Claims (4)

高圧系及び低圧系の電気回路と、
前記高圧系と所定の中間点との間の電気接続を開閉する第1のリレーと、
前記低圧系と前記中間点との間の電気接続を開閉する第2のリレーと、
高レベル、低レベル、及びハイインピーダンスの3状態のいずれかに変化可能な複数の出力ポートを含む制御信号発生部と、
前記複数の出力ポートに現れる第1の制御信号及び第2の制御信号の電位の高/低に基づいて前記第1のリレー及び前記第2のリレーを駆動する駆動部と、
前記第1の制御信号の初期状態の電位を所定の高電位又は所定の低電位に近づける第1の初期電位制御部と、
前記第2の制御信号の初期状態の電位を所定の高電位又は所定の低電位に近づける第2の初期電位制御部と、
備えたことを特徴とするリレー制御装置。
High-voltage and low-voltage electric circuits;
A first relay for opening and closing an electrical connection between the high voltage system and a predetermined intermediate point;
A second relay for opening and closing an electrical connection between the low pressure system and the intermediate point;
A control signal generator including a plurality of output ports that can change to any of three states of high level, low level, and high impedance;
A driving unit that drives the first relay and the second relay based on the high / low potentials of the first control signal and the second control signal appearing in the plurality of output ports;
A first initial potential control unit that brings an initial potential of the first control signal close to a predetermined high potential or a predetermined low potential;
A second initial potential control unit for bringing the initial potential of the second control signal close to a predetermined high potential or a predetermined low potential;
A relay control device comprising:
前記第1の初期電位制御部と前記第2の初期電位制御部とが、互いに同等の高電位又は低電位に、前記初期状態の電位を近づける、
ことを特徴とする請求項1に記載のリレー制御装置。
The first initial potential control unit and the second initial potential control unit bring the potential in the initial state closer to a high potential or a low potential equivalent to each other;
The relay control device according to claim 1.
前記第1の初期電位制御部および前記第2の初期電位制御部の一方が、前記初期状態の電位を所定の高電位に近づけ、
前記第1の初期電位制御部および前記第2の初期電位制御部の他方が、前記初期状態の電位を所定の低電位に近づける、
ことを特徴とする請求項1に記載のリレー制御装置。
One of the first initial potential control unit and the second initial potential control unit brings the potential in the initial state closer to a predetermined high potential,
The other of the first initial potential control unit and the second initial potential control unit brings the potential in the initial state closer to a predetermined low potential.
The relay control device according to claim 1.
前記第1の初期電位制御部および前記第2の初期電位制御部は、前記初期状態において前記第1のリレーが開かれ前記第2のリレーが閉じられるように、該初期状態の電位を所定の高電位又は所定の低電位に近づける、
ことを特徴とする請求項3に記載のリレー制御装置。
The first initial potential control unit and the second initial potential control unit are configured to set the potential in the initial state to a predetermined value so that the first relay is opened and the second relay is closed in the initial state. Close to a high potential or a predetermined low potential,
The relay control device according to claim 3.
JP2013182285A 2013-09-03 2013-09-03 Relay control device Pending JP2015050694A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013182285A JP2015050694A (en) 2013-09-03 2013-09-03 Relay control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013182285A JP2015050694A (en) 2013-09-03 2013-09-03 Relay control device

Publications (1)

Publication Number Publication Date
JP2015050694A true JP2015050694A (en) 2015-03-16

Family

ID=52700340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013182285A Pending JP2015050694A (en) 2013-09-03 2013-09-03 Relay control device

Country Status (1)

Country Link
JP (1) JP2015050694A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3564689A1 (en) * 2018-04-09 2019-11-06 Yazaki Corporation Ground fault detection apparatus
EP3564688A1 (en) * 2018-04-09 2019-11-06 Yazaki Corporation Ground fault detection apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08326575A (en) * 1995-05-30 1996-12-10 Jatco Corp Load drive control device for microcomputer-mounted vehicle
JP2010028711A (en) * 2008-07-24 2010-02-04 Yazaki Corp Relay drive
JP2013018343A (en) * 2011-07-11 2013-01-31 Denso Corp In-vehicle electronic control unit and semiconductor integrated circuit device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08326575A (en) * 1995-05-30 1996-12-10 Jatco Corp Load drive control device for microcomputer-mounted vehicle
JP2010028711A (en) * 2008-07-24 2010-02-04 Yazaki Corp Relay drive
JP2013018343A (en) * 2011-07-11 2013-01-31 Denso Corp In-vehicle electronic control unit and semiconductor integrated circuit device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3564689A1 (en) * 2018-04-09 2019-11-06 Yazaki Corporation Ground fault detection apparatus
EP3564688A1 (en) * 2018-04-09 2019-11-06 Yazaki Corporation Ground fault detection apparatus

Similar Documents

Publication Publication Date Title
EP3575139B1 (en) Switch control circuit and battery pack including the same
CN108725351B (en) Fault Diagnosis System of Vehicle Relay
US8589139B2 (en) Method and circuit configuration for simulating fault states in a control unit
US8908748B2 (en) Interface circuit and method for enabling an output driver of the interface circuit
CN106911160B (en) State detection device and method of direct-current charging relay and direct-current charging system
JP6074114B2 (en) Interlock circuit for protecting the electrical system
US20140327450A1 (en) Device and method for testing the state of the connection of a load connected to a connection point
CN107839508B (en) A kind of electric car charging pipette tips electronic lock control device and a kind of electrical lock apparatus
KR20160037982A (en) Battery-monitoring unit
CN110874097B (en) Input fault detection system
CN104040819A (en) Diagnosable reverse voltage protection for high power loads
CN109314508B (en) Power supply control device
US9985427B2 (en) Electronic circuit
US11124138B2 (en) Device for supplying power to a control unit and method for monitoring a power supply
JP2015050694A (en) Relay control device
US9680449B2 (en) Encoder input device
CN108352830A (en) Electronic devices with secondary failure prevention circuits
CN113841313B (en) Apparatus and method for current control of an actuator
JP2012186937A (en) Circuit for driving switching element
CN109572436B (en) Diagnosis system for load circuit and electric vehicle
US20210098986A1 (en) Electronic device
JP2015057013A (en) Battery pack equalizer
CN111279570B (en) Reverse polarity protection device, method for operating a reverse polarity protection device and corresponding use
US20140265586A1 (en) Implementation of fire safety shutdown for solar panels with high reliability
KR20210052195A (en) Electric leakage detecting apparatus, electric leakage detecting method, and electric vehicle

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170714

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180109