JP2015041647A - 半導体パッケージ - Google Patents

Abstract

【課題】複数の機能で動作可能な半導体チップ、及び、この半導体チップを複数の機能で動作させるためのサブストレートを用いて、複数の機能のうち一部の機能で動作し、かつ、動作に無関係の無駄なボールの発生を抑制できる半導体パッケージを提供する。
【解決手段】半導体パッケージ１００は、複数の機能を有する半導体チップ１１０と、半導体チップ１１０が表面に実装されたサブストレート１２０と、サブストレート１２０の裏面上に形成され、サブストレート１２０を半導体パッケージの外部基板に接続するための複数のボール１３０とを備え、サブストレート１２０は、当該サブストレート１２０の裏面に形成された複数の機能に対応する複数の電極１２１を有し、複数のボール１３０は、複数の電極１２１のうち複数の基本機能用電極１２１Ａ上に形成されている。
【選択図】図２Ｂ

Description

本発明は、半導体パッケージに関する。

近年、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ；大規模集積回路）設計ルールの微細化に伴い、半導体チップの集積度は高くなり続けている。特に、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージに搭載される半導体チップにおいては、１つの半導体チップで多数の機能を持つものが増えている。このため信号及び電源接続のためのボールが増加し、ボール間の狭ピッチ化が進んでいる。よって、半導体パッケージや、半導体パッケージが実装されるプリント基板には、ボール間の狭ピッチ化、及び、ボール数の増加に対応できるような構成が求められている。

このような構成として、例えば、半導体パッケージのプリント基板への実装面側に、ボールを囲むように形成された突起を設ける構成が提案されている（例えば、特許文献１参照）。これにより、半導体パッケージの実装時に、隣接するボールが接触することによる短絡を抑制できる。

特開２０００−２７７６５５号公報

しかしながら、上述の構成では、隣接するボール間の短絡を抑制できるものの、半導体パッケージが実装されるプリント基板の基板設計を容易にすることはできない。具体的には、ボール数の増加によって、パタンの微細化、導体層数の増加、及び、非貫通ビアの採用などがプリント基板に要求されることにより、プリント基板の基板設計は難しくなっている。また、ボール間の狭ピッチ化によっても、パタンの微細化、及び、ビアホールの小径化などがプリント基板に要求されることにより、プリント基板の基板設計は難しくなっている。このように、半導体パッケージのボール間の狭ピッチ化、及び、ボール数の増加によって、プリント基板の基板設計は困難になってきている。

ところで、上述したように多数の機能を持つ１つの半導体チップを用いた半導体パッケージにおいて、実際には、多数の機能のうち一部の機能しか利用されない場合がある。このように半導体チップの全ての機能を使う必要がない場合であっても、半導体パッケージには全ての機能に対応する全てのボールが存在する。言い換えると、利用されない機能に対応するボールである未使用のボールが存在する。このような未使用のボールは、半導体パッケージの無駄なコスト増加になると共に、プリント基板の基板設計を困難にする。

未使用のボールを無くすためには、多数の機能のうち利用される一部の機能に対応する半導体パッケージを設計する方法が考えられる。このような方法として、例えば、半導体パッケージに含まれる、半導体チップと、この半導体チップが実装される基板であるサブストレートとのうち、半導体チップを利用される機能に関わらず共通とし、サブストレートを利用される機能毎に個別設計する方法が考えられる。しかしながら、そのためには、１つの半導体チップに対応する複数のサブストレートを設計する必要があり、容易には実現できない。

このように、未使用のボールを無くすこと、及び、利用される機能に関わらずサブストレートを共通とすること、の両立は困難である。

そこで、本発明は、複数の機能で動作可能な半導体チップ、及び、この半導体チップを複数の機能で動作させるためのサブストレートを用いて、複数の機能のうち一部の機能で動作し、かつ、動作に無関係の無駄なボールの発生を抑制できる半導体パッケージを提供することを目的とする。

上記目的を達成するために、本発明の一態様に係る半導体パッケージは、複数の機能を有する半導体チップと、前記半導体チップが表面に実装されたサブストレートと、前記サブストレートの裏面上に形成され、前記サブストレートを前記半導体パッケージの外部基板に接続するための複数のボールとを備え、前記サブストレートは、当該サブストレートの裏面に形成された前記複数の機能に対応する複数の電極を有し、前記複数のボールのそれぞれは、前記複数の電極のうち一部の電極であって、前記複数の機能のうち一部の機能に対応する電極上に形成されている。

このように、複数のボールは、複数の機能のうち一部の機能に対応する複数の電極上に形成されている。これにより、複数の機能で動作可能な半導体チップ、及び、この半導体チップを複数の機能で動作させるためのサブストレートを用いて、複数の機能のうち一部の機能で動作し、かつ、動作に無関係の無駄なボールの発生を抑制できる半導体パッケージを実現できる。

また、前記サブストレートの裏面は、前記複数の機能に対応する複数の領域を有し、前記複数の電極のそれぞれは、前記複数の領域のうち対応する領域に形成されてもよい。

また、前記複数の電極のうち前記一部の機能に対応する各電極は、千鳥状に配置され、前記複数の電極のうち他部の機能に対応する各電極は、前記一部の機能に対応する電極に隣り合って配置されてもよい。

このように、複数の電極のうち一部の機能に対応する複数の電極のそれぞれは千鳥状に配置されている。これにより、半導体パッケージの実装時に、半導体パッケージが傾くのを抑制できる。また、サブストレートにかかる応力を分散することができるので、サブストレートのたわみによる半導体パッケージの不良を抑制できる。

また、前記サブストレートを裏面垂直方向から見たときの形状は略四角形状であり、前記略四角形状の中心と前記略四角形状を構成する各辺の中点とを結ぶ線分で分割される前記サブストレートの各領域を象限とすると、各象限に配置された前記一部の機能に対応する電極の数は実質的に同等であってもよい。

これにより、半導体パッケージの実装時に、半導体パッケージが傾くのを一層抑制できる。

また、前記複数の電極のうち前記一部の機能に対応し、かつ、当該機能のための電源又はグランドに対応する電極である電源用電極は、前記サブストレートの裏面中央部に形成されてもよい。

また、前記サブストレートは、さらに、当該サブストレートの裏面に形成された、前記半導体パッケージを評価するための評価用電極を有してもよい。

これにより、評価時には、評価用電極に評価用のボールを形成することで評価を行い、ユーザに出荷する最終製品ではこのボールを除いた形態での提供をすることができる。よって、ユーザに評価用のボールの存在を公開せずに使うことができる。

本発明によると、複数の機能で動作可能な半導体チップ、及び、この半導体チップを複数の機能で動作させるためのサブストレートを用いて、複数の機能のうち一部の機能で動作し、かつ、動作に無関係の無駄なボールの発生を抑制できる半導体パッケージを実現できる。

実施の形態１に係る半導体パッケージの分解斜視図である。 複数のボールを形成する前のサブストレートを裏面側から見た平面図である。 複数のボールを形成した後のサブストレートを裏面側から見た平面図である。 プリント基板に実装された実施の形態１に係る半導体パッケージを説明するための図である。 プリント基板に実装された実施の形態１の比較例に係る半導体パッケージを説明するための図である。 サブストレートに形成された複数のボールの配置を説明するための図である。 実施の形態２に係る半導体パッケージにおいて、複数のボールを形成する前のサブストレートを裏面側から見た平面図である。 複数のボールを形成した後のサブストレートを裏面側から見た平面図である。 プリント基板に実装された実施の形態２に係る半導体パッケージを説明するための図である。 プリント基板に実装された実施の形態２の比較例に係る半導体パッケージを説明するための図である。 実施の形態３に係る半導体パッケージを説明するための図である。 基本機能のみで動作可能な半導体パッケージをサブストレートの裏面側から見た平面図である。 基本機能及び追加機能で動作可能な半導体パッケージをサブストレートの裏面側から見た平面図である。 実施の形態４において、評価時の半導体パッケージをサブストレートの裏面側から見た平面図である。 実施の形態４において、出荷時の半導体パッケージをサブストレートの裏面側から見た平面図である。

以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲によって特定される。よって、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。

（実施の形態１）
［全体構成］
まず、本実施の形態に係る半導体パッケージの全体構成について、図１を用いて説明する。図１は、実施の形態１に係る半導体パッケージの分解斜視図である。

図１に示すように、本実施の形態に係る半導体パッケージ１００は、半導体チップ１１０と、半導体チップ１１０が表面に実装されたサブストレート１２０と、サブストレート１２０の裏面上に形成され、サブストレート１２０を半導体パッケージ１００の外部基板に接続するための複数のボール１３０とを備える。この半導体パッケージ１００は、例えばリフローによって外部基板に実装される。

以下、本実施の形態に係る半導体パッケージ１００の各構成要素について詳細に説明する。

半導体チップ１１０は、例えばシリコン基板に形成された複数の半導体素子によって実現される複数の機能を有する。複数の機能とは、例えば基本機能及び付加機能である。具体的には、半導体チップ１１０は、例えば、多地域（例えば、日本、米国、及び、ヨーロッパ等）に展開可能（すなわち、多地域仕様に対応可能）なテレビ用の半導体チップであって、各地域のテレビ放送に対応する機能を有する。上述の基本機能とは、例えば、各地域共通の周波数に対応する機能であり、上述の付加機能とは、例えば、各地域特有の周波数に対応する機能である。例えば、日本仕様及びヨーロッパ仕様の機能は、米国仕様の機能に、日本仕様及びヨーロッパ仕様特有の機能を追加することにより実現されるとすると、米国仕様は基本機能のみで実現され、日本仕様及びヨーロッパ仕様は、基本機能に付加機能を追加することにより実現される。

このような半導体チップ１１０は、サブストレート１２０に、例えばワイヤボンディングによって実装される。なお、半導体チップ１１０のサブストレート１２０への実装方法はこれに限らず、例えばフリップチップ実装であってもよい。なお、サブストレート１２０に実装された半導体チップ１１０は、例えば樹脂によって封止されるが、この樹脂については図示を省略している。

サブストレート１２０は、表面に半導体チップ１１０が実装され、裏面に半導体パッケージ１００を外部基板に接続するための複数のボール１３０が実装されている。すなわち、サブストレート１２０は、半導体パッケージ１００の外部基板と半導体チップ１１０とを中継する中継基板（インターポーザ）であり、例えばガラス繊維入りエポキシ基板である。このサブストレート１２０は、裏面に形成された複数の電極１２１を有する。これら複数の電極１２１は、サブストレート１２０の裏面にマトリクス状に配置され、半導体チップ１１０に形成された複数の半導体素子と電気的に接続されている。つまり、半導体チップ１１０は、半導体パッケージ１００の外部の電子部品と、サブストレート１２０を介して電気的に接続される。

ここで、サブストレート１２０の裏面に形成された複数の電極１２１は、半導体チップ１１０が有する複数の機能のうち、基本機能に対応する電極と、付加機能に対応する電極とを含む。なお、これについては後述する。

複数のボール１３０は、複数の電極１２１のうちの一部の電極１２１上であって、半導体チップ１１０の複数の機能のうち一部の機能に対応する電極１２１上に形成されている外部電極であり、例えば半田ボールである。具体的には、複数のボール１３０は、半導体チップ１１０の基本機能に対応する電極１２１上に形成され、半導体チップ１１０の付加機能に対応する電極１２１上には形成されていない。これにより、半導体パッケージ１００は、この半導体パッケージ１００を外部の基板に実装した場合に基本機能のみで動作する。

このように、本実施の形態に係る半導体パッケージ１００において、サブストレート１２０を半導体パッケージ１００の外部基板に接続するための複数のボール１３０は、サブストレート１２０に形成された複数の電極１２１のうちの一部の電極１２１上であって、基本機能及び付加機能のうち基本機能に対応する電極１２１上に形成されている。これにより、付加機能に対応する電極１２１上にはボール１３０が形成されていないので、半導体パッケージ１００を使用するユーザ（例えば家電メーカー）は、半導体チップ１１０の複数の機能のうち基本機能しか必要としない場合に、半導体パッケージ１００を実装するプリント基板の設計を容易に行うことができる。

［半導体パッケージ裏面の詳細構成］
以下、半導体パッケージ１００を裏面側から見た構成の詳細について説明する。なお、半導体パッケージ１００の裏面側とはサブストレート１２０の裏面側と同義である。

図２Ａは複数のボール１３０を形成する前のサブストレート１２０を裏面側から見た平面図である。

図２Ａに示すように、サブストレート１２０の裏面は、裏面中央部の領域である中央領域１２２Ａと裏面周縁部の領域である周縁領域１２２Ｂとで構成される基本機能領域１２２と、中央領域１２２Ａを囲む領域であって、かつ、周縁領域１２２Ｂに囲まれる領域である付加機能領域１２３とを有する。基本機能領域１２２を構成する中央領域１２２Ａ及び１２２Ｂのそれぞれには、複数の電極１２１のうち半導体チップ１１０の基本機能に対応する電極である複数の基本機能用電極１２１Ａが集約して配置されている。一方、付加機能領域１２３には、複数の電極１２１のうち半導体チップ１１０の付加機能に対応する電極である複数の付加機能用電極１２１Ｂが集約して配置されている。

このように、サブストレート１２０の裏面は、半導体チップ１１０の複数の機能に対応する複数の領域（基本機能領域１２２及び付加機能領域１２３）を有し、複数の電極１２１のそれぞれは、複数の領域のうち対応する領域に形成されている。

また、サブストレート１２０の裏面中央部の中央領域１２２Ａに配置されている基本機能用電極１２１Ａは、半導体チップ１１０の基本機能のための電源又はグランドに対応する電極である。

このような構成を有するサブストレート１２０に複数のボール１３０を形成した後の状態を図２Ｂに示す。図２Ｂは複数のボール１３０を形成した後のサブストレート１２０を裏面側から見た平面図である。

図２Ｂに示すように、各ボール１３０は、基本機能用電極１２１Ａ上に形成され、付加機能用電極１２１Ｂ上には形成されていない。つまり、半導体パッケージ１００をサブストレート１２０の裏面側から見た状態において、半導体チップ１１０の付加機能に対応する付加機能用電極１２１Ｂは視認される。

上述したように、中央領域１２２Ａに配置されている基本機能用電極１２１Ａは、半導体チップ１１０の基本機能のための電源又はグランドに対応する電極であるので、中央領域１２２Ａに形成されている各ボール１３０は、半導体チップ１１０の基本機能のための電源又はグランドに対応するボールである。すなわち、中央領域１２２Ａに形成されている各ボール１３０は、半導体パッケージ１００が実装される外部基板を介して、半導体パッケージ１００以外の電子部品と電源又はグランドを取るための電源端子又はグランド端子である。

［半導体パッケージが実装される外部基板］
本実施の形態に係る半導体パッケージ１００は、例えばプリント基板等の外部基板に実装される。以下、半導体パッケージ１００を、プリント基板に実装した場合について説明する。

図３は、プリント基板２００に実装された半導体パッケージ１００を説明するための図であり、（ａ）はプリント基板２００に実装された半導体パッケージ１００の構成を示す断面図であり、（ｂ）は半導体パッケージ１００をプリント基板２００に実装した接続状態を示す図である。なお、（ａ）は（ｂ）のＡ−Ａ’断面における断面図であり、（ｂ）は半導体パッケージ１００のボール１３０と、プリント基板の配線２０１及びビアホール２０２との配置を示す図である。

まず、半導体パッケージ１００が実装されるプリント基板２００の構成について説明する。

プリント基板２００は、表層に形成されて半導体パッケージ１００のボール１３０と電気的に接続される配線２０１と、プリント基板２００を厚さ方向に貫通し、配線２０１を介して半導体パッケージ１００のボール１３０と電気的に接続されるビアホール２０２とを有する。

このような構成により、半導体パッケージ１００は、プリント基板２００を介して、外部の電子部品と信号を送受信することにより動作する。

図３に示すように、サブストレート１２０の周縁部に形成されたボール１３０は、プリント基板２００の表面、かつ、プリント基板２００における半導体パッケージ１００の実装領域外から当該ボール１３０まで形成された配線２０１へ接続される。すなわち、半導体チップ１１０の基本機能のための電源及びグランド以外に対応するボール１３０は、プリント基板２００の表面に形成された配線２０１に接続される。

一方、サブストレート１２０の裏面中央部に形成されたボール１３０は、プリント基板２００の表面（部品面とも言う）、かつ、プリント基板２００における半導体パッケージ１００の実装領域に形成された配線２０１を介してビアホール２０２に接続され、プリント基板２００の裏面（半導体パッケージ１００が搭載された面の裏面）に形成された配線（図示せず）へ接続される。すなわち、中央領域１２２Ａに形成され、かつ、半導体チップ１１０の基本機能のための電源又はグランドに対応するボール１３０は、プリント基板２００の裏面に形成された電源配線又はグランド配線に接続される。

ここで、上述したように、サブストレート１２０の裏面に形成された複数の電極１２１のうち、付加機能用電極１２１Ｂ上にはボール１３０が形成されていない。言い換えると、付加機能領域１２３にはボール１３０が形成されていない。

よって、本実施の形態に係る半導体パッケージ１００を実装するプリント基板２００において、中央領域１２２Ａに形成されたボール１３０を電気的に結線するための配線２０１の自由度が高まると共に、中央領域１２２Ａに形成されたボール１３０を電気的に結線するためのビアホール２０２の径を大きくすることができる。したがって、本実施の形態に係る半導体パッケージ１００は、この半導体パッケージ１００が実装されるプリント基板２００の設計を容易にすることができる。

なお、プリント基板２００の裏面に形成された電源配線は、プリント基板２００における半導体パッケージ１００の実装領域において、電源用のビアホール（図示せず）を介してプリント基板２００の部品面の電源配線に接続されていてもよい。また、プリント基板２００は多層配線であってもよく、半導体チップ１１０の基本機能のための電源に対応するボール１３０は、非貫通ビアホールを介してプリント基板２００の一の内層である電源層に接続され、半導体チップ１１０の基本機能のグランドに対応するボール１３０は、非貫通ビアホールを介してプリント基板２００の他の一の内層であるグランド層に接続されていてもよい。

以下、本実施の形態に係る半導体パッケージ１００が奏する効果の１つである、実装されるプリント基板２００の設計を容易にすることができる理由について、実施の形態１の比較例に係る半導体パッケージを用いて説明する。

図４は、プリント基板に実装された実施の形態１の比較例に係る半導体パッケージ３００を説明するための図であり、（ａ）はプリント基板４００に実装された半導体パッケージ３００の構成を示す断面図であり、（ｂ）は半導体パッケージ３００をプリント基板４００に実装した接続状態を示す図である。なお、（ａ）は（ｂ）のＢ−Ｂ’断面における断面図であり、（ｂ）には、半導体パッケージ３００のボール３３０と、プリント基板４００の配線４０１及びビアホール４０２との配置が示されている。

同図に示す半導体パッケージ３００は、実施の形態１に係る半導体パッケージ１００とほぼ同様の構成を有するが、ボール３３０がサブストレート１２０の全ての電極１２１に形成されている点が異なる。すなわち、比較例に係る半導体パッケージ３００は、基本機能用電極１２１Ａ上、及び、付加機能用電極１２１Ｂ上に形成された複数のボール３３０を備える。

よって、実施の形態１の比較例に係る半導体パッケージ３００が実装されるプリント基板４００では、基本機能用電極１２１Ａ上に配置されたボール３３０を結線するための配線４０１及びビアホール４０２の自由度が小さい。具体的には、サブストレート１２０の中央領域１２２Ａに配置された、半導体チップ１１０の基本機能のための電源又はグランドに対応するボール３３０を結線するための自由度が小さい。これについて、以下、具体的に説明する。

付加機能用電極１２１Ｂ上に形成されたボール３３０は、半導体パッケージ３００が基本機能のみで動作する場合には、この基本機能を実現するためには使われない。つまり、利用されない未使用のボールであり、言い換えると、半導体パッケージ３００の動作に無関係の無駄なボールである。よって、この場合、付加機能用電極１２１Ｂ上に形成されたボール３３０は結線されない。しかしながら、半導体パッケージ３００の裏面中央（中央領域１２２Ａ）のボール３３０を結線するためのビアホール４０２、及び、配線４０１はこれを避けて形成される必要がある。具体的には、プリント基板４００の設計者は、プリント基板４００を設計する際に、中央領域１２２Ａのボール３３０を結線するためのビアホール４０２、及び、配線４０１が、付加機能用電極１２１Ｂ上に形成されたボール３３０と接触しないように設計する必要がある。

これにより、実施の形態１の比較例に係る半導体パッケージ３００が実装されるプリント基板４００では、中央領域１２２Ａに形成されたボール３３０を結線する配線４０１のパタン幅（配線幅）やビアホール４０２の寸法（ビアホールの径）に制約が発生する。つまり、配線４０１のパタン幅、および、ビアホール４０２の寸法を小さくすることが必要となる。具体的には、実施の形態１におけるビアホール２０２の径をｄ１、実施の形態１の比較例におけるビアホール４０２の径をｄ２とすると、ｄ１＞ｄ２となる。

このように設計された、パタン幅の狭い配線４０１、および、径の小さいビアホール４０２には、次のような問題がある。

一般的に、ビアホール４０２の径が小さいほど、プリント基板４００のコストは増大する。これは、小径のビアホール４０２を形成するために細いドリルを使用することによって、ドリルが折れやすくなること、及び、穴を開ける速度を遅くする必要があることによる。プリント基板４００の製造工程において、穴を開ける速度を通常より遅くすることは製造工程の時間が通常より余計にかかることになり、プリント基板４００のコストアップにつながる。

また、ビアホール４０２の径が小さい場合、このビアホール４０２を多くの電流が流れる場合に、プリント基板４００の性能を確保する面で不利となる。これは、小径のビアホール４０２はインピーダンスが大きくなりやすく、電流が多く流れた場合に大きな電圧降下を生じるからである。

よって、パタン幅の狭い配線４０１、および、径の小さいビアホール４０２が形成されたプリント基板４００は、高コストとなり、かつ、性能を確保することが困難である。

特に、上述したように、サブストレート１２０の中央領域１２２Ａに配置されているボール３３０は、半導体チップ１１０の基本機能のための電源又はグランドに対応する。よって、中央領域１２２Ａに配置されたボール３３０を結線する配線４０１及びビアホール４０２は、多くの電流を流すことが必要であり、この配線４０１のパタン幅、及び、ビアホール４０２の径を大きくし、性能を確保することは重要である。

しかしながら、上述したように、比較例に係る半導体パッケージ３００が実装されるプリント基板４００では、中央領域１２２Ａに形成されたボール３３０に結線されるビアホール４０２、及び、配線４０１は、付加機能用電極１２１Ｂ上に形成されたボール３３０を避けて配置される必要がある。このため、中央領域１２２Ａに形成されたボール３３０に結線されるビアホール４０２の径を大きくすること、及び、配線４０１のパタン幅を太くすることは容易ではない。

また、性能を確保するためには、電源又はグランドに対応するボール３３０である中央領域１２２Ａに形成されたボール３３０を結線するビアホール４０２の裏面直近にパスコン（バイパスコンデンサ）を配置し、このボール３３０とビアホール４０２とを結線する配線４０１を短く太いパタンとすることが好ましい。

しかしながら、ビアホール４０２の位置についての制約があると使用できるパスコンのサイズや数が制限を受けやすく、性能確保の難易度が高くなる。具体的には、ビアホール４０２はボール３３０を避けて配置される必要がある。しかしながら、ビアホール４０２は、付加機能用電極１２１Ｂ上に形成されたボール３３０によって、付加機能領域１２３に自由に配置されることはできない。よって、プリント基板４００の裏面に配置されるパスコンのサイズや数が限られる。その結果、プリント基板４００に実装された半導体パッケージ３００の性能を確保することが困難になる。

以上のように、実施の形態１の比較例に係る半導体パッケージ３００は、全ての電極１２１上にボール３３０が形成されることにより、実装されるプリント基板４００の高コスト化を引き起こすと共に、性能を確保できるようなプリント基板４００の設計を困難にする。

これに対して、本実施の形態に係る半導体パッケージ１００が実装されるプリント基板２００は、付加機能用電極１２１Ｂ上に形成されたボールがないことにより、中央領域１２２Ａに形成されたボール１３０を結線するための配線２０１のパタン幅及びビアホール２０２の径を大きくすることができる。これにより、プリント基板２００の低コスト化、及び、性能を確保することが容易になる。

具体的には、実施の形態１に係る半導体パッケージ１００では、付加機能領域１２３にはボール１３０が形成されていない。これにより、実施の形態１に係る半導体パッケージ１００が実装されるプリント基板２００では、中央領域１２２Ａに形成されたボール１３０に結線されるビアホール２０２、及び、配線２０１は、付加機能用電極１２１Ｂ上に形成されたボールを避けて配置される必要がない。

よって、中央領域１２２Ａに形成されたボール１３０に結線されるビアホール２０２の径を大きくすること、及び、配線２０１のパタン幅を太くすることができる。その結果、比較例におけるプリント基板４００と比較して、ビアホール２０２を形成するために太いドリルを使用することができ、プリント基板２００のコストを下げることができる。

また、ビアホール２０２の径を大きくできることにより、比較例におけるプリント基板４００と比較して、インピーダンスを下げることができるので、電圧降下を抑制でき、プリント基板２００の性能を確保することが容易になる。

また、電源又はグランドに対応するボール１３０である中央領域１２２Ａに形成されたボール１３０を結線するビアホール２０２を、付加機能領域１２３に自由に配置することができる。よって、このビアホール２０２の裏面直近にパスコンを配置することができる。その結果、プリント基板２００の裏面に配置されるパスコンのサイズや数が限られない。したがって、プリント基板２００に実装された半導体パッケージ１００の性能を容易に確保できる。

また、図５に示すように、複数のボール１３０はサブストレート１２０の裏面に偏りなく配置されている。ここで、図５は、サブストレート１２０に形成された複数のボール１３０の配置を説明するための図である。

同図に示すように、サブストレート１２０を裏面垂直方向から見たときの形状は略四角形状であり、略四角形状の中心と略四角形状を構成する各辺の中点とを結ぶ線分で分割されるサブストレート１２０の各領域を象限とすると、各象限に配置された複数のボール１３０の数は実質的に同等である。具体的には、図５に示すように、サブストレート１２０は、第１象限２５１、第２象限２５２、第３象限２５３及び第４象限２５４の４つの象限に区分けされる。このとき、第１象限２５１に配置されたボール１３０の数、第２象限２５２に配置されたボール１３０の数、第３象限２５３に配置されたボール１３０の数、及び、第４象限２５４に配置されたボール１３０の数は、同等である。なお、同等であるとは、例えば、各象限に配置されたボール１３０の数の差が１０パーセント以内であり、特定的には５パーセント以内であり、より特定的には３パーセント以内である。

これにより、半導体パッケージ１００をプリント基板２００に実装する際に、半導体パッケージ１００が傾くのを防止できる。

［効果］
以上のように、本実施の形態に係る半導体パッケージ１００において、サブストレート１２０を半導体パッケージ１００の外部基板に接続するための複数のボール１３０は、サブストレート１２０に形成された複数の電極１２１のうちの一部の電極１２１上であって、基本機能及び付加機能のうち基本機能に対応する電極１２１上（すなわち、基本機能用電極１２１Ａ上）に形成されている。

これにより、半導体パッケージ１００は、複数の機能で動作可能な半導体チップ１１０、及び、この半導体チップ１１０を複数の機能（基本機能及び付加機能）で動作させるためのサブストレート１２０を用いて、複数の機能のうち一部の機能（基本機能）で動作し、かつ、動作に無関係の無駄なボールの発生を抑制できる。

また、付加機能に対応する電極１２１上にはボール１３０が形成されていないので、半導体パッケージ１００を使用するユーザ（例えば家電メーカー）は、半導体チップ１１０の複数の機能のうち基本機能しか必要としない場合に、半導体パッケージ１００を実装するプリント基板の設計を容易に行うことができる。

また、半導体パッケージ１００を製造する業者（例えば、半導体部品メーカー）は、半導体チップ１１０が有する複数の機能のうち一部の機能のみを有する半導体チップを新たに設計及び製造することなく、一部の機能のみで動作する半導体パッケージを実現できる。

同様に、半導体パッケージ１００を製造する業者は、複数の機能を有する半導体チップ１１０を一部の機能のみで動作させるためのサブストレートを新たに設計及び製造することなく、一部の機能のみで動作する半導体パッケージを実現できる。具体的には、サブストレート１２０に形成された電極（基本機能用電極１２１Ａ及び付加機能用電極１２１Ｂ）のうち、付加機能用電極１２１Ｂ上にボールを形成しないことにより、一部の機能のみで動作する半導体パッケージ１００を実現できる。言い換えると、複数の機能のうちの一部の機能に対応する基本機能用電極１２１Ａを有し、他部の機能に対応する付加機能用電極１２１Ｂを有さないようなサブストレートを新たに設計及び製造することなく、一部の機能のみで動作する半導体パッケージを実現できる。つまり、複数の機能のうちユーザが使用する機能に関わらず、１種類のサブストレート１２０を設計すればよく、ユーザが使用する機能毎に、サブストレートを設計及び製造する必要がない。すなわち、付加機能用電極１２１Ｂにボールを形成するか否かによって、半導体パッケージの動作を切り替えられる。よって、設計工数を短縮できる。

また、本実施の形態に係る半導体パッケージ１００において、第１象限２５１、第２象限２５２、第３象限２５３及び第４象限２５４に配置された複数のボール１３０の数は実質的に同等である。これにより、半導体パッケージ１００をプリント基板２００に実装する際に、半導体パッケージ１００が傾くのを防止できる。

（実施の形態２）
次に、実施の形態２に係る半導体パッケージについて説明する。

本実施の形態に係る半導体パッケージは、実施の形態１に係る半導体パッケージ１００とほぼ同じであるが、サブストレートに形成された複数の電極のうちの基本機能に対応する複数の電極のそれぞれが千鳥状に配置されている点が異なる。すなわち、複数のボールのそれぞれが千鳥状に配置されている点が異なる。なお、以下に示す各実施の形態において、上記実施の形態１と実質的に同一の構成要素には同一の符号を付して、その説明を省略する場合がある。

図６Ａは、実施の形態２に係る半導体パッケージにおいて、複数のボールを形成する前のサブストレートを裏面側から見た平面図である。

図６Ａに示すように、サブストレート５２０の裏面は、裏面中央部の領域である中央領域５２２を有し、半導体チップ１１０が有する複数の機能のうち、基本機能に対応する電極である複数の基本機能用電極５２１Ａと、付加機能に対応する電極である複数の付加機能用電極５２１Ｂとを含む複数の電極５２１が形成されている。

具体的には、サブストレート５２０の裏面には、複数の基本機能用電極５２１Ａのそれぞれが千鳥状に配置され、複数の付加機能用電極５２１Ｂのそれぞれが基本機能用電極５２１Ａのいずれか１つに隣り合って配置されている。言い換えると、複数の基本機能用電極５２１Ａと、複数の付加機能用電極５２１Ｂとが、分散して配置されている。

この中央領域５２２に形成された複数の電極５２１のうち基本機能用電極５２１Ａは、半導体チップ１１０の基本機能のための電源又はグランドに対応する電極である。また、中央領域５２２に形成された複数の電極５２１のうち付加機能用電極５２１Ｂは、半導体チップ１１０の付加機能のための電源又はグランドに対応する電極である。

このような構成を有するサブストレート５２０に複数のボール５３０を形成した後の状態を図６Ｂに示す。図６Ｂは、複数のボール５３０を形成した後のサブストレート５２０を裏面側から見た平面図である。

上述したように、半導体チップ１１０の基本機能に対応する複数の基本機能用電極５２１Ａのそれぞれは千鳥状に配置されており、ボール５３０は各基本機能用電極５２１Ａ上に形成される。よって、図６Ｂに示すように、本実施の形態に係る半導体パッケージ５００を裏面側から見た場合、複数のボール５３０のそれぞれは千鳥状に配置され、複数の付加機能用電極５２１Ｂのそれぞれは、千鳥状に配置された複数のボール５３０の間に配置されているように視認される。

このように、本実施の形態に係る半導体パッケージ５００において、複数の電極５２１のうち一部の機能（基本機能）に対応する複数の電極（基本機能用電極５２１Ａ）のそれぞれは千鳥状に配置されている。これにより、半導体パッケージ５００をプリント基板に実装する際に、半導体パッケージ５００が傾くのを抑制できる。また、サブストレート５２０にかかる応力を分散することができるので、サブストレート５２０のたわみによる半導体パッケージ５００の不良を抑制できる。

以下、半導体パッケージ５００を、プリント基板に実装した場合の構成について説明する。

図７は、プリント基板６００に実装された半導体パッケージ５００を説明するための図であり、（ａ）はプリント基板６００に実装された半導体パッケージ５００の構成を示す断面図であり、（ｂ）は半導体パッケージ５００をプリント基板６００に実装した接続状態を示す図である。なお、（ａ）は（ｂ）のＣ−Ｃ’断面における断面図であり、（ｂ）は半導体パッケージ５００のボール５３０と、プリント基板６００の配線６０１及びビアホール６０２との配置を示す図である。

図７の（ａ）に示すように、本実施の形態に係る半導体パッケージ５００においても、サブストレート５２０が有する複数の電極５２１のうち、半導体チップ１１０の付加機能用電極５２１Ｂ上に形成されているボール５３０がないことにより、実施の形態１に係る半導体パッケージ１００と同様の効果を奏する。すなわち、中央領域５２２に形成されたボール５３０を結線するための配線６０１のパタン幅及びビアホール６０２の径を大きくすることができる。これにより、プリント基板６００の低コスト化、及び、性能を確保することが容易になる。また、実施の形態２に係る半導体パッケージ５００が実装されるプリント基板６００の設計を容易にすることができる。

以下、本実施の形態に係る半導体パッケージ５００が奏する効果の１つである、実装されるプリント基板６００の設計を容易にすることができる理由について、実施の形態２の比較例に係る半導体パッケージを用いて説明する。

図８は、プリント基板８００に実装された実施の形態２の比較例に係る半導体パッケージ７００を説明するための図であり、（ａ）はプリント基板８００に実装された半導体パッケージ７００の構成を示す断面図であり、（ｂ）は半導体パッケージ７００をプリント基板８００に実装した接続状態を示す図である。なお、（ａ）は（ｂ）のＤ−Ｄ’断面における断面図であり、（ｂ）には、半導体パッケージ７００のボール７３０と、プリント基板８００の配線８０１及びビアホール８０２との配置を示す図である。

同図に示す半導体パッケージ７００は、実施の形態２に係る半導体パッケージ５００とほぼ同様の構成を有するが、ボール７３０がサブストレート５２０の全ての電極５２１に形成されている点が異なる。

よって、実施の形態２の比較例に係る半導体パッケージ７００が実装されるプリント基板８００では、実施の形態１の比較例に係る半導体パッケージ３００と同様に、基本機能用電極５２１Ａ上に配置されたボール７３０を結線するための配線８０１及びビアホール８０２は、付加機能用電極５２１Ｂ上に形成されたボール７３０と接触しないように配置される必要がある。

これにより、実施の形態２の比較例に係る半導体パッケージ７００が実装されるプリント基板４００では、中央領域５２２に形成されたボール７３０を結線する配線８０１のパタン幅（配線幅）やビアホール８０２の寸法（ビアホールの径）に制約が発生する。つまり、配線８０１のパタン幅、および、ビアホール８０２の寸法を小さくすることが必要となる。すなわち、半導体チップ１１０の基本機能のための電源又はグランドに対応するボール７３０を結線する自由度が小さくなる。すなわち、実施の形態２の比較例に係る半導体パッケージ７００は、全ての電極５２１上にボール７３０が形成されることにより、実施の形態１の比較例に係る半導体パッケージ３００と同様に、実装されるプリント基板８００の高コスト化を引き起こすと共に、性能を確保できるようなプリント基板８００の設計を困難にする。

これに対して、本実施の形態に係る半導体パッケージ５００が実装されるプリント基板６００は、付加機能用電極５２１Ｂ上に形成されているボール５３０がないことにより、実施の形態１に係る半導体パッケージ１００と同様の効果を奏する。すなわち、中央領域５２２に形成されたボール５３０を結線するための配線６０１のパタン幅及びビアホール６０２の径を大きくすることができる。これにより、プリント基板６００の低コスト化、及び、性能を確保することが容易になる。

以上のように、本実施の形態に係る半導体パッケージ５００において、サブストレート５２０を半導体パッケージ５００の外部基板に接続するための複数のボール５３０は、サブストレート５２０に形成された複数の電極５２１のうちの基本機能用電極５２１Ａ上に形成されている。

これにより、本実施の形態に係る半導体パッケージ５００は、実施の形態１に係る半導体パッケージ１００と同様の効果を奏する。すなわち、半導体パッケージ５００は、複数の機能で動作可能な半導体チップ１１０、及び、この半導体チップ１１０を複数の機能（基本機能及び付加機能）で動作させるためのサブストレート１２０を用いて、複数の機能のうち一部の機能（基本機能）で動作し、かつ、動作に無関係の無駄なボールの発生を抑制できる。また、中央領域５２２に形成されたボール５３０を結線するための配線６０１のパタン幅及びビアホール６０２の径を大きくすることができる。これにより、プリント基板６００の低コスト化、及び、性能を確保することが容易になる。また、実施の形態２に係る半導体パッケージ５００が実装されるプリント基板６００の設計を容易にすることができる。

つまり、実施の形態２に示すように、複数の基本機能用電極５２１Ａ、及び、複数の付加機能用電極５２１Ｂが機能毎に分散して配置されている場合も、実施の形態１に示すように、複数の基本機能用電極１２１Ａ、及び、複数の付加機能用電極１２１Ｂが機能毎に集約して配置されている場合と同様の効果を奏する。この効果は、ボールが形成されない電極の数が多いほど大きくなる。また、ボールが形成されない電極の配置よりもボールが形成されない電極の数によって大きく影響される。

また、本実施の形態において、サブストレート５２０の裏面に形成された複数の電極５２１のうち、複数の基本機能用電極５２１Ａのそれぞれは、千鳥状に配置され、複数の付加機能用電極５２１Ｂのそれぞれは、複数の基本機能用電極５２１Ａのいずれか１つに隣り合って配置されている。

これにより、本実施の形態に係る半導体パッケージ５００は、実施の形態１に係る半導体パッケージ１００よりもさらに、実装時に半導体パッケージ５００が傾くのを抑制できる。また、サブストレート５２０にかかる応力を分散することができるので、サブストレート５２０がたわむことによる半導体パッケージ５００の不良を抑制できる。

（実施の形態３）
次に、実施の形態３に係る半導体パッケージの構成について説明する。

本実施の形態に係る半導体パッケージは、半導体部品メーカーの初回製造時から半導体チップが有する機能である基本機能と、半導体部品メーカーの初回製造後の仕様変更により追加された機能である追加機能とを有する半導体チップを備える。基本機能とは、例えば米国仕様の機能であり、追加機能とは、実施の形態１及び２における付加機能に相当し、例えば日本仕様及びヨーロッパ仕様の機能である。つまり、本実施の形態に係る半導体パッケージが有する半導体チップは、初回製造後の仕様変更により複数の機能を有する。

図９は、実施の形態３に係る半導体パッケージを説明するための図であり、（ａ）は仕様変更前の半導体チップが実装されたサブストレートを裏面側から見た平面図であり、（ｂ）は仕様変更後の半導体チップが実装されたサブストレートを裏面側から見た平面図である。

図９の（ａ）に示すように、半導体チップの仕様変更前において、この半導体チップが実装されたサブストレート９２０Ａは、基本機能に対応する基本機能用電極９２１Ａが形成された領域である基本機能領域９２２を有する。この基本機能領域９２２は、サブストレート９２０Ａの裏面中央部の領域である中央領域９２３と裏面周縁部の領域である周縁領域９２４とで構成されている。サブストレート９２０Ａは、さらに、基本機能用電極９２１Ａが形成されていない追加機能領域９２５を有し、この追加機能領域９２５は、中央領域９２３を囲み、かつ、周縁領域９２４に囲まれている。

このようなサブストレート９２０Ａを有する半導体パッケージは、全ての基本機能用電極９２１Ａにボールが形成されることにより、基本機能で動作可能となる。

次に、上述の半導体チップの仕様が、半導体部品メーカーの仕様変更により基本機能及び追加機能を有する仕様になった場合の半導体パッケージの構成について説明する。

図９の（ｂ）に示すように、半導体チップの仕様変更後において、この半導体チップが実装されたサブストレート９２０Ｂは、半導体チップの仕様変更前のサブストレート９２０Ａと比較して、追加機能領域９２５に追加機能用電極９２１Ｂが形成されている。この追加機能用電極９２１Ｂは、半導体チップの仕様変更時に追加された追加機能に対応する電極である。

このようなサブストレート９２０Ｂを有する半導体パッケージは、追加機能用電極９２１Ｂにボールを形成するか否かによって、基本機能のみで動作可能となる半導体パッケージ、又は、基本機能及び追加機能で動作可能となる半導体パッケージとして製造される。これについて、図１０Ａ及び図１０Ｂを用いて説明する。図１０Ａは、基本機能のみで動作可能な半導体パッケージをサブストレートの裏面側から見た平面図であり、図１０Ｂは、基本機能及び追加機能で動作可能な半導体パッケージをサブストレートの裏面側から見た平面図である。

図１０Ａに示す半導体パッケージ９００Ａは、基本機能及び追加機能を有する半導体チップと、サブストレート９２０Ｂとを備え、全ての基本機能用電極９２１Ａにボール９３０Ａが形成され、全ての追加機能用電極９２１Ｂにボールが形成されないことにより、基本機能で動作可能となり、追加機能では動作しない。

一方、このような半導体パッケージ９００Ａと同様に、基本機能及び追加機能を有する半導体チップと、サブストレート９２０Ｂとを備える構成であっても、図１０Ｂに示す半導体パッケージ９００Ｂは、全ての基本機能用電極９２１Ａ、及び、全ての追加機能用電極９２１Ｂにボール９３０Ｂが形成されることにより、基本機能と追加機能とで動作可能となる。

つまり、半導体チップの仕様変更後に、仕様変更前の半導体チップを用いることなく、仕様変更前の半導体チップの機能のみ（基本機能）を有する半導体パッケージ９００Ａと、仕様変更後の半導体チップの機能（基本機能及び追加機能）を有する半導体パッケージ９００Ｂとを実現することができる。

言い換えると、半導体部品メーカーは、半導体チップの仕様変更後に、仕様変更前の半導体チップ及びサブストレート９２０Ａを引き続き製造することなく、仕様変更後の半導体チップ及びサブストレート９２０Ｂを用いて、追加機能用電極９２１Ｂにボール９３０Ｂを形成しないことにより、仕様変更前の半導体チップの機能のみ（基本機能）を有する半導体パッケージ９００Ａを実現できる。すなわち、半導体部品メーカーは、仕様変更前の半導体チップ及びサブストレート９２０Ａの製造コスト及び在庫を削減できる。

以上のように、本実施の形態において、半導体チップの仕様変更後にユーザ（例えば家電メーカー）が追加機能を必要としない場合、サブストレート９２０Ｂを外部基板に接続するための複数のボール９３０Ａ及び９３０Ｂは、サブストレート９２０Ｂに形成された複数の電極（基本機能用電極９２１Ａ、及び、追加機能用電極９２１Ｂ）のうちの基本機能用電極９２１Ａ上に形成されている。すなわち、半導体部品メーカーは、追加機能用電極９２１Ｂ上にボール９３０Ｂが形成されていない半導体パッケージ９００Ａを製造する。

このような半導体パッケージ９００Ａは、実施の形態１に係る半導体パッケージ１００と同様の効果を奏する。すなわち、半導体パッケージ９００Ａは、複数の機能で動作可能な半導体チップ、及び、この半導体チップを複数の機能（基本機能及び追加機能）で動作させるためのサブストレート９２０Ｂを用いて、複数の機能のうち一部の機能（基本機能）で動作し、かつ、動作に無関係の無駄なボールの発生を抑制できる。また、中央領域９２３に形成されたボール９３０Ａを結線するための配線のパタン幅及びビアホールの径を大きくすることができる。これにより、半導体パッケージ９００Ａが実装されるプリント基板の低コスト化、及び、性能を確保することが容易になる。また、このプリント基板の設計を容易にすることができる。

また、半導体部品メーカーは、半導体チップの機能を追加した場合に、追加機能領域９２５に追加機能用電極９２１Ｂを配置し、追加機能が必要でないユーザに対しては追加機能用電極９２１Ｂ上のボール９３０Ｂを除いた状態での半導体パッケージ９００Ａを提供し、追加機能が必要なユーザに対しては追加機能用電極９２１Ｂ上のボール９３０Ｂを設けた状態での半導体パッケージ９００Ｂを提供する。

これにより、半導体部品メーカーは、追加機能版の半導体チップおよびサブストレート９２０Ｂに生産を一本化して、両方の形態の半導体パッケージ（基本機能版の半導体パッケージ９００Ａ及び追加機能版の半導体パッケージ９００Ｂ）を提供できる。

また、仕様変更前の半導体チップが実装されるサブストレート９２０Ａにおける複数の基本機能用電極９２１Ａの配置と、仕様変更後の半導体チップが実装されるサブストレート９２０Ｂにおける複数の基本機能用電極９２１Ａの配置とは、同一であってもよい。

これにより、半導体チップの仕様変更前にこの半導体チップを備える半導体パッケージを使用していたユーザのうち、半導体チップの仕様変更後に追加機能が必要でないユーザは、プリント基板を再設計する必要がない。具体的には、半導体部品メーカーは、半導体チップの仕様変更後に追加機能が必要でないユーザに対しては追加機能用電極９２１Ｂ上のボール９３０Ｂを除いた状態での半導体パッケージ９００Ａを提供する。これにより、ユーザは、追加機能用電極９２１Ｂ上に形成されるボールを避けるような基板設計をする必要がない。すなわち、仕様変更前の半導体パッケージを実装するプリント基板と同一のプリント基板を用いて、仕様変更後の半導体パッケージ９００Ａを実装することができる。つまり、プリント基板を再設計する必要がない。

（実施の形態４）
次に、実施の形態４に係る半導体パッケージの構成について説明する。

本実施の形態に係る半導体パッケージにおいて、サブストレートは、裏面に形成された、半導体パッケージを評価するための評価用電極を有する。これにより、半導体部品メーカーは、評価用の半導体パッケージには評価用電極にボールを形成することにより、この半導体パッケージの評価を行い、ユーザへの出荷用の半導体パッケージには評価用電極にボールを形成しないことにより、ユーザに対して評価用のボールの存在を公開せずにすむ。

図１１Ａは、本実施の形態において、半導体部品メーカーによる評価時の半導体パッケージをサブストレートの裏面側から見た平面図であり、図１１Ｂは、本実施の形態において、半導体部品メーカーからの出荷時の半導体パッケージをサブストレートの裏面側から見た平面図である。

図１１Ａに示す半導体パッケージ１０００Ａと、図１１Ｂに示す半導体パッケージ１０００Ｂとは、同一の半導体チップ、及び、同一のサブストレート１０２０を有する。サブストレート１０２０の裏面は、実施の形態１と同様に、裏面中央部の領域である中央領域１０２２Ａと裏面周縁部の領域である周縁領域１０２２Ｂとで構成される基本機能領域１０２２と、中央領域１０２２Ａを囲む領域であって、かつ、周縁領域１０２２Ｂに囲まれる領域である付加機能領域１０２３とを有する。基本機能領域１０２２を構成する中央領域１０２２Ａ及び１０２２Ｂのそれぞれには、半導体チップの基本機能に対応する電極である複数の基本機能用電極が集約して配置されている。一方、付加機能領域１０２３には、半導体チップの付加機能に対応する電極である複数の付加機能用電極が集約して配置されている。

ただし、図１１Ａ及び図１１Ｂに示すように、周縁領域１０２２Ｂはサブストレート１０２０の角部（四隅）において切り欠かれている。この切り欠かれた箇所には、図１１Ｂに示すように評価用電極１０２１Ｂが形成されている。

半導体部品メーカーは、図１１Ａに示すように、評価時にはこの評価用電極１０２１Ｂにボール１０３０Ｂを形成する。つまり、半導体部品メーカーは、半導体パッケージ１０００Ａの評価時に、全ての電極（基本機能用電極、付加機能用電極、及び、評価用電極１０２１Ｂ）にボール１０３０Ａ及び１０３０Ｂを形成する。これにより、半導体部品メーカーは、例えば、半導体チップの評価や、半導体チップとサブストレート１０２０との接続信頼性といった、半導体パッケージ１０００Ａの評価を行うことができる。

一方、半導体部品メーカーは、評価用電極１０２１Ｂにボール１０３０Ｂを形成せずに出荷することにより、ユーザに対して評価用のボール１０３０Ｂの存在を公開せずにすむ。具体的には、付加機能を必要としないユーザに対しては、基本機能電極にボール１０３０Ａが形成され、付加機能用電極及び評価用電極１０２１Ｂにボール１０３０Ａ、１０３０Ｂが形成されていない、図１１Ｂに示す半導体パッケージ１０００Ｂを出荷する。これに対し、付加機能を必要とするユーザに対しては、基本機能用電極及び付加機能用電極にボール１０３０Ａが形成され、評価用電極１０２１Ｂにボール１０３０Ｂが形成されていない、半導体パッケージを出荷する。

以上のように、本実施の形態において、サブストレート１０２０は、裏面に形成された評価用電極１０２１Ｂを有する。

これにより、評価時には、評価用電極１０２１Ｂに評価用のボール１０３０Ａを形成することで評価を行い、ユーザに出荷する最終製品ではこのボール１０３０Ａを除いた形態での提供をすることができる。よって、ユーザに評価用のボール１０３０Ａの存在を公開せずに使うことができる。

また、付加機能を必要としないユーザに対して出荷される半導体パッケージ１０００Ｂにおいて、サブストレート１０２０を半導体パッケージ１０００Ｂの外部基板に接続するための複数のボール１０３０Ａは、サブストレート１０２０に形成された複数の電極（基本機能用電極、付加機能用電極、及び、評価用電極１０２１Ｂ）のうちの基本機能用電極上に形成されている。

これにより、半導体パッケージ１０００Ｂは、実施の形態１に係る半導体パッケージ１００と同様の効果を奏する。すなわち、半導体パッケージ１０００Ｂは、複数の機能で動作可能な半導体チップ、及び、この半導体チップを複数の機能（基本機能及び追加機能）で動作させるためのサブストレート１０２０を用いて、複数の機能のうち一部の機能（基本機能）で動作し、かつ、動作に無関係の無駄なボールの発生を抑制できる。また、中央領域１０２２Ａに形成されたボール１０３０Ａを結線するための配線のパタン幅及びビアホールの径を大きくすることができる。これにより、半導体パッケージ１０００Ｂが実装されるプリント基板の低コスト化、及び、性能を確保することが容易になる。また、このプリント基板の設計を容易にすることができる。

（その他）
以上、本発明の実施の形態に係る半導体パッケージについて説明したが、本発明は、この実施の形態に限定されるものではない。

例えば、上記実施の形態１、２及び４では、サブストレートの裏面の複数の電極が１２行×１２列で配置されているとして説明したが、これら電極の数及び配置はこれに限らない。例えば、サブストレートの裏面の電極は２６行×２６列や３０行×３０列に配置されていてもよい。

また、上記実施の形態１、２及び４では、サブストレートの裏面の複数の電極が１２行×１２列の行列全てに配置されたフルグリッドとなっていたが、一部の電極は形成されていなくてもよい。例えば、図９の（ａ）に示すように、サブストレート裏面の一部の領域（中央部及び周縁部）にのみ電極が形成され、他部の領域に電極が形成されていなくてもよく、裏面中央部に基本機能用電極が形成され、裏面周縁部に付加機能用電極が形成されていてもよい。

このような構成を有する半導体パッケージでも、動作に無関係の無駄なボールの発生を抑制できるので、上記各実施の形態と同様の効果を奏する。

また、サブストレートの裏面の複数の電極のうち、ボールが形成されない電極を半田めっき処理してもよい。これにより、腐食に対して信頼性があがる。

また、上記各実施の形態では、半導体パッケージを付加機能で動作させるためには、この半導体パッケージを基本機能で動作させることが必要であった。つまり、付加機能で動作する半導体パッケージの構成は、基本機能で動作する半導体パッケージの構成を包含していた。具体的には、付加機能で動作する半導体パッケージの基本機能用電極にはボールが形成されていた。しかし、半導体パッケージの構成はこれに限らない。例えば、付加機能で動作する半導体パッケージの基本機能用電極にボールが形成されていなくてもよい。つまり、付加機能で動作する半導体パッケージは、付加機能用電極にボールが形成され、かつ、基本機能用電極にボールが形成されていなくてもよい。一方、基本機能で動作する半導体パッケージは、付加機能用電極にボールが形成されず、かつ、基本機能用電極にボールが形成されていてもよい。また、複数の基本機能用電極の一部と複数の付加機能用電極の一部とが同一であってもよい。例えば、基本機能で動作する半導体パッケージにおいてボールが形成された複数の電極の一部と、付加機能で動作する半導体パッケージにおいてボールが形成された複数の電極の一部とが、同じであってもよい。

また、上記実施の形態では、半導体チップが有する複数の機能のそれぞれに対応する複数の電極が、集約して配置されている構成、又は、分散して配置されている構成を示したが、電極の配置はこれに限らず、複数の機能のそれぞれに対応する複数の電極の一部が集約して配置され、他部が分散して配置されていてもよい。例えば、サブストレート裏面の中央領域に複数の基本機能用電極の一部が集約して配置され、中央領域を囲む第１領域に複数の付加機能用電極の一部が集約して配置され、第１領域を囲む第２領域に、複数の基本機能用電極の他部及び複数の付加機能用電極の他部が分散して配置されていてもよい。

また、上記実施の形態では、半導体チップが有する機能として、基本機能と付加機能との２つを例に説明したが、半導体チップが有する機能の数は３以上でもよい。

また、上記実施の形態４では、評価用電極１０２１Ｂはサブストレート１０２０の裏面の角部（四隅）に配置されていたが、評価用電極１０２１Ｂの配置はこれに限らない。例えば、付加機能領域１０２３又は中央領域１０２２Ａを一部切り欠いて、その切り欠いた領域に評価用電極１０２１Ｂを配置してもよい。つまり、付加機能用電極又は基本機能用電極と評価用電極１０２１Ｂとを入れ替えて配置してもよい。

さらに、上記実施の形態及び上記変形例をそれぞれ組み合わせるとしてもよい。

本発明に係る半導体パッケージは、テレビ等の民生機器に搭載されるＢＧＡパッケージ等として有用である。

１００、３００、５００、７００、９００Ａ、９００Ｂ、１０００Ａ、１０００Ｂ 半導体パッケージ
１１０ 半導体チップ
１２０、５２０、９２０Ａ、９２０Ｂ、１０２０ サブストレート
１２１、５２１ 電極
１２１Ａ、５２１Ａ、９２１Ａ 基本機能用電極
１２１Ｂ、５２１Ｂ 付加機能用電極
１２２、９２２、１０２２ 基本機能領域
１２２Ａ、５２２、９２３、１０２２Ａ 中央領域
１２２Ｂ、９２４、１０２２Ｂ 周縁領域
１２３、１０２３ 付加機能領域
１３０、３３０、５３０、７３０、９３０Ａ、９３０Ｂ、１０３０Ａ、１０３０Ｂ ボール
２００、４００、６００、８００ プリント基板
２０１、４０１、６０１、８０１ 配線
２０２、４０２、６０２、８０２ ビアホール
２５１ 第１象限
２５２ 第２象限
２５３ 第３象限
２５４ 第４象限
９２１Ｂ 追加機能用電極
９２５ 追加機能領域
１０２１Ｂ 評価用電極

Claims (6)

1. 半導体パッケージであって、
   複数の機能を有する半導体チップと、
   前記半導体チップが表面に実装されたサブストレートと、
   前記サブストレートの裏面上に形成され、前記サブストレートを前記半導体パッケージの外部基板に接続するための複数のボールとを備え、
   前記サブストレートは、当該サブストレートの裏面に形成された前記複数の機能に対応する複数の電極を有し、
   前記複数のボールのそれぞれは、前記複数の電極のうち一部の電極であって、前記複数の機能のうち一部の機能に対応する電極上に形成されている
   半導体パッケージ。
2. 前記サブストレートの裏面は、前記複数の機能に対応する複数の領域を有し、
   前記複数の電極のそれぞれは、前記複数の領域のうち対応する領域に形成されている
   請求項１記載の半導体パッケージ。
3. 前記複数の電極のうち前記一部の機能に対応する各電極は、千鳥状に配置され、
   前記複数の電極のうち他部の機能に対応する各電極は、前記一部の機能に対応する電極に隣り合って配置されている
   請求項１記載の半導体パッケージ。
4. 前記サブストレートを裏面垂直方向から見たときの形状は略四角形状であり、
   前記略四角形状の中心と前記略四角形状を構成する各辺の中点とを結ぶ線分で分割される前記サブストレートの各領域を象限とすると、各象限に配置された前記一部の機能に対応する電極の数は実質的に同等である
   請求項１〜３のいずれか１項記載の半導体パッケージ。
5. 前記複数の電極のうち前記一部の機能に対応し、かつ、当該機能のための電源又はグランドに対応する電極である電源用電極は、前記サブストレートの裏面中央部に形成されている
   請求項１〜４のいずれか１項記載の半導体パッケージ。
6. 前記サブストレートは、さらに、当該サブストレートの裏面に形成された、前記半導体パッケージを評価するための評価用電極を有する
   請求項１〜５のいずれか１項記載の半導体パッケージ。

Images