JP2014523115A - プラズマエッチングを伴うハイブリッドガルバニックレーザスクライビングプロセスを用いたウェハダイシング - Google Patents

Abstract

各ウェハが複数の集積回路を有する半導体ウェハをダイシングする方法が記載される。本方法は、半導体ウェハの上にマスクを形成する工程を含む。マスクは、集積回路を覆い、保護する層から成る。マスクは、ガルバニックレーザスクライビングプロセスによってパターニングされ、これによってギャップを有するパターニングされたマスクを提供する。パターニングは、集積回路間の半導体ウェハの領域を露出させる。その後、半導体ウェハは、パターニングされたマスク内のギャップを貫通してエッチングされ、これによって集積回路を個片化する。

Description

背景

１）分野
本発明の実施形態は、半導体処理の分野に関し、特に、各ウェハが複数の集積回路を上に有する半導体ウェハをダイシングする方法に関する。

２）関連技術の説明
半導体ウェハ処理では、集積回路は、シリコン又は他の半導体材料からなるウェハ（基板ともいう）上に形成されている。一般に、半導体、導電体又は絶縁体のいずれかである様々な材料の層が、集積回路を形成するために利用される。これらの材料は、様々な周知のプロセスを用いてドープされ、堆積され、エッチングされ、これによって集積回路を形成する。各ウェハは、ダイとして知られる集積回路を含む多数の個々の領域を形成するように処理される。

集積回路形成プロセスに続いて、ウェハは「ダイシング」され、これによってパッケージ化するために、又はより大規模な回路内でパッケージ化されていない形態で使用するために、互いに個々のダイに分離される。ウェハダイシング用に使用される２つの主要な技術は、スクライビングとソーイングである。スクライビングでは、ダイヤモンドを先端に付けたスクライブが、予め形成されたスクライブラインに沿ってウェハ表面を横切って移動する。これらのスクライブラインは、ダイ間の空間に沿って延びている。これらの空間は、一般に「ストリート」と呼ばれている。ダイヤモンドスクライブは、ストリートに沿って、ウェハ表面に浅い傷を形成する。ローラなどによる圧力の印加時に、ウェハは、スクライブラインに沿って分離する。ウェハ内での破断は、ウェハ基板の結晶格子構造に従う。スクライビングは、約１０ミル（１インチの１０００分の１）又はそれ以下の厚さであるウェハに対して使用することができる。より厚いウェハに対しては、ソーイングが、現在のところ、ダイシングするのに好適な方法である。

ソーイングでは、１分当たり高回転数で回転するダイヤモンドが先端に付いた鋸（ソー）が、ウェハ表面に接触し、ストリートに沿ってウェハを切断（ソーイング）する。ウェハは、支持部材（例えば、フィルムフレーム全域に亘って伸ばされた接着フィルム）上に取り付けられ、鋸が垂直及び水平の両方のストリートに繰り返し印加される。スクライビング又はソーイングのいずれにおいても１つの問題は、チップ（欠け）及びゴージ（削り溝）が切断されたダイ端部に沿って形成される可能性があることである。また、亀裂が形成され、ダイの端部から基板内へと伝播し、集積回路を動作不能にする可能性がある。正方形又は長方形のダイの片側のみが結晶構造の＜１１０＞方向にスクライブ可能であるので、チッピング（欠け）及びクラッキング（割れ）は、スクライビングにおいて特に問題である。その結果、ダイのもう一方の側の劈開は、ギザギザの分離ラインをもたらす。チッピング及びクラッキングのために、集積回路への損傷を防止するための追加の間隔がウェハ上のダイ間に必要となる（例えば、チップ及びクラックが実際の集積回路からある距離に維持される）。間隔要件の結果として、標準サイズのウェハ上にはそれほど多くのダイを形成することはできず、もしもそうでないならば回路用に使用可能であったウェハの実質的な領域が無駄になる。鋸の使用は、半導体ウェハ上の実質的な領域の無駄を悪化させる。鋸の刃は、約１５ミクロンの厚さである。このように、鋸によって作られた切り口を取り巻く割れ及びその他の損傷が、集積回路に悪影響を及ぼさないことを保証するために、３００〜５００ミクロンはしばしばダイのそれぞれの回路を分離しなければならない。更に、切断後、各ダイは、ソーイングプロセスから生じる粒子及び他の汚染物質を除去するために実質的なクリーニングを必要とする。

プラズマダイシングもまた使用されてきたが、同様に制限を有するかもしれない。例えば、プラズマダイシングの実施を妨げる１つの制限は、コストであるかもしれない。レジストをパターニングするための標準的なリソグラフィ操作は、実行コストが桁違いに高くなる可能性がある。プラズマダイシングの実施を妨げる可能性のあるもう一つの制限は、一般的に遭遇する金属（例えば、銅）のプラズマ処理は、ストリートに沿ってダイシングする際に、製造の問題又はスループットの限界を作る可能性があることである。

概要

本発明の実施形態は、各ウェハが複数の集積回路を上に有する半導体ウェハをダイシングする方法を含む。

一実施形態では、複数の集積回路を有する半導体ウェハをダイシングする方法は、集積回路を覆い、保護する層から成るマスクを、半導体ウェハ上に形成する工程を含む。マスクはその後、ガルバニックレーザスクライビングプロセスによってパターニングされ、これによって集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供する。その後、半導体ウェハは、パターニングされたマスク内のギャップを貫通してエッチングされ、これによって集積回路を個片化する。

別の一実施形態では、半導体ウェハをダイシングするためのシステムは、ファクトリインタフェースを含む。レーザスクライブ装置は、ファクトリインタフェースに結合され、移動可能なレーザビーム又はスポットを有するレーザと、可動ステージと、１以上のガルバニックミラーを含む。プラズマエッチングチャンバもまた、ファクトリインタフェースに結合される。

別の一実施形態では、複数の集積回路を有する半導体ウェハをダイシングする方法は、シリコン基板の上方にポリマー層を形成する工程を含む。ポリマー層は、シリコン基板上に配置された集積回路を覆い、保護する。集積回路は、低Ｋ材料の層と銅の層の上方に配置された二酸化ケイ素の層で構成される。ポリマー層、二酸化ケイ素の層、低Ｋ材料の層、及び銅の層は、ガルバニックレーザスクライビングプロセスによってパターニングされ、これによって集積回路間のシリコン基板の領域を露出させる。シリコン基板は、その後、ギャップを貫通してエッチングされ、これによって集積回路を個別化する。

本発明の一実施形態に係る、複数の集積回路を含む半導体ウェハをダイシングする方法における操作を示すフローチャートである。 本発明の一実施形態に係る、図１のフローチャートの操作１０２に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。 本発明の一実施形態に係る、図１のフローチャートの操作１０４に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。 本発明の一実施形態に係る、図１のフローチャートの操作１０６に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。 本発明の一実施形態に係る、１つの軸に沿って移動されるステージと、直交する軸に沿って同時に実行されるガルボ走査を含むガルバニックレーザスクライビングプロセスを示す。 〜 本発明の一実施形態に係る、同時に実行されるガルボ走査の軸と同一軸に沿って移動されるステージを含むガルバニックレーザスクライビングプロセスを示す。 本発明の一実施形態に係る、フェムト秒範囲のレーザパルス幅とより長いパルス幅を使用した場合の効果の比較を示す。 本発明の一実施形態に係る、半導体ウェハ又は基板のストリート領域内で使用することができる材料のスタックの断面図である。 〜 本発明の一実施形態に係る、半導体ウェハをダイシングする方法における様々な操作の断面図を示す。 本発明の一実施形態に係る、ウェハ又は基板のレーザ・プラズマダイシング用のツールレイアウトのブロック図を示す。 本発明の一実施形態に係る、例示的なコンピュータシステムのブロック図を示す。

詳細な説明

各ウェハが複数の集積回路を上に有する半導体ウェハのダイシング方法が記載される。以下の説明では、本発明の実施形態の完全な理解を提供するために、多数の特定の詳細（例えば、ガルバニックレーザスクライビングのアプローチ、プラズマエッチング条件及び材料レジーム）が記載される。本発明の実施形態は、これらの特定の詳細なしに実施できることが、当業者には明らかであろう。他の例では、周知の態様（例えば、集積回路の製造）は、本発明の実施形態を不必要に曖昧にしないために、詳細には説明されない。更に、図に示される様々な実施形態は、例示であり、必ずしも縮尺通りに描かれていないことを理解すべきである。

初めのレーザスクライブと、後続のプラズマエッチングを含むハイブリッドなウェハ又は基板のダイシングプロセスは、ダイの個片化のために実施することができる。レーザスクライブプロセスは、マスク層、有機・無機誘電体層、及びデバイス層をきれいに除去するために使用することができる。その後、レーザエッチングプロセスは、ウェハ又は基板の露出又は部分的なエッチング時に終了することができる。ダイシングプロセスのプラズマエッチング部分は、その後、ダイ又はチップを個片化又はダイシングするために、ウェハ又は基板のバルクを貫通して（例えば、バルクの単結晶シリコンを貫通して）エッチングするために用いることができる。

高いパルス繰り返し周波数（ＰＲＦ）レーザ（例えば、典型的には５００ｋＨｚ〜数ＭＨｚの範囲）と高速動作（例えば、１〜２メートル／秒）の組合せを使用することによって、個片化プロセスのレーザスクライビング部分の間、高いスループットを確実にすることができる。しかしながら、適切なスポットの重なりを有する連続的なスクライブラインは、レーザスクライビング作業の一部として形成される必要があり得る。レーザスクライビングプロセス中にウェハ又は基板の移動のためだけにステージ動作を使用することが可能であるが、可能性のある欠点として、このようなリニアステージに対しては、特に大規模なウェハ及び基板に対しては、大きな設置面積と高コストであることが挙げられる。本明細書に記載の１以上の実施形態では、リニアＸＹステージとガルバニック動作（ガルボ）の組が、レーザスクライビング動作に同期される。

こうして、本発明の一態様では、ガルバニックレーザスクライビングプロセスとプラズマエッチングプロセスの組合せが使用され、これによって半導体ウェハを個片化された集積回路にダイシングすることができる。図１は、本発明の一実施形態に係る、複数の集積回路を含む半導体ウェハをダイシングする方法における操作を示すフローチャート１００である。図２Ａ〜図２Ｃは、本発明の一実施形態に係る、フローチャート１００の操作に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。

フローチャート１００の操作１０２及び対応する図２Ａを参照すると、マスク２０２が、半導体ウェハ又は基板２０４の上方に形成される。マスク２０２は、半導体ウェハ２０４の表面上に形成された集積回路２０６を覆い、保護する層でできている。マスク２０２は、集積回路２０６のそれぞれの間に形成された介在するストリート２０７も覆う。

本発明の一実施形態によると、マスク２０２を形成する工程は、例えば、フォトレジスト層又はＩ線パターニング層が挙げられるが、これらに限定されない層を形成する工程を含む。例えば、ポリマー層（例えば、フォトレジスト層）は、リソグラフィプロセスで使用するのに適したそれ以外の材料で構成されてもよい。一実施形態では、フォトレジスト層は、例えば、２４８ナノメートル（ｎｍ）レジスト、１９３ｎｍレジスト、１５７ｎｍレジスト、極紫外（ＥＵＶ）レジスト、又はジアゾナフトキノン増感剤を加えたフェノール樹脂マトリックスが挙げられるが、これらに限定されないポジ型フォトレジスト材料で構成される。別の一実施形態では、フォトレジスト層は、例えば、ポリ−シス−イソプレン及びポリ−ビニル−シンナメートが挙げられるが、これらに限定されないネガ型フォトレジスト材料で構成される。

一実施形態では、半導体ウェハ又は基板２０４は、製造プロセスに耐えるのに適しており、その上に半導体処理層を好適に配置することができる材料で構成される。例えば、一実施形態では、半導体ウェハ又は基板２０４は、ＩＶ族系材料（例えば、結晶シリコン、ゲルマニウム又はシリコン／ゲルマニウムが挙げられるが、これらに限定されない）で構成される。特定の一実施形態では、半導体ウェハ２０４を提供する工程は、単結晶シリコン基板を提供する工程を含む。特定の一実施形態では、単結晶シリコン基板は、不純物原子によってドープされる。別の一実施形態では、半導体ウェハ又は基板２０４は、ＩＩＩ−Ｖ族材料（例えば、発光ダイオード（ＬＥＤ）の製造に使用されるＩＩＩ−Ｖ族材料基板など）から構成される。

一実施形態では、半導体ウェハ又は基板２０４は、半導体デバイスのアレイが集積回路２０６の一部として、その上又は中に配置される。このような半導体デバイスの例としては、シリコン基板内に製造され、誘電体層に囲まれたメモリデバイス又は相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタを含むが、これらに限定されない。複数の金属相互接続が、誘電体層を取り囲んで、デバイス又はトランジスタの上方に形成され、集積回路２０６を形成するようにデバイス又はトランジスタを電気的に結合するのに使用することができる。ストリート２０７を構成する材料は、集積回路２０６を形成するために使用される材料と類似又は同じであることができる。例えば、ストリート２０７は、誘電材料、半導体材料、メタライゼーションの層から構成することができる。一実施形態では、１以上のストリート２０７は、集積回路２０６の実際のデバイスと類似のテストデバイスを含む。

フローチャート１００の操作１０４及び対応する図２Ｂを参照すると、マスク２０２は、レーザスクライビングプロセスでパターニングされ、これによって集積回路２０６間の半導体ウェハ又は基板２０４の領域を露出させるギャップ２１０を有するパターニングされたマスク２０８を提供する。このように、レーザスクライビングプロセスは、集積回路２０６間にもともと形成されていたストリート２０７の材料を除去するために使用される。本発明の一実施形態によると、レーザスクライビングプロセスによってマスク２０２をパターニングする工程は、図２Ｂに示されるように、集積回路２０６間の半導体ウェハ２０４の領域内に部分的にトレンチ２１２を形成する工程を含む。なお、本実施形態では、ガルボ動作の動きへの参照は、一実施形態では、レーザビーム又はスポットの動きを指しており、実際の全レーザ装置自体の動きではないことを理解すべきである。このような実施形態では、「レーザ」は、ビーム又はスポットを移動させながら動かないままのレーザボックスを指す。

一実施形態では、リニアＸＹステージとガルバニックモーション（ガルボ）セットは、レーザスクライビング動作に対して同期される。例えば、一実施形態では、ガルバニックモーションが比較的高速（例えば、数メートル／秒）に高い位置決め精度で同時に実行されながら、ＸＹステージは、低振動で滑らかな動きを確保するために、比較的低速（例えば、典型的には数百ミリメートル／秒）で移動する。特定の一実施形態では、約６００ミリメートル／秒〜２メートル／秒の範囲の全体的な（平均的な）スクライビング速度が、このようにして達成される。

ダイ密度及び積層構造に応じて、同期されたステージとガルボの動作は、様々なアプローチで実行することができる。例えば、一実施形態では、ステージは１つの軸に沿って移動され、同時にガルボはその直交方向に沿って走査する。別の一実施形態では、ステージの移動とガルボの走査は、同時に同じ軸に沿って実行される。更に別の一実施形態では、個片化を受けるウェハ又は基板全体は、要求される位置決め精度のガルボ走査フィールドサイズに基づいて、いくつかのブロックとして予め定義される。ガルボは、順次２つの軸に沿って走査範囲全域に亘って走査する。その後、ステージもまた、２つの軸に沿って移動し、これによってガルボの走査を次の走査フィールドに移動する。

一実施形態では、パターニングされたマスク２０８を提供するためにガルバニックレーザスクライビングプロセスを使用することによって、かなり小さい機械の設置面積でタイトなスループットと位置決め精度の目標値を達成することができる。更に、一実施形態では、ガルバニックレーザスクライビングプロセスを用いることによって、良好な加工品質のための適切なパルスの重なりで、約１０ＭＨｚの周波数までのレーザの使用が可能になる。そうすることで、レーザアブレーションプロセスは、より高いスループットにスケーリングすることができ、これは、もしもそうでなければ、あまりにも多くの熱の蓄積と欠陥形成を生成する可能性のある非常に大きなパルスの重なりを引き起こす可能性がある。

一実施例では、図３は、本発明の一実施形態に係る、１つの軸に沿ってステージを移動させ、同時に直交する軸に沿ってガルボ走査を実行することを含むガルバニックレーザスクライビングプロセスを示す。図３を参照すると、ウェハ又は基板３００は、同期されたステージ移動３０２及びガルボ走査３０４を伴うレーザアブレーションプロセスにさらされる。一実施形態では、図３に示されるように、ステージ移動は、Ｘ方向に沿っており、一方、ガルボ走査３０４は、Ｙ方向に沿ってスクライブする。図示の黒色のサブスクライブを参照すると、ウェハ又は基板３００を運ぶステージは、Ｘ方向に沿って移動し、これによってウェハ又は基板３００の一端から他端までＹ方向に沿って複数のサブスクライブの形成を可能にする。ガルボは、Ｙ方向に沿って走査し、これによって複数のサブスクライブを形成する。図示の白色のサブスクライブを参照すると、ウェハ又は基板３００の他端に到達すると、ステージは、概して黒色のサブスクライブの長さ分だけ（例えば、スクライブされたラインの縫合オーバーラップを考慮して）Ｙ方向にステップされる。その後、ガルボ走査を使用して、図示の白色のサブスクライブを形成する。ステージは、Ｘ軸に沿って（しかしながら、反対方向に）移動し、Ｙ方向に沿って新たなスクライブを作る。ウェハ又は基板３００全体がスクライブされるまで反復が実行される。

別の一例では、図４Ａ及び図４Ｂは、本発明の一実施形態に係る、同時に実行されたガルボ走査の軸と同じ軸に沿って移動されたステージを伴うガルバニックレーザスクライビングプロセスを示す。図４Ａを参照すると、ウェハ又は基板４００は、同期されたステージ移動４０２及びガルボ走査４０４を伴うレーザアブレーションプロセスにさらされる。一実施形態では、図４Ａに示されるように、ステージ移動は、Ｘ方向に沿っており、ガルボ走査４０４もまた、Ｘ方向に沿ってスクライブする。図示の黒色のサブスクライブを参照すると、ウェハ又は基板４００を運ぶステージは、Ｘ方向に沿って移動し、これによってウェハ又は基板４００の一端でＸ方向に沿ってガルボ走査によって複数のサブスクライブの形成を可能にする。図示の白色のサブスクライブを参照すると、第１の走査が完了すると、ステージは、概して黒色のサブスクライブの長さ分だけ（例えば、スクライブされたラインの縫合オーバーラップを考慮して）ステップされる。その後、ガルボ走査を使用して、図示の白色のサブスクライブを形成する。ウェハ又は基板４００全体がスクライブされるまで反復が実行される。図４Ｂは、第１の反復ステップｉを実行し、第２の反復ステップｉ＋１が続く走査及びステージの同期が同軸タイプの特定の一実施形態を示す。

いくつかの実施形態では、個片化を受けている基板又はウェハの特定の長手方向の位置において、単一のスキャナで複数のラインの一部を形成することが望ましい。基板又はウェハは、スクライビング装置を長手方向に通過して移動することができるので、一実施形態では、スキャナ装置は、各ビームを横方向へ向け、これによって各スキャナ装置のアクティブな領域内の横線（緯度線）の部分又はセグメントを形成する。一実施形態では、各スクライブラインは、実際に一連の重複するスクライブドットで形成されており、各々のドットは基板又はウェハ上の特定の位置に向けられたレーザパルスによって形成される。連続ラインを形成するために、ドットは十分に（例えば、面積で約２５％）重複することができる。各アクティブ領域からの部分は、その後もギャップを防ぐために、重複しなければならない。別個のアクティブ領域によって形成されるドット間の重複領域は、蛇行アプローチにおいて、各走査部分の先頭を表すことができる。ｘ領域が存在する一例では、ｘ走査装置がある場合、各走査装置は、ｘ重複部の一方を形成することができ、こうして連続ラインが単一ライン上に形成できるので、装置を介して基板又はウェハの単一パスを介してパターンを形成することができる。しかしながら、領域の数を形成するのに必要な数よりも少ない走査装置（例えば、１つの走査装置）であるか、又はアクティブ領域は、各走査装置がこれらのセグメントのうちの１つをスクライブすることができないならば、基板は、装置を介して複数のパスを作らなければならないかもしれない。

一実施形態では、各走査装置は、基板又はウェハの複数の長手方向の位置のそれぞれにおけるパターンに応じて走査する。パターンは、装置を介して基板又はウェハの第１の長手方向のパス内のスクライブラインのそれぞれのセグメントを形成するために、長手方向に沿った横領域のために使用される。各ラインの第２のセグメントは、その後、基板又はウェハの長手方向反対のパスのパターンを用いて形成される。パターンは、一実施形態では、基板又はウェハの所与の長手方向の位置に対して走査装置によって複数の線分を形成可能にする蛇行パターンである。一実施例では、基板又はウェハは、第１の長手方向に装置を通って移動しながら、パターンは第１のスキャナによって作られる。その同一のスキャナは、基板又はウェハ上に順次ラインを形成するために、基板又はウェハがその後長手方向反対に戻って向けられるときなどのパターンを利用することができる。

なお、スクライビングは、例えば、基板又はウェハが長手方向反対に移動する場合にスクライビングを起こさない場合などは、同じ方向に同じパターンを用いて実行することができると理解すべきである。また、特定の実施形態は、基板又はウェハをパス間で横方向移動させることができ、一方他の実施形態では、スキャナ、レーザ、光学素子、又は他の構成要素を基板又はウェハに対して横方向に移動させることができる。このようなパターンは、１つ又は複数の走査装置と共に使用することができる。

多くの実施形態では、横移動は、線分の集合に対して起こり、その後、基板又はウェハは長手方向に移動され、その後、別の横移動が別の集合を形成するために起こる。多くの実施形態では、基板又はウェハは、前後の横移動が横方向のパス間で異なるスクライビングパターンを必要とするように、一定の速度で長手方向に移動する。これらの実施形態は、パターンを交互に生ずることができる。

しかしながら、特定の領域に対するスクライビングは、横運動の間に起こることができるので、この運動を考慮に入れたパターンを使用することができる。一部分をスクライビングするときにすべてが静止している場合、実質的に矩形のパターンを各位置で使用することができる。しかしながら、特定の実施形態では、このアプローチは停止・開始に起因する誤差等を最小化するので、動作は比較的連続的である。システムが横方向に移動しているとき、単純な矩形パターンのアプローチは、実質的に等間隔で重複するライン部を生じないかもしれない。

したがって、この横運動を考慮に入れた走査パターンを使用することができる。例えば、蛇行パターンに対して、もしも基板又はウェハに対する走査装置の位置が、横走査中に長手方向の移動が存在しないようなものである場合、走査装置は、パターンの第２の線分を開始するとき、第１の線分のスクライビング以来、横方向の位置が変更されたという事実を考慮しなければならない。このような一実施形態では、各パターンが第２の線分（及び後続の各線分）を横方向にオフセットすることによって、これを考慮に入れる。オフセットは、横移動の速度によって決定され、較正することができる。横方向の動きは、走査装置、レーザ装置、基板又はウェハ、又はそれらの組み合わせの動きに起因する可能性がある。横方向の動きが反対方向にあるとき、パターンは反対方向の横の動きを考慮する必要があり、したがって、逆方向の線分間のオフセットを有することができる。

蛇行パターンは、走査移動量を最小限に抑えることができ、いくつかの実施形態では、スループットをわずかに向上させるかもしれないが、他の実施形態は、常に同じ横方向に走査するパターンを利用する。例えば、パターンは、スキャナの横方向の動き（例えば、第１方向）を補償することができる。しかしながら、そのような例では、走査パターンは、この横方向の移動に対して左から右へと移動することができ、これによって本明細書内でラスタパターンと呼ばれるものを生成する。スクライブライン間では、スキャナのより多くの動作が必要とされるかもしれないが、走査パターンの差を計算する必要がないように、スクライビングは、横方向の動きの所与の方向に対して同じ方向である。例えば、蛇行パターンにおいて、最初のラインは、スキャナの動きと同じである第１方向になるので、パターンの間隔は、第１距離となる。次のラインに対して、ラインの生成がスキャナの移動方向に対して逆方向になった場合、スキャナに対する基板の異なる方向（及び相対速度の変化）を考慮に入れた異なるパターンの間隔を算出する必要があるかもしれない。このような計算及び校正を回避するために、スキャナの動きの方向（又は逆の方向）でスクライブラインを形成するラスタパターンを使用することができる。

更に、一実施形態では、各走査装置のアクティブ領域又は走査フィールドは、走査中に移動しているので、スクライブされるパターンは、走査フィールドの全体サイズよりも小さく、動作速度によって部分的に決定することができる。走査フィールドが基板又はウェハに対して右に移動するとき、スクライブされる最後の線分は、走査フィールドの後端部付近で開始するだろう。最初のパターンがスクライブされるとき、走査フィールドの位置は、次のパターンで開始する位置にある。連続的なラインを確保するために、各パターンの線分の端部は、一実施形態では、任意の隣接する線分の線分と重なるべきである。一実施形態では、スクライブマーク又はスクライブドット間の重なりは、典型的には約２５％程度である。しかしながら、ラインの端部では、スポット間の位置決め誤差を考慮し、種々の線分の縫合を確実にして連続ラインを形成するために、重なりはより大きく（例えば、約５０％のオーダーに）することができる。

例示的な一実施形態では、走査フィールドは、蛇行パターンの一端で始まり、そのスクライビング位置でその走査装置にとってのラインの終わりに達するまで、交互のパターン（例えば、Ａ、Ｂ、Ａ、Ｂなど）を用いて右へ横方向に移動する。ラインの終わりでは、基板又はウェハは、次のスクライビング位置へ走査装置を前進させるために長手方向に移動され、横移動が反対方向に生じる。この方向では、このスクライブ位置におけるこの方向の走査ラインの終わりに達するまで、対向パターン（例えば、Ｃ、Ｄ、Ｃ、Ｄなど）が使用される。図から分かるように、各走査位置は、スクライビングされる多数の線分及び共に縫合された多数のパターンをもたらし、これによってより長い線分を形成する。当業者には明らかであるように、適切な数を使用することができる。スクライブ領域の端に到達するまで、前後のパターニングが継続される。

一実施形態では、レーザパルスの列は、フローチャート１００の操作１０４を参照して使用することができる。アブレーション加工される層の複雑さに応じて、単一パルスの列は、アブレーション性能に対して最適なエネルギーを提供しないかもしれない。しかしながら、単一パルスの持続時間内により大きな強度を提供することは、欠陥形成につながる可能性がある。その代わりに、一実施形態では、複数のパルスバーストの列が、アブレーション加工のために使用される。

ガルバニックレーザスクライビングを用いる場合でさえ、（例えば、ピコ秒ベースのレーザ又はナノ秒ベースのレーザと比べて）フェムト秒ベースのレーザを使用すると、個片化プロセスを受ける層の複雑なスタックのアブレーション性能を更に最適化するように使用できる。このように、一実施形態では、レーザスクライビングプロセスによってマスク２０６をパターニングする工程は、フェムト秒範囲のパルス幅を有するレーザを使用する工程を含む。具体的には、可視スペクトルに加えて紫外線（ＵＶ）及び赤外線（ＩＲ）範囲内の波長（合わせて、広帯域光スペクトル）を有するレーザが使用され、これによってフェムト秒ベースのレーザ、すなわちフェムト秒（１０^−１５秒）オーダーのパルス幅を有するレーザを提供することができる。一実施形態では、アブレーションは、波長に依存しない、又は本質的には波長に依存しないので、複雑な膜（例えば、マスク２０２、ストリート２０７、及びひょっとすると半導体ウェハ又は基板２０４の一部の膜）に適している。

図５は、本発明の一実施形態に係る、フェムト秒範囲内のレーザパルス幅とより長いパルス幅を使用した場合の効果の比較を示す。図５を参照すると、フェムト秒範囲内のパルス幅を有するレーザを用いることによって、より長いパルス幅（例えば、ビア５００Ｂのピコ秒処理による損傷５０２Ｂ、及びビア５００Ａのナノ秒処理による顕著な損傷５０２Ａ）と比較して、熱損傷の問題が軽減又は取り除かれる（例えば、ビア５００Ｃのフェムト秒処理では僅かな損傷から損傷無し５０２Ｃ）である。ビア５００Ｃの形成中の損傷の除去又は軽減は、図５に示されるように、（ピコ秒ベースのレーザアブレーションに対して見られるような）低エネルギー再結合又は（ナノ秒ベースのレーザアブレーションに対して見られるような）熱平衡の欠如に起因する可能性がある。

レーザパラメータの選択（例えば、パルス幅）は、クリーンなレーザスクライブ切断を実現するために、チッピング、マイクロクラック、層間剥離を最小化する、成功したレーザスクライビング・ダイシングプロセスを開発するのに重要である可能性がある。レーザスクライブ切断がクリーンであればあるほど、最終的なダイ個片化のために実行することができるエッチングプロセスはよりスムーズになる。半導体デバイスウェハにおいては、異なる材料の種類（例えば、導体、絶縁体、半導体）及び厚さの多くの機能層が、典型的には、その上に配置される。このような材料は、有機材料（例えば、ポリマー）、金属、又は無機誘電体（例えば、二酸化ケイ素及び窒化ケイ素）を含むことができるが、これらに限定されない。

ウェハ又は基板上に配置された個々の集積回路の間のストリートは、集積回路自身と類似又は同じ層を含むことができる。例えば、図６は、本発明の一実施形態に係る、半導体ウェハ又は基板のストリート領域内で使用することができる材料のスタックの断面図を示す。

図６を参照すると、ストリート領域６００は、シリコン基板の上部６０２、第１二酸化ケイ素層６０４、第１エッチストップ層６０６、（例えば、二酸化ケイ素の誘電率４．０よりも低い誘電率を有する）第１低Ｋ誘電体層６０８、第２エッチストップ層６１０、第２低Ｋ誘電体層６１２、第３エッチストップ層６１４、非ドープシリカガラス（ＵＳＧ）層６１６、第２二酸化ケイ素層６１８、及びフォトレジスト６２０の層を、図示の相対的な厚さで含む。銅メタライゼーション６２２は、第１及び第３のエッチストップ層６０６及び６１４の間に、第２エッチストップ層６１０を貫通して配置される。特定の一実施形態では、第１、第２、第３エッチストップ層６０６、６１０、６１４は、窒化シリコンで構成され、一方、低Ｋ誘電体層６０８及び６１２は、炭素ドープ酸化シリコン材料で構成される。

従来のレーザ照射（例えば、ナノ秒ベース又はピコ秒ベースのレーザ照射）の下では、ストリート６００の材料は、光吸収及びアブレーションメカニズムの面で、かなり異なって振る舞う。例えば、二酸化ケイ素などの誘電体層は、通常の条件下では市販されているレーザのすべての波長に対して基本的に透明である。対照的に、金属、有機物（例えば、低Ｋ材料）及びシリコンは、（特に、ナノ秒ベース又はピコ秒ベースのレーザ照射に応答して）非常に容易に光子に結合可能である。一実施形態では、ガルバニックレーザスクライビングプロセスは、低Ｋ材料の層及び銅の層をアブレーション加工する前に、二酸化ケイ素の層をアブレーション加工することによって、フェムト秒ベースのレーザスクライビングプロセスで、二酸化ケイ素の層、低Ｋ材料の層、及び銅の層をパターニングするために使用される。

本発明の一実施形態によると、好適なフェムト秒ベースのレーザプロセスは、通常、様々な材料内で非線形相互作用をもたらす高いピーク強度（照度）によって特徴付けられる。このような一実施形態では、フェムト秒レーザ光源は、約１０フェムト秒〜５００フェムト秒の範囲内のパルス幅を有するが、好ましくは１００フェムト秒〜４００フェムト秒の範囲内である。一実施形態では、フェムト秒レーザ光源は、約２００ナノメートル〜１５７０ナノメートルの範囲内の波長を有するが、好ましくは２５０ナノメートル〜５４０ナノメートルの範囲内である。一実施形態では、レーザ及び対応する光学系は、作業面で約３ミクロン〜１５ミクロンの範囲内の焦点を提供するが、好ましくは、約５ミクロン〜１０ミクロンの範囲内である。

作業面での空間ビームプロファイルは、シングルモード（ガウシアン）であるか、又は整形されたトップハットプロファイルを有していてもよい。一実施形態では、レーザ光源は、作業面で約０．５μＪ〜１００μＪの範囲内のパルスエネルギーを送出するが、好ましくは約１μＪ〜５μＪの範囲内である。一実施形態では、レーザスクライビングプロセスは、ワークピース表面に沿って約３００ｍｍ／秒〜５ｍ／秒の範囲内の速度で走るが、好ましくは、約５００ｍｍ／秒〜２ｍ／秒の範囲内である。

スクライビングプロセスは、単一のパスのみ、又は複数のパスで実行可能であるが、一実施形態では、好ましくは１〜２パスである。一実施形態では、ワークピース内のスクライビング深さは、約５ミクロン〜５０ミクロンの深さの範囲内であるが、好ましくは、約１０ミクロン〜２０ミクロンの深さの範囲内である。一実施形態では、生成されたレーザ光のカーフ幅は、約２ミクロン〜１５ミクロンの範囲内であるが、シリコンウェハのスクライビング／ダイシングでは、デバイス／シリコン界面で測定されたときに、好ましくは約６ミクロン〜１０ミクロンの範囲内である。

無機誘電体（例えば二酸化ケイ素）のイオン化を達成し、無機誘電体の直接的なアブレーションの前に下地の損傷によって引き起こされる層間剥離及び欠けを最小限に抑えるのに十分に高いレーザ強度を提供するなどの利益及び利点によって、レーザパラメータを選択することができる。また、パラメータは、正確に制御されたアブレーション幅（例えば、カーフ幅）及び深さと共に、産業用途に意味のあるプロセススループットを提供するように選択することができる。上述したように、ピコ秒ベース及びナノ秒ベースのレーザアブレーションプロセスと比較して、フェムト秒ベースのレーザは、このような利点を提供するのにはるかにより適している。

しかしながら、フェムト秒ベースのレーザアブレーションのスペクトル内においてさえ、特定の波長が他よりも優れたパフォーマンスを提供する場合がある。例えば、一実施形態では、近紫外又は紫外範囲内の波長を有するフェムト秒レーザベースのプロセスは、近赤外又は赤外範囲内の波長を有するフェムト秒ベースのレーザプロセスよりもクリーンなアブレーションプロセスを提供する。このような特定の一実施形態では、半導体ウェハ又は基板のスクライビングに適したフェムト秒ベースのレーザプロセスは、約５４０ナノメートル以下の波長を有するレーザに基づく。このような特定の一実施形態では、約５４０ナノメートル以下の波長を有するレーザの、パルスは約４００フェムト秒以下が使用される。しかしながら、代替の一実施形態では、デュアルレーザ波長（例えば、赤外線レーザと紫外線レーザの組み合わせ）が使用される。

フローチャート１００の操作１０６及び対応する図２Ｃを参照すると、半導体ウェハ２０４は、パターニングされたマスク２０８内のギャップ２１０を貫通してエッチングされ、これによって個片化された集積回路２０６を形成する。本発明の一実施形態によると、半導体ウェハ２０４をエッチングする工程は、ガルバニックレーザスクライビングプロセスによって初めに形成されたトレンチ２１２をエッチングすることによって、図２Ｃに示されるように、最終的に、半導体ウェハ２０４を完全に貫通してエッチングする工程を含む。

一実施形態では、半導体ウェハ２０４をエッチングする工程は、プラズマエッチングプロセスを使用する工程を含む。一実施形態では、スルーシリコンビア型のエッチングプロセスが使用される。例えば、特定の一実施形態では、半導体ウェハ２０４の材料のエッチング速度は、毎分２５ミクロンよりも大きい。超高密度プラズマ源を、ダイの個片化プロセスのプラズマエッチング部分用に使用してもよい。このようなプラズマエッチングプロセスを行うのに適したプロセスチャンバの一例は、米国カリフォルニア州サニーベールのアプライドマテリアルズ（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ）から入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（商標名） Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムである。Ａｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（商標名） Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムは、容量性及び誘導性ＲＦ結合を組み合わせ、これによって容量結合のみで可能であったものよりも、イオン密度及びイオンエネルギーをはるかに独立して制御し、更に磁気強化による改善も提供される。この組み合わせは、イオン密度をイオンエネルギーから効果的に分離することを可能にし、これによって非常に低い圧力でさえ、高く、潜在的に損傷を与えるＤＣバイアスレベル無しで、相対的に高い密度のプラズマを達成することができる。これは、非常に広いプロセスウィンドウをもたらす。しかしながら、シリコンをエッチングすることができる任意のプラズマエッチングチャンバを用いることができる。例示的な一実施形態では、基本的に正確なプロファイル制御と事実上スカラップの無い側壁を維持しながら、従来のシリコンのエッチング速度を約４０％上回るエッチング速度で単結晶シリコン基板又はウェハ２０４をエッチングするのに、ディープシリコンエッチングが使用される。特定の一実施形態では、スルーシリコンビア型のエッチングプロセスが使用される。エッチングプロセスは、一般的にフッ素系ガス（例えば、ＳＦ_６、Ｃ_４Ｆ_８、ＣＨＦ_３、ＸｅＦ_２）である反応ガス又は比較的速いエッチング速度でシリコンをエッチングすることができる任意の他の反応ガスから生成されたプラズマに基づく。一実施形態では、図２Ｃに示されるように、マスク層２０８は、個片化プロセス後に除去される。

したがって、フローチャート１００及び図２Ａ〜図２Ｃを再び参照すると、ウェハのダイシングは、マスク層を貫通し、（メタライゼーションを含む）ウェハのストリートを貫通し、部分的にシリコン基板内へアブレーション加工するガルバニックレーザスクライビングプロセスを用いた最初のアブレーションによって実行することができる。その後、ダイの個片化は、後続のスルーシリコンディーププラズマエッチングによって完了することができる。本発明の一実施形態に係る、ダイシング用材料スタックの具体例が、図７Ａ〜図７Ｆに関連して後述される。

図７Ａを参照すると、ハイブリッドレーザアブレーション・プラズマエッチングダイシング用の材料スタックは、マスク層７０２、デバイス層７０４、及び基板７０６を含む。マスク層、デバイス層、及び基板は、バッキングテープ７１０に貼り付けられたダイアタッチフィルム７０８の上方に配置される。一実施形態では、マスク層７０２は、マスク２０２に関連して上述したフォトレジスト層などのフォトレジスト層である。デバイス層７０４は、１以上の金属層（例えば、銅層）及び１以上の低Ｋ誘電体層（例えば、炭素ドープの酸化物層）の上方に配置された無機誘電体層（例えば、二酸化ケイ素）を含む。デバイス層７０４はまた、集積回路間に配置され、集積回路と同一又は類似の層を含むストリートを含むことができる。一実施形態では、基板７０６は、バルクの単結晶シリコン基板である。

一実施形態では、バルクの単結晶シリコン基板７０６は、ダイアタッチフィルム７０８に貼り付けられる前に、裏側から薄化される。薄化は、裏面研削プロセスによって実行することができる。一実施形態では、バルクの単結晶シリコン基板７０６が、約５０〜１００ミクロンの範囲内の厚さまで薄化される。なお、一実施形態では、薄化は、レーザアブレーション・プラズマエッチングダイシングプロセスの前に実行されることに留意することが重要である。一実施形態では、フォトレジスト層７０２は、約５ミクロンの厚さを有し、デバイス層７０４は、約２〜３ミクロンの範囲内の厚さを有する。一実施形態では、ダイアタッチフィルム７０８（又は薄化された又は薄いウェハ又は基板をバッキングテープ７１０に接着可能な任意の適した代替物）は、約２０ミクロンの厚さを有する。

図７Ｂを参照すると、マスク７０２、デバイス層７０４、及び基板７０６の一部が、ガルバニックレーザスクライビングプロセス７１２によってパターニングされ、これによって基板７０６内にトレンチ７１４を形成する。図７Ｃを参照すると、スルーシリコンディーププラズマエッチングプロセス７１６が、ダイアタッチフィルム７０８の上部を露出させ、シリコン基板７０６を個片化するダイアタッチフィルム７０８までトレンチ７１４を拡張するために使用される。デバイス層７０４は、スルーシリコンディーププラズマエッチングプロセス７１６中に、フォトレジスト層７０２によって保護される。

図７Ｄを参照すると、個片化プロセスは、ダイアタッチフィルム７０８をパターニングする工程と、バッキングテープ７１０の上部を露出させる工程と、ダイアタッチフィルム７０８を個片化する工程を更に含むことができる。一実施形態では、ダイアタッチフィルムは、レーザプロセスによって、又はエッチングプロセスによって個片化される。更なる実施形態は、続いてバッキングテープ７１０から（例えば、個々の集積回路として）基板７０６の個片化された部分を除去する工程を含むことができる。一実施形態では、個片化されたダイアタッチフィルム７０８は、基板７０６の個片化された部分の背面側に保持される。他の実施形態は、デバイス層７０４からマスキングフォトレジスト層７０２を除去する工程を含むことができる。代替の一実施形態では、基板７０６が約５０ミクロンよりも薄い場合は、レーザアブレーションプロセス７１２を使用して、追加のプラズマ処理を用いることなく、基板７０６を完全に個片化する。

ダイアタッチフィルム７０８の個片化に続いて、一実施形態では、マスキングフォトレジスト層７０２がデバイス層７０４から除去される。一実施形態では、個片化された集積回路がパッケージングのためにバッキングテープ７１０から除去される。このような一実施形態では、パターニングされたダイアタッチフィルム７０８は、各集積回路の裏面に保持され、最終パッケージに含まれる。しかしながら、別の一実施形態では、パターニングされたダイアタッチフィルム７０８は、個片化プロセスの間又は後に除去される。

単一のプロセスツールは、ガルバニックレーザアブレーション・プラズマエッチング個片化プロセスによるハイブリッドレーザトレイン内の多くの又はすべての操作を実行するように構成することができる。例えば、図８は、本発明の一実施形態に係る、ウェハ又は基板のレーザ・プラズマダイシング用のツールレイアウトのブロック図を示す。

図８を参照すると、プロセスツール８００は、複数のロードロック８０４が結合されたファクトリインタフェース８０２（ＦＩ）を含む。クラスタツール８０６は、ファクトリインタフェース８０２に結合される。クラスタツール８０６は、１以上のプラズマエッチングチャンバ（例えば、プラズマエッチングチャンバ８０８）を含む。レーザスクライブ装置８１０もまた、ファクトリインタフェース８０２に結合される。プロセスツール８００全体の設置面積は、一実施形態では、図８に示されるように、約３５００ミリメートル（３．５メートル）×約３８００ミリメートル（３．８メートル）であることができる。

一実施形態では、レーザスクライブ装置８１０は、ガルバニックレーザスクライビングプロセスを実行するように構成されたレーザ装置を収容する。レーザは、ハイブリッドレーザ・エッチング個片化プロセスのレーザアブレーション部分（例えば、上述したレーザアブレーションプロセス）を実行するのに適している。一実施形態では、レーザに対してウェハ又は基板（又はそのキャリア）を移動させるために構成された可動ステージもまた、レーザスクライブ装置８１０に含まれる。上述のような特定の一実施形態では、レーザもまた、移動可能である。レーザスクライブ装置８１０全体の設置面積は、一実施形態では、図８に示されるように、約２２４０ミリメートル×約１２７０ミリメートルであることができる。

一実施形態では、レーザスクライブ装置８１０は、各ビーム経路に沿って配置された出力減衰開口部を含み、これによってレーザ出力及びビームサイズを細かく調整する。一実施形態では、減衰要素は、ビーム部分を減衰させるために、各ビーム経路に沿って配置され、その部分でパルスの強度又は強さを調整する。一実施形態では、シャッタが、ビーム部分の各パルスの形状を制御するために、各ビーム経路に沿って配置される。一実施形態では、オートフォーカス要素が、１以上の走査ミラー上にビーム部分を集光させるために、各ビーム経路に沿って配置される。１以上の走査ミラーは、１以上の軸の周りで作動させることができ（例えば、１以上のガルバニック走査ミラーは、ｘ軸及びｙ軸の周りに作動させることができ）、これによってレーザ出力の二次元走査を提供する。一実施形態では、走査ヘッドとは対照的に、１以上の走査ミラーは、個々のガルバニック（ガルバノ）走査ミラーである。その後、走査されるビーム部分の各々（１つだけでもよい）は、フォーカス光学アセンブリを通過することができ、これは一実施形態では、テレセントリックレンズを含む。一実施形態では、ガルバニックレーザスクライビングプロセスの使用は、良好な加工品質のための適切なパルスの重なりで約１０ＭＨｚの周波数までのレーザの使用を可能にする。

一実施形態では、１以上のプラズマエッチングチャンバ８０８は、パターニングされたマスク内のギャップを貫通してウェハ又は基板をエッチングして、これによって複数の集積回路を個片化するように構成される。このような一実施形態では、１以上のプラズマエッチングチャンバ８０８は、ディープシリコンエッチングプロセスを行うように構成される。特定の一実施形態では、１以上のプラズマエッチングチャンバ８０８は、米国カリフォルニア州サニーベールのアプライドマテリアルズから入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（商標名） Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムである。エッチングチャンバは、単結晶シリコン基板又はウェハの上又は中に収容された個別の集積回路を作成するために使用されるディープシリコンエッチング用に具体的に設計されてもよい。一実施形態では、高密度プラズマ源が、プラズマエッチングチャンバ８０８に含まれ、これによって高いシリコンエッチング速度を促進する。一実施形態では、複数のエッチングチャンバが、プロセスツール８００のクラスタツール８０６の部分に含まれ、これによって個片化又はダイシングプロセスの高い製造スループットを可能にする。

ファクトリインタフェース８０２は、レーザスクライブ装置８１０を有する外部の製造施設とクラスタツール８０６との間をインタフェース接続するのに適した大気ポートであってもよい。ファクトリインタフェース８０２は、ウェハ（又はそのキャリア）を格納ユニット（例えば、正面開口式カセット一体型搬送・保管箱（ＦＯＵＰ））からクラスタツール８０６又はレーザスクライブ装置８１０のいずれか又はその両方へ搬送するためのアーム又はブレードを備えたロボットを含むことができる。

クラスタツール８０６は、個片化の方法において機能を実行するのに適した他のチャンバを含むことができる。例えば、一実施形態では、追加のエッチングチャンバの代わりに、堆積チャンバ８１２が含まれる。堆積チャンバ８１２は、ウェハ又は基板のレーザスクライビングの前に、ウェハ又は基板のデバイス層の上又は上方へのマスク堆積用に構成することができる。このような一実施形態では、堆積チャンバ８１２は、フォトレジスト層を堆積するのに適している。別の一実施形態では、追加のエッチングチャンバの代わりに、ウェット／ドライステーション８１４が含まれる。ウェット／ドライステーションは、基板又はウェハのレーザスクライブ・プラズマエッチング個片化プロセスの後、残留物及び断片を洗浄する又はマスクを除去するのに適している場合がある。一実施形態では、計測ステーションもまた、プロセスツール８００の構成要素として含まれる。

本発明の実施形態は、本発明の実施形態に係るプロセスを実行するように、コンピュータシステム（又は他の電子デバイス）をプログラミングするために使用することができる命令を内部に格納したマシン可読媒体を含むことができる、コンピュータプログラム製品、又はソフトウェアとして提供することができる。一実施形態では、コンピュータシステムは、図８に関連して説明された処理ツール８００に結合される。マシン可読媒体は、マシン（例えば、コンピュータ）によって読み取り可能な形式で情報を記憶又は伝送する任意の機構を含む。例えば、マシン可読（例えば、コンピュータ可読）媒体は、マシン（例えば、コンピュータ）で読み取り可能な記憶媒体（例えば、リードオンリーメモリ（「ＲＯＭ」）、ランダムアクセスメモリ（「ＲＡＭ」）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイス等）、マシン（例えば、コンピュータ）で読み取り可能な伝送媒体（電気的、光学的、音響的又はその他の形式の伝搬信号（例えば、赤外線信号、デジタル信号等））等を含む。

図９は、本明細書に記載される任意の１以上の方法をマシンに実行させるための命令セットを内部で実行することができるコンピュータシステム９００の例示的な形態におけるマシンの図表示を示す。代替の実施形態では、マシンは、ローカルエリアネットワーク（ＬＡＮ）、イントラネット、エクストラネット、又はインターネット内で他のマシンに接続（例えば、ネットワーク接続）することができる。マシンは、クライアント−サーバネットワーク環境におけるサーバ又はクライアントマシンの機能で、又はピアツーピア（又は分散）ネットワーク環境におけるピアマシンとして動作することができる。マシンは、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、パーソナルデジタルアシスタント（ＰＤＡ）、携帯電話、ウェブアプライアンス、サーバ、ネットワークルータ、スイッチ又はブリッジ、又はそのマシンによって取られる動作を特定する命令のセット（シーケンシャル又はそれ以外）を実行することができる任意のマシンであることができる。更に、単一のマシンのみが示されているが、用語「マシン」はまた、本明細書内に記載される任意の１以上の方法を実行する命令のセット（又は複数のセット）を個々に又は共同で実行するマシン（例えば、コンピュータ）の任意の集合を含むと解釈すべきである。

例示的なコンピュータシステム９００は、プロセッサ９０２、メインメモリ９０４（例えば、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）（例えば、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）又はラムバスＤＲＡＭ（ＲＤＲＡＭ）など）、スタティックメモリ９０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）など）、及び二次メモリ９１８（例えば、データ記憶装置）を含み、これらはバス９３０を介して互いに通信する。

プロセッサ９０２は、１以上の汎用処理装置（例えば、マイクロプロセッサ、中央処理装置など）を表す。より具体的には、プロセッサ９０２は、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、他の命令セットを実行するプロセッサ、又は命令セットの組み合わせを実行するプロセッサであることができる。プロセッサ９０２は、１以上の特殊目的処理装置（例えば、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサなど）であることも可能である。プロセッサ９０２は、本明細書に記載の操作を実行するための処理ロジック９２６を実行するように構成される。

コンピュータシステム９００は更に、ネットワークインターフェースデバイス９０８を含むことができる。コンピュータシステム９００は、ビデオディスプレイユニット９１０（例えば、液晶ディスプレイ（ＬＣＤ）、発光ダイオードディスプレイ（ＬＥＤ）、又は陰極線管（ＣＲＴ））、英数字入力装置９１２（例えば、キーボード）、カーソル制御装置９１４（例えば、マウス）、及び信号生成装置９１６（例えば、スピーカ）も含むことができる。

二次メモリ９１８は、本明細書に記載の１以上の方法又は機能の何れかを具現化する１以上の命令セット（例えば、ソフトウェア９２２）を格納するマシンアクセス可能な記憶媒体（又は、より具体的には、コンピュータ可読記憶媒体）９３１を含むことができる。ソフトウェア９２２はまた、コンピュータシステム９００、メインメモリ９０４及びプロセッサ９０２（これらもまたマシン可読記憶媒体を構成している）によるその実行中に、メインメモリ９０４内及び／又はプロセッサ９０２内に、完全に又は少なくとも部分的に常駐することもできる。ソフトウェア９２２は更に、ネットワークインターフェースデバイス９０８を介してネットワーク９２０上で送信又は受信されることができる。

マシンアクセス可能な記憶媒体９３１は、例示的な一実施形態では単一の媒体であることが示されているが、用語「マシン可読記憶媒体」は、１以上の命令セットを格納する単一の媒体又は複数の媒体（例えば、集中型又は分散型データベース、及び／又は関連するキャッシュ及びサーバ）を含むように解釈されるべきである。用語「マシン可読記憶媒体」はまた、マシンによる実行用命令セットを格納又はエンコードすることができ、本発明の１以上の方法の何れかをマシンに実行させる任意の媒体を含むようにも解釈されるべきである。したがって、用語「マシン可読記憶媒体」は、固体メモリ、光・磁気メディアを含むが、これらに限定されないように解釈されるべきである。

本発明の一実施形態によれば、マシンアクセス可能な記憶媒体は、複数の集積回路を有する半導体ウェハをダイシングする方法をデータ処理システムに実行させる命令を内部に記憶している。この方法は、集積回路を覆い、保護する層からなるマスクを、半導体ウェハの上に形成する工程を含む。その後、マスクは、ガルバニックレーザスクライブプロセスによってパターニングされ、これによってギャップを有するパターニングされたマスクを提供する。半導体ウェハの領域は、集積回路間で露出される。その後、半導体ウェハは、パターニングされたマスク内のギャップを貫通してエッチングされ、これによって集積回路を個片化する。

このように、各ウェハが複数の集積回路を有する半導体ウェハをダイシングする方法が開示された。本発明の一実施形態によると、複数の集積回路を有する半導体ウェハをダイシングする方法は、集積回路を覆い、保護する層からなるマスクを半導体ウェハの上方に形成する工程を含む。本方法はまた、ガルバニックレーザスクライビングプロセスでマスクをパターニングし、これによって集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供する工程を含む。本方法はまた、パターニングされたマスク内のギャップを貫通して半導体ウェハをエッチングし、これによって集積回路を個片化する工程を含む。一実施形態では、ガルバニックレーザスクライビングプロセスでマスクをパターニングする工程は、半導体ウェハを支持するステージと、レーザを同時に移動させる工程を含む。一実施形態では、ガルバニックレーザスクライビングプロセスでマスクをパターニングする工程は、半導体ウェハを支持するステージと、レーザを反復的に移動させる工程を含む。

Claims (15)

1. 複数の集積回路を含む半導体ウェハをダイシングする方法であって、
   集積回路を覆い、保護する層を含むマスクを、半導体ウェハの上方に形成する工程と、
   ガルバニックレーザスクライビングプロセスでマスクをパターニングし、これによって集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供する工程と、
   パターニングされたマスク内のギャップを貫通して半導体ウェハをエッチングし、これによって集積回路を個片化する工程を含む方法。
2. ガルバニックレーザスクライビングプロセスでマスクをパターニングする工程は、半導体ウェハを支持するステージと、レーザビーム又はスポットを、同時に移動させる工程を含む請求項１記載の方法。
3. ステージと、レーザビーム又はスポットを、同時に移動させる工程は、第１の軸に沿ってステージを移動させる工程と、第２の直交する軸に沿ってレーザビーム又はスポットを移動させながらレーザアブレーション加工する工程を含む請求項２記載の方法。
4. ステージと、レーザビーム又はスポットを、同時に移動させる工程は、１つの軸に沿ってステージを移動させる工程と、前記軸に沿ってレーザビーム又はスポットを移動させながらレーザアブレーション加工する工程を含む請求項２記載の方法。
5. ステージと、レーザビーム又はスポットを、同時に移動させる工程は、約６００ミリメートル／秒〜２メートル／秒の範囲の平均スクライビング速度で、１つの軸に沿ってステージを移動させ、レーザアブレーション加工する工程を含む請求項２記載の方法。
6. ガルバニックレーザスクライビングプロセスでマスクをパターニングする工程は、半導体ウェハを支持するステージと、レーザビーム又はスポットを、反復的に移動させる工程を含む請求項１記載の方法。
7. ステージと、レーザビーム又はスポットを、反復的に移動させる工程は、スクライビング領域を複数のブロックとして予め画定する工程と、第１のブロック内で２つの軸に沿ってレーザビーム又はスポットを移動させながらレーザアブレーション加工する工程と、その後、第２のブロックへステージを移動させる工程と、その後、第２のブロック内で２つの軸に沿ってレーザビーム又はスポットを移動させながらレーザアブレーション加工する工程を含む請求項６記載の方法。
8. ガルバニックレーザスクライビングプロセスでマスクをパターニングする工程は、フェムト秒ベースのレーザを使用する工程を含む請求項１記載の方法。
9. 複数の集積回路を含む半導体ウェハをダイシングするためのシステムであって、
   ファクトリインタフェースと、
   ファクトリインタフェースと結合され、可動レーザビーム又はスポット、可動ステージ、及び１以上のガルバニックミラーを有するレーザを含むレーザスクライブ装置と、
   ファクトリインタフェースと結合されたプラズマエッチングチャンバを含むシステム。
10. 可動レーザビーム又はスポットは、約１０ＭＨｚの周波数のレーザである請求項９記載のシステム。
11. 可動レーザビーム又はスポットは、フェムト秒でパルス化されたレーザビーム又はスポットである請求項９記載のシステム。
12. 複数の集積回路を含む半導体ウェハをダイシング方法であって、
    シリコン基板の上方にポリマー層を形成する工程であって、ポリマー層は、シリコン基板上に配置された集積回路を覆い、保護し、集積回路は、低Ｋ材料の層と銅の層の上方に配置された二酸化ケイ素の層を含む工程と、
    ガルバニックレーザスクライビングプロセスで、ポリマー層、二酸化ケイ素の層、低Ｋ材料の層、及び銅の層をパターニングし、これによって集積回路間のシリコン基板の領域を露出させる工程と、
    ギャップを貫通してシリコン基板をエッチングし、これによって集積回路を個片化する工程を含む方法。
13. ガルバニックレーザスクライビングプロセスで、ポリマー層、二酸化ケイ素の層、低Ｋ材料の層、及び銅の層をパターニングする工程は、シリコン基板を支持するステージと、レーザビーム又はスポットを、同時に移動させる工程を含む請求項１２記載の方法。
14. ステージと、レーザビーム又はスポットを、同時に移動させる工程は、第１の軸に沿ってステージを移動させる工程と、第２の直交する軸に沿ってレーザを移動させながらレーザアブレーション加工する工程を含む請求項１３記載の方法。
15. ステージと、レーザビーム又はスポットを、同時に移動させる工程は、１つの軸に沿ってステージを移動させる工程と、前記軸に沿ってレーザビーム又はスポットを移動させながらレーザアブレーション加工する工程を含む請求項１３記載の方法。