JP2014518460A - 半導体デバイスを支持基板に接合する方法 - Google Patents

Abstract

本発明の実施形態による方法は、成長基板上に成長された半導体デバイスウエハを提供することを含む。半導体デバイスウエハは、第１の表面、及び第１の表面と反対側の第２の表面を有する。第２の表面は、成長基板の表面である。方法は、第１の表面を第１のウエハに接合すること、及び第２の表面を第２のウエハに接合することを含む。幾つかの実施形態において、第１及び第２のウエハは、それぞれ、成長基板とは異なる熱膨張係数を有する。幾つかの実施形態において、第２のウエハは、第１のウエハによって半導体デバイスウエハに導入されたストレスを補償し得る。

Description

本発明は、ＩＩＩ族窒化物発光ダイオードなどの半導体発光デバイスを支持基板に装着する方法に関する。

発光ダイオード（ＬＥＤ）、共振空洞発光ダイオード（ＲＣＬＥＤ：resonant cavity light emitting diodes）、垂直空洞レーザダイオード（ＶＣＳＥＬ：vertical cavity laser diodes）、及び端面発光レーザを含む半導体発光デバイスは、現在利用可能な最も効率的な光源の一つである。可視スペクトルにわたって動作できる高輝度発光デバイスの製造において現在興味深い材料系は、ＩＩＩ−Ｖ族半導体、特にＩＩＩ族窒化物材料とも呼ばれるガリウム、アルミニウム、インジウム、及び窒素の二元、三元、及び四元合金を含む。典型的には、ＩＩＩ族窒化物発光デバイスは、有機金属化学気相成長法（ＭＯＣＶＤ：metal-organic chemical vapor deposition）、分子線エピタキシー（ＭＢＥ：molecular beam epitaxy）、又は他のエピタキシャル技術によって、サファイア、シリコン炭化物、ＩＩＩ族窒化物、又は他の適切な基板上に、異なる組成及びドーパント濃度の半導体層のスタックをエピタキシャル成長させることによって製造される。スタックは、基板上に形成された、例えばＳｉでドープされた１つ又は複数のｎ型層と、ｎ型層上に形成された活性領域における１つ又は複数の発光層と、活性領域上に形成された、例えばＭｇでドープされた１つ又は複数のｐ型層とを含むことが多い。電気接点は、ｎ及びｐ型領域上に形成される。

図９は、米国特許第６，８７６，００８号に一層詳細に説明されている、サブマウント１１４に装着された発光ダイオードダイ１１０を示す。サブマウントの上面及び底面における半田付け可能な表面間の電気接続部は、サブマウント内に形成される。サブマウントの上部における半田付け可能なエリア、即ち、その上に半田ボール１２２−１及び１２２−２が配置されるエリアは、半田接合部１３８に接着するサブマウントの底部における半田付け可能なエリアに、サブマウント内の導電経路によって電気的に接続される。半田接合部１３８は、サブマウントの底部における半田付け可能なエリアを基板１３４に電気的に接続する。サブマウント１１４は、例えば、幾つかの異なる領域を備えたシリコン／ガラス複合サブマウントであっても良い。シリコン領域１１４−２は、金属被覆１１８−１及び１１８−２によって囲まれ、金属被覆１１８−１及び１１８−２は、サブマウントの上面と底面との間の導電経路を形成する。ＥＳＤ保護回路などの回路が、金属被覆１１８−１及び１１８−２に囲まれたシリコン領域１１４−２に、又は他のシリコン領域１１４−３に形成されても良い。かかる他のシリコン領域１１４−３はまた、ダイ１１０又は基板１３４と電気的に接触しても良い。ガラス領域１１４−１は、異なるシリコン領域を電気的に絶縁する。半田接合部１３８は、例えば誘電体層又は空気であっても良い絶縁領域１３５によって電気的に絶縁されても良い。

図９に示されているデバイスにおいて、ダイ１１０がサブマウント１１４に装着される前に、金属被覆１１８−１及び１１８−２を含むサブマウント１１４は、ダイ１１０とは別個に形成される。例えば、米国特許第６，８７６，００８号は、多くのサブマウント用のサイトで構成されるシリコンウエハが、上記で言及されたＥＳＤ保護回路などの任意の所望の回路を含むように成長することを説明している。ホールが、従来のマスキング及びエッチングステップによって、ウエハに形成される。金属などの導電層が、ウエハ上に及びホールに形成される。次に、導電層は、パターン化されても良い。次に、ガラス層が、ウエハ上に及びホールに形成される。ガラス層及びウエハの一部は、導電層を露出させるために除去される。次に、ウエハの下側における導電層はパターン化されても良く、且つ追加の導電層が、追加されてパターン化されても良い。ひとたびウエハの下側がパターン化されると、個別のＬＥＤダイ１１０が、相互接続部１２２によって、サブマウント上の導電領域に物理的及び電気的に接続される。換言すれば、ＬＥＤ１１０は、個別のダイオードにダイシングされた後で、サブマウント１１４に装着される。

本発明の目的は、半導体デバイスウエハを支持基板ウエハに装着するためのウエハスケール方法であって、半導体デバイスウエハが、支持基板ウエハに装着された後で処理され得るほど、半導体デバイスウエハにおける歪みが十分に小さく保たれる方法を提供することである。

本発明の実施形態による方法は、成長基板上に成長された半導体デバイスウエハを提供することを含む。半導体デバイスウエハは、第１の表面、及び第１の表面と反対側の第２の表面を有する。第２の表面は、成長基板の表面である。方法は、第１の表面を第１のウエハに接合すること、及び第２の表面を第２のウエハに接合することを含む。幾つかの実施形態において、第１及び第２のウエハは、それぞれ、成長基板とは異なる熱膨張係数を有する。幾つかの実施形態において、第２のウエハは、第１のウエハによって半導体デバイスウエハに導入されたストレスを補償し得る。

半導体発光デバイスウエハの一部を示す。２つの発光デバイスが、図１に示されている。 １つ又は複数の金属層及び１つ又は複数のポリマー層の追加後における図１のデバイスの１つを示す。 ｎ型領域のエッジ上に形成された反射器を示す。 支持基板に接合された図３の構造を示す。 ストレス補償層に接合された図４の構造を示す。 支持基板にビアを形成した後の図５の構造を示す。 ストレス補償層を除去した後の図６の構造を示す。 成長基板を任意選択的に除去した後の図７の構造を示す。 サブマウント上に実装されたＬＥＤを含む先行技術のデバイスを示す。

本発明の実施形態において、半導体発光デバイスが、ウエハスケールプロセスでマウントに接合される。以下の例において、半導体発光デバイスは、青色又はＵＶ光を放射するＩＩＩ族窒化物ＬＥＤであるが、レーザダイオードなどのＬＥＤ以外の半導体発光デバイス、及び他のＩＩＩ−Ｖ族材料、ＩＩＩ族リン化物、ＩＩＩ族ヒ化物、ＩＩ−ＶＩ族材料、ＺｎＯ、又はＳｉベースの材料などの他の材料系から作製された半導体発光デバイスが使用されても良い。

図１は、半導体発光デバイスウエハの一部を示す。２つのデバイスが、図１に示されている。図１に示されている構造を形成するために、半導体構造は、例えばサファイア、ＳｉＣ、Ｓｉ、ＧａＮ、又は複合基板などの任意の適切な基板１０であっても良い成長基板上に成長する。半導体構造は、ｎ型及びｐ型領域１２及び１６間に挟まれた発光又は活性領域の１４を含む。ｎ型領域１２は、最初に成長されても良く、且つ例えば、バッファ層若しくは核生成層などの準備層、及び／又は成長基板の除去を促進するように設計された層を含む（成長基板はｎ型か又は意図的にはドープされなくても良い）、異なる組成及びドーパント濃度の複数の層を含んでも良く、さらに、効率的に光を放射するために発光領域用に望ましい特定の光学又は電気特性のために設計されたｎ型又はｐ型デバイス層さえ含んでも良い。発光又は活性領域１４は、ｎ型領域１２上に成長する。適切な発光領域の例は、単一の厚いか若しくは薄い発光層、又はバリア層によって分離された複数の薄いか若しくは厚い発光層を含む多重量子井戸型発光領域を含む。次に、ｐ型領域１６が、発光領域１４上に成長されても良い。ｎ型領域１２と同様に、ｐ型領域１６は、意図的にはドープされない層又はｎ型層を含む、異なる組成、厚さ、及びドーパント濃度の複数の層を含んでも良い。デバイスにおける全ての半導体材料の合計厚さは、幾つかの実施形態において１０μｍ未満であり、幾つかの実施形態において６μｍ未満である。幾つかの実施形態において、ｐ型領域が最初に成長され、その後活性領域が続き、その後ｎ型領域が続く。幾つかの実施形態において、半導体材料は、成長後に、２００℃〜８００℃で任意選択的にアニールされても良い。

ｐ型領域１６上の金属接点が形成される。図１のデバイスにおいて、ｐ接点は、２つの金属層１８及び２０を含む。金属１８は、例えば蒸着又はスパッタリングによって堆積され、次に、例えばエッチング又はリフトオフを含む標準フォトリソグラフィ動作によってパターン化されても良い。金属１８は、例えば銀など、ｐ型ＩＩＩ族窒化物材料とオーミック接触をする反射金属であっても良い。金属１８はまた、遷移金属及び銀の多層スタックであっても良い。遷移金属は、例えばニッケルであっても良い。金属１８は、幾つかの実施形態において１００Å〜２０００Åの厚さ、幾つかの実施形態において５００Å〜１７００Åの厚さ、また幾つかの実施形態において１０００Å〜１６００Åの厚さである。構造は、金属１８の堆積後に、任意選択的に再度アニールされても良い。

任意選択の第２のｐ接点金属２０は、例えば蒸着又はスパッタリングによってｐ接点金属１８上に堆積され、次に、例えばエッチング又はリフトオフなどの標準フォトリソグラフィ動作によってパターン化されても良い。金属２０は、例えばチタン及びタングステンの合金など、銀と最小限に反応する任意の導電材料であっても良い。この合金は、部分的若しくは全体的に窒化されても良く、又は全く窒化されなくても良い。金属２０は、代替として、クロム、白金、若しくはシリコンであっても良く、又は周囲層への接着のために、及び金属１８の拡散を阻止するために最適化された上記の材料のいずれかの多層スタックであっても良い。金属２０は、幾つかの実施形態において１０００Å〜１００００Åの厚さ、幾つかの実施形態において２０００Å〜８０００Å、且つ幾つかの実施形態において２０００Å〜７０００Åの厚さであっても良い。

次に、構造は、標準フォトリソグラフィ動作によってパターン化され、例えば、半導体材料を除去するために化学反応プラズマが用いられる反応性イオンエッチング（ＲＩＥ:reactive ion etching）、又は誘導結合プラズマ（ＩＣＰ：inductively coupled plasma）エッチング、即ち、ＲＦにより駆動された磁場によってプラズマが発生されるＲＩＥプロセスによってエッチングされる。幾つかの実施形態において、パターンは、ｐ接点金属２０をパターン化するために用いられるフォトリソグラフィマスクによって決定される。これらの実施形態において、エッチングは、単一の動作において、ｐ接点金属２０のエッチングに続いて実行されても良い。幾つかの領域において、ｐ型領域１６の全厚さ及び発光領域１４の全厚さが除去され、ｎ型領域１２の表面１３を露出させる。次に、ＩＩＩ族窒化物材料が、ポイント２００、即ち最終デバイスのエッジから距離２０２だけ後退されるように、ｎ型領域１２は、デバイス間の領域１１においてエッチングされ、成長基板１０を露出させる。即ち、デバイス間において露出される基板１０の距離は、距離２０２の２倍である。幾つかの実施形態において、隣接するデバイスは、例えば、領域１１においてソーイングによって分離される。例えば、ＩＩＩ族窒化物材料は、幾つかの実施形態において１μｍ〜５０μｍだけ、幾つかの実施形態において２０μｍ未満だけ、幾つかの実施形態において１０μｍ未満だけ、且つ幾つかの実施形態において６μｍ未満だけ、デバイスのエッジから後退されても良い。

誘電体２２が、例えばプラズマ化学気相成長法（ＰＥＣＶＤ：plasma-enhanced chemical vapor deposition）、化学気相成長法（ＣＶＤ：chemical vapor deposition）、又は蒸着によって、図１における構造上に堆積されても良い。誘電体２２は、ｎ型及びｐ型領域に接続された金属接点用に電気絶縁を提供する。誘電体２２は、標準フォトリソグラフィ動作によってパターン化され、ＩＣＰエッチング又はＲＩＥによってエッチングされて、領域１３におけるｎ型領域１２を露出させ、領域２４におけるｐ接点金属２０を露出させる。誘電体２２はまた、リフトオフによってパターン化されても良い。誘電体２２は、窒化ケイ素、酸化シリコン、及び酸窒化ケイ素を含む任意の適切な誘電体であっても良い。幾つかの実施形態において、誘電体２２は、その上に入射する光を反射するように最適化された多層誘電体スタックである。誘電体２２は、幾つかの実施形態において２μｍ未満の厚さ、幾つかの実施形態において２００Å〜５０００Åの厚さ、また幾つかの実施形態において５００Å〜３２００Åの厚さであっても良い。

本明細書で説明されるデバイスが、デバイスウエハ上に形成されることを示すために、２つのデバイスが図１に示されている。簡単にするために、以下の図において、１つのデバイスだけが示されているが、それらの図に示される構造が、ウエハにわたって反復されることが理解されるべきである。

図２において、金属層２７、即ち、それがｎ型領域１２及び追加のｐ接点層３２と接触する領域においてｎ接点２６を形成する金属層２７が、堆積されてパターン化される。金属２７は、アルミニウム、又はアルミニウム、チタンタングステン合金、銅、及び金を含む金属の多層スタックを含む任意の適切な金属であっても良い。金属２７が多層スタックである実施形態において、第１の金属（即ち、ｎ型領域１２に隣接する金属）は、ＧａＮに対してオーミック接点を形成し、且つ青色及び白色光を反射するように選択されても良い。かかる第１の層は、例えばアルミニウムであっても良い。

図２に示されているデバイスにおいて、ｎ接点２６は、ｎ型領域１２のエッジ上に延び、成長基板１０に接触するが、幾つかの実施形態において、ｎ接点２６は、それがｎ型領域１２のエッジを覆わないように、ｎ型領域１２のエッジから後退されても良い。かかる実施形態において、以下で説明されるポリマー層２８は、それが、ｎ接点２６によって覆われないｎ型領域１２の一部に接触するように、より広くても良い。幾つかの実施形態において、デバイスの一部を示す図３に示されているように、反射誘電体材料７０が、ｎ型領域１２のエッジのまわりに堆積される。反射誘電体材料７０は、例えば、誘電体２２と同時に形成されるか、又は別個の堆積及びパターン化ステップで形成される反射誘電体スタックであっても良い。いずれにせよｎ型領域１２及びｎ接点２６の両方は、デバイスのエッジ２００から後退される。

次に、１つ又は複数のポリマー層が、堆積されてパターン化される。ポリマー層２８は、隣接するデバイス間に配置される。ポリマー層３０が、ｐ接点３２をｎ接点２６から分離する。ポリマー層２８及び３０は、同じ材料であっても良く、同じ動作で堆積されパターン化されても良いが、必ずしもそうでなくともよい。幾つかの実施形態において、ポリマー層２８及び３０は、耐高温性である。適切な材料の例は、ベンゾシクロブテンベースのポリマー、ポリイミドベースのポリマー、シリコンベースのポリマー、及びエポキシを含む。幾つかの実施形態において、ポリマー層２８は、二酸化チタンなどの散乱成分又はカーボンブラックなどの光吸収材料でドープされる。堆積されたポリマー層２８及び３０は、例えば、化学機械研磨、機械研磨、又はフライカッティングによって平坦化されても良い。

図１及び２に示されているデバイスは、本発明の実施形態と共に使用され得るデバイスの単に１つの例である。任意の適切なデバイスが、本発明の実施形態と共に使用されても良い。本発明の実施形態は、図１及び２に示されている詳細に限定されない。例えば、図１及び２は、フリップチップデバイスを示すが、本発明の実施形態は、他のデバイス形状と共に用いられても良く、フリップチップデバイスに限定されない。

図２に示されているデバイスウエハは、図４に示されているように、図２に示された向きに対してひっくり返され、支持基板ウエハに接合される。図４に示されている支持基板３４は、本体３５を含む。本体３５は、幾つかの実施形態において、Ｓｉ、ＧａＡｓ、又はＧｅであっても良く、又は任意の他の適切な材料であっても良い。幾つかの実施形態において、エレクトロニクスが、支持基板３４に集積され得る。集積素子は、例えば、静電放電保護又は駆動エレクトロニクス用に使用される回路素子を含んでも良い。適切な集積素子の例は、ダイオード、抵抗器、及びコンデンサを含む。集積素子は、従来の半導体処理技術によって形成されても良い。本体３５は、例えば、幾つかの実施形態において少なくとも１００μｍの厚さ、幾つかの実施形態において４００μｍ以下の厚さ、幾つかの実施形態において少なくとも１５０μｍの厚さ、また幾つかの実施形態において２５０μｍ以下の厚さであっても良い。

ボンディングに先立って、ボンディング層３６が、デバイスウエハ及び支持基板ウエハの１つ又は両方の上に形成される。ボンディング層３６は、例えば、ボンディング材料又は接着剤として使用するのに適したポリマー、他の有機材料、ベンゾシクロブテンベースのポリマー、ポリイミドベースのポリマー、シリコンベースのポリマー、又はエポキシであっても良い。ボンディング層３６は、ポリマー層２８及び／又は３０と同じ材料であっても良いが、必ずしもそうでなくともよい。ボンディング層３６は、例えばスピンコーティングによって形成されても良い。ボンディング層３６を形成した後、ボンディングの前に、ボンディング層３６は、例えば、化学機械研磨、機械研磨、又はフライカッティングによって平坦化されても良い。幾つかの実施形態において、ボンディング層３６は省略され、支持基板ウエハは、デバイスウエハに直接接合される。

次に、デバイスウエハ及び支持基板ウエハは、しばしば高温で互いに接合される。ボンディングは、幾つかの実施形態において少なくとも５０℃、幾つかの実施形態において４００℃以下、幾つかの実施形態において少なくとも１００℃、幾つかの実施形態において３５０℃以下、幾つかの実施形態において少なくとも２００℃、また幾つかの実施形態において３００℃以下の温度で実行されても良い。幾つかの実施形態において、圧縮圧力が、ボンディング中に印加されても良い。例えば、６０ＭＰａ未満の圧力が、デバイスウエハ及び支持基板ウエハに印加されても良い。

接合された構造が、ボンディング後に冷却するにつれて、支持基板ウエハとデバイス用の成長基板との間の熱膨張係数（ＣＴＥ：coefficient of thermal expansion）における差が、接合された構造を歪ませる可能性がある。例えば、シリコンベースの支持基板、及びサファイア成長基板上に成長されたＩＩＩ族窒化物ＬＥＤの場合に、４００μｍ歪まされた、接合された構造が観察された。かかる大きな歪みは、構造を、標準ウエハ製造装置によって処理不可能にする可能性がある。

本発明の実施形態は、ウエハスケールボンディングからの冷却中に発生する歪みを打ち消す方法及び構造を含む。

幾つかの実施形態において、図５に示されているように、デバイス構造と反対側の成長基板の側（図４に示されている向きにおいて成長基板の上部）に、第２のウエハが接合される。成長基板ウエハ１０に接合されたウエハ４０は、高いボンディング温度からの冷却中に構造に導入されるストレスを平衡させることによって、歪みを低減又は除去し得る。成長基板ウエハ１０に接合されたウエハ４０は、それを支持基板３４から区別するために、本明細書においてストレス補償層又はストレス補償ウエハと呼ばれる場合がある。

ストレス補償層４０は、例えば陽極ボンディング、融着、又はポリマーボンディングなどの任意の適切なボンディング技術によって、成長基板１０に接合されても良い。ポリマーボンドを形成するために、ボンディングに先立って、ボンディング層３８が、成長基板、即ちその上にデバイスが成長される成長基板及びストレス補償層の１つ又は両方の上に形成される。ボンディング層３８は、デバイスウエハをストレス補償ウエハに接合した後で実行される任意の処理に関連する温度に耐えることができるポリマーであっても良い。幾つかの実施形態において、ボンディング層３８は、一時的ボンディング材料である。適切な一時的ボンディング材料が、例えばBrewer Scientificから入手可能である。一時的ボンディング材料を用いれば、ストレス補償ウエハは、例えば、それが成長基板からスライドされて外され得るまで構造を加熱することによって、後で成長基板から剥離され得る。幾つかの実施形態において、ボンディング層３８は省略され、ストレス補償ウエハは、半導体デバイスウエハに直接接合される。

幾つかの実施形態において、デバイスウエハは、支持基板ウエハ３４及びストレス補償ウエハ４０に同時に接合される。３つのウエハスタックが形成される。即ち、デバイスウエハは、支持基板ウエハとストレス補償ウエハとの間に挟まれる。同時ボンディングは、デバイスウエハの歪みを最小化することが可能であり、処理ステップ数を低減し、それは、各デバイスの製造コストを低減し得る。

幾つかの実施形態において、ストレス補償ウエハ４０は、デバイスウエハが支持基板ウエハに接合された後で、又はデバイスウエハが支持基板ウエハに接合される前に、成長基板１０に接合される。

幾つかの実施形態において、ストレス補償ウエハ４０は、支持基板３４と同じ材料及び同じ厚さである。例えば、ストレス補償ウエハ４０は、幾つかの実施形態において少なくとも１００μｍの厚さ、幾つかの実施形態において３ｍｍ以下の厚さ、幾つかの実施形態において少なくとも１５０μｍの厚さ、幾つかの実施形態において２ｍｍ以下の厚さ、幾つかの実施形態において少なくとも２００μｍの厚さ、また幾つかの実施形態において１．５ｍｍ以下の厚さのシリコンウエハであっても良い。幾つかの実施形態において、ストレス補償ウエハ４０は、支持基板３４と異なる材料である。ストレス補償ウエハ４０は、支持基板３４によって引き起こされるストレスの平衡を保つために、ボンディングのために必要とされる温度に耐えることができ、且つ適切な厚さ及びＣＴＥが可能な任意の材料であっても良い。幾つかの実施形態において、支持基板３４は、シリコンウエハであり、ストレス補償ウエハ４０は、例えば、ガラス、シリコン、シリカ、サファイア、ＳｉＣ、ＡｌＮ、ＧａＡｓ、石英、セラミック、金属、合金、硬質ポリマー若しくはプラスチック、又は任意の他の適切な材料である。

ストレス補償ウエハによって提供されるストレス補償の量は、支持基板ウエハの厚さ及びＣＴＥと比較された、ストレス補償ウエハの厚さ及びストレス補償ウエハのＣＴＥに依存する。ストレス補償ウエハ４０が、支持基板ウエハより低いＣＴＥを備えた材料である場合に、ストレス補償ウエハは、支持基板ウエハによって引き起こされる歪みを低減又は除去するために、支持基板ウエハより厚くなければならない。ストレス補償ウエハ４０が、支持基板ウエハより高いＣＴＥを備えた材料である場合に、ストレス補償ウエハは、支持基板ウエハによって引き起こされる歪みを低減又は除去するために、支持基板ウエハより薄くなければならない。ストレスの補償ウエハ用の適切な厚さは、次の式（１）によって計算され得る。
［（ＣＴＥ_{ｇｒｏｗｔｈ}−ＣＴＥ_{ｓｔｒｅｓｓｃｏｍｐ}）（Ｔ_{ｂｏｎｄ１}−Ｔ_ｒｏｏｍ ）（Ｅ_{ｓｔｒｅｓｓｃｏｍｐ}）］／［（１−ν_{ｓｔｒｅｓｓｃｏｍｐ}）（ｔ_{ｓｔｒｅｓｓｃｏｍｐ}）］＝［（ＣＴＥ_{ｇｒｏｗｔｈ}−ＣＴＥ_{ｓｕｐｐｏｒｔ}）（Ｔ_{ｂｏｎｄ２}−Ｔ_ｒｏｏｍ ）（Ｅ_{ｓｕｐｐｏｒｔ}）］／［（１−ν_{ｓｕｐｐｏｒｔ}）（ｔ_{ｓｕｐｐｏｒｔ}）］であり、式中、ＣＴＥ_{ｇｒｏｗｔｈ}は、成長基板のＣＴＥ（サファイアでは約５．８ｐｐｍ／℃）であり、ＣＴＥ_{ｓｔｒｅｓｓｃｏｍｐ}は、ストレス補償ウエハのＣＴＥ（Ｓｉでは約２．６ｐｐｍ／℃）であり、ＣＴＥ_{ｓｕｐｐｏｒｔ}は、支持基板ウエハのＣＴＥであり、Ｔ_ｒｏｏｍは、室温、しばしば２５℃であり、Ｔ_{ｂｏｎｄ１}は、デバイスウエハとストレス補償ウエハとの間のボンドの温度であり、Ｔ_{ｂｏｎｄ２}は、デバイスウエハと支持基板ウエハとの間のボンドの温度であり、Ｅ_{ｓｔｒｅｓｓｃｏｍｐ}は、ストレス補償ウエハのヤング率であり、Ｅ_{ｓｕｐｐｏｒｔ}は、支持基板ウエハのヤング率であり、ν_{ｓｔｒｅｓｓｃｏｍｐ}は、ストレス補償ウエハのポアソン比であり、ν_{ｓｕｐｐｏｒｔ}は、支持基板ウエハのポアソン比であり、ｔ_{ｓｔｒｅｓｓｃｏｍｐ}は、ストレス補償ウエハの厚さであり、ｔ_{ｓｕｐｐｏｒｔ}は、支持基板ウエハの厚さである。スタックが、冷却中に平坦なままであるように、デバイスウエハ、支持基板ウエハ、及びストレス補償ウエハを含む接合されたスタックが、平衡を保たれたストレスを有するために、式（１）の両辺は、等しくなければならない。幾つかの実施形態において、小量のストレスが、接合されたスタックにおいて許容され得る。例えば、式１の両辺は、幾つかの実施形態において１０％以下、幾つかの実施形態において５％以下、また幾つかの実施形態において１％以下異なっても良い。

幾つかの実施形態において、ストレス補償ウエハは、デバイスウエハを支持基板ウエハに接合するために使用される永続的なボンディング材料より低いボンディング温度を有する一時的ボンディング材料で成長基板に接合される。その結果、ストレス補償ウエハ、デバイスウエハ、及び支持基板ウエハが、たとえ同時に接合された場合であっても、ひとたび永続的なボンディング材料のより高いボンディング温度に達すると、デバイスウエハと支持基板ウエハとの間のストレスは固定される。構造が引き続き冷却するにつれて、ストレス補償ウエハは、デバイスウエハと無関係に収縮し、従って、一時的ボンディング材料のより低いボンディング温度に達して一時的ボンディング材料が固化するまで、支持基板ウエハからの固定されたストレスを補償することができない。支持基板ウエハ及びストレス補償ウエハが、同じ材料及び同じ厚さである場合に、ストレス補償ウエハは、ボンディング温度における差故に、支持基板ウエハによって引き起こされる歪みを完全には除去しない。

より低いボンディング温度を補償するために、ストレス補償ウエハ及び支持基板ウエハが同じ材料である幾つかの実施形態において、ストレス補償ウエハ４０は、支持基板ウエハ３４の本体３５より厚い。同様に、ストレス補償ウエハが、支持基板ウエハより高いボンディング温度で接合される場合には、ストレス補償ウエハ及び支持基板ウエハが同じ材料である幾つかの実施形態において、ストレス補償ウエハは、支持基板より薄い。ストレス補償ウエハ用の適切な厚さは、上記の式（１）に従って計算され得る。ストレス補償ウエハ及び支持基板ウエハの両方がシリコンであり、ストレス補償ウエハが、Brewer Scientificから入手可能な一時的ボンディング材料で接合され、且つ支持基板ウエハがベンゾシクロブテンベースのポリマーで接合される実施形態において、ストレス補償ウエハは、例えば、支持基板ウエハより７倍厚くても良い。

ボンディング後に、図６に示されているように、ビア４８が、支持基板３４の本体３５を通してエッチングされる。２つのビアが示されている。即ち、ｎ型領域１２に電気的に接続された金属を露出させるビア、及びｐ型領域１６に電気的に接続された金属を露出させるビアである。図６に示されているデバイスにおいて、ビア４８は、金属層３２及び２６を露出させるために、本体３５及びボンディング層３６を通してエッチングされる。ビア４８は、例えば、深掘り反応性イオンエッチング、反応性イオンエッチング、湿式化学エッチング、又は任意の他の適切なエッチング技術によってエッチングされても良い。支持基板３４がＳｉである実施形態において、適切なエッチャントガスは、例えば、ＳＦ_６を含み、エッチングは、例えば、一般にボッシュプロセスと呼ばれるプロセスにおいてオクタフルオロシクロブタンを用い、Ｓｉ側壁上への化学的に不活性な不活性化層の堆積に関し時間的に多重化されても良い。支持基板３４がＧａＡｓである実施形態において、適切なエッチャントガスは、例えば、Ｃｌ_２、ＨＢｒ、又はＣｌ_２及びＨＢｒの混合物を含む。支持基板３４がＧｅである実施形態において、適切なエッチャントガスは、例えば、Ｃｌ_２、ＳＣｌ_４、又はＣｌ_２及びＳＣｌ_４の混合物を含む。支持基板３４が、ＧａＡｓ又はＧｅである実施形態において、エッチングはまた、側壁上への化学的に不活性な不活性化層の堆積に関し時間的に多重化されても良い。ビア４８の側壁は、図６に示されているように本体３５に対し直交するか、又は角度を付けられても良い。

誘電体５０が、本体３５の表面に及びビア４８の中に堆積される。誘電体５０は、例えばＰＥＣＶＤによって低温で堆積される、例えばシリコンの酸化物、シリコンの窒化物、又はシリコンの酸窒化物であっても良い。例えば、ＰＥＣＶＤ酸化物は、シラン及びＮ_２Ｏ若しくはＯ_２、又はテトラエチルオルトシリケート及びＮ_２Ｏ若しくはＯ_２の雰囲気において、１５０℃〜４００℃の温度で堆積されても良い。誘電体５０は、幾つかの実施形態において、１００Å〜２μｍの厚さであっても良い。誘電体５０は、続いて、ビア４８の上端における金属層３２及び２６を露出させるためにパターン化される。

金属層が、ｐ接点及びｎ接点への電気接続部５２及び５４を形成するために、堆積され、次にパターン化される。電気接続部５２及び５４は、幾つかの実施形態において、１μｍ〜２０μｍの厚さ、また幾つかの実施形態において６μｍ〜１０μｍの厚さであっても良い。ビア４８は、図６に示されているように、電気接続部５２及び５４によって完全に充填されても良いが、必ずしもそうでなくともよい。電気接続部５２及び５４を形成する金属層は、スパッタリング、鍍金、又はスパッタリング及び鍍金の組み合わせによって堆積される、例えばＣｕなどの金属、又は例えばＴｉ、ＴｉＷ、Ｃｕ、Ｎｉ、及びＡｕを含む多層金属スタックであっても良い。

誘電体５５が、電気接続部５２及び５４を電気的に絶縁し、且つ／又は保護するために、堆積されてパターン化される。誘電体５５は、例えば、１つ若しくは複数のベンゾシクロブテンベースのポリマー、又は１つ若しくは複数のポリイミドベースのポリマーであっても良い。ビア４８が、電気接続部５２及び５４を形成する金属層によって完全には充填されなかった実施形態において、誘電体５５は、ビア４８をほとんど若しくは完全に充填するように構成されても良く、又はビア４８は、充填されないままにされても良い。

次に、任意選択的に、追加の金属層が、半田接続部５６及び５８を形成するために堆積される。半田接続部５６及び５８用の適切な構造の例は、スパッタリングされたＮｉＶ若しくは鍍金されたＮｉの第１の層、続いてスパッタリング若しくは鍍金されたＡｕの第２の薄層、スパッタリングされたＴｉＷの第１の層、続いてスパッタリングされたＮｉＶ若しくは鍍金されたＮｉの第２の層、続いてスパッタリング若しくは鍍金されたＡｕの第３の薄層、又はスパッタリング若しくは鍍金されたＴｉＷの第１の層、続いて鍍金されたＣｕの第２の層、続いてスパッタリング若しくは鍍金されたＡｕの第３の層を含む。半田接続部５６及び５８は、幾つかの実施形態において、１μｍ〜１５μｍの合計厚さを有しても良い。

図６に関連して上記で説明された処理は、幾つかの実施形態において、発光デバイスウエハに装着されるストレス補償ウエハ４０に対して行われる。

図６に示されている処理の後で、ストレス補償ウエハ４０は、図７に示されているように除去されても良い。ストレス補償ウエハ４０は、ウエハ材料及びボンディング層材料に適した任意の技術によって除去されても良い。例えば、一時的ボンディング材料のボンディング層３８で接合されたシリコン又は他のストレス補償ウエハ４０は、一時的ボンディング材料が軟化するまで構造を加熱し、次にストレス補償ウエハを成長基板からスライドさせるか又はリフトオフすることによって、除去されても良い。永続的なボンディング材料を用いて接合されたストレス補償ウエハ４０は、研削などの機械技術によって、又はエッチングによって除去されても良い。幾つかの実施形態において、ストレス補償ウエハ４０は、除去されない。

ストレス補償ウエハ４０を除去した後で、ボンディング層３８のいかなる残留材料も、ボンディング層材料に適した任意の技術によって除去されても良い。例えば、Brewer Scienceの一時的ボンディング材料は、Brewer Scienceから入手可能なボンドリムーバにおいて構造をリンスすることによって除去されても良い。代替として、ボンディング層材料は、例えば、図７の構造を適切な溶剤に対してリンスするかさもなければ露出させることによって、液体エッチングによって、又はＯ_２、ＣＦ_４、若しくはＯ_２及びＣＦ_４の組み合わせにおけるプラズマエッチングによって除去されても良い。

図８に示されているように、幾つかの実施形態において、成長基板１０は、デバイスウエハから除去されても良い。成長基板１０は、成長基板材料に適切な任意の技術によって除去されても良い。例えば、サファイア成長基板は、レーザ溶融、又は研削などの機械技術によって除去されても良い。他の基板は、湿式若しくは乾式エッチング、又は機械技術によって除去されても良い。幾つかの実施形態において、成長基板は薄化され、成長基板の一部は、デバイスウエハに装着されたままである。幾つかの実施形態において、全成長基板は、デバイスウエハに装着されたままである。

成長基板を除去した後で、半導体構造は、例えば光電気化学エッチングによって、任意選択的に薄化されても良い。基板を除去することによって露出されたｎ型領域１２の表面は、例えば光電気化学エッチング又は任意の他の適切な技術によって、粗化されるか、パターン化されるか、又はテクスチャ化されても良い。光が、図８に示されている向きにおいて、デバイスの上端を通って抽出されるので、ｎ型領域１２の表面の粗化、パターン化、又はテクスチャ化は、デバイスからの光抽出を向上させ得る。

光学系、波長変換層、二色性層、又はフィルタなどの、当該技術分野において周知の１つ又は複数の構造が、存在するならば成長基板１０上か、又は成長基板を除去することによって露出されたｎ型領域１２の表面上に配置されても良い。

上記で説明された処理の後で、支持基板に接合されたデバイスウエハは、個別の発光デバイスチップ、又は発光デバイスのグループにダイシングされる。デバイス及び支持基板が一緒にダイシングされるので、上記の図に示されているように、支持基板は、デバイスより少しも広くはない。個片化は、例えば、従来的なソーイングによって、１９３ｎｍ、２４８ｎｍ、若しくは３５５ｎｍの光を用いるレーザアブレーションによって、又はウォータージェット切断によって実行されても良い。個片化はまた、スクライビング及び機械的粉砕の組み合わせを介して実行されても良く、スクライビングは、例えば、従来的なソーイングによって、１９３ｎｍ、２４８ｎｍ、若しくは３５５ｎｍの光を用いるレーザアブレーションによって、又はウォータージェット切断によって実行される。

図８に伴う文に説明されている任意選択のステップは、デバイスウエハをダイシングする前又は後に実行されても良い。

上記で説明されているデバイスが、ウエハスケールで支持基板に接合されるので、本発明の実施形態は、デバイスが、ダイごとに支持基板に接合される従来の方式に勝る効率及びコスト削減を提供し得る。例えば、効率は、成長基板除去、成長基板除去後における半導体表面の粗化、波長変換層の形成を含む、従来のＬＥＤにおいてパッケージレベルで典型的に実行される多くの処理動作を通した、ＬＥＤのウエハレベル処理の可能性故に生じ得る。

幾つかの実施形態において、支持基板ウエハが、ボンディング時にはいかなる特徴も含まないので、デバイスウエハは、綿密な整列なしに支持基板ウエハに接合され得る。デバイスウエハ及び支持基板ウエハは、単に、例えば視覚的な整列によって大まかに整列される必要があるだけであり、２つのウエハ上のパターン化された特徴の微細な整列を必要としない。ボンディング後、ビアエッチングマスクが、ＬＥＤ金属被覆に整列される必要があるが、それは、ＩＲ整列（これは、接合されたウエハを詳しく点検する）又は裏面整列（これは、支持基板ウエハ側のマスクを、サファイアなどの透明な成長基板を通して見えるようなＬＥＤパターンの概観（view）と整列させる）を通して実行され得る。

上記の実施形態は、発光デバイスデバイスウエハの製造を説明している。しかしながら、本発明の実施形態は、他のウエハ処理されたデバイスの製造、特に、異なるＣＴＥのウエハのボンディングを含む製造に適用されても良い。例には、限定されるわけではないが、（１）バルク石英がシリコンウエハに接合されるＭＥＭＳ共振器、（２）例えばＧａＡｓなどの異なる熱膨張の基板材料を伴うシリコンの３Ｄスタックを含む、電力及び高周波用途用の半導体デバイス、及び（３）一体化磁石又は集積インダクタなど、シリコンウエハに集積されたハイブリッド材料の厚膜の製造を含む。

本発明を詳細に説明したが、当業者は、本開示が与えられたとすると、修正形態が、本明細書で説明される発明概念の趣旨から逸脱せずに、本発明に対してなされ得ることを理解されよう。したがって、本発明の範囲が、図示され説明された特定の実施形態に限定されることは意図されていない。

Claims (20)

1. 成長基板上に成長する半導体デバイスウエハを提供することであって、前記半導体デバイスウエハが、第１の表面、及び前記第１の表面と反対側の第２の表面を有し、前記第２の表面が、前記成長基板の表面であることと、
   前記第１の表面を第１のウエハに接合することと、
   前記第２の表面を第２のウエハに接合することであって、前記第１及び第２のウエハが、それぞれ、前記成長基板と異なる熱膨張係数を有することと
   を含む方法。
2. 前記半導体デバイスが、ｎ型領域とｐ型領域との間に挟まれた発光層を含む、請求項１に記載の方法。
3. 前記第１のウエハが本体を含み、前記方法が、前記第１の表面を前記第１のウエハに接合した後で、前記ｎ型領域に電気的に接続される金属を露出させるために、前記本体領域の全厚さを通して第１のビアをエッチングすることと、前記ｐ型領域に電気的に接続される金属を露出させるために、前記本体の全厚さを通して第２のビアをエッチングすることとを更に含む、請求項２に記載の方法。
4. 第１の金属層を前記第１のビアに堆積させることと、第２の金属層を前記第２のビアに堆積させることとを更に含み、前記第１及び第２の金属層が、前記本体の前記第１の表面を、前記第１の表面と反対側の前記本体の第２の表面に電気的に接続する、請求項３に記載の方法。
5. 前記第１及び第２のビアをエッチングした後で、前記第２のウエハを除去することを更に含む、請求項３に記載の方法。
6. ボンディング層が、前記第２の表面と前記第２のウエハとの間に配置され、
   前記第２のウエハを除去することが、前記ボンディング層が軟化する温度に前記ボンディング層を加熱することと、前記第２のウエハを前記成長基板からスライドさせるか又はリフトオフすることとを含む、請求項５に記載の方法。
7. 前記第２のウエハを除去することが、前記第２のウエハを前記成長基板から研削することを含む、請求項５に記載の方法。
8. 前記第２のウエハを除去した後で、前記成長基板を除去することを更に含む、請求項５に記載の方法。
9. 前記第２のウエハを除去した後で、前記半導体デバイスウエハをダイシングすることを更に含む、請求項５に記載の方法。
10. 前記成長基板が、サファイアであり、前記第１及び前記第２のウエハが、シリコンである、請求項１に記載の方法。
11. 前記第１及び前記第２のウエハが、実質的に同じ厚さである、請求項１に記載の方法。
12. 前記第１の表面を第１のウエハに接合すること及び前記第２の表面を第２のウエハに接合することが、単一のボンディングステップで行われる、請求項１に記載の方法。
13. 前記第１の表面を第１のウエハに接合することが、前記第２の表面を第２のウエハに接合する前に行われる、請求項１に記載の方法。
14. 前記第１の表面を第１のウエハに接合することが、前記第２の表面を第２のウエハに接合した後で行われる、請求項１に記載の方法。
15. 成長基板上に成長する半導体デバイスウエハを提供することであって、前記半導体デバイスウエハが、第１の表面、及び前記第１の表面と反対側の第２の表面を有し、前記第２の表面が、前記成長基板の表面であることと、
    前記第１の表面を第１のウエハに接合することと、
    前記第２の表面を第２のウエハに接合することであって、前記第２のウエハが、前記第１のウエハへの接合によって引き起こされる前記半導体デバイスウエハにおける歪みを低減することと
    を含む方法。
16. 前記半導体デバイスが、ｎ型領域とｐ型領域との間に挟まれたＩＩＩ族窒化物発光層を含む、請求項１に記載の方法。
17. 第１のボンディング層が、前記第１の表面と前記第１のウエハとの間に配置され、第２のボンディング層が、前記第２の表面と前記第２のウエハとの間に配置される、請求項１に記載の方法。
18. 前記第１のボンディング層が、前記第２のボンディング層より高い温度で接合される、請求項１７に記載の方法。
19. 前記第１のウエハが、シリコンであり、永続的なボンディング材料によって前記第１の表面に接合され、
    前記第２のウエハが、シリコンであり、一時的ボンディング材料によって前記第２の表面に接合され、
    前記第２のウエハが、前記第１のウエハより厚い、請求項１７に記載の方法。
20. 前記第２のウエハの厚さが、［（ＣＴＥ_{ｇｒｏｗｔｈ}−ＣＴＥ_{ｓｅｃｏｎｄ}）（Ｔ_{ｂｏｎｄ１}−Ｔ_ｒｏｏｍ）（Ｅ_{ｓｅｃｏｎｄ}）］／［（１−ν_{ｓｅｃｏｎｄ}）（ｔ_{ｓｅｃｏｎｄ}）］＝［（ＣＴＥ_{ｇｒｏｗｔｈ}−ＣＴＥ_{ｆｉｒｓｔ}）（Ｔ_{ｂｏｎｄ２}−Ｔ_ｒｏｏｍ）（Ｅ_{ｆｉｒｓｔ}）］／［（１−ν_{ｆｉｒｓｔ}）（ｔ_{ｆｉｒｓｔ}）］を満たし、式中、ＣＴＥ_{ｇｒｏｗｔｈ}は、前記成長基板の熱膨張係数であり、ＣＴＥ_{ｓｅｃｏｎｄ}は、前記第２のウエハの熱膨張係数であり、ＣＴＥ_{ｆｉｒｓｔ}は、前記第１のウエハの熱膨張係数であり、Ｔ_ｒｏｏｍは、２５℃であり、Ｔ_{ｂｏｎｄ１}は、前記半導体デバイスウエハと前記第２のウエハとの間のボンドのボンディング温度であり、Ｔ_{ｂｏｎｄ２}は、前記半導体デバイスウエハと前記第１のウエハとの間の前記ボンドのボンディング温度であり、Ｅ_{ｓｅｃｏｎｄ}は、前記第２のウエハのヤング率であり、Ｅ_{ｆｉｒｓｔ}は、前記第１のウエハのヤング率であり、ν_{ｓｅｃｏｎｄ}は、前記第２のウエハのポアソン比であり、ν_{ｆｉｒｓｔ}は、前記第１のウエハのポアソン比であり、ｔ_{ｓｅｃｏｎｄ}は、前記第２のウエハの厚さであり、ｔ_{ｆｉｒｓｔ}は、前記第１のウエハの厚さである、請求項１５に記載の方法。

Images