JP2014230081A - Monitoring controller - Google Patents
Monitoring controller Download PDFInfo
- Publication number
- JP2014230081A JP2014230081A JP2013108088A JP2013108088A JP2014230081A JP 2014230081 A JP2014230081 A JP 2014230081A JP 2013108088 A JP2013108088 A JP 2013108088A JP 2013108088 A JP2013108088 A JP 2013108088A JP 2014230081 A JP2014230081 A JP 2014230081A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- slave
- master device
- master
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 44
- 230000005540 biological transmission Effects 0.000 claims abstract description 393
- 238000000034 method Methods 0.000 description 22
- 238000006243 chemical reaction Methods 0.000 description 19
- 230000000630 rising effect Effects 0.000 description 15
- 238000012545 processing Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000005856 abnormality Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
Description
本発明は、監視制御装置に関し、特に、マスター装置と、スレーブ装置とがシリアルバスで接続された伝送路を占有調停することにより、低コストで伝送効率の高い時分割多重伝送を実現する監視制御装置に関する。 The present invention relates to a supervisory control device, and in particular, supervisory control that realizes low-cost and high-efficiency time-division multiplex transmission by occupying a transmission path in which a master device and a slave device are connected by a serial bus. Relates to the device.
従来、親装置であるマスター装置と、子装置であるスレーブ装置とがシリアルバスで接続された伝送路において、マスター装置１台に対し、スレーブ装置Ｎ台、すなわち、１対Ｎのシリアル伝送が行われている。マスター装置から各スレーブ装置に対しては、表示情報又はＤＯ（デジタル出力）情報等の下り伝送が実行されている。一方、各スレーブ装置からマスター装置に対しては、操作情報又はＤＩ（デジタル入力）情報等の上り伝送が実行されている。下り伝送及び上り伝送の何れであっても、時分割多重方式の伝送が実行されている。 Conventionally, in a transmission path in which a master device that is a parent device and a slave device that is a child device are connected by a serial bus, N slave devices, that is, one-to-N serial transmission is performed for one master device. It has been broken. Downlink transmission of display information or DO (digital output) information is executed from the master device to each slave device. On the other hand, uplink transmission such as operation information or DI (digital input) information is executed from each slave device to the master device. In either downlink transmission or uplink transmission, time division multiplexing transmission is performed.
システム動作としては、各スレーブ装置は、マスター装置から送信される各タイミング信号等に基づいて、マスター装置に完全従属同期して動作している。１フレームは複数のタイムスロットで構成される。各タイムスロットは伝送制御（共通）用、及びスレーブ装置毎の情報伝送用として割り付けられる。ここでタイムスロット情報を１バイトと仮定した場合、仮に、スレーブ装置毎の伝送情報が１バイト以上である場合、タイムスロットを拡張したマルチフレーム構成を用いることで、伝送情報が伝送される。マスター装置及び各スレーブ装置の何れであっても、各タイムスロットの割当は、接続伝送路にて物理的に識別される。 As a system operation, each slave device operates in complete slave synchronization with the master device based on each timing signal transmitted from the master device. One frame is composed of a plurality of time slots. Each time slot is allocated for transmission control (common) and information transmission for each slave device. Here, assuming that the time slot information is 1 byte, if the transmission information for each slave device is 1 byte or more, the transmission information is transmitted by using a multiframe configuration in which the time slot is extended. In any of the master device and each slave device, the allocation of each time slot is physically identified by the connection transmission path.
ここで、従来技術における監視制御装置２の構成とその問題点について説明する。例えば、図１２は、従来技術における監視制御装置２の概略構成の一例を示す図である。図１２に示す接続構成の一例では、１台のマスター装置５に接続されるスレーブ装置８の台数はＮ台となっている。よって、接続構成は、マスター装置５を中心とした１対Ｎのスター接続、つまり、ポイント・ツー・ポイント接続となっている。
Here, the configuration and problems of the
ここで、１つのタイムスロットには１バイト分を割り当て、スレーブ装置８の台数をＮ台であると想定すると、１フレーム当たりＮ＋１個のタイムスロットが必要となる。つまり、１フレーム当たり、ｔｓ＿０〜ｔｓ＿Ｎのタイムスロットの帯域を割り当てることで構成される。そこで、マスター装置５と、各スレーブ装置８との間で伝送される伝送情報をＭバイトであると想定すると、伝送帯域は、（Ｎ＋１）×Ｍバイトとなる。
Here, assuming that 1 byte is allocated to one time slot and the number of
次に、従来技術における監視制御装置２の伝送フォーマット及び伝送タイミングについて説明する。図１３は、従来技術における監視制御装置２の伝送フォーマットの一例を示す図である。図１４は、従来技術における監視制御装置２の伝送タイミングの一例を示す図である。図１３に示されるように、伝送フォーマットは、１つのフレームに対し、複数のスレーブ装置８の伝送情報が含まれている。また、伝送フォーマットは、同じ番号のタイムスロットには、同じスレーブ装置８に対応する伝送情報が含まれるようにしてある。よって、図１４に示されるように、マルチフレームが全て受信されるまでは、各スレーブ装置８の伝送情報が確定されない。
Next, the transmission format and transmission timing of the
また、伝送方式は、下りＴＤＭ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）／上りＴＤＭ方式が使用されている。下りＴＤＭは、マスター装置５が全スレーブ装置８の伝送情報を送信し、スレーブ装置８がマスター装置５から受信した伝送情報から自機に割り当てられたタイムスロット情報のみ取り込み、スレーブ装置８がそれ以外の受信した伝送情報を破棄する伝送方式である。また、上りＴＤＭは、スレーブ装置８が自機に割り当てられたタイムスロットのみ使用して伝送情報を送信し、マスター装置５がスレーブ装置８から受信した伝送情報をタイムスロットの割当に基づいて、スレーブ装置８毎の伝送情報として分別して取り込む伝送方式である。
In addition, as a transmission method, a downlink TDM (Time Division Multiplexing) / uplink TDM method is used. In the downlink TDM, the
また、特許文献１に記載されているように、端末をタイムスロットに割り当てて通信が行われる技術も開示されている。
Also, as described in
しかし、伝送帯域の割当が、スレーブ装置８毎にタイムスロット単位で実行される場合、スレーブ装置８は、自機に対応する伝送情報を確定させるためには、図１４を用いて上記で説明したように、該当するマルチフレームを全て受信するまで伝送情報を確定することができなかった。仮に、スレーブ装置８毎の伝送情報が１バイトであると想定すると、フレーム１つで伝送情報は確定される。これに対して、スレーブ装置毎の伝送情報が１バイト以上であると想定すると、タイムスロットが拡張されたマルチフレーム構成が用いられる。よって、上記で説明した伝送フォーマットでは、全てのマルチフレームを受信するまでは、伝送情報は確定されなかった。すなわち、伝送情報を確定するには多くの時間を要していた。
However, when transmission band allocation is performed for each
また、マスター装置５と、各スレーブ装置８との接続構成は、マスター装置５を中心とした１対Ｎのスター接続、つまり、ポイント・ツー・ポイント接続であるため、マスター装置５側では、スレーブ装置８の台数、すなわち、スレーブ装置８の伝送路数に比例した送信デバイス１３７及び受信デバイス１３５が必要となり、監視制御装置２内の実装密度及びコスト等の負担が増加した。
In addition, since the connection configuration between the
ここで、仮に、下りＴＤＭ／上りＴＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）とした場合の伝送方式について、図１５及び図１６を用いて説明する。図１５は、従来技術における監視制御装置３の概略構成の一例を示す図である。図１６は、従来技術における監視制御装置３の伝送タイミングの一例を示す図である。伝送方式が、下りＴＤＭ／上りＴＤＭＡであれば、図１５に示されるように、マスター装置６と、各スレーブ装置９との接続構成は、バス接続で構成させることができる。よって、マスター装置６の送受信デバイスは１対向のみで伝送することができるため、図１５に示す接続構成は、伝送情報を確定するには多くの時間を要するものの、ハードウェア等の回路構成のコストを削減することができる。
Here, a transmission scheme in the case of downlink TDM / uplink TDMA (Time Division Multiple Access) will be described with reference to FIGS. 15 and 16. FIG. 15 is a diagram illustrating an example of a schematic configuration of the
しかし、上り側の伝送、すなわち、各スレーブ装置９からマスター装置６への伝送情報の伝送においては、図１６に示されるように、タイムスロット単位での伝送路のアービトレーション、すなわち、タイムスロット単位で、伝送路の占有切替を実行する伝送路の占有調停が必要となる。よって、スレーブ装置９の台数をＮ、マルチフレームの総数をＭと想定すると、伝送路の占有切替の回数は、マスター装置６と全スレーブ装置９との伝送１周期中に、Ｎ×Ｍ回となる。この結果、伝送路の占有切替の回数が多くなるため、頻繁に伝送路を切り替えることによる反射及びグランドバウンス等の影響を無視することができない不安定な伝送路状態となる。
However, in upstream transmission, that is, transmission of transmission information from each
したがって、マスター装置５と、各スレーブ装置８との接続構成であるスター接続を、マスター装置６と、各スレーブ装置９との接続構成であるバス接続に変更することで、ハードウェア等の回路構成のコストを削減することはできるものの、伝送情報を確定するには多くの時間を要したままであり、さらに、伝送路の占有切替の回数が増加することで、伝送路は不安定な状態となってしまう。
Therefore, by changing the star connection that is the connection configuration between the
この結果、伝送情報を確定するのに多くの時間を要すると共に、ハードウェア等の回路構成のコストを削減し、伝送路の占有切替の回数を削減することができないという問題点があった。 As a result, there is a problem that it takes much time to determine transmission information, the cost of circuit configuration such as hardware can be reduced, and the number of times of transmission line occupation switching cannot be reduced.
そのため、伝送情報を確定するのに多くの時間を要しないと共に、ハードウェア等の回路構成のコストを削減し、伝送路の占有切替の回数を削減することができる監視制御装置が望まれていた。 Therefore, there has been a demand for a monitoring and control apparatus that does not require much time to determine transmission information, can reduce the cost of circuit configuration such as hardware, and can reduce the number of transmission line occupation switching. .
本発明では、１台のマスター装置と、前記１台のマスター装置との間で、各種伝送データを送受信する複数のスレーブ装置と、を備え、前記１台のマスター装置と、前記複数のスレーブ装置と、がバス接続され、前記１台のマスター装置及び前記複数のスレーブ装置のそれぞれが、予め設定された伝送フォーマットに基づいて通信し、前記複数のスレーブ装置が前記１台のマスター装置に完全従属同期で動作する監視制御装置において、前記各種伝送データは、前記伝送フォーマットに基づいて、予め設定されたタイムスロット毎に分割されて送信されるものであって、前記伝送フォーマットは、前記タイムスロットの複数スロットと、１つのフレームとを対応させ、前記１つのフレームと、前記複数のスレーブ装置のうちの１台のスレーブ装置とを対応させるものであって、前記１つのフレームは、一定間隔で発振される伝送クロックと、前記伝送クロックから生成される伝送同期信号と、で生成されるフレーム送信タイミングに基づいて、前記複数のスレーブ装置の何れかから前記１台のマスター装置に送信されるものである。 The present invention comprises one master device and a plurality of slave devices that transmit and receive various transmission data between the one master device, and the one master device and the plurality of slave devices. Are connected by a bus, and each of the one master device and the plurality of slave devices communicates based on a preset transmission format, and the plurality of slave devices are completely subordinate to the one master device. In the monitoring and control apparatus that operates in synchronization, the various transmission data is divided and transmitted for each preset time slot based on the transmission format, and the transmission format includes the time slot A plurality of slots are associated with one frame, and the one frame and one slave among the plurality of slave devices The one frame is based on a frame transmission timing generated by a transmission clock oscillated at a constant interval and a transmission synchronization signal generated from the transmission clock. It is transmitted from any one of a plurality of slave devices to the one master device.
本発明の監視制御装置において、前記１台のマスター装置は、前記複数のスレーブ装置のそれぞれに前記各種伝送データを一斉に送信するマスター側送信装置と、前記複数のスレーブ装置のそれぞれから前記各種伝送データを受信するマスター側受信装置と、前記マスター側送信装置及び前記マスター側受信装置のそれぞれの動作タイミングを生成するタイミング生成部と、を備えるものである。 In the monitoring and control device of the present invention, the one master device transmits the various transmission data to the plurality of slave devices all at once, and the various transmissions from each of the plurality of slave devices. A master-side receiving device that receives data, and a timing generation unit that generates respective operation timings of the master-side transmitting device and the master-side receiving device.
本発明の監視制御装置において、前記複数のスレーブ装置のそれぞれは、前記１台のマスター装置から前記各種伝送データを受信するスレーブ側受信装置と、前記１台のマスター装置に前記各種伝送データを順次送信するスレーブ側送信装置と、前記スレーブ側受信装置及び前記スレーブ側送信装置のそれぞれの動作タイミングを生成するタイミング生成部と、を備えるものである。 In the monitoring and control device of the present invention, each of the plurality of slave devices sequentially receives the various transmission data from the one master device and the slave side reception device that receives the various transmission data from the one master device. A slave-side transmission device that transmits data, and a timing generation unit that generates operation timings of the slave-side reception device and the slave-side transmission device.
本発明の監視制御装置において、前記複数のスレーブ装置のそれぞれは、前記伝送同期信号及び前記伝送クロックに基づいて、前記バス接続で形成された伝送路の占有切替を行い、自機のスレーブ装置の伝送路を占有したタイミングに応じて、前記１台のマスター装置に前記各種伝送データを送信するものである。 In the monitoring and control device of the present invention, each of the plurality of slave devices performs occupation switching of the transmission path formed by the bus connection based on the transmission synchronization signal and the transmission clock, and the slave device of the own device The transmission data is transmitted to the one master device according to the timing when the transmission path is occupied.
本発明は、バス接続であって、伝送フォーマットを１フレーム毎に１台のスレーブ装置に対応させ、伝送路の占有調停を行うことにより、伝送情報を確定するのに多くの時間を要しないと共に、ハードウェア等の回路構成のコストを削減し、伝送路の占有切替の回数を削減することができるという効果を有する。 The present invention is a bus connection and does not require much time to determine transmission information by making the transmission format correspond to one slave device for each frame and performing transmission line occupation arbitration. The cost of the circuit configuration such as hardware can be reduced, and the number of transmission line occupation switching can be reduced.
以下、本発明の実施の形態１について、図面を用いて詳細に説明する。
Hereinafter,
実施の形態１．
＜構成の説明＞
図１は、本発明の実施の形態１における監視制御装置１の概略構成の一例を示す図である。図１に示されるように、監視制御装置１は、マスター装置４と、複数台のスレーブ装置７とを備え、マスター装置４と、複数台のスレーブ装置７とのそれぞれは、シリアルバスで接続されたバス接続の接続構成である。また、実装ｓｌｏｔ＿１として、マスター装置４が割り当てられ、複数台、例えば、Ｎ台のスレーブ装置７のそれぞれに対しては、実装ｓｌｏｔ＿２〜実装ｓｌｏｔ＿Ｎ＋１として、スレーブ装置７がそれぞれ割り当てられている。
<Description of configuration>
FIG. 1 is a diagram illustrating an example of a schematic configuration of a
マスター装置４は、タイミング生成部２１と、送信部３１と、受信部３３と、受信デバイス３５と、複数の送信デバイス３７とを備えている。なお、送信部３１は、本発明におけるマスター側送信装置に相当する。また、受信部３３は、本発明におけるマスター側受信装置に相当する。
The
タイミング生成部２１は、伝送同期信号であるＳＹＮＣと、伝送クロックであるＣＬＫとを用いることにより、内部の送受信処理で使用する各タイミング、例えば、送信部３１及び受信部３３の各種処理のタイミングを生成する。送信部３１は、ＴＳ（Ｔｉｍｅ Ｓｌｏｔ；タイムスロット）多重部４１と、ＭＦ（Ｍｕｌｔｉ Ｆｒａｍｅ；マルチフレーム）挿入部４３を備え、後述する伝送フォーマットに従って、マルチフレームを識別し、スレーブ装置７毎の伝送情報として送信情報を生成し、生成した送信情報を伝送情報として送信する。受信部３３は、ＴＳ分解部４５と、ＭＦ抽出部４７とを備え、受信した伝送情報である受信情報を後述する伝送フォーマットに従って、マルチフレームの識別を行い、スレーブ装置７毎の伝送情報として保持する。
The
受信デバイス３５は、シリアル／パラレル変換を行い、伝送路を介してスレーブ装置７から送信される伝送情報が重畳されたマルチフレームを受信する。送信デバイス３７は、パラレル／シリアル変換を行い、伝送路を介してスレーブ装置７に伝送情報が重畳されたマルチフレーム、ＳＹＮＣ、及びＣＬＫの何れかを送信する。例えば、タイミング生成部２１に接続された２台の送信デバイス３７は、一方がＳＹＮＣを送信し、他の一方がＣＬＫを送信する。また、送信部３１に接続された送信デバイス３７は、伝送情報が重畳されたマルチフレームを送信する。送信デバイス３７は、マルチドロップ接続をすることができるドライブ能力のあるデバイスで構成されている。なお、ＳＹＮＣ及びＣＬＫに関する詳細事項については後述するが、ＳＹＮＣは、伝送同期信号であり、ＣＬＫは、伝送クロックである。
The receiving
スレーブ装置７は、タイミング生成部２３と、受信部５１と、送信部５３と、受信デバイス５５と、送信デバイス５７とを備えている。なお、受信部５１は、本発明におけるスレーブ側受信装置に相当する。また、送信部５３は、本発明におけるスレーブ側送信装置に相当する。
The
タイミング生成部２３は、マスター装置４から受信したＳＹＮＣ及びＣＬＫから内部の送受信処理で使用する各タイミング、例えば、受信部５１及び送信部５３の各種処理のタイミングを生成する。受信部５１は、ＭＦ抽出部６１と、ＴＳ分解部６３とを備え、受信した伝送情報である受信情報を後述する伝送フォーマットに従って、マルチフレームの識別を行い、自機の伝送情報のみ保持し、他機に割り当てられているマルチフレームを破棄する。
The
送信部５３は、ＭＦ挿入部６５と、ＴＳ多重部６７とを備え、後述する伝送フォーマットに従って、マルチフレームを識別し、自機の伝送情報として送信情報を生成し、自機に割り当てられているマルチフレームのタイミングにのみ送信する。送信部５３は、他機に割り当てられているマルチフレームのタイミングの場合には、送信状態をハイ・インピーダンス状態に設定し、伝送路であるシリアルバスを開放する。
The
受信デバイス５５は、シリアル／パラレル変換を行い、伝送路を介してマスター装置４から送信される伝送情報が重畳されたマルチフレームを受信する。送信デバイス５７は、パラレル／シリアル変換を行い、伝送路を介してマスター装置４に伝送情報が重畳されたマルチフレームを送信する。送信デバイス５７は、マルチポイント接続をすることができるトライステート型のデバイスで構成されている。つまり、送信デバイス５７は、出力として、ハイ状態、ロー状態、及び何の出力もない状態であるハイ・インピーダンス状態の何れかの状態が設定できるデバイスで構成される。
The receiving
なお、上記で説明した監視制御装置１の構成は一例を示すだけであって、特にこれらに限定されるものではない。要するに、上記で説明した機能が実行されれば、その実施形態については特に限定されるものではない。
In addition, the structure of the
次に、上記で用いられた伝送フォーマットの詳細について説明する。図２は、本発明の実施の形態１における監視制御装置１の伝送フォーマットの一例を示す図である。図３は、本発明の実施の形態１における監視制御装置１の伝送タイミングの一例を示す図である。図２に示されるように、マスター装置４からＮ台のスレーブ装置７への下り伝送フォーマットと、Ｎ台のスレーブ装置７のうち、図１に示す実装ｓｌｏｔ＿２に対応するスレーブ装置７からマスター装置４への上り伝送フォーマットとの一例がそれぞれ示されている。
Next, details of the transmission format used above will be described. FIG. 2 is a diagram illustrating an example of a transmission format of the
下り伝送フォーマット及び上り伝送フォーマットの何れにおいても、１つのマルチフレームが複数のタイムスロット、例えば、Ｍ個のタイムスロットのそれぞれに対応して分割されることになっており、１つのマルチフレームで、１つのスレーブ装置７に対応する伝送情報が形成される構成となっている。また、複数のマルチフレームのそれぞれと、複数のスレーブ装置７のそれぞれとが、対応する構成となっている。例えば、スレーブ装置７の台数がＮ台であれば、マルチフレームの総数もＮ個となるように対応関係が形成されることになっている。なお、いずれのタイムスロットにおいても、タイムスロット１つ当たり、１バイト、すなわち、タイムスロット１つ当たり、ｂ７〜ｂ０の８ビットの伝送情報が割り当てられることになっている。
In both the downlink transmission format and the uplink transmission format, one multiframe is divided corresponding to each of a plurality of time slots, for example, M time slots. Transmission information corresponding to one
下り伝送フォーマットについて説明する。０番目のタイムスロット、すなわち、ｔｓ＿０の場合には、ｂ６にマルチフレームのタイミングを同期させるヘッダービットが割り当てられる。ｂ３〜ｂ０にＩＤが割り当てられる。ここでいうＩＤとは、装置種別のことであり、例えばＣＰＵシート（中央処理装置）の場合は”０［ｈｅｘ］”等となる。１番目のタイムスロット〜Ｍ−１番目のタイムスロット、すなわち、ｔｓ＿１〜ｔｓ＿Ｍ−１の場合には、該当するスレーブ装置７の各種伝送情報が割り当てられる。Ｍ番目のタイムスロット、すなわち、ｔｓ＿Ｍの場合には、ＣＲＣチェック用のデータが割り当てられる。
The downlink transmission format will be described. In the case of the 0th time slot, that is, ts_0, a header bit for synchronizing the timing of the multiframe is assigned to b6. IDs are assigned to b3 to b0. The ID referred to here is a device type. For example, in the case of a CPU sheet (central processing unit), it is “0 [hex]”. In the case of the first time slot to the M−1th time slot, that is, ts_1 to ts_M−1, various transmission information of the
上り伝送フォーマットについて説明する。０番目のタイムスロット、すなわち、ｔｓ＿０の場合には、ｂ３〜ｂ０にＩＤが割り当てられる。ここでいうＩＤとは、装置種別のことであり、例えばＤＩシート（デジタル入力装置）の場合は”１［ｈｅｘ］”、ＤＯシート（デジタル出力装置）の場合は”２［ｈｅｘ］等となる。マスター装置４はこのＩＤからスレーブ装置７の実装状況と、各スレーブ装置７の種別を認識することが可能となる。なお、ｔｓ＿１〜ｔｓ＿Ｍについては、下り伝送フォーマットと同様の構成であるため、その説明については省略する。
The uplink transmission format will be described. In the case of the 0th time slot, that is, ts_0, IDs are assigned to b3 to b0. The ID here is a device type, for example, “1 [hex]” for a DI sheet (digital input device), “2 [hex], etc. for a DO sheet (digital output device). The
上記の伝送フォーマットの説明から次のことが言える。伝送フォーマットは、１つのタイムスロットには１バイト分を割り当て、マスター装置４と、スレーブ装置７との間で伝送される伝送情報をＭバイトであると想定すると、１フレーム当たりＭ＋１個のタイムスロットが必要となる。つまり、１フレーム当たり、ｔｓ＿０〜ｔｓ＿Ｍのタイムスロットの帯域を割り当てることで構成される。そこで、スレーブ装置７の台数をＮ台であると想定すると、伝送帯域は、（Ｍ＋１）×Ｎバイトとなる。
The following can be said from the above description of the transmission format. Assuming that one byte is allocated to one time slot and transmission information transmitted between the
また、各マルチフレームと、スレーブ装置７との対応関係は、スレーブ装置７がＮ台であれば、上記で説明したように、マルチフレーム１〜Ｎ、つまり、ｍｆ＿１〜Ｎとして、それぞれ割り付けることができる。例えば、図３に示されるように、１台目のスレーブ装置７は、ｍｆ＿１に割り当てられ、２台目のスレーブ装置７は、ｍｆ＿２に割り当てられ、３台目のスレーブ装置７は、ｍｆ＿３に割り当てられ、以後、続いて割り当てられる。よって、Ｎ台目のスレーブ装置７は、ｍｆ＿Ｎに割り当てられる。ここで、ｍｆ＿ＮのＮはｍｆのサフィックスであって、複数あるマルチフレームのうちの１つを指定するＭＦ番号、すなわち、マルチフレーム番号として用いられている。
The correspondence between each multi-frame and the
なお、上記で説明した伝送フォーマットの構成は一例を示すだけであって、特にこの構成に限定されるものではない。要するに、伝送帯域の割当が、スレーブ装置７毎にマルチフレーム単位で行われれば、それ以外の構成については図２の場合と異なっていてもよい。つまり、１つのマルチフレームには１つのスレーブ装置７に対応する伝送情報が割り当てられ、１つのマルチフレームが伝送路上を伝送している間、その伝送路を占有できる通信であればよい。
The configuration of the transmission format described above is only an example, and is not particularly limited to this configuration. In short, as long as transmission band allocation is performed in units of multiframes for each
＜動作の説明＞
図４は、本発明の実施の形態１におけるマスター装置４の各種タイミング生成動作の一例を説明するフローチャートである。
<Description of operation>
FIG. 4 is a flowchart for explaining an example of various timing generation operations of the
（ＴＳタイミング生成処理）
（ステップＳ１１）
マスター装置４は、伝送クロック（ＣＬＫ）を検知したか否かを判定する。マスター装置４は、伝送クロック（ＣＬＫ）を検知した場合、ステップＳ１２に進む。一方、マスター装置４は、伝送クロック（ＣＬＫ）を検知しない場合、ステップＳ１１に戻る。
(TS timing generation processing)
(Step S11)
The
（ステップＳ１２）
マスター装置４は、伝送クロック（ＣＬＫ）に基づいてＴＳ（タイムスロット）タイミングを生成し、処理を終了する。具体的には、ＴＳタイミングは、伝送クロック（ＣＬＫ）の立ち下がりにて動作するカウンタ１０にて得る。カウンタ１０は、１マルチフレーム周期毎にクリアされ、カウントアップを継続する。つまり、１マルチフレームが、ｔｓ＿０〜ｔｓ＿Ｍで構成されるため、８ビット×（Ｍ＋１）回カウントするとクリアし、カウントアップを継続することになる。これにより、例えばｔｓ＿０はカウンタ１０の値が”０〜７”の時でタイミング生成することが可能となる。
(Step S12)
The
（伝送同期信号生成処理）
（ステップＳ２１）
マスター装置４は、伝送クロック（ＣＬＫ）を検知したか否かを判定する。マスター装置４は、伝送クロック（ＣＬＫ）を検知した場合、ステップＳ２２に進む。一方、マスター装置４は、伝送クロック（ＣＬＫ）を検知しない場合、ステップＳ２１に戻る。
(Transmission synchronization signal generation processing)
(Step S21)
The
（ステップＳ２２）
マスター装置４は、伝送クロック（ＣＬＫ）とＴＳタイミングとに基づいて伝送同期信号（ＳＹＮＣ）を生成し、処理を終了する。具体的には、伝送同期信号（ＳＹＮＣ）は、１マルチフレーム周期毎に最初の伝送クロック（ＣＬＫ）の立ち上がりに同期した１パルスとして生成される。つまり、カウンタ１０の値が”８×（Ｍ＋１）−１”の時に伝送クロック（ＣＬＫ）の立ち上がりに同期した１パルスとして生成される。また、マスター装置４からスレーブ装置７への伝送同期信号（ＳＹＮＣ）送出時には、フラグビットとして必ず”１”を送出する。
(Step S22)
The
（ＭＦタイミング生成処理）
（ステップＳ３１）
マスター装置４は、伝送クロック（ＣＬＫ）を検知したか否かを判定する。マスター装置４は、伝送クロック（ＣＬＫ）を検知した場合、ステップＳ３２に進む。一方、マスター装置４は、伝送クロック（ＣＬＫ）を検知しない場合、ステップＳ３１に戻る。
(MF timing generation processing)
(Step S31)
The
（ステップＳ３２）
マスター装置４は、伝送クロック（ＣＬＫ）と伝送同期信号（ＳＹＮＣ）とに基づいて送信ＭＦタイミングを生成する。具体的には、送信ＭＦタイミングは、伝送同期信号（ＳＹＮＣ）＝”１”及び伝送クロック（ＣＬＫ）の立ち下がりにて動作するカウンタ２にて得る。カウンタ２は、規定したマルチフレーム周期毎に初期値”１”をセットし、カウントアップを継続する。つまり、カウンタ２の値が”Ｎ”の場合に初期値”１”がセットされ、カウンタ２の値が”Ｎ”以外の場合にカウントアップが実行される。
(Step S32)
The
（ステップＳ３３）
マスター装置４は、伝送クロック（ＣＬＫ）と伝送同期信号（ＳＹＮＣ）とに基づいて送信ＭＦタイミングを生成後に受信ＭＦタイミングを生成し、処理を終了する。具体的には、受信ＭＦタイミングは、伝送同期信号（ＳＹＮＣ）＝”１”及び伝送クロック（ＣＬＫ）の立ち下がりにて、カウンタ２の値をロードするカウンタ３にて得る。つまり、受信ＭＦタイミングは、送信ＭＦタイミングの１マルチフレーム後としてカウントされる。
(Step S33)
The
図５は、本発明の実施の形態１におけるマスター装置４の送信動作の一例を説明するフローチャートである。
FIG. 5 is a flowchart for explaining an example of the transmission operation of the
（ステップＳ４１）
マスター装置４は、伝送フォーマットに従って、送信ＭＦタイミングとＴＳタイミングとに基づいて送信データを生成する。具体的には、ｔｓ＿０には、全てのスレーブ装置７共通の制御情報として、ＭＦビット及びＩＤが挿入される。ＭＦビットは、上記で説明したように、全てのスレーブ装置７において、マルチフレームのタイミングを同期させるためのヘッダービットであって、ｍｆ＿１を送信する場合にのみＭＦビットに”０”が挿入され、ｍｆ＿２〜ｍｆ＿Ｎを送信する場合にはＭＦビットに”１”が挿入される。ｔｓ＿１〜ｔｓ＿Ｍ−１は、上記で説明したように、個別情報であり、例えば、ｔｓ＿１〜ｔｓ＿Ｍ−１には、表示情報又はＤＯ（デジタル出力）情報等が挿入される。ｔｓ＿Ｍは、上記で説明したように、伝送情報のエラーチェック用に設けられたものであって、ｔｓ＿Ｍには、マルチフレーム毎にチェックコードが挿入される。チェックコードは、例えば、該当するマルチフレーム内の全タイムスロットに割り当てられた情報をＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ；巡回冗長検査）演算することで生成される。なお、エラーチェック用のチェックコードは上記に限定されるものではない。
(Step S41)
The
（ステップＳ４２）
マスター装置４は、生成した送信データを順次パラレル／シリアル変換する。具体的には、マスター装置４は、伝送情報である送信情報を上記で説明した伝送フォーマットに従って、送信ＭＦフレームタイミング及びＴＳタイミングにより、パラレル／シリアル変換、つまりＰ／Ｓ変換にセットされる。
(Step S42)
The
（ステップＳ４３）
マスター装置４は、パラレル／シリアル変換した送信データを伝送同期信号（ＳＹＮＣ）と伝送クロック（ＣＬＫ）とに基づいて順次送信する。具体的には、マスター装置４は、伝送同期信号（ＳＹＮＣ）の出力と同時に、伝送クロック（ＣＬＫ）の立ち上がりにてｔｓ＿０からマルチフレームを順次送信する。
(Step S43)
The
図６は、本発明の実施の形態１におけるマスター装置４の受信動作の一例を説明するフローチャートである。
FIG. 6 is a flowchart for explaining an example of the reception operation of the
（ステップＳ６１）
マスター装置４は、伝送路上の受信データをシリアル／パラレル変換する。具体的には、伝送路上の伝送情報である受信情報は、伝送クロック（ＣＬＫ）の立ち下がりにて動作するシリアル／パラレル変換、つまり、Ｓ／Ｐ変換にて取り込まれる。
(Step S61)
The
（ステップＳ６２）
マスター装置４は、ＴＳタイミングが到来したか否かを判定する。マスター装置４は、ＴＳタイミングが到来した場合、ステップＳ６３に進む。一方、マスター装置４は、ＴＳタイミングが到来しない場合、ステップＳ６２に戻る。
(Step S62)
The
（ステップＳ６３）
マスター装置４は、ｔｓ＿Ｍ受信タイミングであるか否かを判定する。マスター装置４は、ｔｓ＿Ｍ受信タイミングである場合、ステップＳ６５に進む。一方、マスター装置４は、ｔｓ＿Ｍ受信タイミングでない場合、ステップＳ６４に進む。
(Step S63)
The
（ステップＳ６４）
マスター装置４は、シリアル／パラレル変換した受信データを割り当てられたＭＦ番号に基づいてスレーブ装置７単位毎に対応する各レジスタに保持する。
(Step S64)
The
（ステップＳ６５）
マスター装置４は、ｔｓ＿ＭによるＣＲＣチェックがＯＫであるか否かを判定する。マスター装置４は、ｔｓ＿ＭによるＣＲＣチェックがＯＫである場合、ステップＳ６６に進む。一方、マスター装置４は、ｔｓ＿ＭによるＣＲＣチェックがＯＫでない場合、すなわち、ＮＧの場合、処理を終了する。
(Step S65)
The
（ステップＳ６６）
マスター装置４は、各レジスタに保持した受信データを確定情報とし、処理を終了する。
(Step S66)
The
つまり、マスター装置４は、該当するＭＦタイミング及び該当するＴＳタイミングで受信情報を保持する処理を実行する。また、マスター装置４は、伝送フォーマットにて規定されるスレーブ装置７毎に割り当てられたマルチフレームに対応するマルチフレーム番号であるＭＦ番号に基づいて、受信情報を識別し、伝送クロック（ＣＬＫ）の立ち上がりにてＳ／Ｐ変換から各レジスタへスレーブ装置７毎に識別した受信情報を保持する。そして、保持された受信情報は、スレーブ装置７毎のｔｓ＿Ｍ受信タイミングの伝送クロック（ＣＬＫ）の立ち上がりにて、ｔｓ＿ＭによるＣＲＣチェックがＯＫの場合にのみ、確定情報として取り扱われる。
That is, the
図７は、本発明の実施の形態１におけるスレーブ装置７の各種タイミング生成動作の一例を説明するフローチャートである。
FIG. 7 is a flowchart for explaining an example of various timing generation operations of the
（ＴＳタイミング生成処理）
（ステップＳ８１）
スレーブ装置７は、伝送クロック（ＣＬＫ）を検知したか否かを判定する。スレーブ装置７は、伝送クロック（ＣＬＫ）を検知した場合、ステップＳ８２に進む。一方、スレーブ装置７は、伝送クロック（ＣＬＫ）を検知しない場合、ステップＳ８１に戻る。
(TS timing generation processing)
(Step S81)
The
（ステップＳ８２）
スレーブ装置７は、伝送クロック（ＣＬＫ）と伝送同期信号（ＳＹＮＣ）とに基づいてＴＳ（タイムスロット）タイミングを生成し、処理を終了する。具体的には、ＴＳタイミングは、受信した伝送クロック（ＣＬＫ）の立ち下がりにて動作するカウンタ１１にて得る。カウンタ１１は、伝送同期信号（ＳＹＮＣ）受信毎にクリアされ、カウントアップを継続する。つまり、１つのマルチフレームがｔｓ＿０〜ｔｓ＿Ｍで割り当てられているため、通常は、８ビット×（Ｍ＋１）回カウントすることになる。また、カウンタ１１は、伝送同期信号（ＳＹＮＣ）等の受信周期の異常等のような異常が発生した場合には、強制的にカウンタ値”０”をセットし、正常に復旧するまで待機する。
(Step S82)
The
（ＭＦタイミング生成処理）
（ステップＳ１０１）
スレーブ装置７は、伝送クロック（ＣＬＫ）を検知したか否かを判定する。スレーブ装置７は、伝送クロック（ＣＬＫ）を検知した場合、ステップＳ１０２に進む。一方、スレーブ装置７は、伝送クロック（ＣＬＫ）を検知しない場合、ステップＳ１０１に戻る。
(MF timing generation processing)
(Step S101)
The
（ステップＳ１０２）
スレーブ装置７は、ｔｓ＿０受信タイミングと伝送クロック（ＣＬＫ）とに基づいて受信ＭＦタイミングを生成する。具体的には、受信ＭＦタイミングは、ｔｓ＿０受信タイミング時の伝送クロック（ＣＬＫ）の立ち上がりにて動作するカウンタ１２にて得る。カウンタ１２は、ｔｓ＿０受信データのＭＦビット、すなわち、ｂ６＝”０”を検出した場合にのみ、初期値”１”をセットし、”１”を検出した場合はカウントアップを行う。よって、カウンタ１２は、通常はＮ回カウントすることになる。また、カウンタ１２は、カウンタ値が”０”又は”Ｎ”であって、かつ、ＭＦビット”１”を検出した場合には、マルチフレーム周期異常として、強制的にカウント値”０”をセットし、正常に復旧するまで待機する。
(Step S102)
The
（ステップＳ１０３）
スレーブ装置７は、ｔｓ＿Ｍ受信タイミングと伝送クロック（ＣＬＫ）とに基づいて送信ＭＦタイミングを生成し、処理を終了する。具体的には、送信ＭＦタイミングは、ｔｓ＿Ｍ受信タイミングの伝送クロック（ＣＬＫ）の立ち上がりにて動作するカウンタ１３にて得る。カウンタ１３は、カウンタ１２の値が”１”であって、かつ、ｔｓ＿ＭによるＣＲＣチェックがＯＫである場合に、カウンタ値”１”をセットし、フラグ１が”１”の間は、カウントアップを行う。また、カウンタ１２の値が”１”であって、かつ、ｔｓ＿ＭによるＣＲＣチェックがＯＫでない、つまり、カウンタ１２の値が”１”であって、かつ、ｔｓ＿ＭによるＣＲＣチェックがＮＧの場合には、マルチフレーム周期異常として、強制的にカウンタ値”０”をセットし、正常に復旧するまで待機する。
(Step S103)
The
なお、カウンタ値”０”、つまり、ｍｆ＿０は、どのスレーブ装置７にも割り当てられていないダミー用のマルチフレームであるので、ｍｆ＿０に対応するタイムスロットが発行される期間は、伝送路がハイ・インピーダンス状態に設定される。
The counter value “0”, that is, mf_0, is a dummy multiframe that is not assigned to any
また、マルチフレーム周期の判定結果を示すフラグ１は、ｔｓ＿Ｍ受信タイミングの伝送クロック（ＣＬＫ）の立ち上がりにて動作し、カウンタ１２の値が”１”であって、かつ、ｔｓ＿ＭによるＣＲＣチェックがＯＫの場合、”１”が設定され、カウンタ１２の値が”１”であって、かつ、ｔｓ＿ＭによるＣＲＣチェックがＯＫでない、つまり、カウンタ１２の値が”１”であって、かつ、ｔｓ＿ＭによるＣＲＣチェックがＮＧの場合には、”０”が設定され、その他の条件の場合には、”状態保持”が設定される。
The
次に、スレーブ装置７の送信動作及び受信動作並びにそれらの動作に伴う占有調停動作について図８〜図１１を用いて説明する。図８は、本発明の実施の形態１におけるスレーブ装置７の送信動作の一例を説明するフローチャートである。図９は、本発明の実施の形態１におけるスレーブ装置７の受信動作の一例を説明するフローチャートである。図１０は、本発明の実施の形態１における監視制御装置１の伝送タイミングの詳細例を示す図である。図１１は、本発明の実施の形態１における監視制御装置１の占有調停タイミングの一例を示す図である。
Next, the transmission operation and the reception operation of the
（送信処理）
（ステップＳ１１１）
スレーブ装置７は、伝送フォーマットに従って、送信ＭＦタイミングとＴＳタイミングとに基づいて送信データを生成する。
(Transmission process)
(Step S111)
The
（ステップＳ１１２）
スレーブ装置７は、生成した送信データを順次パラレル／シリアル変換する。具体的には、ｔｓ＿０には、制御情報として、ＩＤが挿入される。ｔｓ＿１〜ｔｓ＿Ｍは個別情報であって、ｔｓ＿１〜ｔｓ＿Ｍには、操作情報又はＤＩ情報等が挿入される。ｔｓ＿Ｍは伝送情報のエラーチェック用であって、ｔｓ＿Ｍにはチェックコードが挿入される。チェックコードは、該当するマルチフレーム内の全タイムスロットに割り当てられた情報をＣＲＣ演算することで生成される。送信情報は、伝送フォーマットに従って、該当するＭＦタイミング及びＴＳタイミングにより、Ｐ／Ｓ変換にセットされ、伝送同期信号（ＳＹＮＣ）が入力されると同時に伝送クロック（ＣＬＫ）の立ち上がりにてｔｓ＿０から順次送信されることになっているが、ここで、伝送路のアービトレーション、すなわち、伝送路の占有調停が必要となる。
(Step S112)
The
（ステップＳ１１３）
スレーブ装置７は、伝送同期信号（ＳＹＮＣ）と伝送クロック（ＣＬＫ）とに基づいて伝送路の占有切替を行う。具体的には、伝送路の占有調停は、送信デバイス５７のイネーブルを制御することにより、実行される。マスター装置４の受信処理の動作説明で説明したが、伝送路からの伝送情報である受信情報は、伝送クロック（ＣＬＫ）の立ち下がりで取り込まれるため、正常に受信させるためには、伝送同期信号（ＳＹＮＣ）＝”１”及び伝送クロック（ＣＬＫ）＝”１”の間に、伝送路の占有切替を行う必要がある。
(Step S113)
The
このような占有切替タイミングは、図１１に示されるように、装置内部クロックである伝送クロック（ＣＬＫ）の３２逓倍のオーバーサンプリング、つまり、伝送クロック（ＣＬＫ）に対して３２オーバーサンプリングの立ち上がりにて動作するカウンタ１０１にて得る。カウンタ１０１は、伝送同期信号（ＳＹＮＣ）の立ち上がりを検出した場合のみ、初期値”１”をセットし、カウント値”１５”になるまでカウントアップを行い、次に初期値がセットされるまで待機状態となる。ここで、待機状態を設けたのは、ノイズ等の影響があったとしても、その場合の誤作動によるカウントを防ぐためである。 As shown in FIG. 11, such occupancy switching timing is oversampling of the transmission clock (CLK), which is 32 times the device internal clock, that is, at the rise of 32 oversampling with respect to the transmission clock (CLK). Obtained by operating counter 101. Only when the rising edge of the transmission synchronization signal (SYNC) is detected, the counter 101 sets the initial value “1”, counts up to the count value “15”, and waits until the next initial value is set. It becomes a state. Here, the reason why the standby state is provided is to prevent counting due to malfunction in that case even if there is an influence of noise or the like.
また、伝送同期信号（ＳＹＮＣ）の立ち上がり検出動作は、装置内部クロックであって、オーバーサンプリングをカウントするＣＬＫ１０１による同期化後、すなわち、メタ・ステーブル処理後に実行する。メタ・ステーブル処理は、例えば、図示しないフリップフロップを、カウンタ１０１のデータ取り込み側に２段追加しておき、ＣＬＫ１０１からの出力を２クロック分待つことで、カウンタ１０１の動作出力が安定状態に移行するのを待つ動作である。なお、上記で説明したメタ・ステーブル処理は、一例を示すだけであって、特にこれに限定されるものではない。 The rising detection operation of the transmission synchronization signal (SYNC) is an internal clock of the apparatus, and is performed after synchronization by CLK 101 that counts oversampling, that is, after meta stable processing. In the meta stable processing, for example, two stages of flip-flops (not shown) are added to the data fetching side of the counter 101, and the operation output of the counter 101 is stabilized by waiting for the output from the CLK 101 for two clocks. It is an operation to wait for the transition. Note that the meta / stable process described above is merely an example, and the present invention is not particularly limited thereto.
次に、図１１に示されるように、マルチフレーム毎に、一定のディセーブル期間を設定するフラグ１０１を生成する。フラグ１０１は、ＣＬＫ１０１の立ち上がりにて動作し、カウンタ１０１の値が”２”〜”６”の間は、”０”、それ以外は”１”とする。なお、この一定のディセーブル期間は、伝送路の伝送遅延等を考慮して決定する必要がある。よって、上記で説明したようなカウンタ１０１の値が”２”〜”６”という値は一例であって、任意の値が設定可能になっている。 Next, as shown in FIG. 11, a flag 101 for setting a certain disable period is generated for each multiframe. The flag 101 operates at the rising edge of the CLK 101, and is “0” when the value of the counter 101 is “2” to “6”, and “1” otherwise. Note that this fixed disable period must be determined in consideration of the transmission delay of the transmission line. Therefore, the value of the counter 101 as described above, which is “2” to “6”, is an example, and an arbitrary value can be set.
次に、図１１に示されるように、スレーブ装置７は、自機に割り当てられたＭＦタイミング以外をマスクするフラグ１０２を生成する。フラグ１０２は、ＣＬＫ１０１の立ち上がりにて動作し、カウンタ１０１の値が”４”及び該当するＭＦタイミングの場合に”１”、カウンタ１０１の値が”４”及び該当するＭＦタイミング以外の場合に”０”、その他の条件の場合に”状態保持”がそれぞれ設定される。なお、上記で説明したようなカウンタ１０１の値が”４”というのは、一例であって、一定のディセーブル期間の真ん中のタイミングを示しているだけであり、特にこれに限定するものではなく、任意の値が設定可能となっている。
Next, as shown in FIG. 11, the
次に、図１１に示されるように、スレーブ装置７は、自機の伝送路占有タイミングとして、フラグ１０１とフラグ１０２との論理積、すなわちＡＮＤ演算により、フラグ１０３を生成する。このように生成されたフラグ１０３により、送信デバイス５７のイネーブルが制御され、伝送路の占有調停が実行されることで、上りＴＤＭＡ伝送をすることができる。例えば、次に説明するステップＳ１１４以降の処理が実行される。
Next, as shown in FIG. 11, the
（ステップＳ１１４）
スレーブ装置７は、自機の伝送路占有タイミングであるか否かを判定する。スレーブ装置７は、自機の伝送路占有タイミングである場合、ステップＳ１１５に進む。一方、スレーブ装置７は、自機の伝送路占有タイミングでない場合、ステップＳ１１４に戻る。
(Step S114)
The
（ステップＳ１１５）
スレーブ装置７は、パラレル／シリアル変換した送信データを送信する。
(Step S115)
The
（ステップＳ１１６）
スレーブ装置７は、送信処理は完了したか否かを判定する。スレーブ装置７は、送信処理が完了した場合、処理を終了する。一方、スレーブ装置７は、送信処理が完了しない場合、ステップＳ１１５に戻る。
(Step S116)
The
（受信処理）
（ステップＳ１３１）
スレーブ装置７は、伝送路上の受信データをシリアル／パラレル変換する。
(Reception processing)
(Step S131)
The
（ステップＳ１３２）
スレーブ装置７は、割り当てられたＭＦ番号が自機に対応するか否かを判定する。スレーブ装置７は、割り当てられたＭＦ番号が自機に対応する場合、ステップＳ１３３に進む。一方、スレーブ装置７は、割り当てられたＭＦ番号が自機に対応しない場合、ステップＳ１３１に戻る。
(Step S132)
The
（ステップＳ１３３）
スレーブ装置７は、ＴＳタイミングが到来したか否かを判定する。スレーブ装置７は、ＴＳタイミングが到来した場合、ステップＳ１３４に進む。一方、スレーブ装置７は、ＴＳタイミングが到来しない場合、ステップＳ１３３に戻る。
(Step S133)
The
（ステップＳ１３４）
スレーブ装置７は、ｔｓ＿Ｍ受信タイミングであるか否かを判定する。スレーブ装置７は、ｔｓ＿Ｍ受信タイミングである場合、ステップＳ１３６に進む。一方、スレーブ装置７は、ｔｓ＿Ｍ受信タイミングでない場合、ステップＳ１３５に進む。
(Step S134)
The
（ステップＳ１３５）
スレーブ装置７は、シリアル／パラレル変換した受信データを各レジスタに保持し、ステップＳ１３３に戻る。
(Step S135)
The
（ステップＳ１３６）
スレーブ装置７は、ｔｓ＿ＭによるＣＲＣチェックがＯＫであるか否かを判定する。スレーブ装置７は、ｔｓ＿ＭによるＣＲＣチェックがＯＫである場合、ステップＳ１３７に進む。一方、スレーブ装置７は、ｔｓ＿ＭによるＣＲＣチェックがＯＫでない場合、つまり、ＮＧの場合、処理を終了する。
(Step S136)
The
換言すれば、スレーブ装置７は、伝送路上の伝送情報である受信情報は、伝送クロック（ＣＬＫ）の立ち下がりにて動作するＳ／Ｐ変換にて取り込まれ、自機への伝送情報である受信情報のみ識別し、伝送クロック（ＣＬＫ）の立ち上がりにて、Ｓ／Ｐ変換から各レジスタへ保持する。スレーブ装置７は、自機宛か否かの識別を、伝送フォーマットにて規定され、自機へ割り当てられるＭＦタイミングにて行う。また、スレーブ装置７は、各レジスタに伝送情報を保持するタイミングを、該当するＭＦタイミング及び該当するＴＳタイミングにて行う。また、スレーブ装置７は、保持した伝送情報を、ｔｓ＿Ｍ受信タイミングの伝送クロック（ＣＬＫ）の立ち上がりにて、ｔｓ＿ＭによるＣＲＣチェックがＯＫの場合のみ、確定情報として取り扱う。
In other words, the
＜効果の説明＞
上記の説明から、マスター装置４とスレーブ装置７とがシリアルバス接続であって、マスター装置４とスレーブ装置７の伝送情報の伝送に用いる伝送フォーマットを１フレーム毎に１台のスレーブ装置７に対応させ、伝送路の占有調停を行うことにより、監視制御装置１は、伝送情報を確定するのに多くの時間を要しないと共に、ハードウェア等の回路構成のコストを削減し、伝送路の占有切替の回数を削減することができる。
<Description of effects>
From the above description, the
換言すれば、シリアルバス接続を前提とした通信であって、伝送帯域の割当を、スレーブ装置７毎にマルチフレーム単位で行うことにより、スレーブ装置７側で自機に受信した伝送情報を確定する時間を大幅に短縮することができると共に、伝送路の占有切替をマルチフレーム単位で行うことにより、伝送路の占有切替の回数を大幅に削減することができる。よって、監視制御装置１は、低コストで伝送効率の高い時分割多重伝送を実現することができる。
In other words, communication is based on serial bus connection, and transmission band allocation is performed in units of multiframes for each
また、伝送方式を下りＴＤＭ／上りＴＤＭＡ方式とし、このうち、上りＴＤＭＡ伝送については、スレーブ装置７側の送信デバイス５７のイネーブルを制御することにより、シリアルバスのアービトレーション、すなわち、シリアルバスの占有調停が実行される。このことにより、接続構成は、マスター装置４を中心とした１対Ｎのシリアルバス接続、つまり、下り伝送はマルチドロップであって、上り伝送はマルチポイント接続で実現することができる。よって、マスター装置４の送信デバイス３７及び受信デバイス３５は、１対向分のみで伝送情報を伝送することができるため、監視制御装置１内の実装密度及びコスト等の負担を低減させることができる。
Also, the transmission method is a downlink TDM / uplink TDMA method, and for the uplink TDMA transmission, serial bus arbitration, that is, serial bus occupancy arbitration is performed by controlling the enable of the
さらに、監視制御装置１は、タイムスロット毎に伝送路の占有切替を行う必要がなく、マルチフレーム単位で伝送路の占有切替を行えばよいため、スレーブ装置７の台数をＮ台と想定すると、伝送路の占有切替の回数を、全てのスレーブ装置７との伝送１周期中に、Ｎ回に低減させることができる。
Furthermore, since the monitoring and
また、マルチフレーム単位で伝送路の占有切替を行えばよいということは、マルチフレームは、伝送同期信号（ＳＹＮＣ）を基準として伝送されるため、伝送路の占有切替を伝送同期信号（ＳＹＮＣ）に基づいて行うことができる。よって、監視制御装置１は、伝送路の占有切替のタイミング設計を容易にすることができる。
Also, since it is only necessary to switch the occupation of the transmission path in units of multi-frames, the multi-frame is transmitted with reference to the transmission synchronization signal (SYNC), so the occupation switching of the transmission path is changed to the transmission synchronization signal (SYNC). Can be done on the basis. Therefore, the
以上のように、本実施の形態１では、１台のマスター装置４と、１台のマスター装置４との間で、各種伝送データを送受信する複数のスレーブ装置７と、を備え、１台のマスター装置４と、複数のスレーブ装置７と、がバス接続され、１台のマスター装置４及び複数のスレーブ装置７のそれぞれが、予め設定された伝送フォーマットに基づいて通信し、複数のスレーブ装置７が１台のマスター装置４に完全従属同期で動作する監視制御装置１において、各種伝送データは、伝送フォーマットに基づいて、予め設定されたタイムスロット毎に分割されて送信されるものであって、伝送フォーマットは、タイムスロットの複数スロットと、１つのフレームとを対応させ、１つのフレームと、複数のスレーブ装置７のうちの１台のスレーブ装置７とを対応させるものであって、１つのフレームは、一定間隔で発振される伝送クロックと、伝送クロックから生成される伝送同期信号と、で生成されるフレーム送信タイミングに基づいて、複数のスレーブ装置７の何れかから１台のマスター装置４に送信されることにより、伝送情報を確定するのに多くの時間を要しないと共に、ハードウェア等の回路構成のコストを削減し、伝送路の占有切替の回数を削減することができる。
As described above, the first embodiment includes one
よって、監視制御装置１は、低コストで伝送効率の高い時分割多重伝送を特に顕著に実現することができる。
Therefore, the
また、本実施の形態１において、１台のマスター装置４は、複数のスレーブ装置７のそれぞれに各種伝送データを一斉に送信する送信部３１と、複数のスレーブ装置７のそれぞれから各種伝送データを受信する受信部３３と、送信部３１及び受信部３３のそれぞれの動作タイミングを生成するタイミング生成部２１と、を備えることにより、下り伝送はマルチドロップであって、上り伝送はマルチポイント接続で実現することができる。
Further, in the first embodiment, one
よって、マスター装置４の送信デバイス３７及び受信デバイス３５は、１対向分のみで伝送情報を伝送することができるため、監視制御装置１内の実装密度及びコスト等の負担を特に顕著に低減させることができる。
Therefore, since the
また、本実施の形態１において、複数のスレーブ装置７のそれぞれは、１台のマスター装置４から各種伝送データを受信する受信部５１と、１台のマスター装置４に各種伝送データを順次送信する送信部５３と、受信部５１及び送信部５３のそれぞれの動作タイミングを生成するタイミング生成部２３と、を備えることにより、下り伝送はマルチドロップであって、上り伝送はマルチポイント接続で実現することができる。
In the first embodiment, each of the plurality of
よって、マスター装置４の送信デバイス３７及び受信デバイス３５は、１対向分のみで伝送情報を伝送することができるため、監視制御装置１内の実装密度及びコスト等の負担を特に顕著に低減させることができる。
Therefore, since the
また、本実施の形態１において、複数のスレーブ装置７のそれぞれは、伝送同期信号及び伝送クロックに基づいて、バス接続で形成された伝送路の占有切替を行い、自機のスレーブ装置７の伝送路を占有したタイミングに応じて、１台のマスター装置４に各種伝送データを送信することにより、監視制御装置１は、タイムスロット毎に伝送路の占有切替を行う必要がなく、マルチフレーム単位で伝送路の占有切替を行えばよいため、スレーブ装置７の台数をＮ台と想定すると、伝送路の占有切替の回数を、全てのスレーブ装置７との伝送１周期中に、Ｎ回に低減させることができる。
In the first embodiment, each of the plurality of
つまり、マルチフレーム単位で伝送路の占有切替を行えばよいということは、マルチフレームは、ＳＹＮＣを基準として伝送されるため、伝送路の占有切替をＳＹＮＣに基づいて行うことができる。よって、監視制御装置１は、伝送路の占有切替のタイミング設計を特に顕著に容易にすることができる。
In other words, the fact that the transmission path occupation switching may be performed in units of multi-frames means that the multi-frame is transmitted with reference to SYNC, so that the transmission path occupation switching can be performed based on SYNC. Therefore, the
１、２、３ 監視制御装置、４、５、６ マスター装置、７、８、９ スレーブ装置、１０、１１、１２、１３、１０１ カウンタ、２１、２３、１２１、１２３、２２１、２２３ タイミング生成部、３１、５３、１３１、１５３、２３１、２５３ 送信部、３３、５１、１３３、１５１、２３３、２５１ 受信部、３５、５５、１３５、１５５、２３５、２５５ 受信デバイス、３７、５７、１３７、１５７、２３７、２５７ 送信デバイス、４１、６７、１４１、１６７、２４１、２６７ ＭＦ多重部、４３、６５、１４３、１６５、２４３、２６５ ＴＳ挿入部、４５、６３、１４５、１６３、２４５、２６３ ＭＦ分解部、４７、６１、１４７、１６１、２４７、２６１ ＴＳ抽出部。
1, 2, 3 Monitoring and
Claims (4)
前記１台のマスター装置との間で、各種伝送データを送受信する複数のスレーブ装置と、
を備え、
前記１台のマスター装置と、前記複数のスレーブ装置と、がバス接続され、
前記１台のマスター装置及び前記複数のスレーブ装置のそれぞれが、予め設定された伝送フォーマットに基づいて通信し、前記複数のスレーブ装置が前記１台のマスター装置に完全従属同期で動作する監視制御装置において、
前記各種伝送データは、
前記伝送フォーマットに基づいて、予め設定されたタイムスロット毎に分割されて送信されるものであって、
前記伝送フォーマットは、
前記タイムスロットの複数スロットと、１つのフレームとを対応させ、
前記１つのフレームと、前記複数のスレーブ装置のうちの１台のスレーブ装置とを対応させるものであって、
前記１つのフレームは、
一定間隔で発振される伝送クロックと、前記伝送クロックから生成される伝送同期信号と、で生成されるフレーム送信タイミングに基づいて、前記複数のスレーブ装置の何れかから前記１台のマスター装置に送信される
ことを特徴とする監視制御装置。 One master device,
A plurality of slave devices that transmit and receive various types of transmission data to and from the one master device;
With
The one master device and the plurality of slave devices are bus-connected,
Each of the one master device and the plurality of slave devices communicates based on a preset transmission format, and the plurality of slave devices operate in complete slave synchronization with the one master device. In
The various transmission data is
Based on the transmission format, it is divided and transmitted for each preset time slot,
The transmission format is
Associating a plurality of slots of the time slot with one frame,
The one frame is associated with one slave device among the plurality of slave devices,
The one frame is
Transmission from one of the plurality of slave devices to the one master device based on a frame transmission timing generated by a transmission clock oscillated at a constant interval and a transmission synchronization signal generated from the transmission clock. A monitoring and control device.
前記複数のスレーブ装置のそれぞれに前記各種伝送データを一斉に送信するマスター側送信装置と、
前記複数のスレーブ装置のそれぞれから前記各種伝送データを受信するマスター側受信装置と、
前記マスター側送信装置及び前記マスター側受信装置のそれぞれの動作タイミングを生成するタイミング生成部と、
を備える
ことを特徴とする請求項１に記載の監視制御装置。 The one master device is
A master-side transmitting device that transmits the various transmission data to each of the plurality of slave devices at the same time;
A master-side receiving device that receives the various transmission data from each of the plurality of slave devices;
A timing generator for generating respective operation timings of the master-side transmitting device and the master-side receiving device;
The monitoring control apparatus according to claim 1, further comprising:
前記１台のマスター装置から前記各種伝送データを受信するスレーブ側受信装置と、
前記１台のマスター装置に前記各種伝送データを順次送信するスレーブ側送信装置と、
前記スレーブ側受信装置及び前記スレーブ側送信装置のそれぞれの動作タイミングを生成するタイミング生成部と、
を備える
ことを特徴とする請求項１又は２に記載の監視制御装置。 Each of the plurality of slave devices is
A slave-side receiving device that receives the various transmission data from the one master device;
A slave-side transmitting device that sequentially transmits the various transmission data to the one master device;
A timing generator for generating respective operation timings of the slave-side receiving device and the slave-side transmitting device;
The monitoring control apparatus according to claim 1, further comprising:
前記伝送同期信号及び前記伝送クロックに基づいて、前記バス接続で形成された伝送路の占有切替を行い、
自機のスレーブ装置の伝送路を占有したタイミングに応じて、前記１台のマスター装置に前記各種伝送データを送信する
ことを特徴とする請求項１〜３の何れか一項に記載の監視制御装置。 Each of the plurality of slave devices is
Based on the transmission synchronization signal and the transmission clock, switch occupation of the transmission path formed by the bus connection,
The monitoring control according to any one of claims 1 to 3, wherein the transmission data is transmitted to the one master device in accordance with a timing at which the transmission path of the slave device of the own device is occupied. apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013108088A JP2014230081A (en) | 2013-05-22 | 2013-05-22 | Monitoring controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013108088A JP2014230081A (en) | 2013-05-22 | 2013-05-22 | Monitoring controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014230081A true JP2014230081A (en) | 2014-12-08 |
Family
ID=52129561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013108088A Pending JP2014230081A (en) | 2013-05-22 | 2013-05-22 | Monitoring controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014230081A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019017056A (en) * | 2017-07-05 | 2019-01-31 | キーランド テクノロジー カンパニー リミテッド | Synchronization method and apparatus based on industrial internet field layer broadband bus architecture |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6152043A (en) * | 1984-08-21 | 1986-03-14 | Taiko Denki Seisakusho:Kk | Synchronizing system of digital multiplex transmission system |
| JP2008035380A (en) * | 2006-07-31 | 2008-02-14 | Fujitsu Ltd | Monitoring unit and monitored unit |
-
2013
- 2013-05-22 JP JP2013108088A patent/JP2014230081A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6152043A (en) * | 1984-08-21 | 1986-03-14 | Taiko Denki Seisakusho:Kk | Synchronizing system of digital multiplex transmission system |
| JP2008035380A (en) * | 2006-07-31 | 2008-02-14 | Fujitsu Ltd | Monitoring unit and monitored unit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019017056A (en) * | 2017-07-05 | 2019-01-31 | キーランド テクノロジー カンパニー リミテッド | Synchronization method and apparatus based on industrial internet field layer broadband bus architecture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9742584B2 (en) | Controller area network with flexible data-rate | |
| US7460482B2 (en) | Master-slave communications system and method for a network element | |
| EP2634974B1 (en) | Channel interleaved multiplexed databus | |
| US10164785B2 (en) | Method for implementing a real-time industrial internet field broadband bus | |
| WO2016054245A1 (en) | Confirming data accuracy in a distributed control system | |
| JP2017098588A (en) | Communication system, radio communication device, and radio communication method | |
| US7843966B2 (en) | Communication system for flexible use in different application scenarios in automation technology | |
| EP4020889B1 (en) | Frame processing method and device | |
| US9319162B2 (en) | Signal processor and communication device | |
| US11947475B2 (en) | Synchronized processing of process data and delayed transmission | |
| JP2014230081A (en) | Monitoring controller | |
| US11258633B2 (en) | Timestamp unit and communication control unit for a user station of a communication network | |
| JP2018525753A5 (en) | ||
| CN112882979B (en) | Communication system and method | |
| CN115333895A (en) | Method for determining data bus user equipment of local bus | |
| EP4002770A1 (en) | Serial time triggered data bus | |
| JP2011055660A (en) | Method for remotely monitoring digital protective relay system | |
| EP3139545B1 (en) | Communication interface apparatus | |
| CN106998584B (en) | Signal transmission method and device, and base station | |
| JP7648957B2 (en) | Control device, control method and program | |
| JP2000115108A (en) | Demultiplexer | |
| EP3185485B1 (en) | Communication system with train bus architecture | |
| JP3508615B2 (en) | No. Seven-signal level-2 multiplexer and level-2 multiplexer | |
| EP1298867A1 (en) | Master-slave communication system and method for a network element | |
| JPS5880949A (en) | Multiplex transmission system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170405 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170926 |