[go: up one dir, main page]

JP2014229865A - Printed wiring board and electronic apparatus - Google Patents

Printed wiring board and electronic apparatus Download PDF

Info

Publication number
JP2014229865A
JP2014229865A JP2013110961A JP2013110961A JP2014229865A JP 2014229865 A JP2014229865 A JP 2014229865A JP 2013110961 A JP2013110961 A JP 2013110961A JP 2013110961 A JP2013110961 A JP 2013110961A JP 2014229865 A JP2014229865 A JP 2014229865A
Authority
JP
Japan
Prior art keywords
wiring
stub
layer
insulator
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013110961A
Other languages
Japanese (ja)
Inventor
剛 新海
Go Shinkai
剛 新海
智子 依田
Tomoko Yoda
智子 依田
大坂 英樹
Hideki Osaka
英樹 大坂
植松 裕
Yutaka Uematsu
裕 植松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2013110961A priority Critical patent/JP2014229865A/en
Publication of JP2014229865A publication Critical patent/JP2014229865A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】スタブ終端において、低周波における信号の伝送損失を増大させず、高速な信号伝送を実現する。【解決手段】多層配線プリント基板10は、複数の配線層、異なる配線層に形成された信号配線パターン11,16に接続され、信号伝送経路を形成するスルーホール21、多層配線プリント基板10裏面に形成される絶縁体23、および絶縁体23の表面に形成される電気伝導体24を有する。そして、絶縁体23は、配線層に形成された電源/グランド配線パターン20に接続され、スルーホール21のうち、信号伝送経路を形成しないスタブ21aの端面を覆うように形成される。【選択図】図1A high-speed signal transmission is realized without increasing a signal transmission loss at a low frequency at a stub end. A multilayer wiring printed circuit board is connected to signal wiring patterns formed on a plurality of wiring layers and different wiring layers, and a through hole that forms a signal transmission path is formed on the back surface of the multilayer wiring printed circuit board. It has the insulator 23 to be formed and the electric conductor 24 to be formed on the surface of the insulator 23. The insulator 23 is connected to the power / ground wiring pattern 20 formed in the wiring layer, and is formed so as to cover the end surface of the stub 21a that does not form the signal transmission path in the through hole 21. [Selection] Figure 1

Description

本発明は、プリント配線基板、および電子装置に関し、特に、多層配線基板の高速な信号伝達に有効な技術に関する。   The present invention relates to a printed wiring board and an electronic device, and more particularly to a technique effective for high-speed signal transmission of a multilayer wiring board.

サーバ、ルータ、ストレージ装置といった電気伝送装置は、内部で高速にデータ量をやりとりしており、装置性能の点からは1秒当たりにやりとりされるデータの量を増やすことが求められている。   Electrical transmission devices such as servers, routers, and storage devices exchange data at high speed internally, and in terms of device performance, it is required to increase the amount of data exchanged per second.

一方で、このようなデータをやりとりするような装置では、通常、パターニングされた銅箔と樹脂板の積層構造で回路基板を実現するプリント配線基板(以下、多層基板と呼ぶ)が採用されている。   On the other hand, a device that exchanges such data usually employs a printed wiring board (hereinafter referred to as a multilayer board) that realizes a circuit board with a laminated structure of a patterned copper foil and a resin plate. .

多層基板では、各層のパターン化された銅箔の配線同士を接続するためにドリル穴をめっき加工してできるスルーホール、またはビアと呼ばれる構造が存在する。しかし、多層基板では、信号が高速化した際にいくつかの問題が生じ、例えばスルーホール・ビアでの反射による電圧パルスの波形劣化現象はその1つである。   In a multilayer substrate, there is a structure called a through hole or via formed by plating a drill hole in order to connect the patterned copper foil wirings of each layer. However, in the multilayer substrate, several problems occur when the signal speed is increased, and for example, the voltage pulse waveform deterioration phenomenon due to reflection at a through-hole via is one of them.

貫通スルーホールでは、信号の伝送経路に対して枝分かれしたスタブができ、このスタブに進行した電圧パルス信号は反射して戻り、伝送経路に進む信号にとってノイズとなる。   In the through-hole, a stub branched from the signal transmission path is formed, and the voltage pulse signal that has traveled to the stub is reflected back and becomes noise for the signal that travels on the transmission path.

特に、特定の周波数では、反射して分岐点に戻ってきた波の波長が180°程度ずれ元の波と打ち消しあい、スルーホールの挿入損失を増大させることが知られている。スタブでの反射に起因するノイズは、シグナルコンディショナのような伝送線路の損失を補償する機能素子によって除去することが困難であり、その影響が小さくなるようにプリント基板自体が設計・製造される。   In particular, it is known that, at a specific frequency, the wavelength of the wave reflected and returned to the branch point is offset by about 180 ° from the original wave and increases the insertion loss of the through hole. Noise caused by reflection at the stub is difficult to remove by a functional element that compensates for the loss of the transmission line such as a signal conditioner, and the printed circuit board itself is designed and manufactured so that the influence is reduced. .

設計技術としては、例えば高速な信号を伝える伝送線路として、多層基板の表面層、あるいは表面近くの内層を利用することによりスタブの影響を最小化することが知られている。しかし、この方法は配線できる層を制約するので、プリント基板のパターンをデザインするのを困難にする。   As a design technique, for example, it is known to minimize the influence of a stub by using a surface layer of a multilayer substrate or an inner layer near the surface as a transmission line for transmitting a high-speed signal. However, this method restricts the layers that can be wired, making it difficult to design the pattern of the printed circuit board.

また、製造技術としては、バックドリル技術やビルドアップ技術が一般的に用いられている。バックドリル技術は、一度作ったスルーホール構造のうち、スタブ部分をドリルで除去する方法である。ビルドアップ技術は、薄膜の蒸着により、非貫通のビア構造を作る方法である。   Further, as a manufacturing technique, a back drill technique or a build-up technique is generally used. The back drill technique is a method of removing a stub portion from a through hole structure once made by a drill. The build-up technology is a method for forming a non-penetrating via structure by depositing a thin film.

また、その他の製造技術としては、例えば枝分かれしたスタブの端を抵抗で終端するスタブ終端技術が知られている。この種のスタブ終端技術における具体的な構造としては、一定の抵抗率を持った薄膜材料によりスルーホールとグランドパターンとの間を埋めるもの(例えば特許文献1参照)、あるいはチップ抵抗をスルーホールとグランドパターンとの間に接続するように実装したもの(例えば特許文献2,3参照)などが知られている。   As another manufacturing technique, for example, a stub termination technique is known in which the end of a branched stub is terminated with a resistor. As a specific structure in this type of stub termination technology, a thin film material having a certain resistivity fills the space between the through hole and the ground pattern (see, for example, Patent Document 1), or chip resistance is defined as a through hole. A device mounted so as to be connected to a ground pattern (for example, see Patent Documents 2 and 3) is known.

特開2004−146810号公報JP 2004-146810 A 特許第4880360号明細書Japanese Patent No. 4880360 特許第4006447号明細書Japanese Patent No. 4006447

上記したバックドリル技術は、ドリル深さを誤り、プリント基板内で信号配線が切断してしまうのを防ぐためにある程度の長さのスタブを残しておかざるを得ない。現行のバックドリル技術の水準では、次世代の電気信号速度である25Gb/s程度においてスタブの影響を十分小さくすることは困難である。また、ビルドアップ技術は、高コストであり、製品の普及を難しくさせている。   The above-described back drill technique must leave a stub of a certain length in order to prevent the drill depth from being incorrect and the signal wiring from being cut in the printed circuit board. With the current level of back drill technology, it is difficult to sufficiently reduce the influence of stubs at the next-generation electric signal speed of about 25 Gb / s. In addition, the build-up technology is expensive and makes it difficult to spread the product.

また、特許文献1,2,3によるスタブ終端技術では、高周波でのスタブの影響を小さくすることはできるが、該スタブから流れるDC電流の為に、伝送線路の低周波での損失を増大させてしまうことが課題であった。   In addition, the stub termination technology disclosed in Patent Documents 1, 2, and 3 can reduce the influence of the stub at high frequencies, but increases the loss at low frequencies of the transmission line due to the DC current flowing from the stub. It was a problem.

本発明の目的は、低周波における信号の伝送損失を増大させずに、高速な信号伝送を実現することのできるスタブ終端技術を提供することにある。   An object of the present invention is to provide a stub termination technique capable of realizing high-speed signal transmission without increasing a signal transmission loss at a low frequency.

本発明の前記ならびにその他の目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

すなわち、代表的なものの概要は、プリント配線基板、および電子装置に適用され、以下のような特徴を有するものである。   That is, the outline of a typical one is applied to a printed wiring board and an electronic device, and has the following characteristics.

プリント配線基板は、複数の配線層と、異なる配線層に形成された信号配線パターンに接続され、信号伝送経路を形成するスルーホールと、表面層の配線層に形成される絶縁体と、絶縁体の表面に形成される第1の電気伝導体とを有する。   The printed wiring board is connected to a plurality of wiring layers, signal wiring patterns formed on different wiring layers, and forms a signal transmission path, an insulator formed on the wiring layer on the surface layer, and an insulator And a first electric conductor formed on the surface of the substrate.

そして、絶縁体は、配線層に形成されたグランド配線に接続され、スルーホールのうち、信号伝送経路を形成しないスタブの端面を覆うように形成される。   The insulator is connected to the ground wiring formed in the wiring layer, and is formed so as to cover the end face of the stub that does not form the signal transmission path among the through holes.

また、電子装置は、複数の配線層と、異なる配線層に形成された信号配線パターンに接続され、信号伝送経路を形成するスルーホールと、表面層の配線層に形成された絶縁体と、絶縁体の表面に形成された第1の電気伝導体とを有するプリント配線基板を用いて構成される。   In addition, the electronic device is connected to a plurality of wiring layers, signal wiring patterns formed on different wiring layers, and forms a signal transmission path, an insulator formed on the wiring layer on the surface layer, and an insulating layer. And a printed wiring board having a first electric conductor formed on the surface of the body.

このプリント配線基板において、絶縁体は、配線層に形成されたグランド配線に接続され、スルーホールのうち、信号伝送経路を形成しないスタブの端面を覆うように形成される。   In this printed wiring board, the insulator is connected to the ground wiring formed in the wiring layer, and is formed so as to cover the end face of the stub that does not form the signal transmission path in the through hole.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

(1)低周波領域における伝送損失の増加を防止することができる。   (1) An increase in transmission loss in the low frequency region can be prevented.

(2)上記(1)により、電子装置の性能を向上させることができる。   (2) With the above (1), the performance of the electronic device can be improved.

実施の形態1による多層配線プリント基板の一例を示す断面図である。3 is a cross-sectional view showing an example of a multilayer wiring printed board according to Embodiment 1. FIG. 図1の信号配線パターン、スルーホール、および終端回路における等価回路を示す説明図である。It is explanatory drawing which shows the equivalent circuit in the signal wiring pattern of FIG. 1, a through hole, and a termination circuit. スタブ共振周波数における位相変化の一例を示した説明図である。It is explanatory drawing which showed an example of the phase change in a stub resonance frequency. スルーホールを進行する波の挿入損失の周波数特性の一例を示す説明図である。It is explanatory drawing which shows an example of the frequency characteristic of the insertion loss of the wave which advances through a through hole. 多層配線プリント基板の他の例を示す断面図である。It is sectional drawing which shows the other example of a multilayer wiring printed circuit board. 実施の形態2によるスタブ共振周波数における位相変化の一例を示した説明図である。6 is an explanatory diagram showing an example of a phase change at a stub resonance frequency according to Embodiment 2. FIG. 式5を満たす抵抗値とした終端回路が接続されたスルーホールを進行する波の挿入損失の周波数特性の一例を示す説明図である。It is explanatory drawing which shows an example of the frequency characteristic of the insertion loss of the wave which advances the through hole to which the termination circuit made into resistance value which satisfy | fills Formula 5 was connected. 本実施の形態3による多層配線プリント基板の一例を示す断面図である。It is sectional drawing which shows an example of the multilayer wiring printed circuit board by this Embodiment 3. 多層配線プリント基板の他の例を示す断面図である。It is sectional drawing which shows the other example of a multilayer wiring printed circuit board. 本実施の形態4による多層配線プリント基板の一例を示す断面図である。It is sectional drawing which shows an example of the multilayer wiring printed circuit board by this Embodiment 4. 本実施の形態5によるブレード構造のサーバの一例を示す説明図である。It is explanatory drawing which shows an example of the server of the blade structure by this Embodiment 5.

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。   In the following embodiments, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments. However, unless otherwise specified, they are not irrelevant to each other. There are some or all of the modifications, details, supplementary explanations, and the like.

また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。   Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), especially when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be more or less than the specific number.

さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。   Further, in the following embodiments, the constituent elements (including element steps and the like) are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say.

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。   Similarly, in the following embodiments, when referring to the shape, positional relationship, etc. of components, etc., the shape of the component is substantially the case unless it is clearly specified and the case where it is clearly not apparent in principle. And the like are included. The same applies to the above numerical values and ranges.

また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。   In all the drawings for explaining the embodiments, the same members are denoted by the same reference symbols in principle, and the repeated explanation thereof is omitted. In order to make the drawings easy to understand, even a plan view may be hatched.

(実施の形態1)
〈発明の概要〉
本発明の概要は、プリント配線基板(多層配線プリント基板10)である。このプリント配線基板は、複数の配線層、スルーホール(スルーホール21)、絶縁体(絶縁体23)、および第1の電気伝導体(電気伝導体24)を有する。
(Embodiment 1)
<Summary of invention>
The outline of the present invention is a printed wiring board (multilayer wiring printed board 10). This printed wiring board has a plurality of wiring layers, a through hole (through hole 21), an insulator (insulator 23), and a first electric conductor (electric conductor 24).

スルーホールは、異なる配線層に形成された信号配線パターン(信号配線パターン11,16)に接続され、信号伝送経路を形成する。絶縁体は、表面層(裏面)の配線層に形成される。第1の電気伝導体は、絶縁体の表面に形成される。   The through holes are connected to signal wiring patterns (signal wiring patterns 11 and 16) formed in different wiring layers to form a signal transmission path. The insulator is formed on the wiring layer on the front surface layer (back surface). The first electrical conductor is formed on the surface of the insulator.

また、絶縁体は、配線層に形成されたグランド配線(電源/グランド配線パターン20)に接続され、スルーホールのうち、信号伝送経路を形成しないスタブ(スタブ21a)の端面を覆うように形成される。   The insulator is connected to the ground wiring (power supply / ground wiring pattern 20) formed in the wiring layer, and is formed so as to cover the end surface of the stub (stub 21a) that does not form the signal transmission path among the through holes. The

〈多層配線プリント基板の構成例〉
以下、上記した概要に基づいて、実施の形態を詳細に説明する。
<Configuration example of multilayer printed circuit board>
Hereinafter, the embodiment will be described in detail based on the above-described outline.

図1は、本実施の形態1による多層配線プリント基板の一例を示す断面図である。   FIG. 1 is a cross-sectional view showing an example of a multilayer wiring printed board according to the first embodiment.

多層配線プリント基板10は、図1に示すように、主面である上方から裏面である下方にかけて、例えば8つの第1〜第8の配線パターン層が形成されている。多層配線プリント基板10の主面に形成された第1の配線パターン層には、信号配線パターン11、および電源/グランド配線パターン12がそれぞれ形成されている。   As shown in FIG. 1, for example, eight first to eighth wiring pattern layers are formed on the multilayer wiring printed board 10 from the upper side as the main surface to the lower side as the back surface. On the first wiring pattern layer formed on the main surface of the multilayer wiring printed board 10, a signal wiring pattern 11 and a power / ground wiring pattern 12 are formed.

第1の配線パターン層の下方には、第2の配線パターン層が形成されている。この第2の配線パターン層には、電源/グランド配線パターン13が形成されている。同様に、第2の配線パターン層の下方には、第3の配線パターン層が形成されており、該第3の配線パターン層の下方には、第4の配線パターン層が形成されている。   A second wiring pattern layer is formed below the first wiring pattern layer. A power / ground wiring pattern 13 is formed in the second wiring pattern layer. Similarly, a third wiring pattern layer is formed below the second wiring pattern layer, and a fourth wiring pattern layer is formed below the third wiring pattern layer.

また、第4の配線パターン層の下方には、第5の配線パターン層が形成されており、該第5の配線パターン層の下方には、第6の配線パターン層が形成されている。第6の配線パターン層の下方には、第7の配線パターン層が形成されており、該第7の配線パターン層の下方には、第8の配線パターン層が形成されている。   A fifth wiring pattern layer is formed below the fourth wiring pattern layer, and a sixth wiring pattern layer is formed below the fifth wiring pattern layer. A seventh wiring pattern layer is formed below the sixth wiring pattern layer, and an eighth wiring pattern layer is formed below the seventh wiring pattern layer.

第3の配線パターン層、および第4の配線パターン層においても、電源/グランド配線パターン14,15がそれぞれ形成されている。第5の配線パターン層には、信号配線パターン16、および電源/グランド配線パターン17がそれぞれ形成されている。第6の配線パターン層、第7の配線パターン層、および第8の配線パターン層には、電源/グランド配線パターン18,19,20がそれぞれ形成されている。   Power supply / ground wiring patterns 14 and 15 are also formed in the third wiring pattern layer and the fourth wiring pattern layer, respectively. In the fifth wiring pattern layer, a signal wiring pattern 16 and a power / ground wiring pattern 17 are formed. Power supply / ground wiring patterns 18, 19, and 20 are formed in the sixth wiring pattern layer, the seventh wiring pattern layer, and the eighth wiring pattern layer, respectively.

これら信号配線パターン11,16、および電源/グランド配線パターン12〜15,17〜20は、例えば銅箔のエッチングなどから形成されている。   These signal wiring patterns 11 and 16 and power / ground wiring patterns 12 to 15 and 17 to 20 are formed, for example, by etching copper foil or the like.

多層配線プリント基板10の中央部には、該多層配線プリント基板10の主面から裏面まで貫通するように形成されたスルーホール21が設けられている。スルーホール21は、多層配線プリント基板10に回転ドリルによって穴を空けた後、めっきによりドリル後の穴内部に金属膜を形成した構造からなる。   A through hole 21 formed so as to penetrate from the main surface to the back surface of the multilayer wiring printed board 10 is provided at the center of the multilayer wiring printed board 10. The through hole 21 has a structure in which a hole is formed in the multilayer printed circuit board 10 by a rotary drill, and then a metal film is formed inside the hole after drilling by plating.

よって、スルーホール21は、例えば中空円柱状であり、一端が多層配線プリント基板10の主面に形成された信号配線パターン11と接続されている。また、スルーホール21の外周面には、第5の配線パターン層に形成された信号配線パターン16が接続されている。これら信号配線パターン11,16は、電子回路などから入出力される信号を伝達する配線パターンである。   Therefore, the through hole 21 has, for example, a hollow cylindrical shape, and one end is connected to the signal wiring pattern 11 formed on the main surface of the multilayer wiring printed board 10. The signal wiring pattern 16 formed in the fifth wiring pattern layer is connected to the outer peripheral surface of the through hole 21. These signal wiring patterns 11 and 16 are wiring patterns for transmitting signals input / output from an electronic circuit or the like.

スルーホール21において、信号の伝送経路に対して枝分かれした部分、すなわち信号すなわち信号配線パターン16が接続されている部分から下側の裏面までの部分がスタブ21aとなる。   In the through hole 21, a portion branched from the signal transmission path, that is, a portion from the signal, that is, the portion where the signal wiring pattern 16 is connected to the lower back surface becomes the stub 21 a.

また、電源/グランド配線パターン12〜15,17〜19は、配線層の全面が面状パターンのグランド配線となった、いわゆるベタグランドか、または実装される電子部品などに動作電源である電源電圧VDDなどを供給する面状パターン、いわゆる電源プレーンのいずれかである。なお、電源/グランド配線パターン12〜15,17〜19は、ベタグランド、または電源プレーンなど以外であってもよい。さらに、電源/グランド配線パターン20は、配線層の全面が面状パターンのグランド配線、いわゆるベタグランドとなっている。   Further, the power supply / ground wiring patterns 12 to 15 and 17 to 19 are so-called solid grounds in which the entire surface of the wiring layer is a ground pattern ground wiring, or a power supply voltage that is an operation power supply for electronic components to be mounted. It is a planar pattern for supplying VDD or the like, that is, a so-called power plane. The power / ground wiring patterns 12 to 15 and 17 to 19 may be other than a solid ground or a power plane. Further, the power supply / ground wiring pattern 20 is a ground wiring having a planar pattern on the entire surface of the wiring layer, so-called solid ground.

第1の配線パターン層と第2の配線パターン層、第2の配線パターン層と第3の配線パターン層、第3の配線パターン層と第4の配線パターン層、および第4の配線パターン層と第5の配線パターン層との間には、それぞれ絶縁層22が形成されている。   A first wiring pattern layer and a second wiring pattern layer; a second wiring pattern layer and a third wiring pattern layer; a third wiring pattern layer and a fourth wiring pattern layer; and a fourth wiring pattern layer; Insulating layers 22 are respectively formed between the fifth wiring pattern layers.

同様に、第5の配線パターン層と第6の配線パターン層、第6の配線パターン層と第7の配線パターン層、および第7の配線パターン層と第8配線パターン層との間にも、それぞれ絶縁層22が形成されている。この絶縁層22によって、それぞれのパターン層は、電気的に絶縁されている。絶縁層22は、例えばガラス繊維で織られた布であるガラスクロスを熱硬化性の樹脂に浸したものなどからなる。   Similarly, between the fifth wiring pattern layer and the sixth wiring pattern layer, the sixth wiring pattern layer and the seventh wiring pattern layer, and the seventh wiring pattern layer and the eighth wiring pattern layer, Insulating layers 22 are respectively formed. By this insulating layer 22, each pattern layer is electrically insulated. The insulating layer 22 is made of, for example, a glass cloth, which is a cloth woven of glass fibers, dipped in a thermosetting resin.

また、図1に示す多層配線プリント基板10の層構成、あるいは層数は一例を示したものであり、これに限定されるものではない。信号配線パターン11,16が形成される層も任意である。   Further, the layer configuration or the number of layers of the multilayer printed circuit board 10 shown in FIG. 1 is an example, and the present invention is not limited to this. The layer on which the signal wiring patterns 11 and 16 are formed is also arbitrary.

図1では、簡単のために、信号配線パターン16が内層に配置され、信号配線パターン11が表面層に配置され、その結果、スタブ21aが信号配線パターン16から下側の裏面まで形成される場合を示している。   In FIG. 1, for the sake of simplicity, the signal wiring pattern 16 is disposed in the inner layer, the signal wiring pattern 11 is disposed in the front surface layer, and as a result, the stub 21a is formed from the signal wiring pattern 16 to the lower back surface. Is shown.

第8の配線パターン層、すなわち多層配線プリント基板10の表面層である裏面全体には、絶縁体23が形成されている。この絶縁体23は、例えば、ソルダレジストや樹脂などからなる。絶縁体23は、多層配線プリント基板10の裏面保護や、はんだ付け時のにじみ防止などに用いられる。   An insulator 23 is formed on the entire back surface, which is the eighth wiring pattern layer, that is, the surface layer of the multilayer wiring printed board 10. The insulator 23 is made of, for example, solder resist or resin. The insulator 23 is used for protecting the back surface of the multilayer wiring printed board 10 and preventing bleeding at the time of soldering.

そして、絶縁体23の全面には、電気伝導体24が形成されている。この構成によれば、絶縁体23によって形成される容量と電気伝導体24が有する抵抗とによって、後述する図2に示す終端回路25を形成すことができる。終端回路25は、スタブ21aでの反射に起因するノイズを減衰させる。   An electric conductor 24 is formed on the entire surface of the insulator 23. According to this configuration, the termination circuit 25 shown in FIG. 2 described later can be formed by the capacitance formed by the insulator 23 and the resistance of the electric conductor 24. The termination circuit 25 attenuates noise caused by reflection at the stub 21a.

絶縁体23は、例えばエポキシ樹脂などの絶縁物からなる。絶縁体23は、厚みや誘電率などを変化させることによって容量値を変化させる。電気伝導体24は、例えばカーボンなどからなる。カーボンは、例えばシート状に形成することにより、絶縁体23との接着が容易となる。例えばエポキシ樹脂からなる絶縁体23にシート状の電気伝導体24と熱圧着させる。   The insulator 23 is made of an insulator such as an epoxy resin. The insulator 23 changes its capacitance value by changing its thickness, dielectric constant, and the like. The electric conductor 24 is made of, for example, carbon. For example, carbon is formed into a sheet shape, thereby facilitating adhesion with the insulator 23. For example, the sheet-like electric conductor 24 is thermocompression bonded to an insulator 23 made of an epoxy resin.

また、電気伝導体24は、十分な終端効果を得るためには、厚さに対する電気伝導率が、以下に示す式1程度の物質が適当である。   In addition, in order to obtain a sufficient termination effect, the electrical conductor 24 is suitably a substance having an electrical conductivity with respect to the thickness of the following formula (1).

Figure 2014229865
Figure 2014229865

電気伝導体24は、カーボン以外であってもよく、厚さに対する電気伝導率が上記した式1程度となる物質であればよい。例えば、エポキシ樹脂などの絶縁体に、鉄、アルミニウム、あるいは銅などの金属粉を混入させた構成などであってもよい。   The electric conductor 24 may be other than carbon, and may be any substance as long as the electric conductivity with respect to the thickness is about the above-described formula 1. For example, the structure which mixed metal powder, such as iron, aluminum, or copper, with insulators, such as an epoxy resin, may be sufficient.

この場合、シート状のカーボンと同様に、金属粉を混入させたエポキシ樹脂をシート上に形成し、熱圧着によって貼り付けるようにしてもよいし、あるいはソルダレジストのシルク印刷と同様の技術によって形成するようにしてもよい。   In this case, as with sheet-like carbon, an epoxy resin mixed with metal powder may be formed on the sheet and attached by thermocompression bonding, or formed by a technique similar to solder resist silk printing. You may make it do.

印刷によって電気伝導体24を形成するには、例えば金属粉が混入した液体のエポキシ樹脂を多層配線プリント基板10の裏面に塗布し、スキージなどによって余分なエポキシ樹脂を取り除くようにする。   In order to form the electrical conductor 24 by printing, for example, a liquid epoxy resin mixed with metal powder is applied to the back surface of the multilayer wiring printed board 10 and the excess epoxy resin is removed by a squeegee or the like.

〈終端回路の等価回路〉
図2は、図1の信号配線パターン11,16、スルーホール21、および終端回路25における等価回路を示す説明図である。
<Equivalent circuit of termination circuit>
FIG. 2 is an explanatory diagram showing an equivalent circuit in the signal wiring patterns 11, 16, the through hole 21, and the termination circuit 25 of FIG. 1.

図2において、最も上方の配線経路26は、信号配線パターン11の信号線路を示しており、その下方の配線経路27は、スタブ21aを除いたスルーホール21の信号線路を示している。   In FIG. 2, the uppermost wiring path 26 shows the signal line of the signal wiring pattern 11, and the lower wiring path 27 shows the signal line of the through hole 21 excluding the stub 21a.

配線経路27の左側下方の配線経路28は、信号配線パターン16の信号経路を示しており、配線経路27の下方の配線経路29は、スタブ21aの信号経路を示している。そして、配線経路29の下方には終端回路25が接続されている。終端回路25は、前述したように、絶縁体23の容量、および電気伝導体24の抵抗によって形成される。また、容量を介して接続されるグランドは、電源/グランド配線パターン20である。   A wiring path 28 below the left side of the wiring path 27 indicates a signal path of the signal wiring pattern 16, and a wiring path 29 below the wiring path 27 indicates a signal path of the stub 21a. A termination circuit 25 is connected below the wiring path 29. The termination circuit 25 is formed by the capacitance of the insulator 23 and the resistance of the electric conductor 24 as described above. The ground connected via the capacitor is the power supply / ground wiring pattern 20.

信号配線パターン16の配線経路である配線経路28から出力された信号は、スルーホールである配線経路27とスタブ21aである配線経路29との信号分岐点で分岐し、該信号の一部がスタブ21a側、すなわち配線経路29へと進む。   A signal output from the wiring path 28 that is the wiring path of the signal wiring pattern 16 is branched at a signal branch point between the wiring path 27 that is a through hole and the wiring path 29 that is a stub 21a, and a part of the signal is stubbed. Proceed to the 21a side, that is, to the wiring path 29.

そして、配線経路29へ進んだ信号は、終端回路25によって終端される。言い換えると、スタブ21aに進んだ信号は、スタブ21aの端部において絶縁体23によって形成される容量と電気伝導体24によって形成される抵抗とによって構成されるインピーダンスによって終端される。   Then, the signal that has advanced to the wiring path 29 is terminated by the termination circuit 25. In other words, the signal that has traveled to the stub 21a is terminated by an impedance that is constituted by the capacitance formed by the insulator 23 and the resistance formed by the electric conductor 24 at the end of the stub 21a.

このように、容量と抵抗とによってスタブ21aを終端することによって、該スタブ21aの端での信号反射を大幅に低減することができる。これによって、反射信号が信号分岐点まで戻りノイズとして信号波形に重畳する影響を小さくすることができる。   In this way, by terminating the stub 21a with the capacitance and the resistance, signal reflection at the end of the stub 21a can be greatly reduced. As a result, the influence of the reflected signal returning to the signal branch point and superimposed on the signal waveform as noise can be reduced.

一方、スタブ終端がされていない多層配線基板の場合には、スタブの端が開放されているオープンスタブとなるが、スタブ端の信号が反射し、その反射信号が信号分岐点まで戻ってノイズとして信号波形に重畳してしまうことになる。   On the other hand, in the case of a multilayer wiring board with no stub termination, the stub end is an open stub, but the signal at the stub end is reflected and the reflected signal returns to the signal branch point as noise. It will be superimposed on the signal waveform.

また、終端回路25は、ソルダレジストなどの絶縁体23にシート状のカーボンなどの電気伝導体24を貼り付けるだけでよいので、低コストに形成することが可能である。   In addition, the termination circuit 25 can be formed at low cost because it is only necessary to affix the sheet-like electric conductor 24 such as carbon to the insulator 23 such as solder resist.

〈スタブ共振周波数の位相変化例〉
図3は、スタブ共振周波数における位相変化の一例を示した説明図である。
<Phase change of stub resonance frequency>
FIG. 3 is an explanatory diagram showing an example of a phase change at the stub resonance frequency.

この図3は、共振周波数における分岐点における進行波の位相とスタブ端において終端されずに分岐点まで戻ってきた波の位相とをそれぞれ表している。   FIG. 3 shows the phase of the traveling wave at the branch point at the resonance frequency and the phase of the wave returning to the branch point without being terminated at the stub end.

図3に示すように、スタブ端から反射されて戻ってきた波と図2に示す分岐点での進行波の位相差は、約180°であり、互いに打ち消し合う関係にある。このような関係にあると、スルーホールを進行する波の挿入損失、すなわち信号劣化は増大するが、終端のため、反射波の振幅は小さくなっているので、影響は小さいことになる。   As shown in FIG. 3, the phase difference between the wave reflected and returned from the end of the stub and the traveling wave at the branch point shown in FIG. 2 is about 180 °, which cancel each other. In such a relationship, the insertion loss of the wave traveling through the through-hole, that is, the signal degradation increases, but the influence of the reflected wave is small because the amplitude of the reflected wave is small because of the termination.

本実施の形態におけるスタブ21aの終端は、絶縁体23があることによって、グランドとスタブ21aがDC的に絶縁されており、低周波での伝送損失の増大を防ぐことができる。   In the present embodiment, the termination of the stub 21a is the presence of the insulator 23, whereby the ground and the stub 21a are insulated in a DC manner, and an increase in transmission loss at low frequencies can be prevented.

〈周波数特性の一例〉
図4は、スルーホールを進行する波の挿入損失の周波数特性の一例を示す説明図である。この図4は、図2の等価回路において容量の有無でスルーホールを伝送する信号の損失を比べた結果を示している。
<Example of frequency characteristics>
FIG. 4 is an explanatory diagram showing an example of frequency characteristics of insertion loss of a wave traveling through a through hole. FIG. 4 shows the result of comparing the loss of the signal transmitted through the through hole with and without the capacitance in the equivalent circuit of FIG.

図4において、実線はオープンスタブの周波数特性を、一点鎖線は抵抗のみによって終端されたスタブの周波数特性を、点線は、容量と抵抗とによって終端されるスタブ21aの周波数特性をそれぞれ示している。   In FIG. 4, the solid line indicates the frequency characteristic of the open stub, the alternate long and short dash line indicates the frequency characteristic of the stub terminated only by the resistor, and the dotted line indicates the frequency characteristic of the stub 21a terminated by the capacitance and the resistance.

スタブの終端がされていないオープンスタブの場合には、例えば12.5GHz程度の共振周波数における損失が増大しているが、抵抗のみによって終端されたスタブ、および容量と抵抗とによって終端されるスタブ21aでは、12.5GHz程度の共振周波数における損失がいずれの場合も軽減されている。   In the case of an open stub in which the stub is not terminated, loss at a resonance frequency of about 12.5 GHz, for example, is increased. However, a stub terminated by only a resistor and a stub 21a terminated by a capacitor and a resistor is used. Then, the loss at the resonance frequency of about 12.5 GHz is reduced in any case.

ただし、図4からも分かるように、スタブ終端することにより、共振周波数以外では、スタブ終端した場合の方が損失が大きくなっている。抵抗のみのスタブ終端の場合は、0Hz程度までスタブ終端した方が損失が大きいが、容量と抵抗によるスタブ終端の場合、100MHz程度以下の周波数においてスタブ終端による損失増大のペナルティがなくなっていることが確認できる。   However, as can be seen from FIG. 4, by stub termination, the loss is greater in the case of stub termination other than the resonance frequency. In the case of the stub termination with only the resistor, the loss is larger when the stub termination is performed up to about 0 Hz. However, in the case of the stub termination with the capacitance and the resistance, there is no loss increase penalty due to the stub termination at frequencies of about 100 MHz or less. I can confirm.

なお、この図4の例では、図2において信号配線、スルーホール、スタブの特性インピーダンスはすべて同じとし、スタブ終端に用いられる抵抗の抵抗値は、特性インピーダンスと同じとしている。   In the example of FIG. 4, the characteristic impedances of the signal wiring, the through hole, and the stub in FIG. 2 are all the same, and the resistance value of the resistor used for the stub termination is the same as the characteristic impedance.

ここで、終端回路25での反射を10%以下に抑える場合の、図2における抵抗の抵抗値Rは、スタブ21aの特性インピーダンスZ0に対して式2のように書き表される。また、容量は、式3程度の容量値Cが必要である。   Here, when the reflection at the termination circuit 25 is suppressed to 10% or less, the resistance value R of the resistor in FIG. 2 is expressed by Equation 2 with respect to the characteristic impedance Z0 of the stub 21a. Moreover, the capacity | capacitance needs the capacitance value C of Formula 3 grade.

Figure 2014229865
Figure 2014229865

Figure 2014229865
Figure 2014229865

以上により、容量と抵抗とからなる終端回路25を多層配線プリント基板10に形成することにより、例えば100MHz程度以下の低周波における伝送損失の増加を防止することができる。   As described above, by forming the termination circuit 25 composed of a capacitor and a resistor on the multilayer wiring printed board 10, an increase in transmission loss at a low frequency of, for example, about 100 MHz or less can be prevented.

また、終端抵抗となるチップ抵抗などが不要となるので、多層配線プリント基板10のコストを低減することができる。さらに、チップ抵抗の実装が不要となるので、該チップ抵抗の不具合や接続不良などに起因する不良などを防止することができる。   In addition, since the chip resistor or the like serving as a termination resistor is not necessary, the cost of the multilayer wiring printed board 10 can be reduced. Furthermore, since it is not necessary to mount a chip resistor, it is possible to prevent a defect caused by a defect of the chip resistor or a connection failure.

〈多層配線プリント基板の他の構成例〉
また、本実施の形態1では、多層配線プリント基板10の裏面全体に、絶縁体23、および電気伝導体24を形成する構成としたが、これら絶縁体23、および電気伝導体24の形成は、これに限定されるものではない。
<Other examples of multilayer printed circuit board>
In the first embodiment, the insulator 23 and the electric conductor 24 are formed on the entire back surface of the multilayer wiring printed board 10. However, the insulator 23 and the electric conductor 24 are formed as follows. It is not limited to this.

例えば、図5に示すように、多層配線プリント基板10の裏面全体ではなく、例えば多層配線プリント基板10の裏面におけるスタブ21aの端部、およびその近傍に絶縁体23、および電気伝導体24を形成するようにしてもよい。これにより、絶縁体23、および電気伝導体24を形成する面積を小さくすることができるので、多層配線プリント基板10のコストを低減することができる。   For example, as shown in FIG. 5, the insulator 23 and the electric conductor 24 are formed not at the entire back surface of the multilayer wiring printed board 10 but at, for example, the end of the stub 21 a on the back surface of the multilayer wiring printed board 10 and the vicinity thereof. You may make it do. Thereby, since the area which forms the insulator 23 and the electrical conductor 24 can be made small, the cost of the multilayer wiring printed circuit board 10 can be reduced.

さらに、本実施の形態1では、1つのスルーホール21に1つスタブ21aが形成される場合について記載した。しかし、例えば図1の信号配線パターン11が多層配線プリント基板10主面の表面層に配線されるのではなく、該多層配線プリント基板10の内層に配線される場合もある。   Furthermore, in the first embodiment, the case where one stub 21a is formed in one through hole 21 has been described. However, for example, the signal wiring pattern 11 of FIG. 1 is not wired to the surface layer of the main surface of the multilayer wiring printed board 10 but may be wired to the inner layer of the multilayer wiring printed board 10.

その場合、スタブ21aは、スルーホール21の上下両端にそれぞれ形成されることになり、それに応じて終端回路25を2つ形成することにより、より効果的に伝送損失の増加を防止することができる。   In that case, the stubs 21a are respectively formed at the upper and lower ends of the through hole 21, and by forming two termination circuits 25 accordingly, an increase in transmission loss can be more effectively prevented. .

2つの終端回路25を形成する場合には、多層配線プリント基板10の裏面において形成した絶縁体23、および電気伝導体24と同様の構成を該多層配線プリント基板10の主面において形成すればよい。   When the two termination circuits 25 are formed, the same structure as the insulator 23 and the electric conductor 24 formed on the back surface of the multilayer wiring printed board 10 may be formed on the main surface of the multilayer wiring printed board 10. .

〈電気伝導体の材料選択〉
上記、式1や式2の抵抗はスタブ21aの端部から周囲のパターン20までの間の電気伝導体24により実現される。スタブ21aの端部の半径をa、端部の中心から周囲のパターン20までの距離をb、電気伝導体24の厚みをhとすると、抵抗は式4のように書き表される。
<Selection of electrical conductor material>
The resistances of the above formulas 1 and 2 are realized by the electric conductor 24 between the end of the stub 21a and the surrounding pattern 20. When the radius of the end of the stub 21a is a, the distance from the center of the end to the surrounding pattern 20 is b, and the thickness of the electric conductor 24 is h, the resistance is expressed as shown in Equation 4.

Figure 2014229865
Figure 2014229865

ここで、σは電気伝導体24の電気伝導率である。式4において、aやbが100μm程度〜1mm程度で、hが10μm程度〜30μm程度であるとき、抵抗を50Ω程度にするためには電気伝導体の電気伝導率は10S/m程度〜10000S/mであることが必要である。   Here, σ is the electric conductivity of the electric conductor 24. In Equation 4, when a and b are about 100 μm to about 1 mm and h is about 10 μm to about 30 μm, the electrical conductivity of the electrical conductor is about 10 S / m to about 10,000 S / m in order to make the resistance about 50Ω. m must be present.

(実施の形態2)
〈スタブ終端の変形例〉
前記実施の形態1では、抵抗のみを用いて終端した場合にスタブ共振以外の周波数において0Hz程度まで損失が大きくなってしまう欠点を容量を付加することによって補った。
(Embodiment 2)
<Modification of stub end>
In the first embodiment, the disadvantage that the loss becomes large up to about 0 Hz at a frequency other than the stub resonance when terminated only by the resistor is compensated by adding a capacitor.

本実施の形態2においても、前記実施の形態1と同じで、スタブ端に容量と抵抗を直列に対グランドに対して接続する構成であり、終端回路25は、図2と同様である。ただし、前記実施の形態1の図2における終端回路25の抵抗値を以下に示す式5を満たすようにしている。   The second embodiment is also the same as the first embodiment, and has a configuration in which a capacitor and a resistor are connected in series to the stub end with respect to the ground, and the termination circuit 25 is the same as that in FIG. However, the resistance value of the termination circuit 25 in FIG. 2 of the first embodiment satisfies the following expression (5).

以下に示す式を満たす抵抗値とすることによって、スタブ端での反射が固定端反射となるようにし、180°の位相シフトを利用している点が、前記実施の形態1と異なる点である。   The difference from the first embodiment is that the reflection at the stub end becomes fixed-end reflection by using a resistance value that satisfies the following formula, and a 180 ° phase shift is used. .

Figure 2014229865
Figure 2014229865

図6は、スタブ共振周波数における位相変化の一例を示す説明図である。   FIG. 6 is an explanatory diagram showing an example of a phase change at the stub resonance frequency.

この図6は、オープンスタブ時の共振周波数において、スタブに進んだ波が再び信号分岐点まで戻ってくるまでの位相変化を表している。   FIG. 6 shows the phase change until the wave that has advanced to the stub returns to the signal branch point again at the resonance frequency at the time of the open stub.

図6において、信号分岐点からスタブ端までの位相変化は、前記実施の形態1の図3に示す終端した場合と同じであるが、容量反射のためスタブ端で位相が点線にて示すように180°シフトする。   In FIG. 6, the phase change from the signal branch point to the stub end is the same as that in the case of the termination shown in FIG. Shift 180 °.

スタブ端で反射した波が再び信号分岐点まで戻ってきた波は、元の波との位相差が360°となり、強め合う関係になる。このような原理でオープンスタブ時のスタブ共振を回避することができる。   The wave reflected by the stub end returns to the signal branch point again has a phase difference of 360 ° from the original wave, and is in a reinforcing relationship. By such a principle, stub resonance at the time of open stub can be avoided.

〈周波数特性の例〉
図7は、式5を満たす抵抗値とした終端回路25が接続されたスルーホールを進行する波の挿入損失の周波数特性の一例を示す説明図である。
<Example of frequency characteristics>
FIG. 7 is an explanatory diagram showing an example of the frequency characteristic of the insertion loss of the wave traveling through the through hole to which the termination circuit 25 having a resistance value satisfying Equation 5 is connected.

この図7においても、実線はオープンスタブの周波数特性を、一点鎖線は抵抗のみによって終端されたスタブの周波数特性を、点線は、容量と抵抗とによって終端されるスタブ21aの周波数特性をそれぞれ示している。   Also in FIG. 7, the solid line indicates the frequency characteristic of the open stub, the one-dot chain line indicates the frequency characteristic of the stub terminated only by the resistor, and the dotted line indicates the frequency characteristic of the stub 21a terminated by the capacitance and the resistance. Yes.

図7に示す挿入損失のグラフから、容量の有無にかかわらずオープンスタブ時の共振周波数である12.5GHz程度において、挿入損失が顕著に減っていることを確認することができる。100MHz程度以下の低周波では容量有りの場合の方が、容量なしの場合よりも損失が小さい。   From the insertion loss graph shown in FIG. 7, it can be confirmed that the insertion loss is remarkably reduced at the resonance frequency of about 12.5 GHz at the time of the open stub regardless of the presence or absence of the capacitance. At a low frequency of about 100 MHz or less, the loss with the capacity is smaller than that without the capacity.

このように、12.5GHz程度の共振周波数における損失をより軽減することが可能となり、伝送損失をより低減することができる。   In this way, loss at a resonance frequency of about 12.5 GHz can be further reduced, and transmission loss can be further reduced.

固定端反射の180°位相シフトを利用すると、上記のようにオープンスタブ時のスタブ共振による損失増大は回避することができる。その一方で、スタブが低インピーダンスでグラウンドと接続されることによって、容量を用いたとしても低周波で挿入損失が増大する恐れが生じる。   When the 180 ° phase shift of the fixed end reflection is used, an increase in loss due to stub resonance during open stub can be avoided as described above. On the other hand, since the stub is connected to the ground with a low impedance, there is a risk that even if a capacitor is used, the insertion loss increases at a low frequency.

図7の例では、容量と抵抗の直列で終端した場合、約1.6GHz程度で損失のピークがある。しかし、このような損失の増大は、特定の周波数の信号に対して高増幅率とするピーキングアンプなどを用いれば回復することが可能である。   In the example of FIG. 7, when the capacitance and resistance are terminated in series, there is a loss peak at about 1.6 GHz. However, such an increase in loss can be recovered by using a peaking amplifier or the like having a high amplification factor for a signal of a specific frequency.

また、図6にて示したように、反射波が元の波と位相差360°で重なりあうことによって符号間干渉を引き起こすことになる。しかし、通信インタフェースや高速シリアルインタフェースなどのデータ伝送では、常に2ビット後の符号と干渉することがわかっているので、送信側でこれを考慮して信号を出力するか、または受信側にて回復させることができる。あるいは8B10Bのような利用する帯域に下限があるコーディングを利用することで、影響を回避することができる。   Also, as shown in FIG. 6, the reflected wave overlaps with the original wave with a phase difference of 360 °, thereby causing intersymbol interference. However, since data transmission such as communication interface and high-speed serial interface is known to always interfere with the code after 2 bits, the signal is output on the transmission side or the recovery is performed on the reception side. Can be made. Alternatively, the influence can be avoided by using coding that has a lower limit in the band to be used, such as 8B10B.

(実施の形態3)
〈概要〉
前記実施の形態1,2では、いずれも終端に容量を用いることで、低周波での信号の伝送損失の増大を防ぐ技術について説明した。終端する容量値が小さい場合、インピーダンスが高くなってしまい、十分な終端効果が得られなくなる恐れがある。よって、前記実施の形態1,2に記す効果を得るためには、十分な容量を確保する必要がある。
(Embodiment 3)
<Overview>
In the first and second embodiments, the technology for preventing an increase in signal transmission loss at a low frequency by using a capacitor at the end has been described. When the capacitance value to be terminated is small, the impedance becomes high, and there is a possibility that a sufficient termination effect cannot be obtained. Therefore, in order to obtain the effects described in the first and second embodiments, it is necessary to secure a sufficient capacity.

そこで、本実施の形態3においては、終端回路25において、より大きな容量を確保する技術について説明する。   In the third embodiment, a technique for securing a larger capacity in the termination circuit 25 will be described.

〈多層配線プリント基板の構成例〉
図8は、本実施の形態3による多層配線プリント基板の一例を示す断面図である。
<Configuration example of multilayer printed circuit board>
FIG. 8 is a sectional view showing an example of a multilayer wiring printed board according to the third embodiment.

図8に示す多層配線プリント基板10は、前記実施の形態1の図1と同様の構成となっており、該図1と異なるところは、スタブ21aの端部に電気伝導体31が設けられている点である。   The multilayer printed circuit board 10 shown in FIG. 8 has the same configuration as that of FIG. 1 of the first embodiment. The difference from FIG. 1 is that an electric conductor 31 is provided at the end of the stub 21a. It is a point.

スルーホール21は、前記実施の形態1にて述べたように中空円柱状である、そのために、スタブ21aの端面が電気伝導体で覆われている場合に比べて、その中空の分だけスタブ21aのスタブ端は、容量が小さくなる。   The through hole 21 has a hollow cylindrical shape as described in the first embodiment. Therefore, the stub 21a has a hollow portion as compared with the case where the end surface of the stub 21a is covered with an electric conductor. The stub end has a smaller capacity.

これを防ぐために、スタブ21aの端面における中空の穴を埋めるように電気伝導体31を設けて蓋をする。電気伝導体31は、伝導体の材料であればよく、例えば半田ボールなどからなる。半田ボールをスタブ21aの端面における中空の穴に押し込むことによって埋め込むか、あるいは加熱することによって穴を埋める。   In order to prevent this, an electric conductor 31 is provided and covered so as to fill a hollow hole in the end face of the stub 21a. The electric conductor 31 may be any conductive material, such as a solder ball. The solder ball is buried by being pushed into a hollow hole in the end face of the stub 21a, or the hole is filled by heating.

これによって、電気伝導体31と電気的に接続されたスタブ21aの端面の表面積が大きくなり、その結果、スタブ21aの端面が絶縁体23に接触する面積も大きくなり、容量値を大きくすることができる。   As a result, the surface area of the end face of the stub 21a electrically connected to the electric conductor 31 is increased, and as a result, the area where the end face of the stub 21a is in contact with the insulator 23 is increased, thereby increasing the capacitance value. it can.

なお、電気伝導体31は、先に述べたように伝導体の材料であればよく、その形状も球形以外であってもよく、中空のスタブ21aの端面に接触して蓋をすることができる形状であればよい。   The electric conductor 31 may be a conductor material as described above, and the shape thereof may be other than a spherical shape, and the end face of the hollow stub 21a can be in contact with the lid. Any shape is acceptable.

また、スルーホール21をパッドオンビア構造とすることによって、電気伝導体31を用いることなく、同様の効果を得ることもできる。この場合、図9に示すように、スルーホール21の中空部分には、樹脂32が充填されており、スタブ21aの端面にめっき26を形成する構成となっている。   Further, by making the through hole 21 have a pad-on-via structure, the same effect can be obtained without using the electric conductor 31. In this case, as shown in FIG. 9, the hollow portion of the through hole 21 is filled with resin 32, and the plating 26 is formed on the end surface of the stub 21a.

さらには、めっき26の表面に図示しないが凹凸を形成することによって、より表面積を大きくすることが可能となり、これによって、容量を増加させることができる。   Furthermore, although not shown in the figure on the surface of the plating 26, it is possible to increase the surface area, thereby increasing the capacity.

以上により、終端回路25における容量値を十分に確保することができるので、より安定して伝送損失の増加を防止することができる。   As described above, since a sufficient capacitance value in the termination circuit 25 can be secured, an increase in transmission loss can be prevented more stably.

(実施の形態4)
〈発明の概要〉
本実施の形態4の概要は、プリント配線基板(多層配線プリント基板10)である。このプリント配線基板は、複数の配線層、スルーホール(スルーホール21)、絶縁体(絶縁体23)、および第1の電気伝導体(電気伝導体24)を有する。
(Embodiment 4)
<Summary of invention>
The outline of the fourth embodiment is a printed wiring board (multilayer wiring printed board 10). This printed wiring board has a plurality of wiring layers, a through hole (through hole 21), an insulator (insulator 23), and a first electric conductor (electric conductor 24).

スルーホールは、異なる配線層に形成された信号配線パターン(信号配線パターン11,16)に接続され、信号伝送経路を形成する。第1の電気伝導体は、内層の配線層に形成されたグランド配線(電源/グランド配線パターン18)に接続され、該グランド配線と同層の配線層に形成される。   The through holes are connected to signal wiring patterns (signal wiring patterns 11 and 16) formed in different wiring layers to form a signal transmission path. The first electric conductor is connected to the ground wiring (power supply / ground wiring pattern 18) formed in the inner wiring layer, and is formed in the same wiring layer as the ground wiring.

絶縁体は、スルーホールのうち、信号伝送経路を形成しないスタブ(スタブ21a)の端面を覆うように形成される。   The insulator is formed so as to cover the end face of the stub (stub 21a) that does not form a signal transmission path among the through holes.

以下、上記した概要に基づいて、実施の形態を詳細に説明する。   Hereinafter, the embodiment will be described in detail based on the above-described outline.

〈概要〉
前記実施の形態1〜3では、多層配線プリント基板10の裏面に終端回路25を形成する構成であったが、該終端回路25の形成は、必ずしもこれらのような構成である必要はない。
<Overview>
In the first to third embodiments, the termination circuit 25 is formed on the back surface of the multilayer wiring printed board 10. However, the termination circuit 25 is not necessarily formed in such a configuration.

本実施の形態4では、多層配線プリント基板10の内層において終端回路25を形成する構成について説明する。ここでは、例えばバックドリル技術によって形成したスルーホール21における終端技術について説明する。   In the fourth embodiment, a configuration in which the termination circuit 25 is formed in the inner layer of the multilayer wiring printed board 10 will be described. Here, the termination technique in the through hole 21 formed by, for example, the back drill technique will be described.

バックドリル技術は、一度作ったスルーホール構造のうちスタブ部分をドリルで除去するものである。このバックドリル技術では、プリント基板内で信号配線が切断してしまうのを防ぐために、ある程度の長さのスタブが残されてしまう。よって、残存したスタブでの反射に起因するノイズが信号伝達に悪影響を及ぼしてしまうことになる。   The back drill technique is to remove a stub portion from a through-hole structure once made by a drill. In this back drill technique, a stub having a certain length is left in order to prevent the signal wiring from being cut in the printed circuit board. Therefore, noise caused by reflection on the remaining stub will adversely affect signal transmission.

〈多層配線プリント基板の構成例〉
図10は、本実施の形態4による多層配線プリント基板の一例を示す断面図である。
<Configuration example of multilayer printed circuit board>
FIG. 10 is a cross-sectional view showing an example of a multilayer wiring printed board according to the fourth embodiment.

図示するように、多層配線プリント基板10には、信号配線パターン11,16、電源/グランド配線パターン12,13,14,15,17,18,19,20、スルーホール21、および絶縁層22がそれぞれ形成されている。これらの配線構成は、前記実施の形態1における図1と同様である。   As shown in the figure, the multilayer wiring printed board 10 includes signal wiring patterns 11 and 16, power / ground wiring patterns 12, 13, 14, 15, 17, 18, 19, 20, a through hole 21, and an insulating layer 22. Each is formed. These wiring configurations are the same as those in FIG. 1 in the first embodiment.

図10において、図1と異なるところは、電源/グランド配線パターン18がグランド配線であり、該電源/グランド配線パターン18の下部に電気伝導体24が形成されている点、およびスタブ21aが前述したバックドリルによって除去されている点である。   10 is different from FIG. 1 in that the power / ground wiring pattern 18 is a ground wiring, the electric conductor 24 is formed below the power / ground wiring pattern 18, and the stub 21a is described above. It is the point removed by the back drill.

スタブ21aは、バックドリル加工によって除去される。バックドリル加工によって除去された部分には、穴21bが形成されている。また、スルーホール21においては、バックドリル加工の際に信号配線パターン16を切断してしまうのを防止するために、ある程度の長さのスタブ21aが残されている。   The stub 21a is removed by back drilling. A hole 21b is formed in the portion removed by back drilling. In the through hole 21, a stub 21a having a certain length is left to prevent the signal wiring pattern 16 from being cut during back drilling.

この残されたスタブ21aと電気伝導体24との間に介在する絶縁層22が容量となる。また、グランド配線である電源/グランド配線パターン18に接続される電気伝導体24が抵抗となって、図2に示す終端回路25を形成することなる。   The insulating layer 22 interposed between the remaining stub 21a and the electric conductor 24 becomes a capacity. Further, the electric conductor 24 connected to the power supply / ground wiring pattern 18 which is the ground wiring becomes a resistor, and the termination circuit 25 shown in FIG. 2 is formed.

このように、バックドリルされたスルーホール21であっても、容量と抵抗とからなる終端回路25を多層配線プリント基板10に形成することができる。それにより、例えば100MHz程度以下の低周波における伝送損失の増加を防止することができる。   As described above, the termination circuit 25 including the capacitance and the resistance can be formed on the multilayer wiring printed board 10 even with the back-drilled through hole 21. Thereby, for example, an increase in transmission loss at a low frequency of about 100 MHz or less can be prevented.

また、多層配線プリント基板10のコストを低減することが可能となり、該チップ抵抗の不具合や接続不良などに起因する不良などを防止することができる。   In addition, the cost of the multilayer printed circuit board 10 can be reduced, and defects caused by defects in the chip resistance, connection defects, and the like can be prevented.

(実施の形態5)
〈発明の概要〉
本実施の形態の概要は、プリント配線基板(多層配線プリント基板10)を有する電子装置(サーバ40)である。プリント配線基板は、複数の配線層、スルーホール(スルーホール21)、絶縁体(絶縁体23)、および第1の電気伝導体(電気伝導体24)を有する。
(Embodiment 5)
<Summary of invention>
The outline of the present embodiment is an electronic device (server 40) having a printed wiring board (multilayer wiring printed board 10). The printed wiring board has a plurality of wiring layers, a through hole (through hole 21), an insulator (insulator 23), and a first electric conductor (electric conductor 24).

スルーホールは、異なる配線層に形成された信号配線パターン(信号配線パターン11,16)に接続され、信号伝送経路を形成する。絶縁体は、表面層(裏面)の配線層に形成される。第1の電気伝導体は、絶縁体の表面に形成される。   The through holes are connected to signal wiring patterns (signal wiring patterns 11 and 16) formed in different wiring layers to form a signal transmission path. The insulator is formed on the wiring layer on the front surface layer (back surface). The first electrical conductor is formed on the surface of the insulator.

また、絶縁体は、配線層に形成されたグランド配線(電源/グランド配線パターン20)に接続され、スルーホールのうち、信号伝送経路を形成しないスタブ(スタブ21a)の端面を覆うように形成される。   The insulator is connected to the ground wiring (power supply / ground wiring pattern 20) formed in the wiring layer, and is formed so as to cover the end surface of the stub (stub 21a) that does not form the signal transmission path among the through holes. The

以下、上記した概要に基づいて、実施の形態を詳細に説明する。   Hereinafter, the embodiment will be described in detail based on the above-described outline.

〈サーバの構成例〉
本実施の形態5では、前記実施の形態1〜4における多層配線プリント基板10をサーバに用いた例について説明する。
<Example of server configuration>
In the fifth embodiment, an example in which the multilayer wiring printed board 10 in the first to fourth embodiments is used as a server will be described.

図11は、本実施の形態5によるブレード構造のサーバの一例を示す説明図である。   FIG. 11 is an explanatory diagram showing an example of a server having a blade structure according to the fifth embodiment.

サーバ40は、図11に示すように、設置面である床面に対して垂直方向に設置されたインタコネクトであるバックボード41が設けられている。このバックボード41には、マザーボードとなる複数の多層配線プリント基板10が接続されている。   As shown in FIG. 11, the server 40 is provided with a backboard 41 which is an interconnect installed in a direction perpendicular to the floor which is the installation surface. The backboard 41 is connected to a plurality of multilayer printed wiring boards 10 serving as a mother board.

このサーバ40は、必要な性能に応じて必要な多層配線プリント基板10の枚数を増減してバックボード41に接続する、いわゆるブレード構造からなる。多層配線プリント基板10には、図示しないCPU(Central Processing Unit)やメモリなどの様々な電子部品が搭載されている。   The server 40 has a so-called blade structure in which the required number of multilayer printed circuit boards 10 is increased or decreased according to required performance and connected to the backboard 41. Various electronic components such as a CPU (Central Processing Unit) and a memory (not shown) are mounted on the multilayer wiring printed board 10.

これら多層配線プリント基板10は、バックボード41の実装面に対して垂直方向、すなわち直交するように接続されている。多層配線プリント基板10は、図11のバックボード41における横(X)方向、すなわち長辺方向、および縦(Y)方向、すなわち短辺方向にほぼ等間隔にて接続されている。多層配線プリント基板10に実装されたCPUは、バックボード41を経由して他の多層配線プリント基板10に実装されたCPUと接続される。   These multilayer wiring printed boards 10 are connected to the mounting surface of the backboard 41 in the vertical direction, that is, orthogonal to the mounting surface. The multilayer printed wiring board 10 is connected at substantially equal intervals in the horizontal (X) direction, that is, the long side direction, and in the vertical (Y) direction, that is, the short side direction in the backboard 41 of FIG. The CPU mounted on the multilayer wiring printed board 10 is connected to the CPU mounted on another multilayer wiring printed board 10 via the back board 41.

なお、図11では、多層配線プリント基板10が横方向、および縦方向にそれぞれ配列されて接続されている例を示したが、多層配線プリント基板10の接続は、これに限定されるものではない。多層配線プリント基板10は、例えば、バックボード41における横(X)方向のみに配列するようにしてもよいし、該バックボード41における縦(Y)方向のみに配列するようにしてもよい。   11 shows an example in which the multilayer wiring printed board 10 is arranged and connected in the horizontal direction and the vertical direction, but the connection of the multilayer wiring printed board 10 is not limited to this. . For example, the multilayer printed circuit board 10 may be arranged only in the horizontal (X) direction of the backboard 41 or may be arranged only in the vertical (Y) direction of the backboard 41.

サーバ40では、性能向上の要素としてマザーボードである多層配線プリント基板10の信号伝達速度が大きな鍵となり、1秒当たりにやりとりされるデータの量を増やすことが求められている。   In the server 40, the signal transmission speed of the multilayer wiring printed circuit board 10 which is a mother board is a key as a factor for improving performance, and it is required to increase the amount of data exchanged per second.

よって、サーバ40のマザーボードとして、前記実施の形態1〜4の構成からなる多層配線プリント基板10を用いることによって、スルーホールでの反射による電圧パルスの波形劣化現象を低減することできる。   Therefore, by using the multilayer wiring printed board 10 having the configuration of the first to fourth embodiments as the motherboard of the server 40, it is possible to reduce the voltage pulse waveform deterioration phenomenon due to reflection at the through hole.

また、多層配線プリント基板10では、前記実施の形態1〜4において説明したように、図2の終端回路25によって高周波における信号の挿入損失を小さくするだけではなく、低周波での挿入損失も合わせて小さくすることが可能となる。   Moreover, in the multilayer printed circuit board 10, as described in the first to fourth embodiments, not only the signal insertion loss at high frequency is reduced by the termination circuit 25 of FIG. 2, but also the insertion loss at low frequency is adjusted. Can be made smaller.

それにより、信号の伝達速度を上げることができるので、サーバ40の性能を向上させることができる。また、スタブの反射に起因するノイズを低減させることができるので、サーバ40の信頼性を向上させることができる。   Thereby, since the transmission speed of a signal can be raised, the performance of the server 40 can be improved. Moreover, since the noise resulting from reflection of a stub can be reduced, the reliability of the server 40 can be improved.

なお、本実施の形態5においては、多層配線プリント基板10を用いる電子装置としてサーバ40を例に記載したが、該電子装置は、これに限定されるものではなく、多層配線プリント基板を用いるものであればよい。   In the fifth embodiment, the server 40 is described as an example of the electronic device using the multilayer wiring printed board 10. However, the electronic device is not limited to this and uses a multilayer wiring printed board. If it is.

多層配線プリント基板10は、高速にデータをやり取りする電子装置に用いることにより、より大きな効果を得ることができる。高速にデータをやり取りする電子装置として、サーバ以外には、例えばルータやストレージ装置といったものがある。   The multilayer wiring printed board 10 can obtain a greater effect when used in an electronic device that exchanges data at high speed. Electronic devices that exchange data at high speed include, for example, routers and storage devices other than servers.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

なお、本発明は上記した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。   In addition, this invention is not limited to above-described embodiment, Various modifications are included. For example, the above-described embodiment has been described in detail for easy understanding of the present invention, and is not necessarily limited to one having all the configurations described.

また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加、削除、置換をすることが可能である。   Further, a part of the configuration of one embodiment can be replaced with the configuration of another embodiment, and the configuration of another embodiment can be added to the configuration of one embodiment. . In addition, it is possible to add, delete, and replace other configurations for a part of the configuration of each embodiment.

10 多層配線プリント基板
11 信号配線パターン
12 電源/グランド配線パターン
13 電源/グランド配線パターン
14 電源/グランド配線パターン
15 電源/グランド配線パターン
16 信号配線パターン
17 電源/グランド配線パターン
18 電源/グランド配線パターン
19 電源/グランド配線パターン
20 電源/グランド配線パターン
21 スルーホール
21a スタブ
22 絶縁層
23 絶縁体
24 電気伝導体
25 終端回路
26 配線経路
27 配線経路
28 配線経路
29 配線経路
31 電気伝導体
32 樹脂
40 サーバ
41 バックボード
10 multilayer wiring printed circuit board 11 signal wiring pattern 12 power supply / ground wiring pattern 13 power supply / ground wiring pattern 14 power supply / ground wiring pattern 15 power supply / ground wiring pattern 16 signal wiring pattern 17 power supply / ground wiring pattern 18 power supply / ground wiring pattern 19 Power supply / ground wiring pattern 20 Power supply / ground wiring pattern 21 Through hole 21a Stub 22 Insulating layer 23 Insulator 24 Electric conductor 25 Termination circuit 26 Wiring path 27 Wiring path 28 Wiring path 29 Wiring path 31 Electric conductor 32 Resin 40 Server 41 Backboard

Claims (15)

複数の配線層と、
異なる前記配線層に形成された信号配線パターンに接続され、信号伝送経路を形成するスルーホールと、
表面層の前記配線層に形成された絶縁体と、
前記絶縁体の表面に形成された第1の電気伝導体と、
を有し、
前記絶縁体は、前記配線層に形成されたグランド配線に接続され、前記スルーホールのうち、前記信号伝送経路を形成しないスタブの端面を覆うように形成される、プリント配線基板。
Multiple wiring layers;
A through hole connected to a signal wiring pattern formed in a different wiring layer and forming a signal transmission path;
An insulator formed in the wiring layer of the surface layer;
A first electrical conductor formed on a surface of the insulator;
Have
The printed circuit board, wherein the insulator is connected to a ground wiring formed in the wiring layer and covers an end surface of a stub that does not form the signal transmission path in the through hole.
請求項1記載のプリント配線基板において、
前記スタブの端面、および前記グランド配線は、前記プリント配線基板における表面層の前記配線層に形成され、
前記絶縁体は、前記表面層の全面を覆うように形成される、プリント配線基板。
In the printed wiring board of Claim 1,
The end surface of the stub and the ground wiring are formed in the wiring layer of the surface layer in the printed wiring board,
The printed circuit board, wherein the insulator is formed so as to cover the entire surface layer.
請求項1記載のプリント配線基板において、
前記スタブの端面、および前記グランド配線は、前記プリント配線基板における表面層の前記配線層に形成され、
前記絶縁体は、前記スタブの端面と、前記グランド配線の一部とを覆うように形成される、プリント配線基板。
In the printed wiring board of Claim 1,
The end surface of the stub and the ground wiring are formed in the wiring layer of the surface layer in the printed wiring board,
The printed circuit board, wherein the insulator is formed so as to cover an end face of the stub and a part of the ground wiring.
請求項1記載のプリント配線基板において、
前記第1の電気伝導体の電気伝導率は、1〜10000s/mである、プリント配線基板。
In the printed wiring board of Claim 1,
The printed wiring board, wherein the first electrical conductor has an electrical conductivity of 1 to 10000 s / m.
請求項1記載のプリント配線基板において、
さらに、前記スタブの端面を塞ぐ第2の電気伝導体を有する、プリント配線基板。
In the printed wiring board of Claim 1,
Furthermore, the printed wiring board which has a 2nd electrical conductor which plugs up the end surface of the said stub.
請求項1記載のプリント配線基板において、
さらに、前記スルーホールは、前記スルーホールの中空部分に樹脂が充填され、前記スタブの端面にめっきが形成される、プリント配線基板。
In the printed wiring board of Claim 1,
Furthermore, the through hole is a printed wiring board in which a hollow portion of the through hole is filled with resin, and plating is formed on an end surface of the stub.
複数の配線層と、
異なる前記配線層に形成された信号配線パターンに接続され、信号伝送経路を形成するスルーホールと、
内層の前記配線層に形成されたグランド配線に接続され、前記グランド配線と同層の前記配線層に形成される第1の電気伝導体と、
前記スルーホールのうち、前記信号伝送経路を形成しないスタブの端面を覆うように形成された絶縁体と、
を有する、プリント配線基板。
Multiple wiring layers;
A through hole connected to a signal wiring pattern formed in a different wiring layer and forming a signal transmission path;
A first electrical conductor connected to the ground wiring formed in the wiring layer of the inner layer and formed in the wiring layer of the same layer as the ground wiring;
An insulator formed so as to cover an end surface of the stub that does not form the signal transmission path among the through holes;
A printed wiring board.
請求項7記載のプリント配線基板において、
前記スタブの端面は、前記スルーホールのうち、前記信号伝送経路を形成しないスタブをドリルによって除去する際に残存した部分である、プリント配線基板。
The printed wiring board according to claim 7,
The end surface of the stub is a printed wiring board, which is a portion left when the stub that does not form the signal transmission path is removed by a drill in the through hole.
請求項7記載のプリント配線基板において、
前記第1の電気伝導体の電気伝導率は、1〜10000s/mである、プリント配線基板。
The printed wiring board according to claim 7,
The printed wiring board, wherein the first electrical conductor has an electrical conductivity of 1 to 10000 s / m.
複数の配線層と、
異なる前記配線層に形成された信号配線パターンに接続され、信号伝送経路を形成するスルーホールと、
表面層の前記配線層に形成された絶縁体と、
前記絶縁体の表面に形成された第1の電気伝導体と、
を有し、
前記絶縁体は、前記配線層に形成されたグランド配線に接続され、前記スルーホールのうち、前記信号伝送経路を形成しないスタブの端面を覆うように形成されるプリント配線基板を有する、電子装置。
Multiple wiring layers;
A through hole connected to a signal wiring pattern formed in a different wiring layer and forming a signal transmission path;
An insulator formed in the wiring layer of the surface layer;
A first electrical conductor formed on a surface of the insulator;
Have
The electronic device includes a printed wiring board that is connected to a ground wiring formed in the wiring layer and has a printed wiring board formed so as to cover an end surface of a stub that does not form the signal transmission path among the through holes.
請求項10記載の電子装置において、
前記スタブの端面、および前記グランド配線は、前記プリント配線基板における表面層の前記配線層に形成され、
前記絶縁体は、前記表面層の全面を覆うように形成される、電子装置。
The electronic device according to claim 10.
The end surface of the stub and the ground wiring are formed in the wiring layer of the surface layer in the printed wiring board,
The said insulator is an electronic device formed so that the whole surface of the said surface layer may be covered.
請求項10記載の電子装置において、
前記スタブの端面、および前記グランド配線は、前記プリント配線基板における表面層の前記配線層に形成され、
前記絶縁体は、前記スタブの端面と、前記グランド配線の一部とを覆うように形成される、電子装置。
The electronic device according to claim 10.
The end surface of the stub and the ground wiring are formed in the wiring layer of the surface layer in the printed wiring board,
The said insulator is an electronic device formed so that the end surface of the said stub and a part of said ground wiring may be covered.
請求項10記載の電子装置において、
前記第1の電気伝導体の電気伝導率は、1〜10000s/mである、電子装置。
The electronic device according to claim 10.
The electronic device, wherein the electric conductivity of the first electric conductor is 1 to 10,000 s / m.
請求項10記載の電子装置において、
さらに、前記スタブの端面を塞ぐ第2の電気伝導体を有する、電子装置。
The electronic device according to claim 10.
Furthermore, the electronic apparatus which has a 2nd electrical conductor which plugs up the end surface of the said stub.
請求項10記載の電子装置において、
さらに、前記スルーホールは、前記スルーホールの中空部分に樹脂が充填され、前記スタブの端面にめっきが形成される、電子装置。
The electronic device according to claim 10.
Further, in the electronic device, the through hole is filled with a resin in a hollow portion of the through hole, and plating is formed on an end surface of the stub.
JP2013110961A 2013-05-27 2013-05-27 Printed wiring board and electronic apparatus Pending JP2014229865A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013110961A JP2014229865A (en) 2013-05-27 2013-05-27 Printed wiring board and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013110961A JP2014229865A (en) 2013-05-27 2013-05-27 Printed wiring board and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2014229865A true JP2014229865A (en) 2014-12-08

Family

ID=52129418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013110961A Pending JP2014229865A (en) 2013-05-27 2013-05-27 Printed wiring board and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2014229865A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018056200A1 (en) * 2016-09-21 2018-03-29 日本電気株式会社 Connecting structure and circuit
US11778742B2 (en) 2019-03-19 2023-10-03 Nec Corporation Through-hole via and circuit board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018056200A1 (en) * 2016-09-21 2018-03-29 日本電気株式会社 Connecting structure and circuit
JPWO2018056200A1 (en) * 2016-09-21 2019-07-11 日本電気株式会社 Connection structure and circuit
US10896872B2 (en) 2016-09-21 2021-01-19 Nec Corporation Connecting structure and circuit
US11778742B2 (en) 2019-03-19 2023-10-03 Nec Corporation Through-hole via and circuit board

Similar Documents

Publication Publication Date Title
TWI615065B (en) Flexible circuit board and method for manufacturing same
JP6156610B2 (en) Electronic device and antenna element
JP5352019B1 (en) Multilayer circuit board and high frequency circuit module
CN108966478B (en) Flexible circuit board and manufacturing method thereof
CN102860140A (en) Circuit board having layers interconnected by conductive vias
JP2012243923A (en) Flexible printed circuit and manufacturing method thereof
JP5311653B2 (en) Wiring board
KR20130024703A (en) Electronic circutt board
KR100726458B1 (en) Substrate Assembly
JP6973667B2 (en) Circuit boards and electronic devices
JP2014165424A (en) Electronic circuit and electronic apparatus
US9491860B2 (en) Wiring board and electronic apparatus
US9635753B2 (en) Wiring board
US8227699B2 (en) Printed circuit board
JP4927993B2 (en) Composite wiring board
JP2014229865A (en) Printed wiring board and electronic apparatus
JP2017050360A (en) Conductor connection structure and mounting substrate
CN203015272U (en) Printed circuit board
JP2012033529A (en) Wiring board
JP6733911B2 (en) Printed wiring board, printed wiring board with electronic components
US20080084679A1 (en) Printed Circuit Boards for Countering Signal Distortion
JP5306551B1 (en) Multilayer circuit board
US10321556B2 (en) Air dielectric printed circuit board
JP2015018944A (en) Printed circuit board
JP6016376B2 (en) Wiring board, electronic unit, and method of manufacturing wiring board