JP2014229794A - Ｉｇｂｔ - Google Patents

Abstract

【課題】コレクタ電極とドリフト層がショートするのを防止し、ＩＧＢＴのオン電圧が上昇するのを防止し、ＩＧＢＴの周辺部に過剰な正孔が注入されることを防止し、ターンオフ時の電力損失を低減する。
【解決手段】コレクタ電極の形成範囲を、ＩＧＢＴが形成されている中央部を包含してその外側に延びているとともに周辺部の外側にまでは達していない範囲に制約し、コレクタ層の形成範囲を、コレクタ電極の形成範囲よりも広くする。コレクタ電極の形成範囲がＩＧＢＴが形成されている中央部を包含してことからオン電圧が低く、コレクタ層の形成範囲がコレクタ電極の形成範囲より広いことからコレクタ電極とドリフト層がショートすることがなく、コレクタ電極の形成範囲が周辺部の外側にまでは達していないことから、過剰な正孔が周辺部に注入されることもない。
【選択図】図１

Description

本明細書では、ドリフト層に少数キャリアが過度に注入されることを抑制するとともにドリフト層とコレクタ電極間に適正電位差を確保することができるＩＧＢＴ(insulated gate bipolar transistor)を開示する。

ＩＧＢＴは、通常、ｎ型ドリフト層とｐ型コレクタ層とコレクタ電極を備えており、コレクタ電極とｐ型コレクタ層からｎ型ドリフト層に正孔を注入し、ｎ型ドリフト層で電導度変調現象を発生させる。本明細書では、電導度変調現象が生じる領域を第１導電型ドリフト層という。第１導電型ベース層または第１導電型バルク層と称されることもある。

ＩＧＢＴでは、第１導電型ドリフト層に適正量の第２導電型キャリアを注入することが重要であり、第２導電型キャリアが過度に注入されないように抑制する必要が生じる場合がある。第２導電型キャリアが過度に注入されると、例えばターンオフ時の電力損失が増大するといった問題が生じる。

そこで特許文献１の技術が提案されている。特許文献１の技術では、ｎ型ドリフト層の裏面（ｐ型コレクタ層とコレクタ電極を形成する側の面）の一部に、ｐ型コレクタ層とコレクタ電極を形成する。通常のＩＧＢＴは、ｎ型ドリフト層の裏面の全域に亘って、ｐ型コレクタ層とコレクタ電極を形成する。それに対して特許文献１に記載のように、ｐ型コレクタ層とコレクタ電極の形成範囲を制約すると、ｎ型ドリフト層への正孔の注入量が抑制される。

特開２００９−０９９７１３号公報

特許文献１の技術では、ｎ型ドリフト層の裏面の一部にｐ型コレクタ層とコレクタ電極を積層する。ｐ型コレクタ層とコレクタ電極は同一サイズであり、同一範囲に形成する。この構造の場合、コレクタ電極の端部とｎ型ドリフト層の間にｐ型コレクタ層を介在させておくことができず、コレクタ電極の端部とｎ型ドリフト層の間がショートしやすい。コレクタ電極とｎ型ドリフト層の間がショートして両者間の電位差が小さくなると、ｐ型コレクタ層からｎ型ドリフト層に正孔が注入されなくなり、電導度変調現象が生じなくなってしまう。ＩＧＢＴ本来の動作をしなくなってしまう。

本明細書では、コレクタ電極の形成範囲を制約することで第１導電型ドリフト層への第２導電型キャリアの注入量を制約し、しかも、コレクタ電極と第１導電型ドリフト層の間がショートすることを防止することによって両者間に適正電位差が維持されるようにし、それによって第２導電型コレクタ層から第１導電型ドリフト層に第２導電型キャリアが注入されて電導度変調現象が生じるＩＧＢＴを提案する。

本明細書ではＩＧＢＴを構成する各部分を、エミッタ電極、第１導電型エミッタ領域、第２導電型ボディ領域、第１導電型ドリフト層、第２導電型コレクタ層、コレクタ電極、ゲート電極という。ボディ領域はベース領域と称されることがあり、ドリフト層はベース層またはバルク層と称されることもある。本明細書でいう「層」は、半導体基板に沿って延びているものをいう。ＩＧＢＴによっては、第１導電型エミッタ領域と第２導電型ボディ領域が層状に延びておらず、局所的範囲に形成されていることがあることから、領域という。ＩＧＢＴによっては、第２導電型ボディ領域が、エミッタ電極とオーミック接触する不純物高濃度領域と、ゲート電極に対向する位置に形成されている不純物低濃度領域を備えていることがある。
ＩＧＢＴでは、エミッタ電極に第１導電型エミッタ領域が接しており、コレクタ電極に第２導電型コレクタ層が接している。第１導電型エミッタ領域と第２導電型コレクタ層の間は、少なくとも第２導電型ボディ領域と第１導電型ドリフト層で分離されており、第２導電型ボディ領域が第１エミッタ領域側に配置され、第１導電型ドリフト層が第２導電型コレクタ層側に配置されている。ゲート電極が、第１導電型エミッタ領域と第１導電型ドリフト層を分離している範囲の第２導電型ボディ領域に絶縁膜を介して対向している。
本明細書で開示するＩＧＢＴでは、コレクタ電極の形成範囲が第１導電型ドリフト層の形成範囲の一部に制限されており、第２導電型コレクタ層の形成範囲がコレクタ電極の形成範囲を包含してその外側に延びている。

上記のＩＧＢＴでは、コレクタ電極の形成範囲が第１導電型ドリフト層の形成範囲の一部に制限されており、第１導電型ドリフト層に対する第２導電型キャリアの注入量が抑制され、過剰に注入されることを抑制できる。同時に、第２導電型コレクタ層の形成範囲がコレクタ電極の形成範囲を包含してその外側に延びていることから、コレクタ電極の端部でもコレクタ電極と第１導電型ドリフト層の間に第２導電型コレクタ層が介在する。コレクタ電極と第１導電型ドリフト層の間に、コレクタ電極から第１導電型ドリフト層に向けて第２導電型キャリアが移動する電位差が確保され、第１導電型ドリフト層で電導度変調現象が生じる。電力損失が少ないＩＧＢＴが得られる。

ＩＧＢＴの特性を改善するために、ＩＧＢＴの基本構造に改良を加えることがある。例えば、第２導電型キャリアがエミッタ電極に抜けることを抑制するために、第２導電型ボディ領域の中間深さ、または第２導電型ボディ領域と第１導電型ドリフト層の間に、第１導電型の層を設けることがある。あるいは、空乏層が第２導電型コレクタ層に達することを防止するために、第１導電型ドリフト層と第２導電型コレクタ層の間に第１導電型バッファ層を挿入することがある。第１導電型バッファ層は、第１導電型ドリフト層より第１導電型不純物を高濃度に含んでいる。
請求項に記載されているＩＧＢＴは、上記の改良が加えられたものをも含んでいる。

実際の半導体装置では、半導体基板の中央部にＩＧＢＴを形成し、半導体基板の周辺部に電界緩和構造を形成する。その場合、コレクタ電極が、中央部を包含してその外側に延びていることが好ましい。すなわち、ＩＧＢＴが形成されている中央部では全域に亘ってコレクタ電極が形成される一方において、周辺部の少なくとも一部ではコレクタ電極が形成されていないことが好ましい。

上記構造によると、ＩＧＢＴが形成されている中央部では全域に亘ってコレクタ電極が形成されているために、ＩＧＢＴの形成範囲では活発な電導度変調現象が生じ、オン電圧が低下する。その一方において、周辺部の少なくとも一部ではコレクタ電極が形成されていないために、周辺部のドリフト層に過剰な少数キャリアが注入されることがなく、ターンオフ時の電力損失が低下する。上記のＩＧＢＴによると、コレクタ電極とドリフト層がショートすることがなく、オン電圧が低く、ターンオフ時の電力損失を低く抑えることができる。

中央部では全域に亘ってコレクタ電極が形成される一方において、周辺部では少なくとも一部においてコレクタ電極が形成されないという場合、半導体基板を断面視したときに、コレクタ電極の外周端が、最外周のゲート電極と第１導電型ドリフト層が接する位置から４５°の傾斜角で半導体基板の側面に向かう仮想線より中央部側に留まっていることが好ましい。
ＩＧＢＴが形成されている中央部と電界緩和構造が形成されている周辺部の間にあって半導体基板の表面に臨む位置に、第２導電型不純物の高濃度領域が形成されていることがある。この場合には、半導体基板を断面視したときに、コレクタ電極の外周端が、第２導電型不純物の高濃度領域の下方に位置していることが好ましい。

上記の場合、ＩＧＢＴの形成範囲では、第２導電型コレクタ層から第１導電型ドリフト層に第２導電型キャリアを注入して活発な電導度変調現象を得ることができ、周辺部では第１導電型ドリフト層に過剰な第２導電型キャリアが注入されることを抑制してターンオフ時の電力損失を低減することができる。

コレクタ電極の形成範囲が制約されている場合、第２導電型コレクタ層の形成範囲をも制約してもよいし、第２導電型コレクタ層については制約しなくてもよい。すなわち、第２導電型コレクタ層が半導体基板の全域に亘って延びていてもよい。この場合、第２導電型コレクタ層の形成範囲を制約する工程が不必要となり、製造工程が簡単化される。

コレクタ電極がＩＧＢＴの形成範囲を包含してその外側に延びており、第２導電型コレクタ層がコレクタ電極の形成範囲を包含してその外側に延びているという場合、その条件を満たしながら、第２導電型コレクタ層の形成範囲を制約することも有意味である。半導体基板を断面視したときに、第２導電型コレクタ層の外周端が、最外周のゲート電極と第１導電型ドリフト層が接する位置から４５°の傾斜角で半導体基板の側面に向かう仮想線より中央部側に留まっていると、ＩＧＢＴの形成範囲では活発な電導度変調現象を得ることができ、周辺部では第２導電型キャリアが過剰に注入されることを抑制することができる。
ＩＧＢＴが形成されている中央部と電界緩和構造が形成されている周辺部の間にあって半導体基板の表面に臨む位置に、第２導電型不純物の高濃度領域が形成されていることがある。この場合には、半導体基板を断面視したときに、第２導電型コレクタ層の外周端が第２導電型不純物の高濃度領域の下方に位置していると、ＩＧＢＴの形成範囲では活発な電導度変調現象を得ることができ、周辺部では第２導電型キャリアが過剰に注入されることを抑制することができる。

本明細書で開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」と「実施例」で説明する。

第１実施例の半導体装置の断面図である。 第２実施例の半導体装置の断面図である。 第３実施例の半導体装置の断面図である。

以下に説明する実施例の特徴等を列記しておく。請求項の記載は、これらの特徴を備えているものを含む。
（特徴１）第１導電型＝ｎ型であり、第２導電型＝ｐ型であり、第２導電型キャリア＝正孔である。
（特徴２）第２導電型ボディ領域は、エミッタ電極にオーミック接触する不純物高濃度領域と、ゲート電圧によって反転層が形成される不純物低濃度領域を備えている。
（特徴３）第２導電型ボディ領域は、半導体基板の表面に沿って層状に延びている。
（特徴４）第２導電型ボディ領域の下側または中間深さに、第１導電型の層が挿入されている。第１導電型の層は、第１導電型ドリフト層に注入された第２導電型キャリアがエミッタ電極に抜けることに対する障壁となる。
（特徴５）第１導電型ドリフト層と第２導電型コレクタ層の間に、第１導電型バッファ層が挿入されている。第１導電型バッファ層は、第１導電型ドリフト層より第１導電型不純物を高濃度に含んでいる。第１導電型バッファ層は、空乏層が第２導電型コレクタ層に達するのを防止し、耐圧性能を高める。
（特徴６）第２導電型コレクタ層は、コレクタ電極の形成範囲から、第２導電型コレクタ層の厚みを超えて延びている。
（特徴７）第２導電型コレクタ層とコレクタ電極の双方が、中央部を超えて周辺部にまで延びている。

（第１実施例）
図１は、第１実施例の半導体装置３６の周辺部近傍の断面図を示している。半導体基板２６の中央部ＡにはＩＧＢＴとして動作する半導体構造が形成されており、周辺部Ｂには電界を緩和する構造が形成されており、周辺部Ｂの外側にダイシングエリアＣが用意されている。

中央部Ａでは、半導体基板２６の表面に、Ａｌ電極４と表面電極２が形成されており、両者でエミッタ電極６を形成している。半導体基板の表面に臨む位置に、ｎ型エミッタ領域１０が形成されている。ｎ型エミッタ領域１０には、エミッタ電極６とオーミック接触する濃度のｎ型不純物がドープされている。ｎ型エミッタ領域１０と取り囲むとともに半導体基板２６の表面に臨む範囲にｐ型ボディ領域１６が形成されている。ｐ型ボディ領域１６は、エミッタ電極６とオーミック接触する濃度のｐ型不純物がドープされている不純物高濃度領域１２と、ｐ型不純物の低濃度領域１４で形成されている。ｐ型ボディ領域１６は、半導体基板２６の表面に沿って層状に延びている。ｐ型ボディ領域１６の下側に、ｎ型ドリフト層２２が形成されている。ｎ型ドリフト層２２は、ｐ型ボディ領域１６の界面のうち、ｎ型エミッタ領域１０に接しない側の面（すなわち下面）に接している。ｎ型ドリフト層２２の下側に、ｐ型コレクタ層２４が形成されている。ｐ型コレクタ層２４は、ｎ型ドリフト層２２の界面のうち、ｐ型ボディ領域１６に接しない側の面（すなわち下面）に接している。ｐ型コレクタ層２４は、ｎ型ドリフト層２２の下面の一部の範囲に形成されている。ｐ型コレクタ層２４の下側に、コレクタ電極２８形成されている。コレクタ電極２８は、ｐ型コレクタ層２４界面のうち、ｎ型ドリフト層２２に接しない側の面（すなわち下面）に接している。コレクタ電極２８は、ｐ型コレクタ層２４の下面の一部の範囲に形成されている。すなわち、ｐ型コレクタ層２４の形成範囲は、コレクタ電極２８の形成範囲を包含し、さらに、距離ａだけ外側に延びている。距離ａは、ｐ型コレクタ層２４の厚みよりも大きい。コレクタ電極２８とｎ型ドリフト層２２の間には、コレクタ電極２８の外周端２８ａにおいてもｐ型コレクタ層２４が介在しており、コレクタ電極２８とｎ型ドリフト層２２がｐ型コレクタ層２４を介さないで導通することを禁止している。

ｐ型ボディ領域１６を構成しているｐ型不純物の低濃度領域１４は、ｎ型エミッタ領域１０とｎ型ドリフト層２２を分離している。半導体基板２６の表面からｎ型ドリフト層２２に達するトレンチが形成されている。トレンチは、ｎ型エミッタ領域１０とｐ型ボディ領域１６を貫通してｎ型ドリフト層２２に達している。トレンチの壁面にはゲート絶縁膜２０が形成されており、その内側にゲート電極１８が充填されている。ゲート電極１８の上面は層間絶縁膜８で覆われている。ゲート電極１８とエミッタ電極６は層間絶縁膜８で絶縁されている。ゲート電極１８は、ｎ型エミッタ領域１０とｎ型ドリフト層２２を分離している範囲のｐボディ領域１４に絶縁膜２０を介して対向している。
ＩＧＢＴは、エミッタ電極６を接地し、コレクタ電極２８に正電圧を加えた状態で使用する。ゲート電極１８に正電圧を印加しないと、ｎ型エミッタ領域１０とｎ型ドリフト層２２の間がｐボディ領域１４によって絶縁され、エミッタ電極６とコレクタ電極２８の間が絶縁される。ゲート電極１８に正の電圧を印加すると、絶縁膜２０を介してゲート電極１８に対向している範囲のｐ型不純物の低濃度領域１４がｎ型に反転し、ｎ型エミッタ領域１０からｎ型ドリフト層２２に電子が注入され、その結果、コレクタ電極２８からコレクタ層２４を介してドリフト層２２に正孔が注入される。ドリフト層２２で電導度変調現象が得られ、オン電圧が低下する。

第１実施例では、最外周のゲート電極１８ａに沿って形成される反転層の位置Ｄを基準とし、（１）それより中心側では一様にコレクタ電極２８が形成され、（２）それより周辺側ではコレクタ電極２８が形成されていない。また前記したように、（３）ｐ型コレクタ層２４の形成範囲はコレクタ電極２８の形成範囲よりも距離ａだけ外側に延びている。
前記（１）によって、ＩＧＢＴの形成範囲では、コレクタ電極２８からコレクタ層２４を介してドリフト層２２に正孔が注入される。ＩＧＢＴの形成範囲では、ドリフト層２２に十分な量の正孔が注入され、電導度変調が活発化し、オン電圧が低下する。前記（２）によって、ＩＧＢＴが形成されていない範囲のドリフト層２２に注入される正孔の量が低減され、ターンオフ時の電力損失が低減される。前記（３）によって、コレクタ電極２８とドリフト層２２がコレクタ層２４を介さないで導通することがなく、コレクタ電極２８とドリフト層２２間に適切な電位差を確保し、コレクタ電極２８からコレクタ層２４を介してドリフト層２２に正孔が注入される現象を確実に得ることができる。
第１実施例では、最外周のゲート電極１８ａに沿って形成される反転層の形成位置Ｄを基準にし、それよりも中心側ではコレクタ電極２８を形成し、それよりも周辺側ではコレクタ電極２８を形成しない。それに対して、コレクタ層２４は、コレクタ電極２８の形成範囲よりコレクタ層２４の厚み以上に亘って外側に延びていればよく、半導体基板２６の側面２６ａにまで達していてもよい。
図示はしないが、ｐ型の低濃度ボディ領域１４の下側または中間深さに、ｎ型の層を挿入してもよい。そのｎ型の層は、ｎ型ドリフト層に注入された正孔がエミッタ電極６に抜けることに対する障壁となり、電導度変調現象を活発化する。また、ｎ型ドリフト層２２とｐ型コレクタ層２４の間に、ｎ型ドリフト層２２よりｎ型不純物を高濃度に含んでいるｎ型バッファ層を挿入してもよい。ｎ型バッファ層を挿入すると、ｐ型ボディ領域１６から伸びる空乏層がｐ型コレクタ層２４に達するのを防止し、耐圧性能を高めることができる。

周辺部Ｂでは、半導体基板２６の表面に臨む範囲にリサーフ層３０が形成されている。ダイシング領域Ｃでは半導体基板の表面に臨む範囲にｎ型不純物の注入領域３２が形成されている。ダイシング領域Ｃで半導体基板２６をダイシングすると、ダイシングの結果現れる半導体基板２６の側面２６ａにｎ型不純物の注入領域３２が露出する。周辺部Ｂとダイシング領域Ｃでは、半導体基板２６の表面に絶縁膜３４が形成されている。
周辺部Ｂでは、リサーフ層３０によって空乏層が半導体基板２６の側面２６ａに向けて引き伸ばされて電界が緩和される。ダイシング領域Ｃでは、ｎ型不純物の注入領域３２によって半導体基板２６の側面２６ａに向けて引き伸ばされた空乏層が側面２６ａに達するのを防止する。周辺部Ｂとダイシング領域Ｃによって、半導体装置３６の耐圧を確保している。第１実施例では、コレクタ電極２８の形成範囲を制約することによって周辺部Ｂとダイシング領域Ｃに正孔が注入されるのを防止している。
第１実施例では、リサーフ層３０によって電界を緩和しているが、これに代えて、あるいはこれに加えて、フィールドリミティングリング、フィールドプレート等を用いて電界緩和構造を形成してもよい。

（第２実施例）
以下では、第１実施例を相違する点のみを説明し、重複説明を省略する。第３実施例についても同様である。
第２実施例では、ｐ型コレクタ層１２４が半導体基板２６の裏面に臨む全域に形成されている。ｐ型コレクタ層１２４の形成範囲を制約する必要がなく、製造工程を簡単化することができる。
コレクタ電極１２８は、最外周のゲート電極１８ａに沿って形成される反転層の形成位置Ｄを超えて周辺側に延びている。ただし、仮想線Ｅを超えない範囲で終了している。仮想線Ｅは、最外周のゲート電極１８ａとｎ型ドリフト層２２が接する位置から４５°の傾斜角（半導体基板２６の垂線から４５°傾斜している）で半導体基板２６の側面２６ａに向かう線である。コレクタ電極１２８が、最外周のゲート電極１８ａに沿って形成される反転層の形成位置を超えて延びていても、コレクタ電極１２８の外周端１２８ａが、反転層の形成位置から４５°の傾斜角で側面２６ａに向かう仮想線Ｅよりも内側に留まっていれば、周辺部Ｂとダイシング領域Ｃに正孔が過剰に注入されるのを防止でき、ターンオフ時の電力損失を低減することができる。

（第３実施例）
第３実施例では、ＩＧＢＴが形成されている中央部Ａと、電界緩和構造が形成されている周辺部Ｂの間に、分離領域Ｆが形成されている。分離領域Ｆでは、半導体基板２６の表面に臨む範囲にｐ型不純物が高濃度に注入されている領域３８が形成されている。第３実施例では、コレクタ電極２２８の外周端２２８ａがｐ型不純物の高濃度注入領域３８の下方に位置している。本実施例によっても、周辺部Ｂとダイシング領域Ｃに正孔が過剰に注入されるのを防止でき、ターンオフ時の電力損失を低減することができる。半導体基板２６の裏面であって、コレクタ電極２２８が形成されない範囲には、絶縁膜２３０を形成してもよい。

第２実施例に示したように、コレクタ電極１２８の外周端１２８ａが最外周のゲート電極１８ａに沿って形成される反転層の形成位置から４５°の傾斜角で延びる仮想線Ｅよりも中心側にあるか、あるいは、第３実施例に示したように、コレクタ電極２２８の外周端２２８ａがｐ型不純物の高濃度注入領域３８の下方に位置していれば、周辺部Ｂとダイシング領域Ｃに正孔が過剰に注入されるのを防止でき、ターンオフ時の電力損失を低減することができる。
コレクタ電極の形成範囲が上記のように制約されていても、コレクタ電極の外周端２８ａ，１２８ａ，２２８ａが最外周のゲート電極１８ａに沿って形成される反転層の形成位置Ｄより周辺側に延びていれば、ＩＧＢＴ領域では活発な電導度変調現象が発生し、オン電圧が増大することはない。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、本実施例では、第１導電型がｎ型であり、第２導電型がｐ型である場合を説明したが、第１導電型がｐ型であり、第２導電型がｎ型であってもよい。
また、コレクタ電極の外周端の位置を規制するのに加えて、コレクタ層の外周端の位置を規制するのも有用である。コレクタ層の外周端が、最外周のゲート電極１８ａに沿って形成される反転層の形成位置から４５°の傾斜角で延びる仮想線Ｅよりも中心側にあるか、あるいは、ｐ型不純物の高濃度注入領域３８の下方に位置していれば、周辺部Ｂとダイシング領域Ｃに正孔が過剰に注入されるのを防止でき、ターンオフ時の電力損失を低減することができる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

２：表面電極
４：Ａｌ電極
６：エミッタ電極
８：層間絶縁膜
１０：ｎ型エミッタ領域
１２：ｐ型不純物の高濃度ボディ領域
１４：ｐ型不純物の低濃度ボディ領域
１６：ｐ型ボディ領域
１８：ゲート電極
１８ａ：最外周のゲート電極
２０：ゲート絶縁膜
２２：ｎ型ドリフト層
２４：ｐ型コレクタ層
２６：半導体基板
２６ａ：半導体基板の側面
２８：コレクタ電極
３０：リサーフ層
３２：ｎ型不純物の注入領域
３４：表面絶縁膜
３６：半導体装置
３８：ｐ型不純物の高濃度注入領域
Ａ：ＩＧＢＴが形成されている中央部
Ｂ：電界緩和構造が形成されている周辺部
Ｃ：ダイシングエリア
Ｄ：最外周のゲート電極に沿った反転層の形成位置
Ｅ：最外周のゲート電極に沿った反転層の形成位置から４５°の傾斜角で延びる仮想線
Ｆ：分離領域

Claims (7)

1. エミッタ電極と、第１導電型エミッタ領域と、第２導電型ボディ領域と、第１導電型ドリフト層と、第２導電型コレクタ層と、コレクタ電極と、ゲート電極を備えており、
   エミッタ電極に、第１導電型エミッタ領域が接しており、
   コレクタ電極に、第２導電型コレクタ層が接しており、
   第１導電型エミッタ領域と第２導電型コレクタ層の間が、少なくとも第２導電型ボディ領域と第１導電型ドリフト層で分離されており、
   第２導電型ボディ領域が第１エミッタ領域側に配置され、第１導電型ドリフト層が第２導電型コレクタ層側に配置されており、
   コレクタ電極の形成範囲が、第１導電型ドリフト層の形成範囲の一部に制限されており、
   第２導電型コレクタ層の形成範囲が、コレクタ電極の形成範囲を包含してその外側に延びており、
   ゲート電極が、第１導電型エミッタ領域と第１導電型ドリフト層を分離している範囲の第２導電型ボディ領域に絶縁膜を介して対向していることを特徴とするＩＧＢＴ。
2. 半導体基板の中央部に、請求項１に記載のＩＧＢＴを構成する構造が形成されており、
   半導体基板の周辺部に、電界緩和構造が形成されており、
   コレクタ電極が、中央部を包含してその外側に延びていることを特徴とする半導体装置。
3. 半導体基板を断面視したときに、コレクタ電極の外周端が、最外周のゲート電極と第１導電型ドリフト層が接する位置から４５°の傾斜角で半導体基板の側面に向かう仮想線より中央部側に留まっていることを特徴とする請求項２に記載の半導体装置。
4. ＩＧＢＴが形成されている中央部と電界緩和構造が形成されている周辺部の間にあって半導体基板の表面に臨む位置に、第２導電型不純物の高濃度領域が形成されており、
   半導体基板を断面視したときに、コレクタ電極の外周端が、第２導電型不純物の高濃度領域の下方に位置していることを特徴とする請求項２に記載の半導体装置。
5. 第２導電型コレクタ層が、半導体基板の全域に亘って延びていることを特徴とする請求項２から４のいずれかの１項に記載の半導体装置。
6. 半導体基板を断面視したときに、第２導電型コレクタ層の外周端が、最外周のゲート電極と第１導電型ドリフト層が接する位置から４５°の傾斜角で半導体基板の側面に向かう仮想線より中央部側に留まっていることを特徴とする請求項２に記載の半導体装置。
7. ＩＧＢＴが形成されている中央部と電界緩和構造が形成されている周辺部の間にあって半導体基板の表面に臨む位置に、第２導電型不純物の高濃度領域が形成されており、
   半導体基板を断面視したときに、第２導電型コレクタ層の外周端が、第２導電型不純物の高濃度領域の下方に位置していることを特徴とする請求項２に記載の半導体装置。

Images