JP2014216374A - Parallel optical communication module and assembly of printed board mounting parallel optical communication module - Google Patents
Parallel optical communication module and assembly of printed board mounting parallel optical communication module Download PDFInfo
- Publication number
- JP2014216374A JP2014216374A JP2013090332A JP2013090332A JP2014216374A JP 2014216374 A JP2014216374 A JP 2014216374A JP 2013090332 A JP2013090332 A JP 2013090332A JP 2013090332 A JP2013090332 A JP 2013090332A JP 2014216374 A JP2014216374 A JP 2014216374A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- speed signal
- lattice
- land
- communication module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 55
- 238000004891 communication Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims description 23
- 230000005540 biological transmission Effects 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000013307 optical fiber Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H01L33/00—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、並列光通信モジュール、及び並列光通信モジュールを搭載するプリント基板の組立体に関する。 The present invention relates to a parallel optical communication module and a printed circuit board assembly on which the parallel optical communication module is mounted.
この数年、コンピュータの計算速度はGPU(Graphics Processing Unit)コンピューティング等の新技術により飛躍的に向上している。特に多数のCPU(Central Processing Unit)及びGPUを同時に動作させるハイパフォーマンスコンピュータでは計算速度よりもノード間の通信速度がボトルネックとなりつつある。また、ノード数が増えるに従ってノード間の距離も長くなることからノード間を接続するインターコネクション技術には1.高速で、2.比較的長い距離を、3.低消費電力でデータ通信することが要求されている。
In recent years, computer computing speed has been dramatically improved by new technologies such as GPU (Graphics Processing Unit) computing. In particular, in a high performance computer that simultaneously operates a large number of CPUs (Central Processing Units) and GPUs, the communication speed between nodes is becoming a bottleneck rather than the calculation speed. Further, since the distance between nodes becomes longer as the number of nodes increases, the interconnection technology for connecting the nodes is 1. 1.
関連する電気インターコネクション技術ではこのような要求を満たすことが困難であり、光インターコネクション技術に注目が集まっている。 It is difficult to meet such requirements with the related electrical interconnection technology, and attention is focused on the optical interconnection technology.
光インターコネクション技術の中でも、複数の光素子と駆動回路を一枚の基板上に実装した並列光通信モジュールと複数の光ファイバを1本にまとめたアレイ光ファイバを組み合わせたパラレル光インターコネクションが主流となっている。 Among optical interconnection technologies, parallel optical interconnection, which combines a parallel optical communication module in which multiple optical elements and drive circuits are mounted on a single substrate, and an array optical fiber in which multiple optical fibers are combined into one, is the mainstream. It has become.
並列光通信モジュールの電気インターフェースに着目すると、高速な通信を行う配線には正相の信号と逆相の信号をペアにして伝送を行う差動伝送方式が用いられている。この方式では外部からのノイズに強いという利点がある一方、1つの信号に対して2本の伝送線路が必要となり、モジュールの小型化・挟ピッチ化が進むと配線が難しくなるといった課題がある。また、高速信号配線は周囲のグラウンドが安定していることが重要であり、高速信号配線のグラウンドを強化するために高速信号電極の周囲にはグラウンド電極が配置される(図8;P、Nはそれぞれ正相、逆相の信号電極、ハッチはグラウンド電極)。 When paying attention to the electrical interface of the parallel optical communication module, a differential transmission method is used for wiring that performs high-speed communication by transmitting a pair of a normal phase signal and a reverse phase signal. While this method has an advantage of being resistant to external noise, two transmission lines are required for one signal, and there is a problem that wiring becomes difficult as the size and pitch of modules increase. In addition, it is important that the surrounding ground of the high-speed signal wiring is stable. In order to strengthen the ground of the high-speed signal wiring, a ground electrode is arranged around the high-speed signal electrode (FIG. 8; P, N Are the positive and negative signal electrodes, and the hatch is the ground electrode).
このような並列光通信モジュールを搭載するためのプリント基板にはFR−4多層基板が安価で優れている。そこで、FR−4多層基板(比誘電率〜4.7、各層の厚さt=0.15mm)上にグラウンド付コプレーナ差動配線を形成しようとすると、例えば配線幅0.10mm、差動線路間隔0.08mm、 配線−グラウンド間隔0.10mmとすることで100Ωの差動伝送線路が設計でき、この差動伝送線路を配線するには0.5mm程度の横幅が必要となる。このため、電極ピッチが1mm程度までであれば差動伝送線路を外部に引き出すことができるが、図9に示されているように、それよりも狭い間隔では(図9では0.7mmピッチ)、特性を犠牲にしてグラウンド電極を削除しないと配線を外部に引き出せなくなる。 An FR-4 multilayer substrate is excellent at low cost as a printed circuit board for mounting such a parallel optical communication module. Therefore, when an attempt is made to form a grounded coplanar differential wiring on an FR-4 multilayer substrate (relative permittivity˜4.7, thickness t = 0.15 mm of each layer), for example, a wiring width of 0.10 mm, a differential line A differential transmission line of 100Ω can be designed by setting the distance to 0.08 mm and the wiring-to-ground distance to 0.10 mm. In order to wire this differential transmission line, a lateral width of about 0.5 mm is required. For this reason, if the electrode pitch is up to about 1 mm, the differential transmission line can be drawn to the outside. However, as shown in FIG. 9, at a narrower interval (0.7 mm pitch in FIG. 9). If the ground electrode is not deleted at the expense of the characteristics, the wiring cannot be drawn to the outside.
この問題に対し、特許文献1では信号端子を並列光通信モジュールのモジュール基板の最外周に配置することによって、配線を外部に引き出すのを容易にしている。
With respect to this problem,
しかし、特許文献1の方式では、図10に示されているように、プリント基板側の信号配線を複雑な形状にしてグラウンド電極を回避しなくてはならない。複雑な形状の信号線路では正相と逆相の線路を対称にすることが困難であり、インピーダンスのバランスが崩れスキューを生じてしまうといった課題がある。また信号配線が複雑な形状となるため、隣接したチャンネルとの間にグラウンドを設けることができずチャンネル間クロストークが発生する。このチャンネル間クロストークはチャンネル数を増やした場合に特に顕著になる。
However, in the method of
さらに当然ながら複雑な形状の伝送線路は製造時の誤差などでインピーダンスが設計値からずれやすいといった課題もある。 Furthermore, naturally, a transmission line having a complicated shape has a problem that the impedance tends to deviate from a design value due to an error in manufacturing.
本発明では、プリント基板の配線を単純にできるような並列光通信モジュールを提供することを目的とする。 An object of the present invention is to provide a parallel optical communication module capable of simplifying wiring of a printed circuit board.
並列光通信モジュールは、光素子と、光素子を駆動するための電子素子と、前記光素子と前記電子素子が一方の面に実装されたモジュール基板と、を有し、前記モジュール基板の他方の面は電極面であり、複数の高速信号電極と、複数の高周波グラウンド電極と、が第1の正方格子の格子点上に配置され、前記高速信号電極は前記電極面の最外周の格子点上にはなく、前記高速信号電極は正相の信号電極または逆相の信号電極であり、前記正相の信号電極と前記逆相の信号電極とは前記第1の正方格子の格子線から45度傾いた方向に互いに隣接した格子点上に配置されることにより高速信号電極対をなし、前記高速信号電極対を構成する前記正相の信号電極と前記逆相の信号電極とを結ぶ線分の垂直二等分線のうち、前記線分に関して片側にある直線の上の格子点は、前記高速信号電極及び前記高周波グラウンド電極のいずれにも占有されていない電極不占有格子点であって、前記高周波グラウンド電極は前記高速信号電極対の周囲で隣接する格子点のうち前記電極不占有格子点を除いた格子点に配置されている。 The parallel optical communication module includes an optical element, an electronic element for driving the optical element, and a module substrate on which the optical element and the electronic element are mounted on one surface, and the other of the module substrates The surface is an electrode surface, and a plurality of high-speed signal electrodes and a plurality of high-frequency ground electrodes are arranged on lattice points of the first square lattice, and the high-speed signal electrodes are on lattice points on the outermost periphery of the electrode surface. The high-speed signal electrode is a positive-phase signal electrode or a negative-phase signal electrode, and the positive-phase signal electrode and the negative-phase signal electrode are 45 degrees from the lattice line of the first square lattice. A high-speed signal electrode pair is formed by being arranged on lattice points adjacent to each other in an inclined direction, and a line segment connecting the positive-phase signal electrode and the negative-phase signal electrode constituting the high-speed signal electrode pair. One side of the vertical bisector with respect to the line Grid points on a straight line are electrode unoccupied grid points that are not occupied by either the high-speed signal electrode or the high-frequency ground electrode, and the high-frequency ground electrode is adjacent to the periphery of the high-speed signal electrode pair. The grid points are arranged at grid points excluding the electrode unoccupied grid points.
本発明では、プリント基板の配線を単純にできるような並列光通信モジュールを提供することができる。 The present invention can provide a parallel optical communication module that can simplify the wiring of a printed circuit board.
図1及び図2はそれぞれ、本発明の第1の実施形態に係る並列光通信モジュール100の部品実装面の上面図及び電極面の透視図である。
1 and 2 are a top view of a component mounting surface and a perspective view of an electrode surface of the parallel
モジュール基板1はアルミナ(Al2O3)セラミックスで形成された5層基板となっており、第1層表(おもて)面の部品実装面5には差動伝送線路2、IC制御配線(不図示)、及び電源パターン(不図示)等が形成され、第5層裏面の電極面13には電気的接続を取るための電極が配置されている。
The
部品実装面5には面型光素子3、光素子を駆動するための光素子駆動用IC(電子素子)4、及びバイパスコンデンサ(不図示)が搭載されている。面型光素子3は光入出力面が上を向くようにモジュール基板1に実装され、配線とはワイヤーボンディングによって電気的に接続されている。光素子駆動用IC4はフリップチップ実装され、モジュール基板1上の配線とはんだボールにより電気的に接続されている。この光素子駆動用IC4と接続する差動伝送線路2は面型光素子3のチャンネル数と同数(本実施形態では2対すなわち4本)が部品実装面5に形成され、電極面13の高速信号電極6とビア7を介して接続されている。
On the
第2層はグラウンド層8となっており、図3のように差動伝送線路2に対する高周波グラウンド9と電源グラウンド10が、ノイズを低減するために分割されて形成されている。これらのグラウンドは電極面13のグラウンド電極11とグラウンドビア12(一部のみ図示)を介して接続されている。
The second layer is a ground layer 8, and a
第5層の電極面13には図2に示すように高速信号電極6のほか、高周波グラウンド電極11、電源電極、及び制御用電極等が、仮想的に形成された正方格子(第1の正方格子28)の格子点上に配置されている。高速信号電極6は電極面13の最外周の格子点30gにはない。高速信号電極6は正相の信号電極15または逆相の信号電極16である。両者は、第1の正方格子28の格子線29から45度傾いた方向に互いに隣接した格子点30a、30b上に配置されることにより高速信号電極対26をなす。高速信号電極対26を構成する正相の信号電極15と逆相の信号電極16とを結ぶ線分27の垂直二等分線24のうち、線分27に関して片側にある直線34の上にある格子点30cは、高速信号電極6及び高周波グラウンド電極11のいずれにも占有されていない電極不占有格子点35である。高周波グラウンド電極11は高速信号電極対26の周囲にある格子点30dのうち電極不占有格子点35を除いた格子点30dに配置されている。
As shown in FIG. 2, in addition to the high-
換言すると、高速信号電極対26の周囲にある格子点30dのうち、高速信号電極対26の2点の格子点30a、30bと組み合わせて直角二等辺三角形を形成する格子点30e、およびその外周にあたる格子点30fを除いた格子点30dにのみ高周波グラウンド電極11を配置する。
In other words, out of the lattice points 30d around the high-speed
次に並列光通信モジュール100を搭載するプリント基板17(組立体)の高周波配線パターンについて図4を参照して説明する。並列光通信モジュール100のモジュール基板1の電極面13はプリント基板17と対向している。モジュール基板1の電極面13上では仮想的な第1の正方格子28の上に電極が配置されているが、プリント基板17上でも第1の正方格子と全く同一の第2の正方格子31が仮想的に形成されており、その上にランドが配置されている。電極面13上の高速信号電極6と高周波グラウンド電極11に対応するプリント基板17上の位置にそれぞれ高速信号のランド18及び高周波グラウンドのランド20が形成されている。電極面13上の高速信号電極対26に対応して、第2の正方格子31の格子線32から45度傾いた方向に互いに隣接した格子点37a、37b上に配置される高速信号のランド18はランド対36を形成している。
Next, a high-frequency wiring pattern of the printed circuit board 17 (assembly) on which the parallel
モジュール基板1の電極面13上では格子点30e、30fなどの箇所にグラウンド電極が欠けているが、これに対応したプリント基板17上の第2の正方格子31の格子点37c、37dなどにも高周波グラウンドのランド20が欠けている。
On the
すなわち、ランド対36を構成する2つの高速信号のランド18を結ぶ線分38の垂直二等分線39のうち、線分38に関して片側にある直線40の上にある格子点は、高速信号のランド18及び高周波グラウンドのランド20のいずれにも占有されていないランド不占有格子点41である。
That is, among the
したがって、ランド対36からは、ランド不占有格子点41を通って、グラウンド付きコプレーナ線路が引き出されている。例えば、図4の例では右側のランド対36からは格子点37c、及び37dを通って線路が外部へ引き出されている。グラウンド付きコプレーナ線路19は、周囲のノイズに強く、IC等との接続が容易だという利点を有する。一方、高周波グラウンドのランド20はコプレーナ線路19のグラウンドとして線路19の周囲を囲うように配置され、ビアによってプリント基板17内層のグラウンドと接続されている。
Therefore, a grounded coplanar line is drawn from the
本実施形態の構成によれば、差動伝送線路2、及び高周波グラウンド電極11は対称に配置されているため、インピータンスのバランスやスキューの制御も容易に行えるようになる。信号配線が単純な形状となるため、隣接したチャンネルとの間にグラウンドを設けることができ,チャンネル間クロストークが発生しにくい。さらに単純な形状の伝送線路は製造時の誤差などでインピーダンスが設計値からずれるということが起きにくいという利点もある。
According to the configuration of the present embodiment, since the
また、並列光通信モジュール100の内周に配置された高速信号電極6から外周部に高周波配線を引き出すためのスペースが確保されている。すなわち、正相の信号電極15と逆相の信号電極16とを正方格子28の格子線29から45度傾いた方向に互いに隣接した格子点30a、30b上に配置することにより、格子線29に沿って互いに隣接した格子点上に配置する場合に比べて、配線幅を約1.4倍広く取れる。このことによって、配線幅のばらつきに対してインピーダンスの変動を小さく抑えることができる。
In addition, a space is secured for leading out the high-frequency wiring from the high-
特許文献1では、信号電極が電極面の最外周にあったので、外部からの放射ノイズに直接、信号電極及びビアが晒されていることからノイズ耐性が低くなっていた。それに対して、本発明では、信号電極6がグラウンド電極11で囲まれているため外部からのノイズに対して十分にガードされるといった効果が得られる。
In
以上により、並列光通信モジュール100の外部インターフェースの設計が容易となり、製造時のばらつきに対しても特性が安定するため安価なプロセスでプリント基板の製造が可能となる。
As described above, the design of the external interface of the parallel
図5は本発明の第2の実施形態に係る並列光通信モジュール100の電極面13(一部)を部品実装面5からみた透視図である。電極面13には図5に示すように高速信号電極15、16のほか、高周波グラウンド電極11、電源電極、及び制御用電極等が正方格子状に配置されている。
FIG. 5 is a perspective view of the electrode surface 13 (part) of the parallel
並列光通信モジュール100のチャンネル数が増えた場合にはモジュール100の外周に沿って高速信号電極15、16を配置しただけでは電極の数が多くなりモジュール100の外形が大きくなってしまう。そこでモジュール100の寸法を小さく保つために高速信号電極15、16をモジュール基板1の電極面13の内周に配置する(図5中P4、N4)。
When the number of channels of the parallel
次に第2の実施形態の並列光通信モジュール100を搭載するプリント基板17(組立体)の高周波配線パターンについて図6を参照して説明する。並列光通信モジュール100のモジュール基板1の電極面13はプリント基板17と対向している。モジュール基板1の電極面13上には仮想的に形成されている第1の正方格子28の上に電極が配置されているが、プリント基板17上にも第1の正方格子28と全く同一の第3の正方格子33が仮想的に形成されており、その上にランドが配置されている。電極面13上の高速信号電極6と高周波グラウンド電極11に対応するプリント基板17上の位置にそれぞれ高速信号のランド18及び高周波グラウンドのランド20が形成されている。
Next, a high-frequency wiring pattern of the printed circuit board 17 (assembly) on which the parallel
モジュール基板1の内周に配置された線路を外周に引き出すとき、配線の数が少ない場合には、外周の電極の間に配線することができるが、本実施形態のように配線の本数が多い場合には、プリント基板17の内層に高周波配線25を形成し高速信号のランド18からは高速信号のビア21で高周波配線25に接続する方法がとられることが望ましい。
When the lines arranged on the inner periphery of the
しかし、図7に示すように、高速信号のランド18の直上にある高速信号電極6のための電極パッド23を、高速信号のビア21の直上に配置するパッドオンビア方式では電極パッド23にひけ22が発生し、モジュールとの接続信頼性に問題がある。本実施形態では、高速信号のビア21の位置を、プリント基板17の第3の正方格子33が形成されている平面上で、電極パッド23、すなわち高速信号のランド18のある格子点からずれた位置にすることが可能であり、接続信頼性の問題が発生しない。
However, as shown in FIG. 7, in the pad-on-via method in which the
本実施形態によれば、並列光通信モジュール100のチャンネル数を増やした場合にもモジュール100を小型化することが可能となる。
According to this embodiment, even when the number of channels of the parallel
なお、本実施形態では、高速信号電極対26を構成する正相の信号電極15と逆相の信号電極16とを結ぶ線分27の垂直二等分線24のうち線分27の片側の部分にある半直線上の格子点における高周波グラウンド電極11が欠けている必要はない。高速信号電極15、16がモジュール基板1の内周に配置されている必要もない。また、ランドが正方格子状に配置されている必要もない。
In the present embodiment, the portion on one side of the
1 モジュール基板
2 差動伝送線路
3 面型光素子
4 光素子駆動用IC
5 部品実装面
6 高速信号電極
7 信号線路ビア
8 グラウンド層
9 高周波グラウンド
10 電源グラウンド
11 グラウンド電極
12 グラウンドビア
13 電極面
15 正相の信号電極
16 逆相の信号電極
17 プリント基板
18 高速信号のランド
19 グラウンド付きコプレーナ線路
20 高周波グラウンドのランド
21 高速信号のビア
22 パッドのひけ
23 電極パッド
24、39 垂直二等分線
25 内層配線
26 高速信号電極対
27、38 線分
28 第1の正方格子
29、32 格子線
30a、30b、30c、30d、30e、30f、30g 格子点
31 第2の正方格子
33 第3の正方格子
34、40 直線
35 電極不占有格子点
36 ランド対
37a、37b、37c、37d 格子点
41 ランド不占有格子点
100 並列光通信モジュール
DESCRIPTION OF
5
Claims (4)
前記モジュール基板の他方の面は電極面であり、複数の高速信号電極と、複数の高周波グラウンド電極と、が第1の正方格子の格子点上に配置され、
前記高速信号電極は前記電極面の最外周の格子点上にはなく、
前記高速信号電極は正相の信号電極または逆相の信号電極であり、前記正相の信号電極と前記逆相の信号電極とは前記第1の正方格子の格子線から45度傾いた方向に互いに隣接した格子点上に配置されることにより高速信号電極対をなし、
前記高速信号電極対を構成する前記正相の信号電極と前記逆相の信号電極とを結ぶ線分の垂直二等分線のうち、前記線分に関して片側にある直線の上の格子点は、前記高速信号電極及び前記高周波グラウンド電極のいずれにも占有されていない電極不占有格子点であって、
前記高周波グラウンド電極は前記高速信号電極対の周囲で隣接する格子点のうち前記電極不占有格子点を除いた格子点に配置されている、並列光通信モジュール。 An optical element, an electronic element for driving the optical element, and a module substrate on which the optical element and the electronic element are mounted on one surface,
The other surface of the module substrate is an electrode surface, and a plurality of high-speed signal electrodes and a plurality of high-frequency ground electrodes are arranged on lattice points of the first square lattice,
The high-speed signal electrode is not on the outermost lattice point of the electrode surface,
The high-speed signal electrode is a positive-phase signal electrode or a negative-phase signal electrode, and the positive-phase signal electrode and the negative-phase signal electrode are inclined at 45 degrees from the lattice line of the first square lattice. A high-speed signal electrode pair is formed by being arranged on lattice points adjacent to each other,
Among the vertical bisectors connecting the positive-phase signal electrode and the negative-phase signal electrode constituting the high-speed signal electrode pair, lattice points on a straight line on one side with respect to the line segment are: Electrode unoccupied lattice points that are not occupied by either the high-speed signal electrode or the high-frequency ground electrode,
The high-frequency ground electrode is a parallel optical communication module arranged at lattice points excluding the electrode unoccupied lattice points among lattice points adjacent around the high-speed signal electrode pair.
前記プリント基板は、高速信号のランドと、高周波グラウンドのランドと、グラウンド付きコプレーナ線路と、を有し、
前記並列光通信モジュールの前記電極面は前記プリント基板と対向し、
前記電極面上の前記高速信号電極と前記高周波グラウンド電極にそれぞれ対応する前記プリント基板上の前記高速信号のランド及び前記高周波グラウンドのランドが、前記第1の正方格子と対応する第2の正方格子の格子点上に配置されており、
前記第2の正方格子の格子線から45度傾いた方向に互いに隣接した格子点上に配置される前記高速信号のランドはランド対を形成し、
前記ランド対を構成する2つの前記高速信号のランドを結ぶ線分の垂直二等分線のうち、前記線分に関して片側にある直線の上にある格子点は、前記電極不占有格子点に対向し、前記高速信号のランド及び前記高周波グラウンドのランドのいずれにも占有されていないランド不占有格子点であって、
前記ランド対からは、ランド不占有格子点を通って、前記グラウンド付きコプレーナ線路が引き出されている、組立体。 An assembly comprising the parallel optical communication module according to claim 1 and a printed circuit board,
The printed circuit board includes a high-speed signal land, a high-frequency ground land, and a grounded coplanar line.
The electrode surface of the parallel optical communication module faces the printed board,
The high-speed signal land and the high-frequency ground land on the printed circuit board respectively corresponding to the high-speed signal electrode and the high-frequency ground electrode on the electrode surface are second square lattices corresponding to the first square lattice. Are placed on the grid points of
The high-speed signal lands arranged on lattice points adjacent to each other in a direction inclined by 45 degrees from the lattice line of the second square lattice form a land pair,
Of the perpendicular bisectors connecting the two high-speed signal lands constituting the land pair, lattice points on a straight line on one side with respect to the line segment are opposed to the electrode unoccupied lattice points. A land unoccupied lattice point that is not occupied by either the high-speed signal land or the high-frequency ground land,
The assembly in which the coplanar line with the ground is led out from the land pair through a land unoccupied lattice point.
前記プリント基板は、高速信号のランドと、高周波グラウンドのランドと、ビアと、を有し、前記プリント基板の内層には高周波配線が形成されており、
前記並列光通信モジュールの前記電極面は前記プリント基板と対向し、
前記電極面上の前記高速信号電極と前記高周波グラウンド電極にそれぞれ対応する前記プリント基板上の前記高速信号のランド及び前記高周波グラウンドのランドが前記第1の正方格子と対応する第3の正方格子の格子点上に配置されており、
前記高速信号のランドは前記ビアを介して前記プリント基板の内層に形成された前記高周波配線に接続される、組立体。 An assembly comprising the parallel optical communication module according to claim 1 and a printed circuit board,
The printed circuit board has high-speed signal lands, high-frequency ground lands, and vias, and high-frequency wiring is formed in an inner layer of the printed circuit board.
The electrode surface of the parallel optical communication module faces the printed board,
The high-speed signal land and the high-frequency ground land on the printed circuit board corresponding to the high-speed signal electrode and the high-frequency ground electrode on the electrode surface, respectively, of a third square lattice corresponding to the first square lattice. Are placed on grid points,
The assembly of the high-speed signal is connected to the high-frequency wiring formed in the inner layer of the printed board through the via.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013090332A JP2014216374A (en) | 2013-04-23 | 2013-04-23 | Parallel optical communication module and assembly of printed board mounting parallel optical communication module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013090332A JP2014216374A (en) | 2013-04-23 | 2013-04-23 | Parallel optical communication module and assembly of printed board mounting parallel optical communication module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014216374A true JP2014216374A (en) | 2014-11-17 |
Family
ID=51941898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013090332A Pending JP2014216374A (en) | 2013-04-23 | 2013-04-23 | Parallel optical communication module and assembly of printed board mounting parallel optical communication module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014216374A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023243017A1 (en) * | 2022-06-15 | 2023-12-21 | 日本電信電話株式会社 | Electronic component package |
-
2013
- 2013-04-23 JP JP2013090332A patent/JP2014216374A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023243017A1 (en) * | 2022-06-15 | 2023-12-21 | 日本電信電話株式会社 | Electronic component package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9622339B2 (en) | Routing design for high speed input/output links | |
| JP6098285B2 (en) | Wiring board and electronic device | |
| US20130220690A1 (en) | Printed circuit board for mobile platforms | |
| US8864518B2 (en) | Stack connector component having high speed and low speed pins | |
| CN107241857B (en) | A printed circuit board and communication equipment | |
| CN104822225B (en) | A kind of circuit board and printed circuit-board assembly | |
| CN106255310A (en) | A kind of COF flexible PCB, display device | |
| JP2013239511A (en) | Multi-layer board, print circuit board, semiconductor package board, semiconductor package, semiconductor chip, semiconductor device, information processing apparatus, and communication device | |
| US11710713B2 (en) | Semi-conductor package structure | |
| CN103889145B (en) | Circuit board and electronic assembly | |
| CN102238324A (en) | Electronic device | |
| CN101814471B (en) | Interconnect structure | |
| JP2014216374A (en) | Parallel optical communication module and assembly of printed board mounting parallel optical communication module | |
| CN108231725A (en) | Thin Film Chip-on-Chip Packaging Structure | |
| CN115101497B (en) | Integrated circuit packaging body, printed circuit board, board card and electronic equipment | |
| US8350637B2 (en) | Circuit substrate including a plurality of signal lines and ground lines forming a 3-D grounding circuit loop | |
| CN105376962A (en) | Method for improving circuit board structure | |
| CN106604520B (en) | Printed circuit board structure | |
| JP2007520888A (en) | Method for increasing routing density for circuit boards and such circuit boards | |
| WO2023019824A1 (en) | Substrate and packaging structure thereof | |
| CN110611990A (en) | Printed circuit board combination and electronic device using said printed circuit board combination | |
| CN206226832U (en) | A kind of flexible PCB | |
| KR102339899B1 (en) | Semiconductor package, module substrate and semiconductor package module having the same | |
| CN218959183U (en) | Printed circuit board and electronic device | |
| US20180005944A1 (en) | Substrate with sub-interconnect layer |