JP2014116329A - 保護回路モジュールおよび電池パック - Google Patents

Abstract

【課題】発熱源である電子素子とその熱を検知する感熱素子との間の熱伝達性を高く維持しながら、製造コストの低減を図ることができる保護回路モジュールおよびこれを備えた電池パックを提供する。
【解決手段】基板は、複数の金属配線層１４０_ｂ１，・・・、および当該金属配線層１４０_ｂ１，・・・間に介挿された絶縁層からなる。基板、ＦＥＴ素子１４２，１４３、サーミスタ素子１４４を、Ｚ軸方向に平面視するとき、基板における一部の金属配線層１４０_ａ２が、ＦＥＴ素子１４２，１４３の一部とサーミスタ素子１４４の全部とに重複する状態で形成されている。サーミスタ素子１４４は、金属配線層１４０_ａ２を介してＦＥＴ素子１４２，１４３の温度を検知する。
【選択図】図３

Description

本発明は、保護回路モジュールおよび電池パックに関し、特に、回路内におけるスイッチング素子と感熱素子との熱カップリングに係る構造に関する。

携帯電話機やノートブック型パーソナルコンピュータ（ノートパソコン）などのモバイル機器、さらには電動アシスト自転車や電動バイク、および電動自動車などの普及に伴って、電力供給源としての電池パックが広く用いられている。
電池パックは、リチウムイオン電池などの二次電池が、保護回路モジュールなどとともにケース内に収納されてなる構成を有する。保護回路モジュールは、基板にＩＣ素子、ＦＥＴ素子、および外部接続端子などが実装されてなる。また、保護回路モジュールには、外部接続端子やＦＥＴ素子などの温度を検知するサーミスタ素子も備えられている。従来技術に係る保護回路モジュールでのＦＥＴ素子とサーミスタ素子との熱カップリング構造について、図７を用い説明する。

図７（ａ）に示すように、従来技術に係る保護回路モジュールでは、基板９４０の一方の主面上に２つのＦＥＴ素子９４２，９４３と、これらに近接してサーミスタ素子９４４とが実装されている。図７（ｂ）に示すように、ＦＥＴ素子９４２，９４３とサーミスタ素子９４４とは、その間に塗布されたシリコーン樹脂層により、熱カップリングされている。

このように、従来技術に係る保護回路モジュールでは、充放電時などに発熱源となる電子素子（ＦＥＴ素子など）と、その熱を検知する感熱素子（サーミスタ素子）との間にシリコーン樹脂層を形成することにより、感熱素子の熱検知精度および検知速度を高くすることがなされている。

特開２００４−８７８５１号公報 特開２０１０−２５２５３８号公報

しかしながら、保護回路モジュールの製造時においては、発熱源である電子素子と感熱素子との熱カップリングのためのシリコーン樹脂層の形成を自動化することが困難であり、手作業が必要である。このため、シリコーン樹脂層の形成における作業の必要性から、製造コストの低減の障害となる。
本発明は、上記のような問題に鑑み、発熱源である電子素子とその熱を検知する感熱素子との間の熱伝達性を高く維持しながら、製造コストの低減を図ることができる保護回路モジュールおよびこれを備えた電池パックを提供することを目的とする。

上記目的を達成するために、本発明は、次の構成を採用することを特徴とする。
本発明に係る保護回路モジュールは、二次電池とその装着機器との間における電力の入出力経路中に介挿されるモジュールであって、基板と、電子素子と、感熱素子とを備える。
基板は、複数の金属配線層、および当該金属配線層間に介挿された絶縁層からなる。

電子素子は、基板の一方の主面に実装され、電力の入出力経路中に介挿されている。
感熱素子は、基板における一方の主面（電子素子が実装された側の主面）または他方の主面（電子素子が実装された側の主面とは反対側の主面）に配置されている。
本発明に係る保護回路モジュールは、上記において、基板および電子素子および感熱素子を、基板の一方の主面に対して直交する方向から平面視し、且つ、基板における前記絶縁層を透視するとき、基板における複数の金属配線層の内、電子素子に対して絶縁層を間に挟んだ上記一方の主面に最も近い内層の金属配線層の一部が、電子素子の少なくとも一部と感熱素子の全部とに重複する状態で形成されている。そして、感熱素子は、金属配線層の一部を介して電子素子の温度を検知することを特徴とする。

また、本発明に係る電池パックでは、１または複数の二次電池と、上記構成の本発明に係る保護回路モジュールを備える、ことを特徴とする。

本発明に係る保護回路モジュールでは、基板などを平面視する場合において、基板に実装された感熱素子が、上記一方の主面に最も近い内層の金属配線層の一部に対して、その全部が重複する状態となっている。このため、電子素子で発生した熱は、上記金属配線層の一部に伝達され、感熱素子へと伝達される。この際、感熱素子の全部が上記金属配線層の一部に重複しているので、従来技術のように電子素子と感熱素子との間をシリコーン樹脂層の形成により熱カップリングを図らなくても、感熱素子における熱検知性能を高く維持することができる。

また、本発明に係る保護回路モジュールの構成においては、その製造時において手作業でのシリコーン樹脂層の形成が必要なく、製造における自動化をより推進することができ、製造コストの低減を図ることが可能である。
従って、本発明に係る保護回路モジュールは、発熱源である電子素子とその熱を検知する感熱素子との間の熱伝達性を高く維持しながら、製造コストの低減を図ることができる。

また、本発明に係る電池パックは、本発明に係る保護回路モジュールを備えるので、上記同様に、発熱源である電子素子とその熱を検知する感熱素子との間の熱伝達性を高く維持しながら、製造コストの低減を図ることができる。
本発明に係る保護回路モジュールおよび電池パックでは、一例として、次のようなバリエーション構成を採用することができる。

本発明に係る保護回路モジュールおよび電池パックでは、上記構成において、電子素子がスイッチング素子である、という構成を採用することができる。ただし、スイッチング素子以外にも、電力流通経路中に介挿される抵抗素子などの他の素子とすることもできる。
本発明に係る保護回路モジュールおよび電池パックでは、上記構成において、基板における上記一方の主面に、上記スイッチング素子に対して間隔をあけた状態で、第２スイッチング素子が実装されている、という構成を採用することもできる。この場合において、上記スイッチング素子および上記第２スイッチング素子が、ともにＦＥＴ素子であり、基板における上記内層の金属配線層の一部が、上記スイッチング素子と上記第２スイッチング素子のドレイン同士の接続に供されている、という構成を採用することもできる。このような構成を採用する場合には、各ＦＥＴ素子のドレインを通して上記内層の金属配線層の一部に対して熱が伝達されるので、高精度で速い速度で熱が伝達される。

本発明に係る保護回路モジュールおよび電池パックでは、上記構成において、感熱素子が、基板における上記一方の主面上で、スイッチング素子と第２スイッチング素子との間に配置されている、という構成を採用することもできる。このような構成を採用する場合には、スイッチング素子および第２スイッチング素子で発した熱が、上記内層の金属配線層の一部だけでなく、輻射により伝達されるので、より高い検知性能が確保される。

あるいは、本発明に係る保護回路モジュールおよび電池パックでは、上記構成において、スイッチング素子と第２スイッチング素子とのドレイン同士の接続に供されている上記内層の金属配線層の一部が、スイッチング素子と第２スイッチング素子のドレイン同士の間の第１領域と、当該第１領域からドレイン同士を結ぶ方向（スイッチング素子と第２スイッチング素子とを最短で結ぶ仮想直線の延伸方向）に対して交差する方向に向けて膨出した第２領域とを有し、第１領域と第２領域とが連続形成されているとともに、感熱素子が第２領域の上方に相当する位置に配置されているという構成を採用することもできる。このような構成を採用する場合にあっても、第１領域に対して連続形成された第２領域にスイッチング素子および第２スイッチング素子で発した熱が高効率に伝導され、結果として感熱素子にも高効率に伝達される。よって、このような構成を採用した場合にも、感熱素子の高い検知性能が確保される。

本発明に係る保護回路モジュールおよび電池パックでは、上記構成において、基板の上記一方の主面における上記金属配線層の一部であり、上記スイッチング素子および上記第２スイッチング素子のドレインがそれぞれ接続される導電ランドが、基板における上記内層の金属配線層の一部に対して、各々複数のスルーホールにより接続されている、という構成を採用することもできる。このような構成を採用する場合には、スイッチング素子および第２スイッチング素子で発した熱が、スルーホールにおけるプラグを介して上記内層の金属配線層の一部される。よって、このような構成を採用する場合にも、感熱素子のさらなる検知性能の向上を図ることができる。

本発明に係る保護回路モジュールおよび電池パックでは、上記構成において、感熱素子がチップサーミスタ素子である、という構成を採用することができる。なお、感熱素子が、素子本体と、これから延出されたリードとからなる構成の場合には、素子の構成の内、熱検知に寄与する素子本体の全部が、平面視において、上記内層の金属配線層の一部に対して重複する配置となっていればよい。即ち、リードについては、必ずしも重複する位置関係をとらなくてもよい。

発明の実施の形態に係る電池パック１の構成を示す模式斜視図である。 電池パック１における保護回路モジュール１４の外観を示す模式平面図である。 保護回路モジュール１４におけるＦＥＴ素子１４２，１４３、サーミスタ素子１４４、および金属配線層１４０_ａ２などの配置関係を示す模式斜視図である。 保護回路モジュール１４におけるＦＥＴ素子１４２，１４３、サーミスタ素子１４４、および金属配線層１４０_ａ２の配置関係を示す模式断面図である。 （ａ）は、保護回路モジュール１４におけるＦＥＴ素子１４２，１４３に対するサーミスタ素子１４４および温度ヒューズ素子１４７の位置関係を示す模式平面図であり、（ｂ）は、変形例１に係る保護回路モジュールでのＦＥＴ素子１４２，１４３に対するサーミスタ素子１４４および温度ヒューズ素子１４７の位置関係を示す模式平面図である。 （ａ）は、変形例２に係る保護回路モジュールでのＦＥＴ素子１４２，１４３に対するサーミスタ素子３４４および温度ヒューズ素子３４７の位置関係を示す模式平面図であり、（ｂ）は、変形例３に係る保護回路モジュールでのＦＥＴ素子１４２，１４３に対するサーミスタ素子４４４および温度ヒューズ素子４４７の位置関係を示す模式平面図である。 （ａ）は、従来技術に係る電池パックの保護回路モジュールにおけるＦＥＴ素子９４２，９４３とサーミスタ素子９４４との位置関係を示す平面図であり、（ｂ）は、その断面図である。

以下では、本発明を実施するための形態について、図面を参酌しながら説明する。なお、以下で示す具体例は、本発明の構成およびその構成から奏される作用・効果を分かりやすく説明するために用いる一例であって、本発明は、発明の本質とする構成部分以外について、以下の具体例に何ら限定を受けるものではない。
［実施の形態］
１．電池パック１の全体構成
電池パック１の全体構成について、図１を用い説明する。

図１に示すように、本実施の形態に係る電池パック１は、Ｙ軸方向の幅およびＺ軸方向の高さに比べて、Ｘ軸方向の長さが長い長尺状の外装ケース１０に、３本の円筒形の素電池１１，１２，１３と、これら素電池１１，１２，１３に接続された保護回路モジュール１４とが収納されている。
３本の素電池１１，１２，１３は、ともにリチウムイオン二次電池であって、Ｘ軸方向に軸芯を併せた状態で直列配置されている。

保護回路モジュール１４は、Ｘ軸方向に長い短冊状の基板１４０を有し、３本の素電池１１，１２，１３に沿った状態で配置されている。保護回路モジュール１４においては、基板１４０の主面（Ｚ軸方向上側主面）に、装着機器との電気接続に供される外部接続端子１４１が実装されている。
なお、図１においては、電池パック１の内部構造が分かるように、本来、Ｚ軸方向上側に配される外装ケースを省略して図示している。

２．保護回路モジュール１４の概略構成
保護回路モジュール１４の概略構成について、図２を用い説明する。図２（ａ）は、保護回路モジュール１４を、基板１４０の一方の主面（オモテ面）を示す平面図であり、図２（ｂ）は、保護回路モジュール１４を、基板１４０の他方の主面（裏面）を示す平面図である。

図２（ａ）に示すように、保護回路モジュール１４においては、基板１４０のオモテ面に、ＦＥＴ素子１４２，１４２およびサーミスタ素子１４４を含む複数の電子チップが実装されており、また、外部接続端子１４１も実装されている。
ここで、ＦＥＴ素子１４２，１４３の内の一方は、充電用の素子であり、他方が放電用の素子である。そして、サーミスタ素子１４４は、Ｘ軸方向においてＦＥＴ素子１４２，１４３の間に挟まれた状態で配置されている（Ａ部を参照）。

また、図２のＡ部に示すように、サーミスタ素子１４４に対して、Ｙ軸方向下方には温度ヒューズ素子１４７も配されている。温度ヒューズ素子１４７もＦＥＴ素子１４２，１４３などの温度を検知する素子である。
図２（ｂ）に示すように、基板１４０の裏面には、保護に係る制御用のＩＣ素子１４５，１４６を含む複数の電子チップが実装されている。なお、ＦＥＴ素子１４２，１４３の各ゲートは、一方のＩＣ素子１４５に接続されており、サーミスタ素子１４４の一方の端子は、他方のＩＣ素子１４６に接続されている（詳細な配線レイアウトおよび回路図は省略）。

３．ＦＥＴ素子１４２，１４３とサーミスタ素子１４４
ＦＥＴ素子１４２，１４３とサーミスタ素子１４４との熱カップリングに係る構成について、図３を用い説明する。なお、本実施の形態に係る保護回路モジュール１４の基板１４０は、複数の金属配線層１４０_ａ１，１４０_ｂ１，１４０_ｃ１，１４０_ｄ１，１４０_ｅ１，１４０_ｆ１，１４０_ｇ１，１４０_ｈ１，１４０_ａ２，１４０_ｂ２，１４０_ａ３，１４０_ｂ３，１４０_ａ４，１４０_ｂ４と、各層間に介挿された絶縁層１４０_ａ５，１４０_ａ６，１４０_ａ７とからなる構成を有する。図３では、基板１４０の構成の内、絶縁層１４０_ａ５，１４０_ａ６，１４０_ａ７については図示の都合上、二点鎖線で描いており、金属配線層１４０_ａ１，１４０_ｂ１，１４０_ｃ１，１４０_ｄ１，１４０_ｅ１，１４０_ｆ１，１４０_ｇ１，１４０_ｈ１，１４０_ａ２，１４０_ｂ２，１４０_ａ３，１４０_ｂ３，１４０_ａ４，１４０_ｂ４についても模式的に描いている。また、温度ヒューズ素子１４７などの基板１４０における他の部品については、図示を省略している。

図３に示すように、基板１４のオモテ面には、金属配線層１４０_ａ１，１４０_ｂ１，１４０_ｃ１，１４０_ｄ１，１４０_ｅ１，１４０_ｆ１，１４０_ｇ１，１４０_ｈ１が形成されている。このうち、金属配線層１４０_ａ１にはＦＥＴ素子１４２のゲート１４２ｂが接続され、金属配線層１４０_ｂ１にはソース１４２ｃが接続されている。また、金属配線層１４０_ｃ１にはＦＥＴ素子１４２のドレイン１４２ｄが接続されている。同様に、金属配線層１４０_ｆ１にはＦＥＴ素子１４３のドレイン１４３ｄが接続され、金属配線層１４０_ｇ１にはゲート１４３ｂが接続され、金属配線層１４０_ｈ１にはソース１４３ｃが接続されている。

サーミスタ素子１４４は、チップサーミスタ素子であって、素子本体１４４ａの両端に端子１４４ｂ，１４４ｃが設けられている。そして、金属配線層１４０_ｄ１にはサーミスタ素子１４４の端子１４４ｂが接続され、金属配線層１４０_ｅ１には他方の端子１４４ｃが接続されている。
次に、図３に示すように、基板１４０における２層目（オモテ面に最も近い側の内層）には、金属配線層１４０_ａ２，１４０_ｂ２が設けられており、このうち、金属配線層１４０_ａ２は、オモテ面における金属配線層１４０_ｃ１，１４０_ｆ１と、絶縁層１４０_ａ５を挿通する複数のスルーホールにより接続されている。また、金属配線層１４０_ｈ１のＺ軸方向内方には、金属配線層１４０_ｂ２が設けられている。金属配線層１４０_ｈ１と金属配線層１４０_ｂ２との間についても、絶縁層１４０_ａ５を挿通する複数のスルーホールにより接続されている。

基板１４０の３層目には、金属配線層１４０_ａ３，１４０_ｂ３が設けられており、金属配線層１４０_ａ３は上方の金属配線層１４０_ａ２と、絶縁層１４０_ａ６を挿通する複数のスルーホールにより接続され、金属配線層１４０_ｂ３は上方の金属配線層１４０_ｂ２と、絶縁層１４０_ａ６を挿通する複数のスルーホールにより接続されている。
基板１４０の裏面には、金属配線層１４０_ａ４，１４０_ｂ４が設けられており、金属配線層１４０_ａ４はＺ軸方向直上における内層の金属配線層１４０_ａ３と、絶縁層１４０_ａ７を挿通する複数のスルーホールにより接続され、金属配線層１４０_ｂ４は直上内層の金属配線層１４０_ｂ３と、絶縁層１４０_ａ７を挿通する複数のスルーホールにより接続されている。

４．ＦＥＴ素子１４２，１４３からサーミスタ素子１４４への熱伝達経路
ＦＥＴ素子１４２，１４３からサーミスタ素子１４４への熱伝達経路について、図４および図５（ａ）を用い説明する。
図４に示すように、ＦＥＴ素子１４２，１４３の各ドレイン１４２ｄ，１４３ｄは、金属配線層１４０_ｃ１，１４０_ｆ１に接続されており、金属配線１４０_ｃ１，１４０_ｆ１は、スルーホール１４０_ｉ１，１４０_ｊ１を介して直下内層の金属配線層１４０_ａ２に接続されている。そして、サーミスタ素子１４４は、金属配線層１４０_ａ２に対しては、絶縁層（図４では、図示を省略。図３を参照。）を介し、そのＺ軸方向直上に配置されている。

図５（ａ）に示すように、ＦＥＴ素子１４２，１４３とサーミスタ素子１４４、および金属配線層１４０_ａ２の配置は、ＦＥＴ素子１４２，１４３の一部が下方の金属配線層１４０_ａ２の一部と重複し、且つ、サーミスタ素子１４４の全部が金属配線層１４０_ａ２の一部と重複するようになっている。
なお、図５（ａ）に示すように、本実施の形態においては、温度ヒューズ素子１４７は、サーミスタ素子１４４に対してＹ軸方向下方に配されており、金属配線層１４０_ａ２の一部と重複していない。

以上の構成により、保護回路モジュール１４においては、ＦＥＴ素子１４２，１４３で発した熱の一部が、ドレイン１４２ｄ，１４３ｄから金属配線層１４０_ｃ１，１４０_ｆ１、およびスルーホール１４０_ｉ１，１４０_ｊ１を介して金属配線層１４０_ａ２に伝達される。そして、サーミスタ素子１４４には、金属配線層１４０_ａ２から絶縁層１４０_ａ５を介して熱が伝達される。

また、図２および図３に示す通り、サーミスタ素子１４４は、ＦＥＴ素子１４２，１４３の間において、それらに近接した状態で配置されているので、輻射によっても熱がサーミスタ素子１４４へと伝達される。
従って、本実施の形態に係る保護回路モジュール１４では、図７に示す従来技術のようなシリコーン樹脂層を設けなくても、ＦＥＴ素子１４２，１４３とサーミスタ素子１４４との間の良好な熱カップリングを図ることができ、高い精度での保護が可能であるとともに、製造時における自動化を阻害することもない。
［変形例１］
変形例１に係る保護回路モジュールの構成について、図５（ｂ）を用い説明する。なお、本変形例に係る保護回路モジュールでは、上記実施の形態に対して、金属配線層２４０_ａ２の形状を除き、同一構成を有する。このため、以下では、上記実施の形態との差異点のみを説明する。

図５（ｂ）に示すように、本変形例に係る保護回路モジュールでは、ＦＥＴ素子１４２，１４３のドレイン同士を接続する金属配線層２４０_ａ２が上記実施の形態に係る保護回路モジュール１４の金属配線層１４０_ａ２よりも、Ｙ軸方向下側に膨出した形状となっている。そして、平面視において、サーミスタ素子１４４の全体が金属配線層２４０_ａ２に重複している点は、上記実施の形態と同じであるが、本変形例では、温度ヒューズ素子１４７についても、その全体が金属配線層２４０_ａ２に重複している。具体的には、金属配線層１４０_ａ２について、ＦＥＴ素子１４２とＦＥＴ素子１４３とで挟まれる領域を第１領域Ａ_１とし、Ｙ軸方向下側に膨出した領域を第２領域Ａ_２とする場合、サーミスタ素子１４４は第１領域Ａ_１のＺ軸方向上方（紙面手前側）に配置され、温度ヒューズ素子１４７は第２領域Ａ_２のＺ軸方向上方（紙面手前側）に配置されている。

以上のような構成を採用する本変形例では、サーミスタ素子１４４がＦＥＴ素子１４２，１４３の温度検知に優れる点は上記同様であるのに加えて、温度ヒューズ素子１４７についてもＦＥＴ素子１４２，１４３などの温度検知特性が優れている。よって、本変形例では、シリコーン樹脂層を形成しなくても、高い安全性を確保することがきる。
［変形例２］
変形例２に係る保護回路モジュールの構成について、図６（ａ）を用い説明する。図６（ａ）では、保護回路モジュールの構成の内、図５（ａ）および図５（ｂ）に相当する部分だけを抜き出して描いている。

図６（ａ）に示すように、本変形例に係る保護回路モジュールでは、ＦＥＴ素子１４２，１４３の間に、温度ヒューズ素子３４７が配置されており、サーミスタ素子３４４については、温度ヒューズ素子３４７に対してＹ軸方向下側に配置されている。
また、図６（ａ）に示すように、本変形例においても、ＦＥＴ素子１４２，１４３のドレイン同士を接続する金属配線層３４０_ａ２がＦＥＴ素子１４２，１４３間の第１領域Ａ_１１と、当該領域よりもＹ軸方向下側に膨出した第２領域Ａ_１２とを有し構成されている。そして、本変形例では、温度ヒューズ素子３４７は、金属配線層３４０_ａ２の第１領域Ａ_１１のＺ軸方向上方（紙面手前側）に配置され、サーミスタ素子３４４は、金属配線層３４０_ａ２の第２領域Ａ_１２のＺ軸方向上方（紙面手前側）に配置されている。

以上のような構成を採用する本変形例においても、サーミスタ素子３４４および温度ヒューズ素子３４７がともに金属配線層３４０_ａ２の直上に位置するため、ＦＥＴ素子１４２，１４３で発した熱が、高効率にサーミスタ素子３４４および温度ヒューズ素子３４７へと伝達され、シリコーン樹脂層を形成しなくてもよい点は、上記同様である。
［変形例３］
変形例３に係る保護回路モジュールの構成について、図６（ｂ）を用い説明する。図６（ｂ）でも、保護回路モジュールの構成の内、図５（ａ）および図５（ｂ）、さらに図６（ａ）に相当する部分だけを抜き出して描いている。

図６（ｂ）に示すように、本変形例に係る保護回路モジュールでは、サーミスタ素子４４４については、その全部が金属配線層４４０_ａ２における第２領域Ａ_２２のＺ軸方向上方（紙面手前側）に位置するのではなく、その一部しか金属配線層４４０_ａ２における第２領域Ａ_２２のＺ軸方向上方（紙面手前側）に位置していない。ただし、温度ヒューズ素子４４７については、その全部が金属配線層４４０_ａ２における第１領域Ａ_２１のＺ軸方向上方（紙面手前側）に位置している。このため、サーミスタ素子４４４については、金属配線４４０_ａ２を介した熱伝達により、ある程度の熱伝達に係る効果を得ることはできるが、上記実施の形態および変形例１，２に対して、熱検知特性が低下してしまう。

ただし、金属配線層３４０_ａ２に対するサーミスタ素子３４４の重複度合いによっては、上記従来技術に係る保護回路モジュールと同等以上の熱検知特性を得ることができ、シリコーン樹脂層を形成しなくてもよい分だけ製造コストの低減を図ることができる。
また、本変形例では、温度ヒューズ素子４４７については、その全部が金属配線層４４０_ａ２の上方に位置するので、温度ヒューズ素子４４７におけるＦＥＴ素子１４２，１４３の熱を検知する性能が高い。
［その他の事項］
上記実施の形態では、図１に示すように、３本の素電池１１，１２，１３を備える電池パック１を一例としたが、本発明は、素電池の本数や配置、および素電池に対する保護回路モジュールの配置などに関して、種々のバリエーション構成を採用することができる。例えば、素電池については、リチウムイオン電池に限らず、ニッケルカドミウム二次電池やニッケル水素二次電池などを採用することもできるし、素電池の外観形状についても、円筒形に限らず角形のものを採用することもでき、さらには金属ラミネート外装電池などとすることもできる。

また、上記実施の形態では、電池パック１に組み込まれた保護回路モジュール１４を一例としたが、必ずしも保護回路モジュールが素電池と一緒にパッケージングされている必要はない。即ち、保護回路モジュール単体からなるデバイスとすることもできる。
また、保護回路モジュールにおける基板の形状についても、細長い短冊状だけでなく、正方形のものや円形、さらには楕円形などのものとすることもできる。

また、上記実施の形態および変形例などでは、サーミスタ素子について、特に言及をしなかったが、例えば、ＰＴＣ（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ）素子、ＮＴＣ（Ｎｅｇａｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ）素子、さらには、温度ヒューズなどを採用することができる。
また、上記実施の形態および変形例では、サーミスタ素子１４４，２４４によりＦＥＴ素子１４２，１４３の温度を検知することとしたが、検知対象はトランジスタ素子などの他のスイッチング素子や、抵抗素子や外部接続端子、接続配線などとすることもできる。

さらに、金属配線層の構成材料としては、熱伝導性が高い銅（Ｃｕ）が望ましいが、その他にアルミニウム（Ａｌ）やニッケル（Ｎｉ）メッキ鋼などとすることもできる。

本発明は、モバイル機器や車両用の電源として、高い品質を備えながら、製造コストの低い電池パックを実現するのに有用である。

１．電池パック
１０．外装ケース
１１，１２，１３．素電池
１４．保護回路モジュール
１４０．基板
１４１．外部接続端子
１４２，１４３．ＦＥＴ素子
１４４，２４４，３４４．サーミスタ素子
１４５，１４６．ＩＣ素子
１４７，３４７，４４７．温度ヒューズ素子
１４０_ａ１，１４０_ｂ１，１４０_ｃ１，１４０_ｄ１，１４０_ｅ１，１４０_ｆ１，１４０_ｇ１，１４０_ｈ１，１４０_ａ２，１４０_ｂ２，１４０_ａ３，１４０_ｂ３，１４０_ａ４，１４０_ｂ４，２４０_ａ２，３４０_ａ２，４４０_ａ２．金属配線層
１４０_ａ５，１４０_ａ６，１４０_ａ７．絶縁層
１４０_ｉ１，１４０_ｊ１．スルーホール

Claims (8)

1. 二次電池とその装着機器との間における電力の入出力経路中に介挿される保護回路モジュールであって、
   複数の金属配線層、および当該金属配線層間に介挿された絶縁層からなる基板と、
   前記基板の一方の主面に実装され、前記電力の入出力経路中に介挿された電子素子と、
   前記基板における前記一方の主面または他方の主面に配置された感熱素子と、
   を備え、
   前記基板および前記電子素子および前記感熱素子を、前記基板の一方の主面に対して直交する方向から平面視し、且つ、前記基板における前記絶縁層を透視するとき、
   前記基板における前記複数の金属配線層の内、前記電子素子に対して前記絶縁層を間に挟んだ前記一方の主面に最も近い内層の金属配線層の一部は、前記電子素子の少なくとも一部と前記感熱素子の全部とに重複する状態で形成されており、
   前記感熱素子は、前記金属配線層の一部を介して前記電子素子の温度を検知する
   ことを特徴とする保護回路モジュール。
2. 前記電子素子は、スイッチング素子である
   ことを特徴とする請求項１に記載の保護回路モジュール。
3. 前記基板における前記一方の主面には、前記スイッチング素子に対して間隔をあけた状態で、第２スイッチング素子が実装されており、
   前記スイッチング素子および前記第２スイッチング素子は、ともにＦＥＴ素子であり、
   前記基板における前記内層の金属配線層の一部は、前記スイッチング素子と前記第２スイッチング素子のドレイン同士の接続に供されている
   ことを特徴とする請求項２に記載の保護回路モジュール。
4. 前記感熱素子は、前記基板における前記一方の主面上において、前記スイッチング素子と前記第２スイッチング素子との間に配置されている
   ことを特徴とする請求項３に記載の保護回路モジュール。
5. 前記スイッチング素子と前記第２スイッチング素子のドレイン同士の接続に供されている前記内層の金属配線層の一部は、前記スイッチング素子と前記第２スイッチング素子のドレイン同士の間の第１領域と、当該第１領域から前記ドレイン同士を結ぶ方向に対して交差する方向に向けて膨出した第２領域とを有し、
   前記第１領域と第２領域とは連続形成されているとともに、前記感熱素子は、前記第２領域の上方に相当する位置に配置されている
   ことを特徴とする請求項３に記載の保護回路モジュール。
6. 前記一方の主面における前記金属配線層の一部であり、前記スイッチング素子および前記第２スイッチング素子のドレインがそれぞれ接続される導電ランドは、前記基板における前記内層の金属配線層の一部に対して、各々複数のスルーホールにより接続されている
   ことを特徴とする請求項３から請求項５の何れかに記載の保護回路モジュール。
7. 前記感熱素子は、チップサーミスタ素子である
   ことを特徴とする請求項１から請求項６の何れかに記載の保護回路モジュール。
8. １または複数の二次電池と、
   請求項１から請求項７の何れかの保護回路モジュールと、
   を備える
   ことを特徴とする電池パック。

Images