JP2014182854A - Rate setting device - Google Patents
Rate setting device Download PDFInfo
- Publication number
- JP2014182854A JP2014182854A JP2013056735A JP2013056735A JP2014182854A JP 2014182854 A JP2014182854 A JP 2014182854A JP 2013056735 A JP2013056735 A JP 2013056735A JP 2013056735 A JP2013056735 A JP 2013056735A JP 2014182854 A JP2014182854 A JP 2014182854A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- memory
- rate
- setting device
- potential difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 230000007334 memory performance Effects 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 31
- 230000006866 deterioration Effects 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Landscapes
- Dram (AREA)
Abstract
Description
本発明は、ＤＲＡＭ等のメモリをリフレッシュするときに用いられるリフレッシュレートを設定するレート設定装置に関する。 The present invention relates to a rate setting device for setting a refresh rate used when refreshing a memory such as a DRAM.
ナビゲーションシステムで使用される代表的なワークメモリとしてＤＲＡＭが挙げられる。このＤＲＡＭは、安価で高速・大容量なメモリであり、一般的にも広く普及している。 A typical work memory used in the navigation system is a DRAM. This DRAM is an inexpensive, high-speed, large-capacity memory, and is generally widely used.
しかし、このＤＲＡＭは、メモリ値（メモリセルの情報）を保持するためのコンデンサ容量が小さいので、定期的にメモリ値を上書き（リフレッシュ）をしないと（いわゆるダイナミックリフレッシュ）、メモリ値を保持できない。 However, since this DRAM has a small capacitor capacity for holding a memory value (memory cell information), the memory value cannot be held unless the memory value is periodically overwritten (refreshed) (so-called dynamic refresh).
また、このリフレッシュに必要な時間間隔はＤＲＡＭの温度に依存するため、リフレッシュは、ＤＲＡＭの温度が高くなる程、短時間で実行する必要がある。
そのため現在、ＤＲＡＭをリフレッシュする方法として、ＤＲＡＭに温度センサを設置してＤＲＡＭの温度を検出し、この検出された温度に応じてリフレッシュレートを動的に変更して、ＤＲＡＭをリフレッシュする方法が提案されている（特許文献１）。
Further, since the time interval required for the refresh depends on the temperature of the DRAM, the refresh needs to be executed in a shorter time as the temperature of the DRAM becomes higher.
Therefore, as a method for refreshing the DRAM, a method is proposed in which a temperature sensor is installed in the DRAM to detect the temperature of the DRAM, and the refresh rate is dynamically changed according to the detected temperature to refresh the DRAM. (Patent Document 1).
しかし、ＤＲＡＭへの温度センサの設置位置や設置方法が適切でない場合、実際のＤＲＡＭの温度と温度センサで検出したＤＲＡＭの温度とにズレが生ずる虞がある。
また、集積化によってＤＲＡＭの周囲には多くの熱源（例えばＣＰＵ）が配置されるため、温度センサで検出した温度が、それら熱源の影響を受けている可能性を排除できない。
However, when the installation position and installation method of the temperature sensor in the DRAM are not appropriate, there is a possibility that a difference between the actual DRAM temperature and the DRAM temperature detected by the temperature sensor may occur.
Further, since many heat sources (for example, CPUs) are arranged around the DRAM due to integration, the possibility that the temperature detected by the temperature sensor is affected by these heat sources cannot be excluded.
そのため、温度センサで検出される温度がＤＲＡＭの温度を反映していない可能性があるので、温度センサを用いてリフレッシュレートを設定する場合、最適なリフレッシュレートに比べ、リフレッシュの回数が多くなるように設定しておく必要が生じていた。 For this reason, there is a possibility that the temperature detected by the temperature sensor does not reflect the temperature of the DRAM. Therefore, when the refresh rate is set using the temperature sensor, the number of refreshes is increased compared to the optimum refresh rate. It was necessary to set to.
その結果、本来必要のないリフレッシュの回数が増えるので、無駄な電力消費、及び、無駄なリフレッシュに伴うＤＲＡＭへのアクセス阻害によるＤＲＡＭの性能悪化という問題が発生していた。 As a result, since the number of refreshes that are not necessary is increased, there has been a problem of wasteful power consumption and deterioration of DRAM performance due to access inhibition to the DRAM accompanying useless refresh.
そこで、本発明では、リフレッシュが必要なメモリの温度に対応した最適なリフレッシュレートを設定することができるレート設定装置を提供することを目的とする。 Therefore, an object of the present invention is to provide a rate setting device that can set an optimum refresh rate corresponding to the temperature of a memory that needs to be refreshed.
本発明のレート設定装置は、メモリのリフレッシュを実行するリフレッシュレートを決定するレート設定装置であって、抵抗器(５)と、検出部（２０、２１、Ｓ１０、Ｓ１２）と、設定部（Ｓ１４〜Ｓ１７）とを備える。 The rate setting device of the present invention is a rate setting device that determines a refresh rate for executing refresh of a memory, and includes a resistor (5), a detection unit (20, 21, S10, S12), and a setting unit (S14). To S17).
抵抗器は、電源からメモリに電力を供給する供給路上に設置され、検出部は、抵抗器で生ずる電位差を検出し、設定部は、検出部で検出された電位差から、この電位差に対応するリフレッシュレートを設定する。 The resistor is installed on a supply path that supplies power from the power source to the memory, the detection unit detects a potential difference generated in the resistor, and the setting unit refreshes the potential difference detected from the potential difference detected by the detection unit. Set the rate.
本発明において、抵抗器での電位差を検出しているのは、メモリで消費される電力とメモリの温度とが相関関係を有し、また、このメモリに電力が供給されるときに、その電力に対応した電流が抵抗器を通過して電位差を生ずるので、抵抗器での電位差が、メモリの温度を反映しているからである。 In the present invention, the potential difference in the resistor is detected because there is a correlation between the power consumed by the memory and the temperature of the memory, and when the power is supplied to the memory, This is because the current corresponding to the current passes through the resistor and generates a potential difference, so that the potential difference at the resistor reflects the temperature of the memory.
つまり、本発明のように、メモリの温度を反映した抵抗器での電位差に基づいてリフレッシュレートを設定すれば、最適なリフレッシュレートを簡易に設定することができるのである。 That is, as in the present invention, the optimum refresh rate can be easily set by setting the refresh rate based on the potential difference in the resistor reflecting the temperature of the memory.
したがって、本発明のレート設定装置を用いると、本来必要のないリフレッシュを実行することによる、無駄な電力消費、及び、無駄なリフレッシュに伴うメモリへのアクセス阻害によるメモリの性能悪化を抑制することができる。 Therefore, by using the rate setting device of the present invention, it is possible to suppress unnecessary power consumption caused by executing unnecessary refresh and memory performance deterioration due to access inhibition to the memory accompanying useless refresh. it can.
尚、リフレッシュレートを設定する際、抵抗器での電位差から対応するリフレッシュレートを求めるのではなく、途中、抵抗器での電位差から算出される消費電流、消費電力や、メモリでの消費電力や、メモリでの電位差を算出して、これらに対応するリフレッシュレートを求めてもよい。 When setting the refresh rate, instead of obtaining the corresponding refresh rate from the potential difference at the resistor, the current consumption, the power consumption calculated from the potential difference at the resistor, the power consumption at the memory, A potential difference in the memory may be calculated to obtain a refresh rate corresponding to these.
因みに、上記各手段等の括弧内の符号は、後述する実施形態に記載の具体的手段等との対応関係を示す一例であり、本発明は上記各手段等の括弧内の符号に示された具体的手段等に限定されるものではない。 Incidentally, the reference numerals in parentheses for each of the above means are examples showing the correspondence with the specific means described in the embodiments described later, and the present invention is indicated by the reference numerals in the parentheses of the above respective means. It is not limited to specific means.
以下に本発明の実施形態を図面と共に説明する。
コンピュータ装置１は、ナビゲーション装置や各種ＥＣＵで用いられるコンピュータ装置である。
Embodiments of the present invention will be described below with reference to the drawings.
The computer device 1 is a computer device used in navigation devices and various ECUs.
コンピュータ装置１は、図１に示すように、ＣＰＵ２、記憶部３、ＤＲＡＭ４、及び、抵抗器５を備えている。このうち、ＣＰＵ２、記憶部３、及び、抵抗器５が、本実施形態のレート設定装置９を構成する。
As shown in FIG. 1, the computer device 1 includes a CPU 2, a storage unit 3, a DRAM 4, and a
このコンピュータ装置１内には、図示しない電源に直結された主電力線６と、この主電力線６から分岐する複数の分岐電力線７とが配線されている。
これら主電力線６及び各分岐電力線７が電源からＣＰＵ２、記憶部３、ＤＲＡＭ４に電力を供給する供給路を形成し、ＣＰＵ２、記憶部３、ＤＲＡＭ４は、これら各分岐電力線７に接続され、それぞれ電源から電力の供給を受けて動作する。
In the computer apparatus 1, a main power line 6 directly connected to a power source (not shown) and a plurality of
The main power line 6 and each
ただし、本実施形態では、ＤＲＡＭ４に電力を供給する供給路上であって分岐電力線７には抵抗器５が設置されている。
そのためＤＲＡＭ４は、この抵抗器５を介して電源から電力の供給を受ける。
However, in this embodiment, the
Therefore, the DRAM 4 is supplied with power from the power supply via the
このＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）４は、ＣＰＵ２で実行される処理で一時記憶が必要になった情報等を記憶するメモリである。抵抗器５は、電気抵抗を生じる抵抗素子である。
The DRAM (Dynamic Random Access Memory) 4 is a memory that stores information that needs to be temporarily stored in processing executed by the CPU 2. The
次に、本実施形態のレート設定装置９を構成するＣＰＵ２、記憶部３、及び、抵抗器５のうち、ＣＰＵ２及び記憶部３について、詳細に説明する。
ＣＰＵ２は、記憶部３及びＤＲＡＭ４と通信をして各種処理を実行する処理装置であり、少なくとも２つのＡＤＣポート２０、２１を備えており、記憶部３及びＤＲＡＭ４とはそれぞれデータバスにより通信可能に接続されている。
Next, the CPU 2 and the storage unit 3 among the CPU 2, the storage unit 3, and the
The CPU 2 is a processing device that communicates with the storage unit 3 and the DRAM 4 to execute various processes. The CPU 2 includes at least two
これら２つのＡＤＣポート２０、２１はアナログ／デジタルコンバータを備えたポートであり、このうちＡＤＣポート２０は抵抗器５の入力側（電源側）に接続され、ＡＤＣポート２１は抵抗器５の出力側（ＤＲＡＭ４側）に接続されている。
These two
これによりＡＤＣポート２０には抵抗器５の入力側の電位に関する信号が入力され、ＡＤＣポート２１には抵抗器５の出力側（ＤＲＡＭ側）の電位に関する信号が入力される。
そのため、ＣＰＵ２は、これらＡＤＣポート２０、２１から入力される電位に関する信号に基づいて、抵抗器５での電位差を検出することができる。
As a result, a signal related to the potential on the input side of the
Therefore, the CPU 2 can detect the potential difference at the
また、ＣＰＵ２は、メモリコントローラ２２を内蔵しており、このメモリコントローラ２２がデータバスを介してＤＲＡＭ４との間で通信可能に接続されている。
ＣＰＵ２は、このメモリコントローラ２２を用いてＤＲＡＭ４に関連する各種処理を実行する。
The CPU 2 has a built-in memory controller 22 that is communicably connected to the DRAM 4 via a data bus.
The CPU 2 uses the memory controller 22 to execute various processes related to the DRAM 4.
ＤＲＡＭ４に関連するＣＰＵ２で行われる処理としては、後述するレート設定処理のほかに、このレート設定処理で設定されたリフレッシュレートに基づく時間間隔ごとに、ＤＲＡＭ４のリフレッシュ（メモリ値の上書き）を実行する処理や、各種情報の書き込み、読み出し等の処理等がある。 As processing performed by the CPU 2 related to the DRAM 4, in addition to the rate setting processing described later, the DRAM 4 is refreshed (overwriting of the memory value) at each time interval based on the refresh rate set by the rate setting processing. There are processing and processing such as writing and reading various information.
尚、リフレッシュを実行する処理や、各種情報の書き込み、読み出し等の処理は、公知の処理なので、その説明は省略する。
次に、記憶部３は、不揮発性のリライタブルメモリ等の記憶装置で構成されるものであり、一部をＲＯＭで構成してもよい。
Note that the processing for executing refresh and the processing for writing and reading various information are well-known processing, and thus the description thereof is omitted.
Next, the memory | storage part 3 is comprised by memory | storage devices, such as a non-volatile rewritable memory, and one part may be comprised by ROM.
この記憶部３には、後述するレート設定処理を実行するためのプログラムや、その他プログラム、後述するテーブル情報、抵抗器５の抵抗値に関する情報、電源がＤＲＡＭ４及び抵抗器５に印加する電圧に関する情報、その他情報が記憶されている。
The storage unit 3 stores a program for executing a rate setting process, which will be described later, other programs, table information, which will be described later, information on the resistance value of the
また、記憶部３には、各種処理を実行することにより、リフレッシュレートに関する情報、抵抗器５の入出力側それぞれの電位に関する情報、その他の各種処理に伴う情報が記憶される。
In addition, the storage unit 3 stores information related to the refresh rate, information related to the potential on the input / output side of the
この記憶部３には、これら各種プログラムや各種情報を記憶するための複数の記憶領域が設定されているが、以下の説明では、テーブル情報を記憶する記憶領域を特にテーブル記憶領域３０と呼んで説明する。
In the storage unit 3, a plurality of storage areas for storing these various programs and various information are set. In the following description, the storage area for storing table information is particularly referred to as a
このテーブル記憶領域３０には、２種類のテーブル情報が記憶されている。
このうち第１テーブル情報（本発明の第１相関関係情報）は、図２（ａ）に示すようなＤＲＡＭ４の温度（Ｔｄ）と抵抗器５での消費電流（Ｉｄ）との相関関係を示すものであり、第２テーブル情報（本発明の第２相関関係情報）は、図２（ｂ）に示すようなＤＲＡＭ４の温度とリフレッシュレート（Ａ）との相関関係を示すものである。
In this
Of these, the first table information (first correlation information of the present invention) indicates the correlation between the temperature (Td) of the DRAM 4 and the current consumption (Id) in the
これらテーブル情報は、それぞれの相関関係を実験等により予め求めたものである。
相関関係は、ＤＲＡＭ４の周囲の熱源の数や、ＤＲＡＭ４が熱源から受ける影響、経年変化その他時間的な要因等、様々な要因によって異なることがあるので、各要因に応じて変更し、または一度定めたものを異なるものに更新してもよい。
These pieces of table information are obtained in advance by experiments or the like for the respective correlations.
The correlation may vary depending on various factors such as the number of heat sources around the DRAM 4, the influence of the DRAM 4 from the heat sources, aging, and other temporal factors. Therefore, the correlation may be changed or determined once for each factor. May be updated to a different one.
次に、本実施形態のレート設定装置９を構成するＣＰＵ２で実行されるレート設定処理について、図３に示すフローチャートを用いて説明する。
このレート設定処理は、ＤＲＡＭ４のリフレッシュ（メモリ値の上書き）の実行時に実行される。
Next, rate setting processing executed by the CPU 2 constituting the rate setting device 9 of the present embodiment will be described with reference to the flowchart shown in FIG.
This rate setting process is executed when the DRAM 4 is refreshed (memory value is overwritten).
この処理ではまず、Ｓ１０の処理が実行される。
このＳ１０では、ＡＤＣポート２０、２１を介して抵抗器５の両端の電位Ｖａ、Ｖｂに関する情報を検出する処理が実行される。
In this process, first, the process of S10 is executed.
In S <b> 10, processing for detecting information related to the potentials Va and Vb at both ends of the
電位Ｖａは、入力側（電源側）の電位で、電位Ｖｂは、出力側（ＤＲＡＭ４側）の電位である。
そして、Ｓ１１では、Ｓ１０で入力した電位Ｖａ、Ｖｂに関する情報を記憶部３に記憶する処理が実行される。
The potential Va is a potential on the input side (power supply side), and the potential Vb is a potential on the output side (DRAM 4 side).
And in S11, the process which memorize | stores the information regarding the electric potential Va and Vb input by S10 in the memory | storage part 3 is performed.
次に、Ｓ１２では、この記憶部３に記憶された電位Ｖａ、Ｖｂに関する情報から、抵抗器５での電位差（Ｖａ−ｂ）を算出する処理が実行され、Ｓ１３では、Ｓ１２で求めた電位差（Ｖａ−ｂ）に関する情報を記憶部３に記憶する処理が実行される。
Next, in S12, a process for calculating a potential difference (Va−b) in the
次に、Ｓ１４では、抵抗器５で消費される消費電流（Ｉｄ）を算出する処理が実行される。
この消費電流（Ｉｄ）は、Ｓ１３で記憶部３に記憶された電位差に関する情報と、記憶部３に記憶された抵抗器５の抵抗値に関する情報とから算出される。
Next, in S <b> 14, a process for calculating the consumption current (Id) consumed by the
This consumption current (Id) is calculated from the information regarding the potential difference stored in the storage unit 3 in S13 and the information regarding the resistance value of the
そして、このＳ１４で求められた消費電流（Ｉｄ）は、次のＳ１５で記憶部３に記憶される。
次に、Ｓ１６では、記憶部３のテーブル記憶領域３０に記憶された２つのテーブル情報と、Ｓ１５の処理で記憶部３に記憶された消費電流（Ｉｄ）に関する情報から、リフレッシュレート（Ａ）を求める処理が実行される。
Then, the current consumption (Id) obtained in S14 is stored in the storage unit 3 in the next S15.
Next, in S16, the refresh rate (A) is determined from the two table information stored in the
例えば、第１テーブル情報を用い、Ｓ１４で求めた消費電流（Ｉｄ）から、ＤＲＡＭ４の温度（Ｔｄ）を求め、次に、第２テーブル情報を用い、ＤＲＡＭ４の温度（Ｔｄ）から、リフレッシュレート（Ａ）を求める。 For example, the temperature (Td) of the DRAM 4 is obtained from the current consumption (Id) obtained in S14 using the first table information, and then the refresh rate (Td) is obtained from the temperature (Td) of the DRAM 4 using the second table information. A) is determined.
Ｓ１７では、このリフレッシュレート（Ａ）に関する情報は記憶部３に記憶され、これにより、リフレッシュ処理におけるリフレッシュレートとして設定される。
以後、本実施形態ではＣＰＵ２が、このＳ１７で設定されたリフレッシュレートに応じた時間間隔ごとにＤＲＡＭ４のリフレッシュを実行する。
In S17, information regarding the refresh rate (A) is stored in the storage unit 3, and is thereby set as a refresh rate in the refresh process.
Thereafter, in this embodiment, the CPU 2 refreshes the DRAM 4 at time intervals corresponding to the refresh rate set in S17.
そして、このＳ１７の処理が終了すると、本レート設定処理が終了する。
（本実施形態の特徴的な作用効果）
本実施形態において、リフレッシュ実行時の抵抗器５での消費電流を算出しているのは（Ｓ１４）、ＤＲＡＭ４で消費される電力とＤＲＡＭ４の温度とが相関関係を有し、また、このＤＲＡＭ４に電力が供給されるときに、ＤＲＡＭ４に流れこむ電流が抵抗器５を通過するので、その算出結果が、ＤＲＡＭ４の温度を反映しているからである。
Then, when the process of S17 ends, the rate setting process ends.
(Characteristic effects of this embodiment)
In the present embodiment, the current consumed by the
つまり、本実施形態のように、ＤＲＡＭ４の温度を反映した抵抗器５での消費電流に基づいてリフレッシュレートを設定すれば（Ｓ１６）、最適なリフレッシュレートを設定することができる。
That is, as in this embodiment, if the refresh rate is set based on the current consumption in the
したがって、本実施形態のレート設定処理を実行すると、本来必要のないリフレッシュを実行することによる、無駄な電力消費、及び、無駄なリフレッシュに伴うＤＲＡＭ４へのアクセス阻害によるメモリの性能悪化を抑制することができる。 Therefore, when the rate setting process according to the present embodiment is executed, unnecessary power consumption caused by executing an unnecessary refresh and memory performance deterioration due to access inhibition to the DRAM 4 due to unnecessary refresh are suppressed. Can do.
また、本実施形態では、ＣＰＵ２のＡＤＣポート２０、２１を用いて、抵抗器５での電位差を検出している。
そのため、抵抗器５の電位差を示すアナログ信号をデジタル信号に変換する変換装置を別途用意する必要がないので、コンピュータ装置１の構成を簡略化することができる。
In the present embodiment, the potential difference at the
Therefore, it is not necessary to separately prepare a conversion device that converts an analog signal indicating the potential difference of the
また、本実施形態では、２つのテーブル情報を用いて、リフレッシュレートを設定しているが、これら２つのテーブル情報（第１テーブル情報、第２テーブル情報）を用いたのは、各テーブル情報で規定する相関関係の一部に修正が必要な場合、それらの修正に柔軟に対応することができるからである。
（対応関係）
特許請求の範囲に記載された検出部は、上記実施形態のＡＤＣポート２０、２１及び、レート設定処理のＳ１０、Ｓ１２の処理を実行するＣＰＵ２に相当する。
In this embodiment, the refresh rate is set using two table information. However, the two table information (first table information, second table information) is used for each table information. This is because when some of the prescribed correlations need to be corrected, the correction can be flexibly dealt with.
(Correspondence)
The detection unit described in the claims corresponds to the
特許請求の範囲に記載された算出部は、レート設定処理のＳ１４の処理を実行するＣＰＵ２に相当する。
特許請求の範囲に記載された設定部は、レート設定処理のＳ１７の処理を実行するＣＰＵ２に相当する。
［他の実施形態］
以上、実施形態について説明したが、特許請求の範囲に記載された発明は、上記実施形態に限定されることなく、種々の形態を採り得ることは言うまでもない。
The calculation unit described in the claims corresponds to the CPU 2 that executes the process of S14 of the rate setting process.
The setting unit described in the claims corresponds to the CPU 2 that executes the process of S17 of the rate setting process.
[Other Embodiments]
Although the embodiment has been described above, it is needless to say that the invention described in the claims is not limited to the above embodiment and can take various forms.
（１）上記実施形態で説明したリフレッシュレートの決定方法はあくまでも一例であり、これに限定されるものではない。
例えば、上記実施形態では、リフレッシュレートを抵抗器５の消費電流に基づいて設定したが、これに代えて抵抗器５での消費電力を算出し、この消費電力からリフレッシュレートを設定してもよい。抵抗器５の消費電力も、消費電流と同様、ＤＲＡＭ４の温度を反映しているからである。
(1) The refresh rate determination method described in the above embodiment is merely an example, and the present invention is not limited to this.
For example, in the above embodiment, the refresh rate is set based on the current consumption of the
この場合、第１テーブル情報としては、抵抗器５での消費電力とＤＲＡＭ４の温度Ｔｄとの関係を示すものが用いられ、第２テーブル情報としては、ＤＲＡＭ４の温度Ｔｄとリフレッシュレート（Ａ）との関係を示すものが用いられる。
In this case, as the first table information, information indicating the relationship between the power consumption in the
また、上記実施形態では、抵抗器５の消費電流に基づいてリフレッシュレートを設定したが、抵抗器５での電位差に基づいて直接リフレッシュレートを設定してもよい。
その場合、記憶部３には、相関関係情報として、抵抗器５で生ずる電位差とリフレッシュレートとの相関関係を規定するテーブル情報を記憶しておき、このテーブル情報を用いてリフレッシュレートを設定すればよい。
In the above embodiment, the refresh rate is set based on the current consumption of the
In this case, the storage unit 3 stores table information that defines the correlation between the potential difference generated in the
そして、レート設定処理では、図３に示すＳ１４及びＳ１５の処理を行わず、Ｓ１６において、Ｓ１２で算出した抵抗器５で生ずる電位差から直接リフレッシュレートを求めればよい。
In the rate setting process, the processes of S14 and S15 shown in FIG. 3 are not performed, and in S16, the refresh rate may be obtained directly from the potential difference generated in the
また、上記実施形態では、リフレッシュレートを抵抗器５の消費電流に基づいて設定したが、電源がＤＲＡＭ４と抵抗器５に印加する電圧に関する情報を記憶部３に記憶しておけば、ＤＲＡＭ４での電位差や消費電力を算出することが可能となる。これらの算出はＳ１４で実行すればよい。
Moreover, in the said embodiment, although the refresh rate was set based on the consumption current of the
そして、これらは抵抗器５での電位差に対応して変化するため、これらとリフレッシュレートとの対応関係示す相関関係情報を記憶部３に記憶しておけば、抵抗器５での消費電流からリフレッシュレートを求めた場合と同様に、ＤＲＡＭ４での電位差や消費電力からリフレッシュレートを求めることもできる。
Since these change corresponding to the potential difference in the
（２）上記実施形態では、２つのテーブル情報を用いてリフレッシュレートを決定したが、抵抗器５での消費電流とリフレッシュレート値との相関関係を示した一つのテーブル情報を用いて決定してもよい。
(2) In the above embodiment, the refresh rate is determined using two pieces of table information. However, the refresh rate is determined using one table information indicating the correlation between the current consumption in the
（３）上記実施形態では、ＣＰＵ２として、メモリコントローラ２２を内蔵するものについて説明したが、メモリコントローラ２２は、ＣＰＵ２の他の構成と分離して設けられていてもよい。 (3) In the above embodiment, the CPU 2 that includes the memory controller 22 has been described. However, the memory controller 22 may be provided separately from other components of the CPU 2.
（４）上記実施形態では、抵抗器５として、電気的な抵抗を生ずる抵抗素子を用いたが、これに限られるものではなく、例えば磁界を発生させるコイル素子などを用いて、電磁力を測定する方法でもよい。
(4) In the above embodiment, a resistance element that generates an electrical resistance is used as the
（５）上記実施形態では、抵抗器での消費電流とリフレッシュレートとの相関関係を規定する相関関係情報としてテーブル情報を用いたが、これらの相関関係を示す情報であればどのようなものでもよい。 (5) In the above embodiment, the table information is used as the correlation information that defines the correlation between the current consumption in the resistor and the refresh rate. However, any information indicating these correlations may be used. Good.
（６）上記実施形態では、レート設定処理がリフレッシュを実行するときに実行されると説明したが、これは、リフレッシュが実行されるときとリフレッシュが実行されないときとで抵抗器５を通過する電流値が相違するため、この相違がリフレッシュレートに反映されることを避けるためである。つまり、検出条件を一定化するためである。
(6) In the above-described embodiment, it has been described that the rate setting process is executed when refreshing is performed. This is because the current that flows through the
しかし、ＤＲＡＭ４の温度を求めることができるのであれば、リフレッシュを実行するとき以外のときや、レート設定処理を常時実行してもよい。
（７）上記実施形態では、ＣＰＵ２がＤＲＡＭ４のリフレッシュを実行するが、リフレッシュを実行する機能をＤＲＡＭ４に内蔵し、ＣＰＵ２からの特定コマンドによりその実施有無や周期を切り替えてもよい。
However, as long as the temperature of the DRAM 4 can be obtained, the rate setting process may be executed at times other than when refresh is executed.
(7) In the above embodiment, the CPU 2 performs the refresh of the DRAM 4, but the function of executing the refresh may be built in the DRAM 4, and the presence / absence and the cycle thereof may be switched by a specific command from the CPU 2.
（８）上記実施形態では、消費電流の値を用いてリフレッシュレートを操作するものであるが、例えばリフレッシュレートを操作する代わりに、外部の冷却装置等の設定を操作し、DRAM４の温度を一定に保つことにより、DRAM４を正常に動作させてもよい。 (8) In the above embodiment, the refresh rate is manipulated using the current consumption value. For example, instead of manipulating the refresh rate, the setting of an external cooling device or the like is manipulated to keep the temperature of the DRAM 4 constant. By keeping this, the DRAM 4 may be operated normally.
１… コンピュータ装置 ２… ＣＰＵ ３… 記憶部 ５… 抵抗器 ６… 主電力線
７… 分岐電力線 ９… レート設定装置 ２０、２１… ＡＤＣポート
２２… メモリコントローラ ３０… テーブル記憶領域
DESCRIPTION OF SYMBOLS 1 ... Computer apparatus 2 ... CPU 3 ... Memory |
Claims (8)
電源から前記メモリに電力を供給する供給路上に設置された抵抗器(５)と、
前記抵抗器で生ずる電位差を検出する検出部（２０、２１、Ｓ１０、Ｓ１２）と、
前記検出部で検出された前記電位差から、該電位差に対応する前記リフレッシュレートを設定する設定部（Ｓ１４〜Ｓ１７）と、
を備えることを特徴とするレート設定装置。 A rate setting device for determining a refresh rate for executing a memory refresh,
A resistor (5) installed on a supply path for supplying power to the memory from a power source;
A detection unit (20, 21, S10, S12) for detecting a potential difference generated in the resistor;
A setting unit (S14 to S17) for setting the refresh rate corresponding to the potential difference from the potential difference detected by the detection unit;
A rate setting device comprising:
前記設定部は、
前記検出部で検出された前記電位差から前記抵抗器での消費電流又は消費電力を算出する算出部（Ｓ１４）と、
前記抵抗器での前記消費電流又は前記消費電力と前記リフレッシュレートとの相関関係を規定する相関関係情報を記憶する記憶部(３)と、
を備え、
前記記憶部から読み出した前記相関関係情報を用い、前記算出部で算出された前記消費電流又は前記消費電力から前記リフレッシュレートを設定する
ことを特徴とするレート設定装置。 The rate setting device according to claim 1,
The setting unit
A calculation unit (S14) that calculates current consumption or power consumption in the resistor from the potential difference detected by the detection unit;
A storage unit (3) for storing correlation information that defines a correlation between the consumption current or the power consumption in the resistor and the refresh rate;
With
The rate setting apparatus, wherein the refresh rate is set from the consumption current or the power consumption calculated by the calculation unit using the correlation information read from the storage unit.
前記相関関係情報は、
前記抵抗器での前記消費電流又は消費電力と前記メモリの温度との相関関係を規定する第１相関関係情報と、
前記メモリの温度と前記リフレッシュレートとの相関関係を規定する第２相関関係情報と
であること特徴とするレート設定装置。 The rate setting device according to claim 2,
The correlation information is
First correlation information defining a correlation between the current consumption or power consumption in the resistor and the temperature of the memory;
A rate setting device comprising: second correlation information that defines a correlation between the temperature of the memory and the refresh rate.
前記設定部は、
前記抵抗器で生ずる電位差と前記リフレッシュレートとの相関関係を規定する相関関係情報を記憶する記憶部(３)、
を備え、
前記記憶部から読み出した前記相関関係情報を用い、前記検出部で検出された前記電位差から前記リフレッシュレートを設定する
ことを特徴とするレート設定装置。 The rate setting device according to claim 1,
The setting unit
A storage unit (3) for storing correlation information defining a correlation between a potential difference generated in the resistor and the refresh rate;
With
The rate setting device, wherein the refresh rate is set from the potential difference detected by the detection unit using the correlation information read from the storage unit.
前記設定部は、
前記検出部で検出された前記電位差と、前記メモリに電力を供給する電源が前記メモリ及び前記抵抗器に印加する電圧とから、前記メモリでの電位差を算出する算出部（Ｓ１４）と、
前記メモリでの電位差と前記リフレッシュレートとの相関関係を規定する相関関係情報を記憶する記憶部(３)と、
を備え、
前記記憶部から読み出した前記相関関係情報を用い、前記算出部で算出された前記メモリでの電位差から前記リフレッシュレートを設定する
ことを特徴とするレート設定装置。 The rate setting device according to claim 1,
The setting unit
A calculation unit (S14) for calculating a potential difference in the memory from the potential difference detected by the detection unit and a voltage applied to the memory and the resistor by a power source that supplies power to the memory;
A storage unit (3) for storing correlation information defining a correlation between a potential difference in the memory and the refresh rate;
With
The rate setting apparatus, wherein the refresh rate is set from the potential difference in the memory calculated by the calculation unit using the correlation information read from the storage unit.
前記設定部は、
前記検出部で検出された前記電位差から前記抵抗器での消費電流を算出し、さらに、前記検出部で検出された前記電位差と、前記メモリに電力を供給する電源が前記メモリ及び前記抵抗器に印加する電圧とから、前記メモリでの電位差を算出して、前記メモリで消費される消費電力を算出する算出部（Ｓ１４）と、
前記メモリでの消費電力と前記リフレッシュレートとの相関関係を規定する相関関係情報を記憶する記憶部(３)と、
を備え、
前記記憶部から読み出した前記相関関係情報を用い、前記算出部で算出された前記メモリでの消費電力から前記リフレッシュレートを設定する
ことを特徴とするレート設定装置。 The rate setting device according to claim 1,
The setting unit
The current consumption in the resistor is calculated from the potential difference detected by the detection unit, and the potential difference detected by the detection unit and a power source for supplying power to the memory are supplied to the memory and the resistor. A calculation unit (S14) that calculates a potential difference in the memory from a voltage to be applied and calculates power consumption consumed in the memory;
A storage unit (3) for storing correlation information defining a correlation between power consumption in the memory and the refresh rate;
With
The rate setting device, wherein the refresh rate is set from the power consumption in the memory calculated by the calculation unit using the correlation information read from the storage unit.
前記相関関係情報は、テーブル情報であること特徴とするレート設定装置。 In the rate setting device according to any one of claims 2 to 6,
The rate setting device, wherein the correlation information is table information.
前記検出部は、
当該レート設定装置を構成するＣＰＵに備えられたＡＤＣポート（２０、２１）を用いて前記抵抗器で生ずる電位差を検出することを特徴とするレート設定装置。 The rate setting device according to any one of claims 1 to 7,
The detector is
A rate setting device for detecting a potential difference generated in the resistor by using ADC ports (20, 21) provided in a CPU constituting the rate setting device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013056735A JP2014182854A (en) | 2013-03-19 | 2013-03-19 | Rate setting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013056735A JP2014182854A (en) | 2013-03-19 | 2013-03-19 | Rate setting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014182854A true JP2014182854A (en) | 2014-09-29 |
Family
ID=51701396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013056735A Pending JP2014182854A (en) | 2013-03-19 | 2013-03-19 | Rate setting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014182854A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9857978B1 (en) | 2017-03-09 | 2018-01-02 | Toshiba Memory Corporation | Optimization of memory refresh rates using estimation of die temperature |
-
2013
- 2013-03-19 JP JP2013056735A patent/JP2014182854A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9857978B1 (en) | 2017-03-09 | 2018-01-02 | Toshiba Memory Corporation | Optimization of memory refresh rates using estimation of die temperature |
| US10324625B2 (en) | 2017-03-09 | 2019-06-18 | Toshiba Memory Corporation | Optimization of memory refresh rates using estimation of die temperature |
| US10545665B2 (en) | 2017-03-09 | 2020-01-28 | Toshiba Memory Corporation | Optimization of memory refresh rates using estimation of die temperature |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9304014B2 (en) | Systems and methods for temperature compensation in a utility meter | |
| US10429915B2 (en) | Enhanced dynamic memory management with intelligent current/power consumption minimization | |
| US7840821B2 (en) | Method and apparatus for monitoring energy consumption of an electronic device | |
| US20100142291A1 (en) | Mobile system on chip (SoC) and mobile terminal using the mobile SoC, and method for refreshing a memory in the mobile SoC | |
| JP2010176783A5 (en) | ||
| KR20150079652A (en) | Portable electronic device | |
| KR20020059647A (en) | Time constrained sensor data retrieval system and method | |
| KR20130136343A (en) | Semiconductor device and operating method thereof | |
| JPWO2011074511A1 (en) | Existence determination apparatus, system, method, and program | |
| US9625983B2 (en) | Power throttle mechanism with temperature sensing and activity feedback | |
| US20150212742A1 (en) | Memory control device, information processing apparatus, memory control method, and, storage medium storing memory control program | |
| EP3570285B1 (en) | Frequency-adjusting circuit, electronic memory, and method for determining a refresh frequency for a plurality of dram chips | |
| JP2014182854A (en) | Rate setting device | |
| JP5333482B2 (en) | Power consumption control device, power consumption control method, and power consumption control program | |
| US10361683B2 (en) | Semiconductor integrated circuit | |
| US20180261263A1 (en) | Semiconductor memory apparatus and operating method | |
| JP6098418B2 (en) | Signal control circuit, information processing apparatus, and duty calculation method | |
| US8775738B2 (en) | Reading or writing to memory | |
| US8122232B2 (en) | Self programming slave device controller | |
| US20160322099A1 (en) | Offset detection | |
| US20200335157A1 (en) | Memory system | |
| JP5381895B2 (en) | Control device, protection device, and protection method | |
| CN112050946A (en) | Temperature detection method, temperature detection device, temperature detection system, temperature detector and readable storage medium | |
| CN120371655B (en) | Memory module power consumption detection method, device, medium and program product | |
| KR20140104181A (en) | Semiconductor memory system |