JP2014154770A - Semiconductor device and semiconductor device manufacturing method - Google Patents
Semiconductor device and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2014154770A JP2014154770A JP2013024755A JP2013024755A JP2014154770A JP 2014154770 A JP2014154770 A JP 2014154770A JP 2013024755 A JP2013024755 A JP 2013024755A JP 2013024755 A JP2013024755 A JP 2013024755A JP 2014154770 A JP2014154770 A JP 2014154770A
- Authority
- JP
- Japan
- Prior art keywords
- bus bar
- semiconductor device
- switching element
- output bus
- switching elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Inverter Devices (AREA)
Abstract
【課題】 大型化及び高コスト化を抑制可能であると共にインダクタンスを低減可能な半導体装置、及び半導体装置の製造方法を提供する。
【解決手段】 半導体装置1においては、単一の平板状の出力バスバー40の両端部41,43のそれぞれに接合されたスイッチング素子10,20同士が、出力バスバー40を折り曲げることにより互いに積層するように配置される。また、出力バスバー40の重複部分45が、モジュール化の際のモールド樹脂Aから突出して延在する。このため、出力バスバー40に対して別部材をさらに接合する必要がない。よって、スイッチング素子10,20同士を近接して配置させることにより、大型化及び高コスト化を抑制可能である。さらに、正極バスバー14及び負極バスバー24を互いに近接して配置して寄生インダクタンスを低減することが可能となる。
【選択図】図2
PROBLEM TO BE SOLVED: To provide a semiconductor device capable of suppressing increase in size and cost and reducing inductance, and a method for manufacturing the semiconductor device.
In a semiconductor device, switching elements (10, 20) joined to both ends (41, 43) of a single flat output bus bar (40) are stacked together by bending the output bus bar (40). Arranged. Further, the overlapping portion 45 of the output bus bar 40 extends from the mold resin A when modularized. For this reason, it is not necessary to join another member to the output bus bar 40 further. Therefore, it is possible to suppress the increase in size and cost by arranging the switching elements 10 and 20 close to each other. Furthermore, it is possible to reduce the parasitic inductance by arranging the positive electrode bus bar 14 and the negative electrode bus bar 24 close to each other.
[Selection] Figure 2
Description
本発明は、一対のスイッチング素子を備える半導体装置、及び、半導体装置の製造方法に関する。 The present invention relates to a semiconductor device including a pair of switching elements and a method for manufacturing the semiconductor device.
特許文献1には、互いに対向して配置された一対のIGBT(Insulated Gate Bipolar Transistor)素子を樹脂によりモールドしてなる半導体装置が記載されている。特許文献1に記載の半導体装置においては、一方のIGBT素子のエミッタと他方のIGBT素子のコレクタとを電気的に接続する金属配線板に対して、出力バスバーをネジ止めにより接合している。
特許文献1に記載の半導体装置においては、上述したように、IGBT素子同士を接続する金属配線板に対して出力バスバーをネジ止めして接合している。このため、それらの接合部分には、ネジ止めのための工具隙等を設ける必要がある。したがって、その工具隙の分だけIGBT素子同士が離間するため、装置が大型化すると共にモールド樹脂の必要量が増加して材料費が高くなる。
In the semiconductor device described in
また、金属配線板及び出力バスバーによって形成される電流経路が工具隙の分だけ冗長化するため、抵抗やインダクタンスが増加する。さらに、一方のIGBT素子のコレクタに接続される高圧バスバーと、他方のIGBT素子のエミッタに接続される低圧バスバーとが工具隙の分だけ離れて配置されるので、寄生インダクタンスが大きくなる。 In addition, since the current path formed by the metal wiring board and the output bus bar is made redundant by the amount of the tool gap, resistance and inductance increase. Furthermore, since the high voltage bus bar connected to the collector of one IGBT element and the low voltage bus bar connected to the emitter of the other IGBT element are arranged apart from each other by the amount of the tool gap, parasitic inductance increases.
本発明は、そのような事情に鑑みてなされたものであり、大型化及び高コスト化を抑制可能であると共にインダクタンスを低減可能な半導体装置、及び半導体装置の製造方法を提供することを課題とする。 The present invention has been made in view of such circumstances, and it is an object of the present invention to provide a semiconductor device capable of suppressing an increase in size and cost, and capable of reducing inductance, and a method for manufacturing the semiconductor device. To do.
上記課題を解決するために、本発明に係る半導体装置は、一対のスイッチング素子を備える半導体装置であって、一方のスイッチング素子の所定の端子と他方のスイッチング素子の所定の端子とを電気的に接続する単一の中間電極を備え、略平板状の中間電極の両端部のそれぞれに接合されたスイッチング素子同士を、中間電極を折り曲げることにより互いに積層するように配置した後に、モールド樹脂により封止してモジュール化されており、中間電極を折り曲げて生じる中間電極の重複部分は、モールド樹脂から突出して延在している、ことを特徴とする。 In order to solve the above problems, a semiconductor device according to the present invention is a semiconductor device including a pair of switching elements, and electrically connects a predetermined terminal of one switching element and a predetermined terminal of the other switching element. A single intermediate electrode to be connected is provided, and switching elements bonded to both ends of the substantially flat intermediate electrode are arranged so as to be stacked on each other by bending the intermediate electrode, and then sealed with a mold resin. Thus, the overlapping portion of the intermediate electrode produced by bending the intermediate electrode protrudes from the mold resin and extends.
また、上記課題を解決するために、本発明に係る半導体装置の製造方法は、一対のスイッチング素子を備える半導体装置の製造方法であって、一方のスイッチング素子の所定の端子と他方のスイッチング素子の所定の端子とを電気的に接続するための単一の中間電極を用意する第1の工程と、第1の工程の後に、略平板状の中間電極の両端部のそれぞれにスイッチング素子を接合する第2の工程と、第2の工程の後に、中間電極を折り曲げることによって、スイッチング同士を互いに積層するように配置する第3の工程と、第3の工程の後に、スイッチング素子をモールド樹脂により封止してモジュール化する第4の工程と、を含み、中間電極を折り曲げて生じる中間電極の重複部分は、第4の工程においてスイッチング素子をモールド樹脂により封止したときにモールド樹脂から突出して延在する、ことを特徴とする。 In order to solve the above-described problem, a manufacturing method of a semiconductor device according to the present invention is a manufacturing method of a semiconductor device including a pair of switching elements, and includes a predetermined terminal of one switching element and a switching element of the other switching element. A first step of preparing a single intermediate electrode for electrically connecting to a predetermined terminal, and after the first step, a switching element is joined to each of both ends of the substantially flat plate-like intermediate electrode. After the second step, after the second step, the intermediate electrode is bent to arrange the switching elements so as to be stacked on each other. After the third step, the switching element is sealed with a mold resin. A fourth step of stopping and modularizing, and the overlapping portion of the intermediate electrode produced by bending the intermediate electrode is formed by molding resin the switching element in the fourth step. It extends projecting from the molding resin when sealed more sealing, characterized in that.
この半導体装置、及び半導体装置の製造方法においては、単一の平板状の中間電極の両端部のそれぞれに接合されたスイッチング素子同士を、中間電極を折り曲げることにより互いに積層するように配置する。そして、中間電極の重複部分は、モジュール化の際のモールド樹脂から突出して延在している。したがって、中間電極に対して別部材からなる出力バスバー等をさらに接合する必要がない(すなわち、接合のための工具隙等が必要ない)。 In the semiconductor device and the method for manufacturing the semiconductor device, the switching elements bonded to both ends of the single flat plate-like intermediate electrode are arranged so as to be stacked on each other by bending the intermediate electrode. And the overlapping part of the intermediate electrode protrudes and extends from the mold resin at the time of modularization. Therefore, it is not necessary to further join an output bus bar or the like made of another member to the intermediate electrode (that is, no tool gap or the like for joining is necessary).
よって、スイッチング素子同士を近接して配置させることが可能であるので、装置の大型化を抑制可能であると共に、モールド樹脂の必要量を低減して高コスト化を抑制可能である。さらに、一対のスイッチング素子を正極と負極との間に接続するための正極バスバー及び負極バスバーを互いに近接して配置可能であるので、寄生インダクタンスを低減することが可能となる。 Therefore, since it is possible to arrange the switching elements close to each other, it is possible to suppress an increase in the size of the apparatus, and it is possible to reduce the required amount of the mold resin and suppress an increase in cost. Furthermore, since the positive electrode bus bar and the negative electrode bus bar for connecting the pair of switching elements between the positive electrode and the negative electrode can be arranged close to each other, the parasitic inductance can be reduced.
本発明によれば、大型化及び高コスト化を抑制可能であると共にインダクタンスを低減可能な半導体装置、及び半導体装置の製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor device which can suppress enlargement and cost increase, and can reduce an inductance, and the manufacturing method of a semiconductor device can be provided.
以下、本発明に係る半導体装置、及び半導体装置を製造する方法について、図面を参照して詳細に説明する。なお、図面の説明において、同一の要素同士、或いは相当する要素同士には、互いに同一の符号を付し、重複する説明を省略する。また、各図面において、各部の寸法比率は、実際のものとは異なる場合がある。 Hereinafter, a semiconductor device and a method for manufacturing the semiconductor device according to the present invention will be described in detail with reference to the drawings. In the description of the drawings, the same elements or corresponding elements are denoted by the same reference numerals, and redundant description is omitted. Moreover, in each drawing, the dimension ratio of each part may differ from an actual thing.
図1の(a)は、本発明に係る半導体装置の一実施形態の平面図であり、図1の(b)は、本発明に係る半導体装置の一実施形態を含むインバータの回路図である。図2の(a)は、図1の(a)のIIA−IIA線に沿っての断面図であり、図2の(b)は、図1の(a)のIIB−IIB線に沿っての断面図である。 FIG. 1A is a plan view of one embodiment of a semiconductor device according to the present invention, and FIG. 1B is a circuit diagram of an inverter including one embodiment of a semiconductor device according to the present invention. . 2A is a sectional view taken along line IIA-IIA in FIG. 1A, and FIG. 2B is taken along line IIB-IIB in FIG. FIG.
図1,2に示されるように、本実施形態に係る半導体装置1は、一対のスイッチング素子10,20を備えている。本実施形態においては、主に、スイッチング素子10,20をIGBTとして説明する。ただし、スイッチング素子10,20は、その他にも、例えば、IGBTとダイオードとのペア、MOSとダイオードのペア、MOSのみ、及び、RC(Reverse Conducting)−IGBT等を用いることができる。
As shown in FIGS. 1 and 2, the
スイッチング素子10,20は、上下方向に互いに積層するように配置された状態において、モールド樹脂Aによって封止されてモジュール化されている。モールド樹脂Aは、例えば熱硬化性のエポキシ等である。なお、スイッチング素子10,20と共にダイオード等も一体にモジュール化することができるが、ここでは省略する。
The
スイッチング素子10,20は、それぞれに逆並列に接続されたダイオードD1,D2と共に、正極Pと負極Nとの間に直列に接続され、例えば、3相インバータIのU相を構成している。スイッチング素子10のコレクタC1は、正極Pに接続されている。スイッチング素子10のエミッタ(所定の端子)E1は、スイッチング素子20のコレクタ(所定の端子)C2に接続されている。
The
スイッチング素子20のエミッタE2は、負極Nに接続されている。スイッチング素子10のエミッタE1とスイッチング素子20のコレクタC2との接続点には、U相出力端子Uが設けられている。スイッチング素子10は、上アーム側のスイッチング素子であり、スイッチング素子20は、下アーム側のスイッチング素子である。
The emitter E2 of the
スイッチング素子10は、コレクタC1が形成された下面10aと、エミッタE1及びゲートG1が形成された上面10bとを有している。スイッチング素子10の下面10aには、半田等の導電性接着剤12によって放熱板11が接合されている。放熱板11は、金属等の導電材料からなり、導電性接着剤12を介してスイッチング素子10のコレクタC1に電気的に接続されている。したがって、放熱板11は、正電極として機能する。なお、放熱板11の少なくとも一部分(ここでは下面)は、放熱のために、モールド樹脂Aから露出している。
The
放熱板11には、半田等の導電性接着剤13によって、正極バスバー(リードフレーム)14が接合されている。したがって、正極バスバー14は、導電性接着剤13、放熱板11、及び、導電性接着剤12を介してスイッチング素子10のコレクタC1に電気的に接続されている。正極バスバー14は、例えば薄い銅版等により構成されており、放熱板11の一端部から延在してモールド樹脂Aから突出している。なお、スイッチング素子10の上面10bに形成されたゲートG1は、例えば金や銅からなるワイヤW1によって、ゲート信号端子B1に電気的に接続されている。
A positive electrode bus bar (lead frame) 14 is joined to the
スイッチング素子20は、コレクタC2が形成された上面20aと、エミッタE2及びゲートG2が形成された下面20bとを有している。スイッチング素子20の上面20aには、半田等の導電性接着剤22によって放熱板21が接合されている。放熱板21は、金属等の導電材料からなり、導電性接着剤22を介してスイッチング素子20のコレクタC2に電気的に接続されている。したがって、放熱板21は、(例えばU相の)出力電極として機能する。なお、放熱板21の少なくとも一部分(ここでは上面)は、放熱のために、モールド樹脂Aから露出している。
The
スイッチング素子20の下面20bには、半田等の導電性接着剤23によって、負極バスバー(リードフレーム)24が接合されている。負極バスバー24は、導電性接着剤23を介してスイッチング素子20のエミッタE2に電気的に接続されている。負極バスバー24は、例えば薄い銅版等により構成されており、スイッチング素子20の下面20bから正極バスバー14に沿って延在し、モールド樹脂Aから突出している。なお、スイッチング素子20の下面20bに形成されたゲートG2は、例えば金や銅からなるワイヤW2によって、ゲート信号端子B2に電気的に接続されている。
A negative electrode bus bar (lead frame) 24 is joined to the
正極バスバー14と負極バスバー24とは、その大部分において、互いに近接して対向するように(併走するように)配置されている。そして、正極バスバー14と負極バスバー24との間には、絶縁板30が介在させられている。したがって、正極バスバー14と負極バスバー24とは、絶縁板30によって互いに電気的に絶縁されている。絶縁板30は、例えば、ガラスエポキシ等の樹脂やセラミック等によって、厚さ0.2mm程度の長尺板状に形成されている。
Most of the positive
ここで、半導体装置1は、出力バスバー(リードフレーム:中間電極)40をさらに備えている。出力バスバー40は、単一の導電部材によって略U字板状に形成されている。出力バスバー40の一端部41は、半田等の導電性接着剤42によってスイッチング素子10の上面10bに接合されている。出力バスバー40の他端部43は、半田等の導電性接着剤44によって放熱板21に接合されている。
Here, the
したがって、スイッチング素子10のエミッタE1と、スイッチング素子20のコレクタC2とは、導電性接着剤42、出力バスバー40、導電性接着剤44、及び、放熱板21を介して電気的に接続されている。つまり、半導体装置1は、スイッチング素子10の上面10bに形成されたエミッタE1と、スイッチング素子20の上面20aに形成されたコレクタC2とを電気的に接続する単一の出力バスバー40を備えている。
Therefore, the emitter E1 of the switching
スイッチング素子10,20は、後述するように、平板状の出力バスバー40の両端部41,43のそれぞれに接合された後に、出力バスバー40を略U字状に折り曲げることにより上下方向に積層するように配置され、モールド樹脂Aにより封止してモジュール化されている。出力バスバー40を略U字状に折り曲げた際に生じる重複部分45は、正極バスバー14及び負極バスバー24に沿って延在し、正極バスバー14及び負極バスバー24と同様にしてモールド樹脂Aから突出している。
As will be described later, the switching
引き続いて、半導体装置1の製造方法について説明する。図3、図4、及び図5は、図1,2に示された半導体装置の製造方法の主要な工程を説明するための図である。なお、図3〜5の各図は、図4の(b)が平面図である他は側面図である。
Subsequently, a method for manufacturing the
本実施形態に係る半導体装置1の製造方法においては、まず、図3の(a)に示されるように、スイッチング素子10を導電性接着剤12によって放熱板11に接合すると共に、スイッチング素子20を導電性接着剤22によって放熱板21に接合する(工程S101)。このとき、スイッチング素子10の下面10aに形成されたコレクタC1を放熱板11に電気的に接続すると共に、スイッチング素子20の上面(図3では下側の面)20aに形成されたコレクタC2に放熱板21を電気的に接続する。
In the method for manufacturing the
続いて、正極バスバー14、負極バスバー24、出力バスバー40、及びゲート信号端子B1,B2を用意する(第1の工程)。このとき、出力バスバー40は、略U字状に折り曲げられておらず、略平板状を呈している。また、正極バスバー14、負極バスバー24、出力バスバー40、及びゲート信号端子B1,B2は、それぞれの一部分が所定のフレーム材に接合されることにより、互いに一体に構成されている。
Subsequently, the positive
続いて、図3の(b)に示されるように、放熱板11の一端部に導電性接着剤13によって正極バスバー14を接合すると共に、スイッチング素子20の下面(図3では上側の面)20bに導電性接着剤23によって負極バスバー24を接合する(工程S102)。また、この工程S102においては、平板状の出力バスバー40の一端部41を導電性接着剤42によってスイッチング素子10の上面10bに接合する共に、その他端部43を導電性接着剤44によって放熱板21に接合する(工程S102:第2の工程)。
Subsequently, as shown in FIG. 3B, the positive
つまり、この工程S102においては、正極バスバー14,15の接合と併せて、出力バスバー40の両端部41,43のそれぞれにスイッチング素子10,20を接合する。これにより、スイッチング素子10のエミッタE1とスイッチング素子20のコレクタC2とが出力バスバー40により電気的に接続される。
That is, in this process S102, the switching
続いて、図4に示されるように、ゲート信号線B1をワイヤW1によってスイッチング素子10のゲートG1に電気的に接続すると共に、ゲート信号線B2をワイヤW2によってスイッチング素子20ゲートG2に電気的に接続する(工程S103)。
Subsequently, as shown in FIG. 4, the gate signal line B1 is electrically connected to the gate G1 of the switching
上述したように、正極バスバー14、負極バスバー24、出力バスバー40、及びゲート信号端子B1,B2は、所定のフレーム材によって一体に構成されている。このため、この工程S102及び工程S103においては、正極バスバー14、負極バスバー24、出力バスバー40、及びゲート信号端子B1,B2を、同時に所定の位置に配置し、同一面側から実装することができる。
As described above, the positive
続いて、図4に示される折り曲げ線(出力バスバー40の長手方向における略中心位置)Lにおいて出力バスバー40を略180°折り曲げることにより、出力バスバー40を略U字状に形成し、スイッチング素子10,20を上下方向に積層するように配置する(工程S104:第3の工程)。これにより、正極バスバー14と負極バスバー24とが互いに近接して併走することとなる。
Subsequently, the
なお、出力バスバー40によって形成される電流経路を短くするために、出力バスバー40の重複部分45において、出力バスバー40を短絡させることが好ましい。そのためには、例えば、出力バスバー40の重複部分45が互いに接触するようクランプしたり、重複部分45に溶接等を施すことにより互いに接合したりすることができる。
In order to shorten the current path formed by the
続いて、図2に示されるように、正極バスバー14と負極バスバー24との間に絶縁板30を介在させた後に、スイッチング素子10,20をモールド樹脂Aによって封止することによりモジュール化する(第4の工程)。このとき、出力バスバー40の重複部分45は、モールド樹脂Aから突出している。
Subsequently, as shown in FIG. 2, after the insulating
その後、正極バスバー14、負極バスバー24、出力バスバー40、及びゲート信号端子B1,B2をフレーム材から切り離して互いに分離することにより、半導体装置1が得られる。なお、各部材をフレーム材から切り離したときに、その切断部分がモールド樹脂Aから露出する場合がある。この製造方法においては、その切断部分の露出が問題にならないような配置としているが、場合によっては、ポッティング等によりその切断部分を封止してもよい。
Thereafter, the positive
以上説明したように、本実施形態に係る半導体装置1、及び半導体装置1の製造方法においては、単一の平板状の出力バスバー40の両端部41,43のそれぞれに接合されたスイッチング素子10,20同士を、出力バスバー40を折り曲げることにより互いに積層するように配置する。そして、出力バスバー40の重複部分45は、モジュール化の際のモールド樹脂Aから突出して延在している。
As described above, in the
したがって、出力バスバー40に対して別部材等をさらに接合する必要がない(すなわち、接合のための工具隙等が必要ない)。よって、スイッチング素子10,20同士を近接して配置させることが可能であるので、装置の大型化を抑制可能であると共に、モールド樹脂Aの必要量を低減して高コスト化を抑制可能である。さらに、スイッチング素子10,20を正極Pと負極Nとの間に接続するための正極バスバー14及び負極バスバー24を互いに近接して配置可能であるので、正極バスバー14と負極バスバー24との結合率を上げることにより、寄生インダクタンスを低減することが可能となる。
Therefore, it is not necessary to further join another member or the like to the output bus bar 40 (that is, no tool gap or the like is necessary for joining). Therefore, since it is possible to arrange switching
さらに、本実施形態に係る半導体装置1の製造方法においては、スイッチング素子10(放熱板11)及びスイッチング素子20(放熱板21)の一方の側から(図示上側から)、正極バスバー14、負極バスバー24、出力バスバー40を接合することができ、作業性が良好である。また、同様の理由から、フレーム材によって互いに一体にされた正極バスバー14、負極バスバー24、及びバスバー40を用いることができるので(すなわち、それらを同一のリードフレームで構成することが可能であるので)、作業性がさらに向上する。
Furthermore, in the method for manufacturing the
以上の実施形態は、本発明に係る半導体装置、及び半導体装置の製造方法の一実施形態を説明したものである。したがって、本発明に係る半導体装置、及び半導体装置の製造方法は、上述した半導体装置1、及び半導体装置1の製造方法に限定されない。本発明に係る半導体装置、及び半導体装置の製造方法は、各請求項の要旨を変更しない範囲において、上述したものを任意に変更したものとすることができる。
The above embodiment describes one embodiment of the semiconductor device and the method for manufacturing the semiconductor device according to the present invention. Therefore, the semiconductor device and the method for manufacturing the semiconductor device according to the present invention are not limited to the
例えば、上記実施形態は、本発明を3相インバータのU相を構成する場合に適用した例を説明したが、本発明の適用の態様はこれに限定されない。本発明は、互いに電気的に接続された一対のスイッチング素子を備える任意の半導体装置(例えばコンバータ等)に適用することができる。 For example, although the said embodiment demonstrated the example which applied this invention when comprising the U phase of a three-phase inverter, the aspect of application of this invention is not limited to this. The present invention can be applied to any semiconductor device (for example, a converter) including a pair of switching elements that are electrically connected to each other.
1…半導体装置、10,20…スイッチング素子、40…出力バスバー(中間電極)、41…一端部、43…他端部、45…重複部分、A…モールド樹脂。
DESCRIPTION OF
Claims (2)
一方の前記スイッチング素子の所定の端子と他方の前記スイッチング素子の所定の端子とを電気的に接続する単一の中間電極を備え、
略平板状の前記中間電極の両端部のそれぞれに接合された前記スイッチング素子同士を、前記中間電極を折り曲げることにより互いに積層するように配置した後に、モールド樹脂により封止してモジュール化されており、
前記中間電極を折り曲げて生じる前記中間電極の重複部分は、前記モールド樹脂から突出して延在している、
ことを特徴とする半導体装置。 A semiconductor device comprising a pair of switching elements,
A single intermediate electrode that electrically connects a predetermined terminal of one of the switching elements and a predetermined terminal of the other switching element;
The switching elements joined to both ends of the substantially flat intermediate electrode are arranged so as to be stacked on each other by bending the intermediate electrode, and then sealed with a mold resin to be modularized. ,
The overlapping portion of the intermediate electrode generated by bending the intermediate electrode extends from the mold resin,
A semiconductor device.
一方の前記スイッチング素子の所定の端子と他方の前記スイッチング素子の所定の端子とを電気的に接続するための単一の中間電極を用意する第1の工程と、
前記第1の工程の後に、略平板状の前記中間電極の両端部のそれぞれに前記スイッチング素子を接合する第2の工程と、
前記第2の工程の後に、前記中間電極を折り曲げることによって、前記スイッチング素子同士を互いに積層するように配置する第3の工程と、
前記第3の工程の後に、前記スイッチング素子をモールド樹脂により封止してモジュール化する第4の工程と、を含み、
前記中間電極を折り曲げて生じる前記中間電極の重複部分は、前記第4の工程において前記スイッチング素子を前記モールド樹脂により封止したときに前記モールド樹脂から突出して延在する、
ことを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device comprising a pair of switching elements,
A first step of preparing a single intermediate electrode for electrically connecting a predetermined terminal of one of the switching elements and a predetermined terminal of the other switching element;
After the first step, a second step of bonding the switching element to each of both ends of the substantially flat intermediate electrode;
A third step of arranging the switching elements so as to be stacked on each other by bending the intermediate electrode after the second step;
After the third step, a fourth step of sealing the switching element with a mold resin to form a module,
The overlapping portion of the intermediate electrode generated by bending the intermediate electrode extends and protrudes from the mold resin when the switching element is sealed with the mold resin in the fourth step.
A method for manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013024755A JP2014154770A (en) | 2013-02-12 | 2013-02-12 | Semiconductor device and semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013024755A JP2014154770A (en) | 2013-02-12 | 2013-02-12 | Semiconductor device and semiconductor device manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014154770A true JP2014154770A (en) | 2014-08-25 |
Family
ID=51576318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013024755A Withdrawn JP2014154770A (en) | 2013-02-12 | 2013-02-12 | Semiconductor device and semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014154770A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018037487A (en) * | 2016-08-30 | 2018-03-08 | トヨタ自動車株式会社 | Bus bar structure |
| KR20180088394A (en) * | 2015-11-27 | 2018-08-03 | 로베르트 보쉬 게엠베하 | Power modules for electric motors |
| JP2021100337A (en) * | 2019-12-23 | 2021-07-01 | 豊田鉄工株式会社 | Bus bar |
| WO2025204890A1 (en) * | 2024-03-29 | 2025-10-02 | 株式会社オートネットワーク技術研究所 | Metal member and method for manufacturing metal member |
-
2013
- 2013-02-12 JP JP2013024755A patent/JP2014154770A/en not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180088394A (en) * | 2015-11-27 | 2018-08-03 | 로베르트 보쉬 게엠베하 | Power modules for electric motors |
| JP2018535641A (en) * | 2015-11-27 | 2018-11-29 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングRobert Bosch Gmbh | Power module for electric motor |
| US10505489B2 (en) | 2015-11-27 | 2019-12-10 | Robert Bosch Gmbh | Power module for an electric motor |
| KR102548002B1 (en) * | 2015-11-27 | 2023-06-28 | 로베르트 보쉬 게엠베하 | Power modules for electric motors |
| JP2018037487A (en) * | 2016-08-30 | 2018-03-08 | トヨタ自動車株式会社 | Bus bar structure |
| JP2021100337A (en) * | 2019-12-23 | 2021-07-01 | 豊田鉄工株式会社 | Bus bar |
| WO2021131155A1 (en) * | 2019-12-23 | 2021-07-01 | 豊田鉄工株式会社 | Bus bar and method for producing same |
| CN114762205A (en) * | 2019-12-23 | 2022-07-15 | 丰田铁工株式会社 | Bus bar and method for manufacturing same |
| JP7295010B2 (en) | 2019-12-23 | 2023-06-20 | 豊田鉄工株式会社 | busbar |
| US12340922B2 (en) | 2019-12-23 | 2025-06-24 | Toyoda Iron Works Co., Ltd. | Bus bar and method for producing same |
| WO2025204890A1 (en) * | 2024-03-29 | 2025-10-02 | 株式会社オートネットワーク技術研究所 | Metal member and method for manufacturing metal member |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3847676B2 (en) | Power semiconductor device | |
| US9673118B2 (en) | Power module and method of manufacturing power module | |
| CN103493197B (en) | Semiconductor device and manufacturing method thereof | |
| JP6979864B2 (en) | Power semiconductor devices and their manufacturing methods | |
| US9312211B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN103688352B (en) | Semiconductor device and method for manufacturing semiconductor device | |
| WO2018135104A1 (en) | Semiconductor device | |
| US10720383B2 (en) | Semiconductor device configuring upper and lower arms including auxiliary terminals | |
| JP7046742B2 (en) | Power module | |
| JP6785893B2 (en) | Power module and its manufacturing method | |
| JP6331294B2 (en) | Semiconductor device | |
| JP5811072B2 (en) | Power module | |
| KR20210076469A (en) | Power module and method for manufacturing the same | |
| JP4829690B2 (en) | Semiconductor device | |
| CN111354709B (en) | Semiconductor device and method for manufacturing the same | |
| JP2014154770A (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP2012089794A (en) | Semiconductor device | |
| KR20150108747A (en) | Semiconductor device and process for manufacturing thereof | |
| JP2009141288A (en) | Power semiconductor module | |
| JP2016184757A (en) | Semiconductor device | |
| US11894348B2 (en) | Power semiconductor device | |
| JP2019067950A (en) | Semiconductor device manufacturing method | |
| JP7428679B2 (en) | Power semiconductor devices and power conversion devices | |
| JP2024018064A (en) | semiconductor equipment | |
| JP2022067902A (en) | Electronic device and manufacturing method for electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150406 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20151102 |