JP2014142390A - 電気光学装置、電気光学装置の製造方法、及び電子機器 - Google Patents

Abstract

【課題】電気的な信頼性を向上させることができる液晶装置、液晶装置の製造方法、及び電子機器を提供する。
【解決手段】第１基材１０ａと、第１基材１０ａの上に配置されるＴＦＴ３０と、ＴＦＴ３０に接続される、一対の電極の間に絶縁膜が挟持された容量素子１１６と、一対の電極のうちの一方の電極に電気的に接続される第１配線１１６ａ１と、一対の電極のうちの他方の電極に電気的に接続される第２配線１１６ｃ１と、第１配線１１６ａ１と電気的に接続されるコンタクトホールＣＮＴ７１ａと、第２配線１１６ｃ１と電気的に接続されるコンタクトホールＣＮＴ７２ａと、を含み、コンタクトホールＣＮＴ７１ａ及びコンタクトホールＣＮＴ７２ａは、第１配線１１６ａ１及び第２配線１１６ｃ１上に配置されるパッド絶縁層１１ｅに設けられる。
【選択図】図７

Description

本発明は、電気光学装置、電気光学装置の製造方法、及び電子機器に関する。

上記電気光学装置の一つとして、例えば、画素電極をスイッチング制御する素子としてトランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。液晶装置は、例えば、直視型ディスプレイやプロジェクターのライトバルブなどにおいて用いられている。

このような液晶装置は、例えば、特許文献１に記載のように、コンタクトホールを介して、固定電位側の配線と、一対の容量電極間に誘電体膜（絶縁膜）が挟持された構造の蓄積容量とが、電気的に接続されている。

特開２００５−１２８３０９号公報

しかしながら、上記一対の容量電極のうち一方の容量電極に接続される配線（固定電位側：ＣＯＭ電位）の面積、及び他方の容量電極に接続される配線（ソース電位）の面積の両方が比較的広い場合、例えば、製造過程において発生した静電気が、ソース電位が印加されたソース配線側、及びコモン電位が印加されたコモン配線側の両方に多くたまる（大きな寄生容量をもつ）。これにより、コモン配線側にパッド部（コンタクトホール）を開けた際、ソース配線側からコモン配線側に過剰な静電気が流れ、蓄積容量を構成する誘電体膜（絶縁膜）が静電破壊されるという課題がある。

本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。

［適用例１］本適用例に係る電気光学装置は、第１基材と、前記第１基材の上に配置されるトランジスターと、前記トランジスターのソース領域に接続される、一対の電極の間に絶縁膜が挟持された容量と、前記一対の電極のうちの一方の電極に電気的に接続される第１配線と、前記一対の電極のうちの他方の電極に電気的に接続される第２配線と、前記第１基材の上から見て、前記第１配線と重なるように配置される第１コンタクトホールと、前記第１基材の上から見て、前記第２配線と重なるように配置される第２コンタクトホールと、を含み、前記第１コンタクトホール及び前記第２コンタクトホールは、前記第１配線及び前記第２配線上に配置される絶縁層に設けられることを特徴とする。

本適用例によれば、第１配線の上に形成される第１コンタクトホールと、第２配線の上に形成される第２コンタクトホールとが、同層の絶縁層に設けられているので、第１配線側にたまった静電気を第１コンタクトホールから逃がし、第２配線側にたまった静電気を第２コンタクトホールから逃がすことができる。言い換えれば、第１コンタクトホールとは別に、第２コンタクトホールを設けておくことにより、各配線や電極に蓄積された過剰な静電気が、第１コンタクトホールに集中して流れることを抑えることができる。つまり、過剰な静電気によって容量を破壊することを防ぐことができる。ここで、前記一対の電極のうちの一方あるいは他方の電極に電気的に接続される配線とは、前記一方あるいは他方の電極層を用いた配線を含むものとする。

［適用例２］上記適用例に係る電気光学装置において、前記第１コンタクトホールに金属膜が埋め込まれた第１電極と、前記第２コンタクトホールに金属膜が埋め込まれた第２電極と、が設けられていることが好ましい。

本適用例によれば、第１コンタクトホールに埋め込まれた第一電極から延在する配線をパターンニングする場合、前記第２コンタクトホールの底部をエッチングすることを防止することが出来る。

［適用例３］上記適用例に係る電気光学装置において、前記第１電極には、ソース電位が印加され、前記第２電極には、コモン電位が印加されることが好ましい。

本適用例によれば、第１電極にソース電位が印加され、第２電極にコモン電位が印加されるので、どちらの電極に繋がる配線も、比較的広い面積を有することになる。よって、第１配線及び第２配線に過剰な静電気が蓄積された場合でも、第１配線側の静電気を第１コンタクトホールから逃がし、第２配線側の静電気を第２コンタクトホールから逃がすことが可能となる。その結果、静電気が容量絶縁膜に流れることを抑え、容量が破壊することを防ぐことができる。

［適用例４］本適用例に係る電気光学置の製造方法は、第１基材の上にトランジスターを形成するトランジスター形成工程と、前記トランジスターの上に、前記トランジスターのソース領域と接続される、一対の電極間に絶縁膜が挟持された構造の容量を形成する容量形成工程と、前記一対の電極のうち一方の電極と電気的に接続される第１配線を形成する第１配線形成工程と、前記一対の電極のうち他方の電極と電気的に接続される第２配線を形成する第２配線形成工程と、前記第１配線及び前記第２配線の上に絶縁層を形成する絶縁層形成工程と、前記絶縁層に、前記第１配線と電気的に接続するための第１コンタクトホールと、前記第２配線と電気的に接続するための第２コンタクトホールと、を形成するコンタクトホール形成工程と、を有することを特徴とする。

本適用例によれば、第１配線に電気的に接続される第１コンタクトホールと、第２配線に電気的に接続される第２コンタクトホールとを、同層の絶縁層に形成するので、第１配線側にたまった静電気を第１コンタクトホールから逃がし、第２配線側にたまった静電気を第２コンタクトホールから逃がすことができる。言い換えれば、第１コンタクトホールとは別に、第２コンタクトホールを形成することにより、各配線や電極に蓄積された過剰な静電気が、第１コンタクトホールに集中して流れることを抑えることができる。つまり、過剰な静電気によって容量を破壊することを防ぐことができる。

［適用例５］上記適用例に係る電気光学装置の製造方法において、前記第１コンタクトホールに金属膜を埋め込んで第１電極を形成する第１電極形成工程と、前記第２コンタクトホールに金属膜を埋め込んで第２電極を形成する第２電極形成工程と、を有することが好ましい。

本適用例によれば、第１コンタクトホール及び第２コンタクトホールを形成して、静電気を各コンタクトホールから逃がした後、各コンタクトホールに金属膜を埋め込んで第１電極及び第２電極を形成するので、前記第１コンタクトホールに埋め込まれた第一電極から延在する配線をパターンニングする場合、前記第２コンタクトホールの底部をエッチングすることを防止することが出来る。

［適用例６］上記適用例に係る電気光学装置の製造方法において、前記第１電極には、ソース電位が印加され、前記第２電極には、コモン電位が印加されることが好ましい。

本適用例によれば、第１電極にソース電位が印加され、第２電極にコモン電位が印加されるので、どちらの電極に繋がる配線も、比較的広い面積を有することになる。よって、第１配線及び第２配線に過剰な静電気が蓄積された場合でも、第１配線側の静電気を第１コンタクトホールから逃がし、第２配線側の静電気を第２コンタクトホールから逃がすことが可能となる。その結果、静電気が容量に流れることを抑え、容量絶縁膜が破壊することを防ぐことができる。

［適用例７］本適用例に係る電子機器は、上記に記載の電気光学装置を備えることを特徴とする。

本適用例によれば、容量を製造過程において過剰な静電気から保護することができ、高歩留りで生産できるうえ、製造過程での容量絶縁膜へのダメージを軽減することで、信頼性の高い電子機器を提供することができる。

電気光学装置としての液晶装置が複数面付けされたウエハの一部の構成を示す模式平面図。 液晶装置の構成を示す模式平面図。 図２に示す液晶装置のＨ−Ｈ’線に沿う模式断面図。 液晶装置の電気的な構成を示す等価回路図。 図１に示すウエハのＡ部を拡大して示す拡大平面図。 図５に示す液晶装置の一部の構造を示す模式断面図。 ソース線負荷容量素子周辺の構造を示す模式断面図。 液晶装置の製造方法のうち一部の製造方法を模式断面図。 液晶装置の製造方法のうち一部の製造方法を模式断面図。 液晶装置を備えた投射型表示装置の構成を示す概略図。 変形例の液晶装置の構造を示す模式断面図。 変形例の液晶装置の構造を示す模式断面図。 変形例の液晶装置の構造を示す模式断面図。

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。

なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。

本実施形態では、電気光学装置として、薄膜トランジスター（ＴＦＴ：Thin Film Transistor）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。

＜電気光学装置の構成＞
図１は、電気光学装置としての液晶装置が複数面付けされたウエハの一部の構成を示す模式平面図である。図２は、液晶装置の構成を示す模式平面図である。図３は、図２に示す液晶装置のＨ−Ｈ’線に沿う模式断面図である。図４は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の構成を、図１〜図４を参照しながら説明する。

図１に示すように、ウエハ５００は、例えば、液晶装置１００を構成する一対の基板のうち一方の基板（例えば、素子基板）が複数個分、マトリックス状に面付けされている。ウエハ５００の大きさは、例えば、８インチである。ウエハ５００の厚みは、例えば、１．２ｍｍである。ウエハ５００の材質は、例えば、石英である。以下、液晶装置１００の構成について説明する。

図２及び図３に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０および対向基板２０と、これら一対の基板によって挟持された液晶層１５とを有する。素子基板１０を構成する第１基材１０ａ、および対向基板２０を構成する第２基材２０ａは、例えば、ガラス基板、石英基板などの透明基板が用いられている。

素子基板１０は対向基板２０よりも大きく、両基板は、対向基板２０の外周に沿って配置されたシール材１４を介して接合されている。平面視で環状に設けられたシール材１４の内側で、素子基板１０は対向基板２０の間に正または負の誘電異方性を有する液晶が封入されて液晶層１５を構成している。シール材１４は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材１４には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。

シール材１４の内側には、複数の画素Ｐが配列した表示領域Ｅが設けられている。図２及び図３では図示を省略したが、表示領域Ｅにおいて複数の画素Ｐをそれぞれ平面的に区分する遮光膜（ブラックマトリックス；ＢＭ）が対向基板２０に設けられている。

素子基板１０の１辺部に沿ったシール材１４と該１辺部との間に、データ線駆動回路２２が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材１４と表示領域Ｅとの間に、検査回路２５が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材１４と表示領域Ｅとの間に走査線駆動回路２４が設けられている。該１辺部と対向する他の１辺部に沿ったシール材１４と検査回路２５との間には、２つの走査線駆動回路２４を繋ぐ複数の配線２９が設けられている。

対向基板２０における環状に配置されたシール材１４と表示領域Ｅとの間には、遮光膜１８（見切り部）が設けられている。遮光膜１８は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光膜１８の内側が複数の画素Ｐを有する表示領域Ｅとなっている。なお、図２では図示を省略したが、表示領域Ｅにおいても複数の画素Ｐを平面的に区分する遮光膜が設けられている。

これらデータ線駆動回路２２、走査線駆動回路２４に繋がる配線は、該１辺部に沿って配列した複数の外部接続用端子６５に接続されている。以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。

図３に示すように、第１基材１０ａの液晶層１５側の表面には、画素Ｐごとに設けられた透光性の画素電極２７およびスイッチング素子である薄膜トランジスター（ＴＦＴ：Thin Film Transistor、以降、「ＴＦＴ３０」と呼称する）と、信号配線と、これらを覆う配向膜２８とが形成されている。

また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。本発明における素子基板１０は、少なくとも画素電極２７、ＴＦＴ３０、配向膜２８を含むものである。

対向基板２０の液晶層１５側の表面には、遮光膜１８と、これを覆うように成膜された平坦化層３３と、平坦化層３３を覆うように設けられた対向電極３１と、対向電極３１を覆う配向膜３２とが設けられている。本発明における対向基板２０は、少なくとも対向電極３１、配向膜３２を含むものである。

遮光膜１８は、図２に示すように、表示領域Ｅを取り囲むと共に、平面的に走査線駆動回路２４、検査回路２５と重なる位置に設けられている（図示簡略）。これにより対向基板２０側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。

平坦化層３３は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜１８を覆うように設けられている。このような平坦化層３３の形成方法としては、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法などを用いて成膜する方法が挙げられる。

対向電極３１は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、平坦化層３３を覆うと共に、図２に示すように対向基板２０の四隅に設けられた導通部としての上下導通部２６により素子基板１０側の配線に電気的に接続している。

画素電極２７を覆う配向膜２８および対向電極３１を覆う配向膜３２は、液晶装置１００の光学設計に基づいて選定される。例えば、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。

このような液晶装置１００は透過型であって、電圧が印加されない時の画素Ｐの透過率が電圧印加時の透過率よりも大きくて明表示となるノーマリーホワイトや、電圧が印加されない時の画素Ｐの透過率が電圧印加時の透過率よりも小さくて暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。

図４に示すように、液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する複数の走査線３ａおよび複数のデータ線６ａと、容量線３ｂとを有する。走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。

走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された領域に、画素電極２７と、ＴＦＴ３０と、容量としての容量素子１６とが設けられ、これらが画素Ｐの画素回路を構成している。

走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のデータ線側ソースドレイン領域（ソース領域）に電気的に接続されている。画素電極２７は、ＴＦＴ３０の画素電極側ソースドレイン領域（ドレイン領域）に電気的に接続されている。

データ線６ａは、データ線駆動回路２２（図２参照）に接続されており、データ線駆動回路２２から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは、走査線駆動回路２４（図２参照）に接続されており、走査線駆動回路２４から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。

データ線駆動回路２２からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路２４は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングで供給する。

液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極２７に書き込まれる構成となっている。そして、画素電極２７を介して液晶層１５に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極２７と液晶層１５を介して対向配置された対向電極３１との間で一定期間保持される。

保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極２７と対向電極３１との間に形成される液晶容量と並列に容量素子１６が接続されている。容量素子１６は、ＴＦＴ３０の画素電極側ソースドレイン領域と容量線３ｂとの間に設けられている。容量素子１６は、２つの容量電極の間に誘電体層を有するものである。

図５は、図１に示すウエハのＡ部を拡大して示す拡大平面図である。図６は、図５に示す液晶装置の一部の構造を示す模式断面図である。図７は、図５に示す液晶装置の一部の構造を示す模式断面図である。以下、液晶装置の構成を、図５〜図７を参照しながら説明する。なお、図６及び図７は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。

図５に示すように、液晶装置１００は、中央の領域に複数の画素Ｐが配列した表示領域Ｅが設けられている。表示領域Ｅの周囲には、画素Ｐと同じ構造を有するダミー表示領域Ｅ１が設けられている。また、ダミー表示領域Ｅ１の周囲には、容量としてのソース線負荷容量素子１１６（図７参照）などが配置された非表示領域Ｅ２が設けられている。

図５及び図７に示すように、液晶装置１００において、ソース線負荷容量素子１１６を構成する、ソース領域と接続される第１配線１１６ａ１（データ線）と、コモン電位となる第２配線１１６ｃ１とは、パネル全面に渡って形成されており、広い面積を有する配線パターンとなっている。

これにより、液晶装置１００を製造する際に蓄積される静電気は、ソース線負荷容量素子１１６を構成する第１負荷容量電極１１６ａ側及び第２負荷容量電極１１６ｃ側の両方に多く蓄積される（大きな寄生容量をもつ）。以下、液晶装置１００の断面構造について説明する。

＜電気光学装置の構成＞
図６に示すように、第１基材１０ａ上には、チタン（Ｔｉ）やクロム（Ｃｒ）、タングステン（Ｗ）等からなる下側遮光膜３ｃが形成されている。下側遮光膜３ｃは、平面的に格子状にパターニングされており、各画素の開口領域を規定している。なお、下側遮光膜３ｃは、走査線３ａの一部として機能するようにしてもよい。第１基材１０ａ及び下側遮光膜３ｃ上には、シリコン酸化膜等からなる下地絶縁層１１ａが形成されている。

下地絶縁層１１ａ上には、ＴＦＴ３０及び走査線３ａ等が形成されている。ＴＦＴ３０は、例えば、ＬＤＤ（Lightly Doped Drain）構造を有しており、ポリシリコン等からなる半導体層３０ａと、半導体層３０ａ上に形成されたゲート絶縁膜１１ｇと、ゲート絶縁膜１１ｇ上に形成されたポリシリコン膜等からなるゲート電極３０ｇとを有する。上記したように、走査線３ａは、ゲート電極３０ｇとしても機能する。

半導体層３０ａは、例えば、リン（Ｐ）イオン等のＮ型の不純物イオンが注入されることにより、Ｎ型のＴＦＴ３０として形成されている。具体的には、半導体層３０ａは、チャネル領域３０ｃと、データ線側ＬＤＤ領域３０ｓ１と、データ線側ソースドレイン領域３０ｓと、画素電極側ＬＤＤ領域３０ｄ１と、画素電極側ソースドレイン領域３０ｄとを備えている。

チャネル領域３０ｃには、ボロン（Ｂ）イオン等のＰ型の不純物イオンがドープされている。その他の領域（３０ｓ１，３０ｓ，３０ｄ１，３０ｄ）には、リン（Ｐ）イオン等のＮ型の不純物イオンがドープされている。このように、ＴＦＴ３０は、Ｎ型のＴＦＴとして形成されている。

ゲート電極３０ｇ、下地絶縁層１１ａ、及び走査線３ａ上には、シリコン酸化膜等からなる第１層間絶縁層１１ｂが形成されている。第１層間絶縁層１１ｂには、平面視で半導体層３０ａの端部と重なる位置に、２つのコンタクトホールＣＮＴ４１，ＣＮＴ４２が設けられている。

具体的には、コンタクトホールＣＮＴ４１及びコンタクトホールＣＮＴ４２を埋めると共に、第１層間絶縁層１１ｂを覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ４１、コンタクトホールＣＮＴ４２、コンタクトホールＣＮＴ４１を介してデータ線側ソースドレイン領域３０ｓに繋がるデータ線４１ａ、及びコンタクトホールＣＮＴ４２を介して画素電極側ソースドレイン領域３０ｄに繋がる中継配線５１が形成される。

データ線４１ａと中継配線５１とは、後述するシールド線６ａと共にＴＦＴ３０を遮光している。データ線４１ａ及び中継配線５１上には、データ線４１ａと中継配線５１及び第１層間絶縁層１１ｂを覆うようにして、第２層間絶縁層１１ｃが設けられている。第２層間絶縁層１１ｃには、中継配線５１の一部と重なるようにコンタクトホールＣＮＴ４４が設けられている。

具体的には、コンタクトホールＣＮＴ４４を埋めると共に第２層間絶縁層１１ｃを覆うように、Ａｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、シールド線６ａ、中継配線５２が形成される。

シールド線６ａは、データ線４１ａの信号が、後述するドレイン電位となる第１容量電極１６ａに影響を及ぼすのを防ぐシールド層として、例えばコモン電位のような固定電位が与えられる。

シールド線６ａ及び中継配線５２上には、シールド線６ａ、中継配線５２、及び第２層間絶縁層１１ｃを覆うように、第３層間絶縁層１１ｄが設けられている。第３層間絶縁層１１ｄは、例えば、シリコンの酸化物や窒化物からなり、ＴＦＴ３０などを覆うことによって生ずる表面の凹凸を平坦化する平坦化処理を施してもよい。平坦化処理の方法としては、例えば、化学的機械的研磨処理（Chemical Mechanical Polishing：ＣＭＰ処理）やスピンコート処理などが挙げられる。

第３層間絶縁層１１ｄ上には、容量素子１６を構成する第１容量電極１６ａがパターニングされて設けられている。第１容量電極１６ａ上には、容量素子１６を構成する誘電体膜１６ｂが積層されている。

誘電体膜１６ｂとしては、シリコン酸化膜やシリコン窒化膜等のシリコン化合物を用いることができる他、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン酸化膜、ジルコニウム酸化膜等の高誘電率の誘電体層を用いることができる。

誘電体膜１６ｂの上層には、容量素子１６を構成する第２容量電極１６ｃがパターニングされて積層されている。第２容量電極１６ｃは、誘電体膜１６ｂを介して第１容量電極１６ａに重なって配置されており、第１容量電極１６ａ及び誘電体膜１６ｂと共に容量素子１６を構成している。

具体的には、ＴＦＴ３０の画素電極側ソースドレイン領域３０ｄ（ドレイン領域）及び画素電極２７に電気的に接続された画素電位側容量電極としての第１容量電極１６ａと、固定電位側容量電極としての第２容量電極１６ｃの一部とが、誘電体膜１６ｂを介して対向配置されることにより、容量素子１６が形成されている。

なお、第１容量電極１６ａ及び第２容量電極１６ｃは、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうち少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成してもよいし、或いは、Ａｌ（アルミニウム）膜から形成することも可能である。

また、第１容量電極１６ａの端部は、平面的に中継配線５２（１６ａ１）の一部と重なっており、第３層間絶縁層１１ｄに設けられたコンタクトホールＣＮＴ４５を介して中継配線５２の延在部と電気的に接続されている。

第２容量電極１６ｃ上には、第２容量電極１６ｃ及び第３層間絶縁層１１ｄを覆うように、絶縁層としてのパッド絶縁層１１ｅが設けられている。パッド絶縁層１１ｅは、例えば、シリコンの酸化物や窒化物からなり、配線や電極などを覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施されることが多い。

パッド絶縁層１１ｅ上には、ＩＴＯ膜などからなる透光性の画素電極２７が設けられている。画素電極２７は、パッド絶縁層１１ｅに設けられたコンタクトホールＣＮＴ７１を介して第１容量電極１６ａの延在部と電気的に接続されている。

このようにして、画素電極２７及び第１容量電極１６ａは、中継配線５２、コンタクトホールＣＮＴ４４、中継配線５１、コンタクトホールＣＮＴ４２を介して、半導体層３０ａの画素電極側ソースドレイン領域３０ｄ（ドレイン領域）に電気的に接続されている。

また、パッド絶縁層１１ｅには、第２容量電極１６ｃと接続された第２配線１６ｃ１の一部と平面視で重なる領域に、静電気開放用のコンタクトホールＣＮＴ７２が第２配線１６ｃ１と電気的に導通して設けられている。これにより、コモン電位となる第２容量電極１６ｃ及び第２配線１６ｃ１に蓄積された静電気を、静電気開放用のコンタクトホールＣＮＴ７２から逃がすことにより、容量素子１６に過大な電流が流れることを抑えることができる。なお、コンタクトホールＣＮＴ７２は、表示領域Ｅの外側の領域に設けられているため、表示に影響を与えない。

画素電極２７及びパッド絶縁層１１ｅ上には、酸化シリコン（ＳｉＯ₂）などの無機材料を斜方蒸着した配向膜２８が設けられている（図３参照）。配向膜２８上には、シール材１４により囲まれた空間に液晶等が封入された液晶層１５が設けられている（図３参照）。

＜ソース線負荷容量素子の構成＞
次に、図７を参照しながら、ソース線負荷容量素子１１６の周辺の構造について説明する。図７に示すように、半導体層３０ａのデータ線側ソースドレイン領域３０ｓ（ソース領域）は、コンタクトホールＣＮＴ４１とデータ線４１ａとコンタクトホールＣＮＴ４６とを介して、ソース線負荷容量素子１１６を構成する第１負荷容量電極１１６ａと電気的に接続されている。

ソース線負荷容量素子１１６は、第１負荷容量電極１１６ａ上に配置された負荷誘電体膜１１６ｂ（絶縁膜）と、負荷誘電体膜１１６ｂ上に配置された第２負荷容量電極１１６ｃと、によって構成されている。第１負荷容量電極１１６ａには、ソース電位が印加される。第２負荷容量電極１１６ｃには、コモン電位が印加される。

ソース電位が印加される第１負荷容量電極１１６ａは、一方をコンタクトホールＣＮＴ４８と中継電極５３及びコンタクトホールＣＮＴ４６により、データ線４１ａに電気的に接続されており、他方はコンタクトホールＣＮＴ４７を介して、第１配線１１６ａ１と電気的に接続されている。第１配線１１６ａ１は、パッド絶縁層１１ｅに設けられた第１電極としての第１パッド部７１と電気的に接続されている。即ち、データ線電位はトランジスターを介さずに基板表面に露出する構造となっている。

また、コモン電位が印加されている第２負荷容量電極１１６ｃは、延在する第２配線１１６ｃ１と電気的に接続されている。第２配線１１６ｃ１は、第２電極としての第２パッド部７２と電気的に接続されている。第２パッド部７２は、例えば、液晶装置１００から露出して設けられている。

このように、コモン電位が印加される第２パッド部７２とは別に、第２パッド部７２が設けられたパッド絶縁層１１ｅと同層にソース電位が印加される第１パッド部７１を設けるので、第１配線１１６ａ１（ソース領域３０ｓ）側に蓄積された静電気を、第１パッド部７１を形成する前のコンタクトホールＣＮＴ７１ａ（第１コンタクトホール）から逃がすことができる。また、第２配線１１６ｃ１側（コモン電位側）に蓄積された静電気を、第２パッド部７２を形成する前のコンタクトホールＣＮＴ７２ａ（第２コンタクトホール）から逃がすことができる。

よって、ソース線負荷容量素子１１６に、ソース電位側に蓄積された静電気や、コモン電位側に蓄積された静電気が流れることを抑え、ソース線負荷容量素子１１６が破壊することを防ぐことができる。

＜電気光学装置の製造方法＞
図８及び図９は、電気光学装置としての液晶装置の製造方法のうち、ソース線負荷容量素子周辺の製造方法を示す模式断面図である。以下、液晶装置の製造方法を、図８及び図９を参照しながら説明する。なお、図８及び図９は、図７に示す液晶装置の断面構造を簡略化して説明する。

まず、図８（ａ）に示す工程（トランジスター形成工程）は、ガラス基板などからなる第１基材１０ａ上に、周知の成膜技術、フォトグラフィ技術及びエッチング技術を用いて、ＴＦＴ３０を形成する。

図８（ｂ）に示す工程（容量形成工程、第１配線形成工程、第２配線形成工程）は、ＴＦＴ３０の上層にソース線負荷容量素子１１６を形成する。具体的には、まず、ＴＦＴ３０及び第１基材１０ａ上に、シリコン酸化膜等からなる第１層間絶縁層１１ｂを成膜する。第１層間絶縁層１１ｂの製造方法としては、例えば、ＣＶＤ法（化学気相成長法：Chemical Vapor Deposition）を用いる。その後、第１層間絶縁層１１ｂにコンタクトホールＣＮＴ４１を形成する。そして、コンタクトホールＣＮＴ４１と電気的に接続されるデータ線４１ａを、第１層間絶縁層１１ｂ上に形成する。

次に、データ線４１ａ及び第１層間絶縁層１１ｂ上に、ＣＶＤ法などを用いて第２層間絶縁層１１ｃを形成する。その後、第２層間絶縁層１１ｃの表面の凹凸を平坦化するために、ＣＭＰ処理などの平坦化処理を行う。次に、第２層間絶縁層１１ｃにコンタクトホールＣＮＴ４６をエッチングにより形成する。その後、第２層間絶縁層１１ｃ上に第３層間絶縁層１１ｄを形成する。

次に、第３層間絶縁層１１ｄ上に、コンタクトホールＣＮＴ４６と電気的に接続される中継配線５４を形成する。その後、第３層間絶縁層１１ｄに、中継配線５４と電気的に接続されるコンタクトホールＣＮＴ４８を形成する。

次に、第３層間絶縁層１１ｄ上に、ソース線負荷容量素子１１６を形成する。具体的には、まず、第３層間絶縁層１１ｄの表面の凹凸を平坦化するために、ＣＭＰ処理などの平坦化処理を行う。次に、第３層間絶縁層１１ｄ上に、コンタクトホールＣＮＴ４８を埋めると共に、ソース線負荷容量素子１１６を構成する第１負荷容量電極１１６ａを形成する。その後、同様に、第３層間絶縁層１１ｄ上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、残りのソース線負荷容量素子１１６（負荷誘電体膜１１６ｂ、第２負荷容量電極１１６ｃ）などを形成する。

第１負荷容量電極１１６ａは、ＴＦＴ３０のソース領域３０ｓ、及びコンタクトホールＣＮＴ４７を介して第１配線１１６ａ１と電気的に接続されている。また、第２負荷容量電極１１６ｃは、コモン電位が印加された第２配線１１６ｃ１と電気的に接続されている。

図８（ｃ）に示す工程（絶縁層形成工程）では、ソース線負荷容量素子１１６を覆うようにパッド絶縁層１１ｅを形成する。具体的には、例えば、ＣＶＤ法を用いて成膜する。その後、パッド絶縁層１１ｅの表面の凹凸を平坦化するために、ＣＭＰ処理などの平坦化処理を行う。

図９（ｄ）に示す工程（コンタクトホール形成工程）では、パッド絶縁層１１ｅに、コンタクトホールＣＮＴ７１ａ，７２ａを形成する。具体的には、パッド絶縁層１１ｅにおける、第１配線１１６ａ１と平面視で重なる位置にコンタクトホールＣＮＴ７１ａ、及び第２配線１１６ｃ１と平面視で重なる位置にコンタクトホールＣＮＴ７２ａを形成する。

このように、第１負荷容量電極１１６ａ（１１６ａ１）と繋がるコンタクトホールＣＮＴ７１ａを開口する際、第２負荷容量電極１１６ｃ（１１６ｃ１）と繋がるコンタクトホールＣＮＴ７２を、同じパッド絶縁層１１ｅに開口するので、第１負荷容量電極１１６ａ側にたまった静電気をコンタクトホールＣＮＴ７１ａから逃がし、コモン電位に接続された第２負荷容量電極１１６ｃ側（固定電位側容量電極側）にたまった静電気をコンタクトホールＣＮＴ７２ａから逃がすことができる。つまり、負荷誘電体膜１１６ｂに過剰な静電気が流れないので、ソース線負荷容量素子１１６が破壊することを防ぐことができる。

図９（ｅ）に示す工程（第１電極形成工程、第２電極形成工程）では、第１パッド部７１及び第２パッド部７２を形成する。具体的には、周知の成膜技術、フォトグラフィ技術及びエッチング技術を用いて、アルミニウムなどからなるパッド部７１，７２を形成する。なお、パッド部はコンタクトホールそのものを利用しても良いし、画素電極と同じＩＴＯなどの透光性導電膜を用いてもよい。これにより、ソース領域３０ｓと第１パッド部７１とが電気的に接続される。また、コモン電位と第２パッド部７２とが電気的に接続される。

＜電子機器の構成＞
次に、本実施形態の電子機器としての投射型表示装置について、図１０を参照して説明する。図１０は、上記した液晶装置を備えた投射型表示装置の構成を示す概略図である。

図１０に示すように、本実施形態の投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。

偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。

ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。

ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。

液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。

このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。

液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。

このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、焼き付き等が抑えられた液晶装置１００を用いているので、高い表示品質を実現することができる。

なお、液晶装置１００が搭載される電子機器としては、投射型表示装置１０００の他、ヘッドアップディスプレイ、スマートフォン、ＥＶＦ（Electrical View Finder）、モバイルミニプロジェクター、携帯電話、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器など各種電子機器に用いることができる。

以上詳述したように、本実施形態の液晶装置１００、液晶装置１００の製造方法、及び電子機器によれば、以下に示す効果が得られる。

（１）本実施形態の液晶装置１００によれば、第１配線１１６ａ１に電気的に接続される第１パッド部７１と、第２配線１１６ｃ１に電気的に接続される第２パッド部７２とが、同層のパッド絶縁層１１ｅに設けられているので、第１配線１１６ａ１（ソース電位）側にたまった静電気をコンタクトホールＣＮＴ７１ａから逃がし、第２配線１１６ｃ１（コモン電位）側にたまった静電気をコンタクトホールＣＮＴ７２ａから逃がすことができる。言い換えれば、コンタクトホールＣＮＴ７１ａとは別に、コンタクトホールＣＮＴ７２ａを設けておくことにより、各配線や電極に蓄積された過剰な静電気が、コンタクトホールＣＮＴ７１ａに集中して流れることを抑えることができる。つまり、過剰な静電気によってソース線負荷容量素子１１６を破壊することを防ぐことができる。

（２）本実施形態の液晶装置１００の製造方法によれば、第１配線１１６ａ１に電気的に接続されるコンタクトホールＣＮＴ７１ａと、第２配線１１６ｃ１に電気的に接続されるコンタクトホールＣＮＴ７２ａとを、同層のパッド絶縁層１１ｅに形成するので、第１配線１１６ａ１側にたまった静電気をコンタクトホールＣＮＴ７１ａから逃がし、第２配線１１６ｃ１側にたまった静電気をコンタクトホールＣＮＴ７２ａから逃がすことができる。言い換えれば、コンタクトホールＣＮＴ７１ａとは別に、コンタクトホールＣＮＴ７２ａを形成することにより、各配線や電極に蓄積された過剰な静電気が、コンタクトホールＣＮＴ７１ａに集中して流れることを抑えることができる。つまり、過剰な静電気によってソース線負荷容量素子１１６を破壊することを防ぐことができる。

（３）本実施形態の電子機器によれば、ソース線負荷容量素子１１６を製造過程において過剰な静電気から保護することができ、高歩留りで生産できるうえ、製造過程での容量絶縁膜へのダメージを軽減することで、信頼性の高い電子機器を提供することができる。

なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。

（変形例１）
上記したように、液晶装置の構造は、図７に示すような構造であることに限定されず、例えば、図１１〜図１３に示すような構造でもよい。図１１〜図１３は、変形例の液晶装置の構造を示す模式断面図である。

図１１に示す液晶装置１０１は、第１基材１０ａ上に半導体層３０ａが設けられている。半導体層３０ａのソース領域３０ｓは、コンタクトホール及び中継配線などを介して、第１負荷容量電極１１６ａと電気的に接続されている。また、第１負荷容量電極１１６ａは、コンタクトホールを介して第１配線１１６ａ１に電気的に接続されている。第１配線１１６ａ１は、第１配線１１６ａ１上のパッド絶縁層１１ｅに設けられた第１パッド部７１と電気的に接続されている。

第１負荷容量電極１１６ａ上には、負荷誘電体膜１１６ｂを介して第２負荷容量電極１１６ｃが形成されている。第２負荷容量電極１１６ｃは、コンタクトホールや中継配線を介して、第２配線１１６ｃ１に電気的に接続されている。第２配線１１６ｃ１は、第２配線１１６ｃ１上のパッド絶縁層１１ｅに設けられた第２パッド部７２と電気的に接続されている。

このように、図７に示す液晶装置１００とソース線負荷容量素子１１６の構造は異なるものの、第１パッド部７１及び第２パッド部７２が設けられるパッド絶縁層１１ｅに、コンタクトホールＣＮＴ７１ａ及びコンタクトホールＣＮＴ７２ａを設けるので、ソース線側にたまった静電気をコンタクトホールＣＮＴ７１ａから逃がし、コモン電位側にたまった静電気をコンタクトホールＣＮＴ７２ａから逃がすことができる。これにより、過剰な静電気によってソース線負荷容量素子１１６を破壊することを防ぐことができる。

図１２に示す液晶装置１０２は、第１基材１０ａ上に半導体層３０ａが設けられている。半導体層３０ａのソース領域３０ｓは、コンタクトホール及び中継配線などを介して、第１負荷容量電極１１６ａと電気的に接続されている。また、第１負荷容量電極１１６ａは、コンタクトホールや中継配線を介して、第１配線１１６ａ１に電気的に接続されている。第１配線１１６ａ１は、第１配線１１６ａ１上のパッド絶縁層１１ｅに設けられた第１パッド部７１と電気的に接続されている。

第１負荷容量電極１１６ａ上には、負荷誘電体膜１１６ｂを介して第２負荷容量電極１１６ｃが形成されている。第２負荷容量電極１１６ｃは、第２負荷容量電極１１６ｃから延在する第２配線１１６ｃ１を介して、第２配線１１６ｃ１上のパッド絶縁層１１ｅに設けられた第２パッド部７２と電気的に接続されている。

このように、図７や図１１に示す液晶装置１００，１０１とソース線負荷容量素子１１６の構造は異なるものの、第１パッド部７１となる前のコンタクトホールＣＮＴ７１ａと同層に、第２パッド部７２となる前のコンタクトホールＣＮＴ７２ａが設けられているので、ソース線側の静電気を、コンタクトホールＣＮＴ７１ａから逃がすことができる。また、コモン電位側の静電気を、コンタクトホールＣＮＴ７２ａから逃がすことができる。これにより、過剰な静電気によってソース線負荷容量素子１１６が破壊することを防ぐことができる。

図１３に示す液晶装置１０３は、第１基材１０ａ上に半導体層３０ａが設けられている。半導体層３０ａのソース領域３０ｓは、コンタクトホール及び中継配線などを介して、第１負荷容量電極１１６ａと電気的に接続されている。また、第１負荷容量電極１１６ａは、延在する第１配線１１６ａ１に電気的に接続されている。第１配線１１６ａ１は、第１配線１１６ａ１上のパッド絶縁層１１ｅに設けられた第１パッド部７１と電気的に接続されている。

第１負荷容量電極１１６ａの下には、負荷誘電体膜１１６ｂを介して第２負荷容量電極１１６ｃが形成されている。第２負荷容量電極１１６ｃは、コンタクトホールや中継配線を介して、第２配線１１６ｃ１と電気的に接続されている。第２配線１１６ｃ１は、パッド絶縁層１１ｅに設けられた第２パッド部７２と電気的に接続されている。

このように、図７、図１１、図１２に示す液晶装置１００，１０１，１０２とソース線負荷容量素子１１６の構造は異なるものの、第１パッド部７１となる前のコンタクトホールＣＮＴ７１ａと同層に、第２パッド部７２となる前のコンタクトホールＣＮＴ７２ａを設けるので、ソース線側の静電気を、コンタクトホールＣＮＴ７１ａから逃がすことができる。また、コモン電位側の静電気を、コンタクトホールＣＮＴ７２ａから逃がすことができる。これにより、過剰な静電気によってソース線負荷容量素子１１６が破壊することを防ぐことができる。

（変形例２）
上記したように、透過型の液晶装置１００であることに限定されず、例えば、反射型の液晶装置に本発明を適用するようにしてもよい。

（変形例３）
上記したように、電気光学装置として液晶装置１００を用いることに限定されず、例えば、有機ＥＬ装置、プラズマディスプレイ、電子ペーパー等に適用するようにしてもよい。

３ａ…走査線、３ｂ…容量線、３ｃ…下側遮光膜、６ａ…データ線（シールド線）、１０…素子基板、１０ａ…第１基材、１１ａ…下地絶縁層、１１ｂ…第１層間絶縁層、１１ｃ…第２層間絶縁層、１１ｄ…第３層間絶縁層、１１ｅ…絶縁層としてのパッド絶縁層、１１ｇ…ゲート絶縁膜、１４…シール材、１５…液晶層、１６…容量としての容量素子、１６ａ…第１容量電極、１６ａ１…第１配線、１６ｂ…誘電体膜、１６ｃ…第２容量電極、１６ｃ１…第２配線、１８…遮光膜、２０…対向基板、２０ａ…第２基材、２２…データ線駆動回路、２４…走査線駆動回路、２５…検査回路、２６…上下導通部、２７…画素電極、２８，３２…配向膜、２９…配線、３０…ＴＦＴ、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…画素電極側ソースドレイン領域（ドレイン領域）、３０ｄ１…画素電極側ＬＤＤ領域、３０ｇ…ゲート電極、３０ｓ…データ線側ソースドレイン領域（ソース領域）、３０ｓ１…データ線側ＬＤＤ領域、３１…対向電極、３３…平坦化層、ＣＮＴ４１，４２，４３，４４，４５，４６，４７…コンタクトホール、４１ａ…データ線、５１，５２，５３，５４…中継配線、６５…外部接続用端子、ＣＮＴ７１ａ…コンタクトホール（第１コンタクトホール）、ＣＮＴ７２ａ…コンタクトホール（第２コンタクトホール）、７１…第１電極としての第１パッド部、７２…第２電極としての第２パッド部、１００，１０１，１０２，１０３…液晶装置、１１６…容量としてのソース線負荷容量素子、１１６ａ１…第１配線、１１６ｂ…負荷誘電体膜、１１６ｃ１…第２配線、５００…ウエハ、１０００…投射型表示装置、１１００…偏光照明装置、１１０１…ランプユニット、１１０２…インテグレーターレンズ、１１０３…偏光変換素子、１１０４，１１０５…ダイクロイックミラー、１１０６，１１０７，１１０８…反射ミラー、１２０１，１２０２，１２０３，１２０４，１２０５…リレーレンズ、１２０６…クロスダイクロイックプリズム、１２０７…投射レンズ、１２１０，１２２０，１２３０…液晶ライトバルブ、１３００…スクリーン。

Claims (7)

1. 第１基材と、
   前記第１基材の上に配置されるトランジスターと、
   前記トランジスターのソース領域に接続される、一対の電極の間に絶縁膜が挟持された容量と、
   前記一対の電極のうちの一方の電極に電気的に接続される第１配線と、
   前記一対の電極のうちの他方の電極に電気的に接続される第２配線と、
   前記第１基材の上から見て、前記第１配線と重なるように配置される第１コンタクトホールと、
   前記第１基材の上から見て、前記第２配線と重なるように配置される第２コンタクトホールと、
   を含み、
   前記第１コンタクトホール及び前記第２コンタクトホールは、前記第１配線及び前記第２配線上に配置される絶縁層に設けられることを特徴とする電気光学装置。
2. 請求項１に記載の電気光学装置であって、
   前記第１コンタクトホールに金属膜が埋め込まれた第１電極と、
   前記第２コンタクトホールに金属膜が埋め込まれた第２電極と、が設けられていることを特徴とする電気光学装置。
3. 請求項２に記載の電気光学装置であって、
   前記第１電極には、ソース電位が印加され、
   前記第２電極には、コモン電位が印加されることを特徴とする電気光学装置。
4. 第１基材の上にトランジスターを形成するトランジスター形成工程と、
   前記トランジスターの上に、前記トランジスターのソース領域と接続される、一対の電極間に絶縁膜が挟持された構造の容量を形成する容量形成工程と、
   前記一対の電極のうち一方の電極と電気的に接続される第１配線を形成する第１配線形成工程と、
   前記一対の電極のうち他方の電極と電気的に接続される第２配線を形成する第２配線形成工程と、
   前記第１配線及び前記第２配線の上に絶縁層を形成する絶縁層形成工程と、
   前記絶縁層に、前記第１配線と電気的に接続するための第１コンタクトホールと、前記第２配線と電気的に接続するための第２コンタクトホールと、を形成するコンタクトホール形成工程と、
   を有することを特徴とする電気光学装置の製造方法。
5. 請求項４に記載の電気光学装置の製造方法であって、
   前記第１コンタクトホールに金属膜を埋め込んで第１電極を形成する第１電極形成工程と、
   前記第２コンタクトホールに金属膜を埋め込んで第２電極を形成する第２電極形成工程と、を有することを特徴とする電気光学装置の製造方法。
6. 請求項４又は請求項５に記載の電気光学装置の製造方法であって、
   前記第１電極には、ソース電位が印加され、
   前記第２電極には、コモン電位が印加されることを特徴とする電気光学装置の製造方法。
7. 請求項１乃至請求項３のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。

Images