JP2014039032A - プリント回路基板の製造方法 - Google Patents
プリント回路基板の製造方法 Download PDFInfo
- Publication number
- JP2014039032A JP2014039032A JP2013167785A JP2013167785A JP2014039032A JP 2014039032 A JP2014039032 A JP 2014039032A JP 2013167785 A JP2013167785 A JP 2013167785A JP 2013167785 A JP2013167785 A JP 2013167785A JP 2014039032 A JP2014039032 A JP 2014039032A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- photosensitive resist
- forming
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000001020 plasma etching Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 9
- 239000007788 liquid Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 97
- 239000002184 metal Substances 0.000 description 33
- 229910052751 metal Inorganic materials 0.000 description 33
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000009713 electroplating Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 2
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229920003192 poly(bis maleimide) Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000002952 polymeric resin Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0079—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the method of application or removal of the mask
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0594—Insulating resist or coating with special shaped edges
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】プラズマエッチング法でテーパ状のビアホールを形成することができるとともに、多数個のビアホールを同時に形成することができるプリント回路基板の製造方法を提供する。
【解決手段】本発明のプリント回路基板の製造方法は、絶縁層111及び前記絶縁層の内部に形成された接続パッド122を含むベース基板110を準備する段階と、前記絶縁層の上部に感光性レジストを形成する段階と、前記感光性レジストをパターニングし、側面がフット(Foot)状である開口部を形成する段階と、前記開口部によって露出された前記絶縁層をエッチングし、前記接続パッドを露出させるビアホール171を形成する段階と、前記ビアホールを充填し、ビアを形成する段階と、を含むものである。
【選択図】図18
【解決手段】本発明のプリント回路基板の製造方法は、絶縁層111及び前記絶縁層の内部に形成された接続パッド122を含むベース基板110を準備する段階と、前記絶縁層の上部に感光性レジストを形成する段階と、前記感光性レジストをパターニングし、側面がフット(Foot)状である開口部を形成する段階と、前記開口部によって露出された前記絶縁層をエッチングし、前記接続パッドを露出させるビアホール171を形成する段階と、前記ビアホールを充填し、ビアを形成する段階と、を含むものである。
【選択図】図18
Description
本発明は、プリント回路基板の製造方法に関する。
近年、半導体チップの高密度化及び信号伝達速度の高速化に対応するための技術として、半導体チップをプリント回路基板に直接実装する技術に対する要求が高まっている。これに伴い、半導体チップの高密度化に対応できる高密度及び高信頼性のプリント回路基板の開発が要求されている。
高密度及び高信頼性のプリント回路基板に対する要求仕様は、半導体チップの仕様と密接に関わっており、回路の微細化、高度の電気特性、高速の信号伝達構造、高信頼性、高機能性など多くの課題がある。このような課題に応えるべく、ビアホールを形成できるプリント回路基板の技術が要求されている。
特許文献1には、ビアホールを通常レーザやドリルを用いて加工する技術が開示されている。しかし、レーザやドリルを用いてビアホールを加工する場合、多数個のビアホールを個別に加工しなければならない。プラズマを用いてビアホールを加工する場合、多数個のビアホールを同時に加工することができる。しかし、プラズマエッチングは、プラズマの直進特性によってビアホールが直角にエッチングされる。このようにビアホールがテーパ状ではなく、直角にエッチングされる場合、後ほどビアホールを電解めっきで充填する際、内部にボイド(Void)が発生する可能性がある。
本発明の目的は、感光性レジストの開口部をフット状に形成することで、プラズマエッチング法でもテーパ状のビアホールを形成することができるプリント回路基板の製造方法を提供することにある。
本発明の他の目的は、プラズマエッチング法で多数個のビアホールを同時に形成することができるプリント回路基板の製造方法を提供することにある。
本発明の実施例によると、絶縁層及び前記絶縁層の内部に形成された接続パッドを含むベース基板を準備する段階と、前記絶縁層の上部に感光性レジストを形成する段階と、前記感光性レジストをパターニングし、側面がフット(Foot)状である開口部を形成する段階と、前記開口部によって露出された前記絶縁層をエッチングし、前記接続パッドを露出させるビアホールを形成する段階と、前記ビアホールを充填し、ビアを形成する段階と、を含むプリント回路基板の製造方法が提供される。
前記感光性レジストは、ポジ型(Positive)感光性物質で形成されることができる。
前記側面がフット状である開口部を形成する段階は、前記感光性レジストの上部に、前記開口部のパターニングのためのマスク(Mask)を形成する段階と、前記感光性レジストを露光する段階と、前記マスクを除去する段階と、前記感光性レジストを現像し、前記開口部を形成する段階と、を含むことができる。
前記マスクを形成する段階において、前記マスクは、前記感光性レジストの開口部が形成される領域の上部が閉鎖されるようにパターニングされることができる。
前記開口部を形成する段階において、前記開口部のフットは、前記露光時に露光量によって調節されることができる。
前記開口部を形成する段階において、前記開口部のフットは、過現像または未現像の条件下で現像を行うことで形成されることができる。
前記開口部を形成する段階において、前記開口部のフットは、前記感光性レジストの厚さによって調節されることができる。
前記感光性レジストを露光する段階の前に、前記感光性レジストを硬化する段階をさらに含むことができる。
前記感光性レジストは、ネガ型(Negative)感光性物質で形成されることができる。
前記側面がフット状である開口部を形成する段階は、前記感光性レジストの上部に、前記開口部のパターニングのためのマスク(Mask)を形成する段階と、前記感光性レジストを露光する段階と、前記マスクを除去する段階と、前記感光性レジストを現像し、前記開口部を形成する段階と、を含むことができる。
前記マスクを形成する段階において、前記マスクは、前記感光性レジストの開口部が形成される領域の上部が開放されるようにパターニングされることができる。
前記開口部を形成する段階において、前記開口部のフットは、前記露光時に露光量によって調節されることができる。
前記開口部を形成する段階において、前記開口部のフットは、過現像または未現像の条件下で現像を行うことで形成されることができる。
前記開口部を形成する段階において、前記開口部のフットは、前記感光性レジストの厚さによって調節されることができる。
前記ビアホールを形成する段階において、前記ビアホールは、プラズマ(Plasma)エッチング法で形成されることができる。
前記ビアホールを形成する段階の後、前記絶縁層の上部に残存する感光性レジストを除去する段階をさらに含むことができる。
前記感光性レジストを形成する段階において、前記感光性レジストは、液状で塗布されることができる。
本発明の実施例によるプリント回路基板の製造方法によると、感光性レジストの開口部をフット状に形成することで、プラズマエッチング法でテーパ状のビアホールを形成することができる。
本発明の実施例によるプリント回路基板の製造方法によると、プラズマエッチング法でビアホールを形成することで、多数個のビアホールを同時に形成することができる。
本発明の目的、特定の利点及び新規の特徴は、添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ相違する図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「一面」、「他面」、「第1」、「第2」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。
以下、添付図面を参照して、本発明の好ましい実施例を詳細に説明する。
図1から図9は、本発明の実施例によるプリント回路基板の製造方法を示す例示図である。
図1を参照すると、ベース基板110を準備することができる。ベース基板110は、絶縁層111及び回路層120を含むことができる。
絶縁層111は、通常、層間絶縁素材として使用される複合高分子樹脂で形成することができる。例えば、絶縁層111は、プリプレグ、ABF(Ajinomoto Build up Film)及びFR−4、BT(Bismaleimide Triazine)などのエポキシ系樹脂で形成することができる。また、絶縁層は、基板またはフィルムの形状に形成することができる。しかし、本発明の実施例において、絶縁層の材質及び形状は限定されるものではない。
回路層120は、回路パターン121、接続パッド122及びビア(不図示)を含むことができる。回路層120は、伝導性金属で形成することができる。例えば、伝導性金属は、金、銀、亜鉛、ニッケル、銅などの電気伝導が可能な金属であることができる。
回路層120は、絶縁層111の内部に形成することができる。図1では、絶縁層111内に形成された回路層120が単層で図示されているが、これに限定されない。即ち、回路層120は、単層だけでなく、多層に形成することができる。
図2を参照すると、ベース基板110の上部に感光性レジスト131を形成することができる。感光性レジスト131は、ベース基板110の絶縁層111の上部に形成することができる。本発明の実施例において、感光性レジスト131は、ポジ型(Positive)感光性物質で形成することができる。また、感光性レジスト131は、液状で絶縁層111の上部に塗布することで形成することができる。感光性レジスト131は、後ほど形成される開口部140にフット(Foot)を形成するほどの厚さを有するように形成することができる。即ち、感光性レジスト131の厚さによって、後ほど形成される開口部140のフットの形状を調節することができる。例えば、感光性レジスト131は、商業用として一般的な範囲である10μm〜150μmの厚さを有することができる。しかし、感光性レジスト131の厚さは、これに限定されず、開口部140を形成する際、フットを形成することができる数nm〜数mmの範囲内の厚さを有することができる。
図3を参照すると、感光性レジスト131の上部にマスク210を形成することができる。マスク210は、感光性レジスト131の開口部140が形成される領域の上部に形成することができる。マスク210は、感光性レジスト131の開口部140が形成される領域に相当する部分が閉鎖された形状に形成することができる。即ち、マスク210は、感光性レジスト131の開口部140が形成される領域以外の領域が外部に露出されるように形成することができる。
図4を参照すると、感光性レジスト131に開口部140を形成することができる。感光性レジスト131の開口部140は、接続パッド122の上部に位置した絶縁層111が露出されるように形成することができる。
開口部140は、感光性レジスト131に対して露光及び現像を行うことで形成することができる。先ず、感光性レジスト131に対して熱硬化を行うことができる。
熱硬化を行った後、感光性レジスト131に対して露光を行うことができる。この際、感光性レジスト131のマスク210によって閉鎖された領域以外の部分に対して、露光を行うことができる。この際、露光量を調節することで、後ほど開口部140をフット状に形成することができる。例えば、露光は、ステップ段数が±20%〜250%の範囲内の露光量で行うことができる。しかし、露光を行う際、露光量は、これに限定されず、開口部140のフットを調節することができれば、ステップ段数が±1%〜500%である条件下で行うことができる。
露光を行った後、感光性レジスト131の上部に形成されたマスク210を除去することができる。
マスク210を除去した後、感光性レジスト131に対して現像を行うことができる。感光性レジスト131の露光が行われていない部分は、現像液によって除去することができる。即ち、感光性レジスト131のマスク210によって閉鎖された領域が除去されることで、開口部140を形成することができる。この際、過現像または未現像が生じる条件下で現像を行うことで、開口部140のフットを形成することができる。
このように、熱硬化、露光及び現像を行うことで、感光性レジスト131には、側面141がフット状である開口部140を形成することができる。
本発明の実施例において、側面141がフット状である開口部140を形成するために、露光前に熱硬化を行ったが、これに限定されない。熱硬化段階は、感光性レジスト131の材質などにより当業者によって容易に省略することができる。
また、本発明の実施例において、開口部140のフットを形成するために露光と現像の両方をそれぞれの条件に従って行ったが、これに限定されない。即ち、開口部140のフットを形成するための露光条件及び現像条件のうち何れか一つのみを選択して行うことで、フット状の開口部140を形成することができる。
図5を参照すると、ベース基板110にビアホール150を形成することができる。ビアホール150は、感光性レジスト131の開口部140によって露出された絶縁層111をエッチングすることで形成することができる。ビアホール150は、プラズマ(Plasma)エッチング法で形成することができる。プラズマエッチングは、多数個のビアホール150を同時に形成することができる利点がある。プラズマエッチングは、接続パッド122が外部に露出するまで行うことができる。
ここで、プラズマエッチングの際、感光性レジスト131のフット状の開口部140によって、ビアホール150をテーパ(Taper)状に形成することができる。開口部140の側面141が傾斜を有するフット状であって、開口部140の上部直径と下部直径がそれぞれ異なる。即ち、開口部140の側面141は、開口部140の中心に向かって高さが徐々に小さくなる形状を有することができる。従って、開口部140の中心に向かって感光性レジスト131の厚さが徐々に小さくなる形状に形成することができる。プラズマエッチングの際、感光性レジスト131の厚さに比例して、絶縁層111をエッチングすることができる。即ち、感光性レジスト131の厚さの厚い領域は、絶縁層111が薄くエッチングされ、感光性レジスト131の厚さの薄い領域は、絶縁層111が深くエッチングされ、感光性レジスト131が存在していない領域は、最大限にエッチングされる。
このように感光性レジスト131の開口部140がフット状に形成されることで、直進性を有するプラズマでエッチングを行う場合にも、ビアホール150をテーパ状に形成することができる。
プラズマエッチングの特性によって絶縁層111をエッチングする際、プラズマに露出された感光性レジスト131も同時にエッチングすることができる。従って、図5に図示されたように、ビアホール150を形成することで、感光性レジスト131は、除去されたり、厚さを減少することができる。
図6を参照すると、ベース基板110の上部に残存する感光性レジスト131を除去することができる。ビアホール150を形成するために行われたプラズマエッチングによって、感光性レジスト131も除去することができる。しかし、感光性レジスト131の厚さが厚いと、ビアホール150を形成した後にもベース基板110の上部に感光性レジスト131が残存し得る。このように、ベース基板110に残存する感光性レジスト131を除去するために、デスミア(Desmear)工程を行うことができる。
図7を参照すると、絶縁層111の上部及びビアホール150の内壁にシード層160を形成することができる。シード層160は、後ほど行われる電解メッキのための引込み線の機能を果たすために形成することができる。シード層160を形成する方法は、特に限定されず、当業界に公知された通常の蒸着法によって形成することができる。例えば、シード層160は、無電解メッキ法のような湿式メッキ法で形成することができる。また、シード層160は、スパッタリング(Sputtering)のような乾式メッキ法で形成することができる。
図8を参照すると、シード層160の上部及びビアホール150の内部に、金属層170を形成することができる。金属層170は、伝導性金属で形成することができる。例えば、伝導性金属は、金、銀、亜鉛、ニッケル、銅などの電気伝導が可能な金属であることができる。金属層170を形成する方法は、特に限定されず、当業界に公知された通常の蒸着法によって形成することができる。例えば、金属層170は、シード層160を引込み線にして、電解メッキ法を用いて形成することができる。
図9を参照すると、ビア171を形成することができる。ビア171は、ビアホール150の内部に充填された金属層170以外の他の金属層170とシード層160を除去することで形成することができる。例えば、金属層170及びシード層160は、物理的な研磨加工によって除去することができる。また、金属層170及びシード層160は、乾式エッチング法または湿式エッチング法で除去することができる。図9では、ビア171のみが形成されることを図示しているが、これに限定されない。即ち、金属層170をパターニングすることで、ビア171だけでなく絶縁層111の上部に回路パターンを形成することができる。
図10から図18は、本発明の他の実施例によるプリント回路基板の製造方法を示す例示図である。
図10を参照すると、ベース基板110を準備することができる。ベース基板110は、絶縁層111及び回路層120を含むことができる。
絶縁層111は、通常、層間絶縁素材として使用される複合高分子樹脂で形成することができる。例えば、絶縁層111は、プリプレグ、ABF(Ajinomoto Build up Film)及びFR−4、BT(Bismaleimide Triazine)などのエポキシ系樹脂で形成することができる。また、絶縁層は、基板またはフィルムの形状に形成することができる。しかし、本発明の実施例において、絶縁層の材質及び形状は限定されるものではない。
回路層120は、回路パターン121、接続パッド122及びビア(不図示)を含むことができる。回路層120は、伝導性金属で形成することができる。例えば、伝導性金属は、金、銀、亜鉛、ニッケル、銅などの電気伝導が可能な金属であることができる。
回路層120は、絶縁層111の内部に形成することができる。図1では、絶縁層111内に形成された回路層120が単層で図示されているが、これに限定されない。即ち、回路層120は、単層だけでなく多層に形成することができる。
図11を参照すると、ベース基板110の上部に感光性レジスト132を形成することができる。感光性レジスト132は、ベース基板110の絶縁層111の上部に形成することができる。本発明の実施例において、感光性レジスト132は、ネガ型(Negative)感光性物質で形成することができる。また、感光性レジスト132は、液状で絶縁層111の上部に塗布することで形成することができる。感光性レジスト132は、後ほど形成される開口部140にフット(Foot)を形成するほどの厚さを有するように形成することができる。即ち、感光性レジスト132の厚さによって、後ほど形成される開口部140のフットの形状を調節することができる。例えば、感光性レジスト132は、商業用として一般的な範囲である10μm〜150μmの厚さを有することができる。しかし、感光性レジスト132の厚さは、これに限定されず、開口部140を形成する際、フットを形成することができる数nm〜数mmの範囲内の厚さを有することができる。
図12を参照すると、感光性レジスト132の上部にマスク210を形成することができる。マスク210は、感光性レジスト132の開口部140が形成される領域に相当する部分が開放された形状に形成することができる。即ち、マスク210は、感光性レジスト132の開口部140が形成される領域のみが外部に露出されるように形成することができる。
図13を参照すると、感光性レジスト132に開口部140を形成することができる。感光性レジスト132の開口部140は、接続パッド122の上部に位置した絶縁層111が露出されるように形成することができる。
開口部140は、感光性レジスト132に対して露光及び現像を行うことで形成することができる。
先ず、感光性レジスト132に対して露光を行うことができる。この際、感光性レジスト132のマスク210によって開放された領域のみに対して露光を行うことができる。この際、露光量を調節することで、後ほど開口部140をフット状に形成することができる。例えば、露光は、ステップ段数が±20%〜250%の範囲内の露光量で行うことができる。しかし、露光を行う際、露光量は、これに限定されず、開口部140のフットを調節することができれば、ステップ段数が±1%〜500%の条件下で行うことができる。
露光を行った後、感光性レジスト132の上部に形成されたマスク210を除去することができる。
マスク210を除去した後、感光性レジスト132に対して現像を行うことができる。感光性レジスト132の露光が行われた部分を現像液によって除去することができる。この際、過現像または未現像が生じる条件下で現像を行うことで、開口部140のフットを形成することができる。
このように露光及び現像を行うことで、感光性レジスト132には、側面141がフット状である開口部140を形成することができる。
本発明の実施例において、開口部140のフットを形成するために露光と現像の両方をそれぞれの条件に従って行ったが、これに限定されない。即ち、開口部140のフットを形成するための露光条件及び現像条件のうち何れか一つのみを選択して行うことで、フット状の開口部140を形成することができる。
図14を参照すると、ベース基板110にビアホール150を形成することができる。ビアホール150は、感光性レジスト132の開口部140によって露出された絶縁層111をエッチングすることで形成することができる。ビアホール150は、プラズマ(Plasma)エッチング法で形成することができる。プラズマエッチングは、接続パッド122が外部に露出されるまで行うことができる。
ここで、プラズマエッチングの際、感光性レジスト132のフット状の開口部140によって、ビアホール150をテーパ(Taper)状に形成することができる。開口部140の側面141が傾斜を有するフット状であって、開口部140の上部直径と下部直径がそれぞれ異なる。即ち、開口部140の側面141は、開口部140の中心に向かって高さが徐々に小さくなる形状を有することができる。従って、開口部140の中心に向かって感光性レジスト132の厚さが徐々に小さくなる形状に形成することができる。プラズマエッチングの際、感光性レジスト132の厚さに比例して、絶縁層111をエッチングすることができる。即ち、感光性レジスト132の厚さの厚い領域は、絶縁層111が薄くエッチングされ、感光性レジスト132の厚さの薄い領域は、絶縁層111が深くエッチングされ、感光性レジスト132が存在していない領域は、最大限にエッチングされる。
このように感光性レジスト132の開口部140がフット状に形成されることで、直進性を有するプラズマでエッチングを行う場合にも、ビアホール150をテーパ状に形成することができる。
プラズマエッチングの特性によって絶縁層111をエッチングする際、プラズマに露出された感光性レジスト132も同時にエッチングすることができる。従って、図14に図示されたように、ビアホール150が形成されることで、感光性レジスト132は、除去されたり、厚さを減少することができる。
図15を参照すると、ベース基板110の上部に残存する感光性レジスト132を除去することができる。ビアホール150を形成するために行われたプラズマエッチングによって、感光性レジスト132も除去することができる。しかし、感光性レジスト132の厚さが厚いと、ビアホール150を形成した後にもベース基板110の上部に感光性レジスト132が残存し得る。このようにベース基板110に残存する感光性レジスト132を除去するために、デスミア(Desmear)工程を行うことができる。
図16を参照すると、絶縁層111の上部及びビアホール150の内壁にシード層160を形成することができる。シード層160は、後ほど行われる電解メッキのための引込み線の機能を果たすために形成することができる。シード層160を形成する方法は、特に限定されず、当業界に公知された通常の蒸着法によって形成することができる。例えば、シード層160は、無電解メッキ法のような湿式メッキ法で形成することができる。また、シード層160は、スパッタリング(Sputtering)のような乾式メッキ法で形成することができる。
図17を参照すると、シード層160の上部及びビアホール150の内部に金属層170を形成することができる。金属層170は、伝導性金属で形成することができる。例えば、伝導性金属は、金、銀、亜鉛、ニッケル、銅などの電気伝導が可能な金属であることができる。金属層170を形成する方法は、特に限定されず、当業界に公知された通常の蒸着法によって形成することができる。例えば、金属層170は、シード層160を引込み線にして、電解メッキ法を用いて形成することができる。
図18を参照すると、ビア171を形成することができる。ビア171は、ビアホール150の内部に充填された金属層170以外の他の金属層170とシード層160を除去することで形成することができる。例えば、金属層170及びシード層160は、物理的な研磨加工によって除去することができる。また、金属層170及びシード層160は、乾式エッチング法または湿式エッチング法によって除去することができる。図9では、ビア171のみが形成されることを図示しているが、これに限定されない。即ち、金属層170をパターニングすることで、ビア171だけでなく絶縁層111の上部に回路パターンを形成することができる。
本発明の実施例によるプリント回路基板の製造方法によると、感光性レジストの開口部をフット状に形成することで、プラズマエッチング法でテーパ状のビアホールを形成することができる。また、本発明の実施例によるプリント回路基板の製造方法によると、プラズマエッチング法でビアホールを形成することで、多数個のビアホールを同時に形成することができる。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
本発明は、プリント回路基板の製造方法に適用可能である。
110 ベース基板
111 絶縁層
120 回路層
121 回路パターン
122 接続パッド
131、132 感光性レジスト
140 開口部
141 側面
150 ビアホール
160 シード層
170 金属層
171 ビア
210 マスク
111 絶縁層
120 回路層
121 回路パターン
122 接続パッド
131、132 感光性レジスト
140 開口部
141 側面
150 ビアホール
160 シード層
170 金属層
171 ビア
210 マスク
Claims (17)
- 絶縁層及び前記絶縁層の内部に形成された接続パッドを含むベース基板を準備する段階と、
前記絶縁層の上部に感光性レジストを形成する段階と、
前記感光性レジストをパターニングし、側面がフット(Foot)状である開口部を形成する段階と、
前記開口部によって露出された前記絶縁層をエッチングし、前記接続パッドを露出させるビアホールを形成する段階と、
前記ビアホールを充填し、ビアを形成する段階と、
を含むプリント回路基板の製造方法。 - 前記感光性レジストは、ポジ型(Positive)感光性物質で形成される請求項1に記載のプリント回路基板の製造方法。
- 前記側面がフット状である開口部を形成する段階は、
前記感光性レジストの上部に、前記開口部のパターニングのためのマスク(Mask)を形成する段階と、
前記感光性レジストを露光する段階と、
前記マスクを除去する段階と、
前記感光性レジストを現像し、前記開口部を形成する段階と、
を含む請求項2に記載のプリント回路基板の製造方法。 - 前記マスクを形成する段階において、
前記マスクは、前記感光性レジストの開口部が形成される領域の上部が閉鎖されるようにパターニングされる請求項3に記載のプリント回路基板の製造方法。 - 前記開口部を形成する段階において、
前記開口部のフットは、前記露光時に露光量によって調節される請求項3に記載のプリント回路基板の製造方法。 - 前記開口部を形成する段階において、
前記開口部のフットは、過現像または未現像の条件下で現像を行うことで形成される請求項3に記載のプリント回路基板の製造方法。 - 前記開口部を形成する段階において、
前記開口部のフットは、前記感光性レジストの厚さによって調節される請求項3に記載のプリント回路基板の製造方法。 - 前記感光性レジストを露光する段階の前に、
前記感光性レジストを硬化する段階をさらに含む請求項3に記載のプリント回路基板の製造方法。 - 前記感光性レジストは、ネガ型(Negative)感光性物質で形成される請求項1に記載のプリント回路基板の製造方法。
- 前記側面がフット状である開口部を形成する段階は、
前記感光性レジストの上部に、前記開口部のパターニングのためのマスク(Mask)を形成する段階と、
前記感光性レジストを露光する段階と、
前記マスクを除去する段階と、
前記感光性レジストを現像し、前記開口部を形成する段階と、
を含む請求項9に記載のプリント回路基板の製造方法。 - 前記マスクを形成する段階において、
前記マスクは、前記感光性レジストの開口部が形成される領域の上部が開放されるようにパターニングされる請求項10に記載のプリント回路基板の製造方法。 - 前記開口部を形成する段階において、
前記開口部のフットは、前記露光時に露光量によって調節される請求項10に記載のプリント回路基板の製造方法。 - 前記開口部を形成する段階において、
前記開口部のフットは、過現像または未現像の条件下で現像を行うことで形成される請求項10に記載のプリント回路基板の製造方法。 - 前記開口部を形成する段階において、
前記開口部のフットは、前記感光性レジストの厚さによって調節される請求項10に記載のプリント回路基板の製造方法。 - 前記ビアホールを形成する段階において、
前記ビアホールは、プラズマ(Plasma)エッチング法で形成される請求項1に記載のプリント回路基板の製造方法。 - 前記ビアホールを形成する段階の後、
前記絶縁層の上部に残存する感光性レジストを除去する段階をさらに含む請求項1に記載のプリント回路基板の製造方法。 - 前記感光性レジストを形成する段階において、
前記感光性レジストは、液状で塗布される請求項1に記載のプリント回路基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2012-0088449 | 2012-08-13 | ||
| KR1020120088449A KR20140021914A (ko) | 2012-08-13 | 2012-08-13 | 인쇄회로기판 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014039032A true JP2014039032A (ja) | 2014-02-27 |
Family
ID=50065409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013167785A Withdrawn JP2014039032A (ja) | 2012-08-13 | 2013-08-12 | プリント回路基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20140042122A1 (ja) |
| JP (1) | JP2014039032A (ja) |
| KR (1) | KR20140021914A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2819162B1 (en) * | 2013-06-24 | 2020-06-17 | IMEC vzw | Method for producing contact areas on a semiconductor substrate |
| CN111526666B (zh) * | 2020-04-30 | 2021-07-02 | 生益电子股份有限公司 | 一种pcb制作方法 |
| CN114080100B (zh) * | 2020-08-21 | 2024-11-12 | 欣兴电子股份有限公司 | 线路板及其孔洞的形成方法 |
| DE102021209939A1 (de) | 2021-09-08 | 2023-03-09 | Gebr. Schmid Gmbh | Verfahren zur Leiterplattenherstellung und Leiterplatte |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4543320A (en) * | 1983-11-08 | 1985-09-24 | Energy Conversion Devices, Inc. | Method of making a high performance, small area thin film transistor |
| US8835217B2 (en) * | 2010-12-22 | 2014-09-16 | Intel Corporation | Device packaging with substrates having embedded lines and metal defined pads |
-
2012
- 2012-08-13 KR KR1020120088449A patent/KR20140021914A/ko not_active Withdrawn
-
2013
- 2013-08-09 US US13/963,907 patent/US20140042122A1/en not_active Abandoned
- 2013-08-12 JP JP2013167785A patent/JP2014039032A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140021914A (ko) | 2014-02-21 |
| US20140042122A1 (en) | 2014-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
| US20100252304A1 (en) | Wiring board and method of manufacturing the same | |
| JP6015969B2 (ja) | 回路基板の形成方法 | |
| JP5873152B1 (ja) | 配線基板 | |
| US7919408B2 (en) | Methods for fabricating fine line/space (FLS) routing in high density interconnect (HDI) substrates | |
| JP5048005B2 (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
| KR20170009128A (ko) | 회로 기판 및 그 제조 방법 | |
| US8209860B2 (en) | Method of manufacturing printed circuit board having metal bump | |
| JP2015043408A (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
| US20150334850A1 (en) | Method of manufacturing wiring substrate, and wiring substrate | |
| JP2014033174A (ja) | プリント回路基板及びプリント回路基板の製造方法 | |
| JP5908003B2 (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
| TWI772480B (zh) | 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板 | |
| KR101063519B1 (ko) | 미세 피치의 구리 범프 제조 방법 | |
| JP2007324559A (ja) | ファインピッチを有するマルチレイヤー回路板及びその製作方法 | |
| TW201446084A (zh) | 電路板及其製作方法 | |
| JP6725099B2 (ja) | プリント回路基板及びその製造方法 | |
| JP2014039032A (ja) | プリント回路基板の製造方法 | |
| JP5599860B2 (ja) | 半導体パッケージ基板の製造方法 | |
| US20150083480A1 (en) | Interposer board and method of manufacturing the same | |
| TWI691243B (zh) | 印刷電路板的製造方法 | |
| US20120032331A1 (en) | Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof | |
| KR101167420B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| US20150195902A1 (en) | Printed circuit board and method of manufacturing the same | |
| JP2015041770A (ja) | 印刷回路基板および印刷回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151216 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20161003 |