JP2014038145A - Method for manufacturing multilayer electronic component - Google Patents
Method for manufacturing multilayer electronic component Download PDFInfo
- Publication number
- JP2014038145A JP2014038145A JP2012179230A JP2012179230A JP2014038145A JP 2014038145 A JP2014038145 A JP 2014038145A JP 2012179230 A JP2012179230 A JP 2012179230A JP 2012179230 A JP2012179230 A JP 2012179230A JP 2014038145 A JP2014038145 A JP 2014038145A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photosensitive
- antireflection film
- conductor
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 66
- 238000000206 photolithography Methods 0.000 claims abstract description 24
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 230000003287 optical effect Effects 0.000 claims description 6
- 238000010304 firing Methods 0.000 claims description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 9
- 229910052709 silver Inorganic materials 0.000 description 9
- 239000011521 glass Substances 0.000 description 8
- 239000004332 silver Substances 0.000 description 8
- 239000006089 photosensitive glass Substances 0.000 description 7
- 239000000987 azo dye Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 239000002270 dispersing agent Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229920001444 polymaleic acid Polymers 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000002966 varnish Substances 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000005238 degreasing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229920003026 Acene Polymers 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001448 anilines Chemical class 0.000 description 1
- MWPLVEDNUUSJAV-UHFFFAOYSA-N anthracene Chemical class C1=CC=CC2=CC3=CC=CC=C3C=C21 MWPLVEDNUUSJAV-UHFFFAOYSA-N 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000000975 dye Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Materials For Photolithography (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
本願発明は、フォトリソグラフィーによる積層電子部品の製造方法に関する。 The present invention relates to a method for manufacturing a laminated electronic component by photolithography.
近年、電子部品の小型化の要求に伴い、微細加工が可能で、精度が優れた電子部品の製造技術が要求されている。特に、積層コイル部品等では絶縁層と導電層とを積層し、導電層同士をビアホールで電気的に接続しているため、積層コイル部品の小型化に伴い、ビアホールを形成するための貫通孔も高精度で微細な加工が要求される。このためこの種の電子部品では、微細加工に適したフォトリソグラフィー技術により、絶縁層および導体層を形成することが広く行われている。 In recent years, with the demand for miniaturization of electronic components, there has been a demand for technology for manufacturing electronic components that can be finely processed and have high precision. In particular, in laminated coil parts and the like, an insulating layer and a conductive layer are laminated, and the conductive layers are electrically connected to each other through via holes. Therefore, with the miniaturization of laminated coil parts, there are also through holes for forming via holes. High precision and fine processing is required. For this reason, in this type of electronic component, it is widely performed to form an insulating layer and a conductor layer by a photolithography technique suitable for fine processing.
例えば、特許文献1は、フォトリソグラフィー技術により多層配線チップ部品を製造しており、具体的には、最初に外層を形成し、次いで外層上に感光性Agペーストを印刷、露光、現像することによってコイルパターンを形成し、形成したコイルパターン上に感光性ガラスペーストを印刷、露光、現像することによってビアホールを有するガラス層を形成し、上記コイルパターンの形成とガラス層の形成を所定の回数繰り返し、最後に外層を形成して焼成することにより、多層配線チップ部品を製造している。
For example,
しかしながら、ネガ型感光性絶縁ペーストを用いる特許文献1に記載の従来の製造方法では、例えば図1(a)に示すように、ビアホールを有する絶縁層を導体層上に作製する場合、基材3の上に配置された導体層4および感光性絶縁ペースト5に対して、所定の遮光部を有するフォトマスク6を介して光線1を照射した際に、光線1が導体層4で反射・散乱し、散乱光2が遮光部に入り込み、遮光部の一部まで硬化反応が進んでしまう。露光後、現像液を噴射することにより遮光部の感光性絶縁ペーストを除去するが、もともと深部にいくほど除去が困難であることに加え、遮光部の一部で硬化反応が進んでいることからさらに除去が困難になり、図1(b)に示すように、下穴径t2が上穴径t1と比べて小さくなり、先細りのビアホールが形成される。このように、現在のフォトリソグラフィー技術の解像度では、導体層上に、微細なビアホールを有する絶縁層を形成する場合、導体層による光線の反射・散乱の影響により、ビアホールが貫通せずにオープン不良となるなど不具合が生じる。
However, in the conventional manufacturing method described in
また、ポジ型感光性導体ペーストを用いるフォトリソグラフィーにより、ビアホールを有する絶縁層を導体層上に作製する場合には、図2(a)に示すように、光線1が導体層4で反射・散乱し、散乱光2が遮光部に入り込む。このようにして得られたビアホール7は、図2(b)に示すように、下穴径が上穴径と比べて大きいビアホールが形成される。このような形状のビアホールに導体ペーストを充填すると、ビアホールの底面周辺部8で充填不良が生じ、空気層ができる。これが焼成時に膨張して大きな泡となって残り、所望の性能が得られないなどの不具合が生じる。
When an insulating layer having a via hole is formed on a conductor layer by photolithography using a positive photosensitive conductor paste, the
さらに、ネガ型感光性導体ペーストを用いるフォトリソグラフィーにより、導体層を形成する場合には、図3(a)に示すように、光線1が絶縁層9で反射・散乱し、散乱光2が遮光部に入り込み、感光性導体ペースト層10の遮光部の一部まで硬化反応が進んでしまう。その結果、図3(b)に示すように、得られる導体層4は底面部が広がった形となる。このような現在のフォトリソグラフィー技術では、微細な導体パターンを形成する場合、図3(c)に示すように、導体パターンの相互に近接した部分同士が繋がってショートするなどの不具合が生じる。
Further, when the conductor layer is formed by photolithography using a negative photosensitive conductor paste, the
したがって、本発明は、フォトリソグラフィーにより、高い解像度で微細な導体パターンおよび/またはビアホールを形成することができる積層電子部品の製造方法を提供することを目的とする。 Accordingly, an object of the present invention is to provide a method for manufacturing a laminated electronic component capable of forming a fine conductor pattern and / or a via hole with high resolution by photolithography.
本発明によれば、少なくとも1つの導体層と、少なくとも1つの絶縁層とを含む積層電子部品の製造方法であって、下地層として反射防止膜を形成し、ついで、該反射防止膜上に感光性ペースト層を形成し、該感光性ペースト層からフォトリソグラフィーにより上記導体層および絶縁層の少なくとも1つを形成し、上記反射防止膜を加熱により除去することを含む方法が提供される。 According to the present invention, there is provided a method for manufacturing a laminated electronic component including at least one conductor layer and at least one insulating layer, wherein an antireflection film is formed as a base layer, and then a photosensitive film is formed on the antireflection film. There is provided a method comprising forming a conductive paste layer, forming at least one of the conductor layer and the insulating layer from the photosensitive paste layer by photolithography, and removing the antireflection film by heating.
本発明の上記製造方法によれば、下地層の反射防止膜により光線の反射・散乱が抑制されるので、ネガ型感光性ペーストを用いて絶縁層にビアホールを形成する場合に、ビアホールが先細りになることによるオープン不良や、導体ペーストの充填不良を回避することができる。また、ポジ型感光性ペーストを用いて絶縁層にビアホールを形成する場合には、ビアホールの下穴径が広がって、ビアホールの底面周辺部への導体ペーストが充填が不十分となり空隙ができることを回避することができる。さらに、ネガ型感光性ペーストを用いて導体層を形成する場合に、導体層の底面部が広がって、互いに近接した導体部同士が接触し、ショートすることを回避することができる。したがって、本発明の上記製造方法によれば、ネガ型またはポジ型にかかわらず、微細なビアホールおよび/または微細な導体パターンの形成が可能になる。 According to the manufacturing method of the present invention, since reflection and scattering of light rays are suppressed by the antireflection film of the underlayer, when forming the via hole in the insulating layer using the negative photosensitive paste, the via hole is tapered. Therefore, it is possible to avoid open defects and defective filling of the conductor paste. Also, when using a positive photosensitive paste to form a via hole in the insulating layer, the diameter of the via hole's pilot hole is widened and the conductor paste around the bottom surface of the via hole is not sufficiently filled to avoid a void. can do. Further, when the conductive layer is formed using the negative photosensitive paste, it is possible to avoid the short-circuit portion of the conductor layer from spreading and contacting the conductor portions close to each other to cause a short circuit. Therefore, according to the manufacturing method of the present invention, it is possible to form a fine via hole and / or a fine conductor pattern regardless of the negative type or the positive type.
本発明によれば、下地層として反射防止膜を設置することにより、光線を照射した際の光線の反射・散乱を防止し、より高解像度で導体パターンやビアホールを形成することができる積層電子部品の製造方法が提供される。 According to the present invention, by installing an antireflection film as an underlayer, it is possible to prevent reflection and scattering of light when irradiated with light, and to form a conductor pattern and a via hole with higher resolution. A manufacturing method is provided.
以下、本発明の製造方法について、図面を参照しながら詳細に説明する。 Hereinafter, the production method of the present invention will be described in detail with reference to the drawings.
本実施形態では、積層電子部品として、図4に示されるような積層コイル部品11の製造方法について説明する。該積層コイル部品11は、概略的には、絶縁体部12と、絶縁体部12に埋設されて成るコイル状の導体部13とを有する積層体14を含んで成り、外部電極15が積層体14の外周両端面を覆うように設けられている。
In the present embodiment, a method for manufacturing a laminated
まず、外層を準備する。外層16は、例えば、基材(図示せず)上に形成された保持層(図示せず)上に、感光性絶縁ペーストを印刷し、乾燥し、全面露光して絶縁層を形成し、これを複数回繰り返して所定の厚さの外層16を形成する。感光性絶縁ペーストは後述するような感光性絶縁ペーストを使用し得る。
First, the outer layer is prepared. The
次いで、図5(A)に示されるように、上記外層16上に感光性導体ペーストを印刷し、乾燥し、所定のパターンの描かれたフォトマスクを介して露光し、現像して導体層17を形成する。
Next, as shown in FIG. 5A, a photosensitive conductive paste is printed on the
本発明で用いられる感光性導体ペーストとしては、公知のポジ型またはネガ型感光性導体ペーストを用いることができ、限定するものではないが、Ag、Au、AuPd、AgPd、CuまたはNiと感光性成分を含む感光性金属ペーストなどが挙げられる。 As the photosensitive conductive paste used in the present invention, a known positive type or negative type photosensitive conductive paste can be used, and is not limited, but is sensitive to Ag, Au, AuPd, AgPd, Cu or Ni. Examples thereof include a photosensitive metal paste containing components.
次いで、図5(B)に示されるように、導体層17上に反射防止膜18を形成する。反射防止膜18は、導体層17を含む全面を被覆してもよいが、少なくとも露光する部分およびその周辺を被覆すればよい。
Next, as shown in FIG. 5B, an
上記反射防止膜の形成方法としては、反射防止膜を形成できる方法であれば特に限定されず、例えば、インクジェット法、およびスピンコート法などが挙げられる。 The method for forming the antireflection film is not particularly limited as long as it can form the antireflection film, and examples thereof include an ink jet method and a spin coating method.
上記反射防止膜は、その上に形成される層材料に含まれる感光性成分を硬化させる波長の光を吸収できる物質を含む。当該物質としては、特に限定されないが、熱分解し易く加熱により容易に除去できることから染料を用いることが好ましい。具体的には、感光性成分が波長350〜410nmの光を吸収して硬化する場合、当該物質としては、黒色アゾ染料、黄色アゾ染料、アントラキン、アセン、アニリンなどが挙げられる。 The antireflection film contains a substance capable of absorbing light having a wavelength that cures the photosensitive component contained in the layer material formed thereon. The substance is not particularly limited, but it is preferable to use a dye because it is easily decomposed by heat and can be easily removed by heating. Specifically, when the photosensitive component is cured by absorbing light having a wavelength of 350 to 410 nm, examples of the substance include black azo dyes, yellow azo dyes, anthraquines, acenes, and anilines.
上記反射防止膜の膜厚は、0.05〜0.5μm、好ましくは0.05〜0.2μmであり、代表的には0.1μmである。反射防止膜を0.5μm以下とすることにより、反射防止膜の除去が容易になり、除去後の絶縁層と導体層の分離を防止することができる。また、反射防止膜を0.05μm以上とすることにより、十分な反射防止効果を得ることができる。 The film thickness of the antireflection film is 0.05 to 0.5 μm, preferably 0.05 to 0.2 μm, and typically 0.1 μm. By making the antireflection film 0.5 μm or less, the antireflection film can be easily removed, and separation of the insulating layer and the conductor layer after the removal can be prevented. In addition, by setting the antireflection film to 0.05 μm or more, a sufficient antireflection effect can be obtained.
上記反射防止膜の光学濃度は、特に限定されないが、感光性成分を硬化させる波長において、好ましくは0.03〜0.9、より好ましくは0.03〜0.75、さらに好ましくは0.3〜0.75である。反射防止膜の光学濃度を0.9以下とすることにより、反射防止膜の除去が容易になる。反射防止膜の光学濃度を0.03以上とすることにより、所望の反射防止効果を得ることができる。 The optical density of the antireflection film is not particularly limited, but is preferably 0.03 to 0.9, more preferably 0.03 to 0.75, and still more preferably 0.3 at the wavelength at which the photosensitive component is cured. ~ 0.75. By setting the optical density of the antireflection film to 0.9 or less, the antireflection film can be easily removed. By setting the optical density of the antireflection film to 0.03 or more, a desired antireflection effect can be obtained.
次いで、図5(C)に示されるように、反射防止膜18上に、スクリーン印刷などにより感光性絶縁ペースト層19を形成し、ビアホールに対応する部分が遮光されたフォトマスク20を介して光線21を照射する。
Next, as shown in FIG. 5C, a photosensitive insulating
本発明で用いられる感光性絶縁ペーストとしては、公知のポジ型またはネガ型感光性絶縁ペーストを用いることができ、限定するものではないが、感光性ガラスペースト、感光性アルミナペースト、および感光性ジルコニアペーストなどの感光性無機ペースト等が挙げられる。 As the photosensitive insulating paste used in the present invention, a known positive-type or negative-type photosensitive insulating paste can be used, and it is not limited, but photosensitive glass paste, photosensitive alumina paste, and photosensitive zirconia. Examples thereof include photosensitive inorganic pastes such as pastes.
本発明において用いられる光線は、露光対象の層材料に含まれる感光性成分を硬化させる波長の光を含むものであれば特に限定されない。光源としては、限定するものではないが、例えば感光性成分が波長350〜410nmの光を吸収して硬化する場合、超高圧水銀ランプが挙げられる。 The light beam used in the present invention is not particularly limited as long as it contains light having a wavelength that cures the photosensitive component contained in the layer material to be exposed. The light source is not limited. For example, when the photosensitive component absorbs light having a wavelength of 350 to 410 nm and is cured, an ultrahigh pressure mercury lamp can be used.
次いで、図5(D)に示されるように、未硬化の感光性絶縁ペーストを現像液で除去して、ビアホール22を有する絶縁層23を形成する。
Next, as shown in FIG. 5D, the uncured photosensitive insulating paste is removed with a developer to form an insulating
本発明において、絶縁層の厚さは、特に限定されるものではないが、1〜50μm、好ましくは5〜30μmである。絶縁層の厚さを50μm以下とすることにより、低背の積層コイル部品を製造することができる。また、絶縁層の厚さを1μm以上とすることにより、絶縁性が確保できる。 In the present invention, the thickness of the insulating layer is not particularly limited, but is 1 to 50 μm, preferably 5 to 30 μm. By setting the thickness of the insulating layer to 50 μm or less, a low-profile laminated coil component can be manufactured. Insulating properties can be ensured by setting the thickness of the insulating layer to 1 μm or more.
次いで、図5(E)に示されるように、感光性導体ペーストを、ビアホール22に充填しつつ、絶縁層23上に印刷し、乾燥し、所定のパターンの描かれたフォトマスクを介して露光し、現像して導体層24を形成する。
Next, as shown in FIG. 5E, a photosensitive conductor paste is printed on the insulating
図5(B)〜(E)に示される反射防止膜の形成、絶縁層の形成、導体層の形成を所定の回数繰り返し、最後に絶縁層の外層を形成して、未焼成の積層体(積層体14に対応する)を得る。 The formation of the antireflection film, the formation of the insulating layer, and the formation of the conductor layer shown in FIGS. 5B to 5E are repeated a predetermined number of times. Finally, the outer layer of the insulating layer is formed, and an unfired laminate ( Corresponding to the laminate 14).
次いで、得られた未焼成の積層体を加熱することにより反射防止膜を除去する。反射防止膜が除去されることにより、図5(F)に示されるように、導体層17と導体層24が接続され、コイルを構成する。
Next, the anti-reflection film is removed by heating the obtained unfired laminate. By removing the antireflection film, as shown in FIG. 5F, the
反射防止膜を除去する際の温度は、反射防止膜の成分が焼失する温度であれば特に限定されないが、例えば、150〜750℃、好ましくは200〜400℃である。また、加熱時間は、特に限定されないが、好ましくは0.5〜5時間、より好ましくは1〜3時間である。 Although the temperature at the time of removing an antireflection film will not be specifically limited if it is the temperature which the component of an antireflection film burns out, For example, it is 150-750 degreeC, Preferably it is 200-400 degreeC. Moreover, although heating time is not specifically limited, Preferably it is 0.5 to 5 hours, More preferably, it is 1-3 hours.
また、上記反射防止膜の除去は、その上にフォトリソグラフィーにより導体層を形成した後は、いずれのタイミングで実施してもよいが、下記焼成と同時に行うこともできる。 Further, the removal of the antireflection film may be performed at any timing after the conductor layer is formed thereon by photolithography, but may be performed simultaneously with the following firing.
次いで、未焼成の積層体を焼成して、積層体14を得、積層体14の両端部にコイルと電気的に接続した外部電極15を形成し、図4に示したような積層コイル部品を作製する。焼成温度としては、例えば700〜1,000℃、好ましくは800〜850℃である。
Next, the unsintered laminate is fired to obtain the laminate 14, and
以上、本発明の1つの実施形態について説明したが、本発明は当該実施形態に限定されるものではない。 Although one embodiment of the present invention has been described above, the present invention is not limited to this embodiment.
例えば、上記実施形態では、ネガ型感光性絶縁ペーストを用いて絶縁層を形成する場合に下地層として反射防止膜を形成しているが、ポジ型感光性絶縁ペーストを用いることもできる。なお、ポジ型感光性絶縁ペーストを用いる場合、フォトマスクの遮光部と透過部は、ネガ型感光性絶縁ペーストを用いる場合とは逆になる。 For example, in the above-described embodiment, the antireflection film is formed as the base layer when the insulating layer is formed using the negative photosensitive insulating paste, but a positive photosensitive insulating paste can also be used. Note that when a positive photosensitive insulating paste is used, the light-shielding portion and the transmissive portion of the photomask are opposite to those when a negative photosensitive insulating paste is used.
また、上記実施形態では、導体層を形成する場合には下地層として反射防止膜を形成していないが、本発明の方法は、下地層として反射防止膜を形成してから感光性導体ペースト層を形成し、該感光性導体ペースト層からフォトリソグラフィーにより導体層を形成する態様も含む。用いる感光性導体ペーストは、ポジ型であってもネガ型であってもよい。かかる方法によれば、より微細な配線パターンを形成することができる。 In the above embodiment, when the conductor layer is formed, the antireflection film is not formed as the underlayer. However, the method of the present invention forms the photosensitive conductor paste layer after forming the antireflection film as the underlayer. And a conductive layer is formed from the photosensitive conductive paste layer by photolithography. The photosensitive conductive paste used may be positive or negative. According to this method, a finer wiring pattern can be formed.
なお、本発明の方法は、(i)下地層として反射防止膜を形成し、ついで、該反射防止膜上に感光性絶縁ペースト層を形成し、該感光性絶縁ペースト層からフォトリソグラフィーにより絶縁層の少なくとも1つを形成すること、および(ii)下地層として反射防止膜を形成し、ついで、該反射防止膜上に感光性導体ペースト層を形成し、該感光性導体ペースト層からフォトリソグラフィーにより導体層の少なくとも1つを形成することの両方を含み得るが、この場合、工程(i)および工程(ii)の順序は問わない。 In the method of the present invention, (i) an antireflection film is formed as a base layer, a photosensitive insulating paste layer is then formed on the antireflection film, and an insulating layer is formed from the photosensitive insulating paste layer by photolithography. And (ii) forming an antireflection film as an underlayer, then forming a photosensitive conductor paste layer on the antireflection film, and photolithography from the photosensitive conductor paste layer Although it may include both forming at least one of the conductor layers, in this case, the order of step (i) and step (ii) is not limited.
以下の実施例において、本発明についてより具体的に説明するが、本発明はこれら実施例に限定されるものではない。 In the following examples, the present invention will be described more specifically, but the present invention is not limited to these examples.
実施例1
・感光性アルミナペーストの調製
アルミナ粉末(35重量部)、感光性ワニス(63.5重量部)、ポリマレイン酸系分散剤(1重量部)、およびコバルトとアルミニウムの複合酸化物からなる顔料(0.5重量部)を混合し、3本ロールミルで混錬して、感光性アルミナペーストを得た。
Example 1
-Preparation of photosensitive alumina paste Alumina powder (35 parts by weight), photosensitive varnish (63.5 parts by weight), polymaleic acid-based dispersant (1 part by weight), and pigment comprising a complex oxide of cobalt and aluminum (0 0.5 parts by weight) was mixed and kneaded with a three-roll mill to obtain a photosensitive alumina paste.
・感光性ガラスペーストの調製
ガラス粉末(35重量部)、アルミナ粉末(25重量部)、感光性ワニス(38.5重量部)、ポリマレイン酸系分散剤(1重量部)、および黄色アゾ染料(0.5重量部)を混合し、3本ロールミルで混錬して、感光性ガラスペーストを得た。
Preparation of photosensitive glass paste Glass powder (35 parts by weight), alumina powder (25 parts by weight), photosensitive varnish (38.5 parts by weight), polymaleic acid-based dispersant (1 part by weight), and yellow azo dye ( 0.5 parts by weight) was mixed and kneaded with a three-roll mill to obtain a photosensitive glass paste.
・感光性銀ペーストの調製
銀粉(80重量部)、感光性ワニス(19.5重量部)、およびポリマレイン酸系分散剤(重量部)を混合し、3本ロールミルで混錬して、感光性銀ペーストを得た。
-Preparation of photosensitive silver paste Silver powder (80 parts by weight), photosensitive varnish (19.5 parts by weight), and polymaleic acid-based dispersant (parts by weight) are mixed and kneaded with a three-roll mill. A silver paste was obtained.
・積層チップ部品の製造
工程1:アルミナ基板に、感光性アルミナペーストをスクリーン印刷し、全面に露光し、アルミナ膜を形成して保持層とした。次に、保持層上に感光性ガラスペーストを、スクリーン印刷し、全面露光してガラス層を形成し、これをガラス層が約150μmになるまで繰り返して、外層を形成した。
-Manufacture of laminated chip parts Step 1: A photosensitive alumina paste was screen-printed on an alumina substrate, exposed to the entire surface, and an alumina film was formed to form a holding layer. Next, a photosensitive glass paste was screen-printed on the holding layer, and the entire surface was exposed to form a glass layer. This was repeated until the glass layer became about 150 μm to form an outer layer.
工程2:外層上に感光性銀ペーストをスクリーン印刷し、所望のパターンのフォトマスクを介して露光し、現像して導体層を形成した。 Step 2: A photosensitive silver paste was screen printed on the outer layer, exposed through a photomask having a desired pattern, and developed to form a conductor layer.
工程3:20wt%の黒色アゾ染料のインクをインクジェットにて0.1μmの厚さで全面に塗布し、反射防止膜を形成した。 Step 3: An ink of 20 wt% black azo dye was applied to the entire surface with a thickness of 0.1 μm by inkjet to form an antireflection film.
工程4:反射防止膜上に、感光性ガラスペーストを、20μmの厚さにスクリーン印刷し、ビアホールに対応する径60μmの遮光部を有するフォトマスクを介して露光し、現像してビアホールを有する絶縁層を形成した。 Step 4: A photosensitive glass paste is screen-printed to a thickness of 20 μm on the antireflection film, exposed through a photomask having a light-shielding portion having a diameter of 60 μm corresponding to the via hole, and developed to insulate the via hole. A layer was formed.
工程5:感光性銀ペーストを、ビアホールに充填しつつ、絶縁層上にスクリーン印刷して、所望のパターンのフォトマスクを介して露光し、現像して、導体層を形成した。 Step 5: The photosensitive silver paste was screen printed on the insulating layer while filling the via hole, exposed through a photomask having a desired pattern, and developed to form a conductor layer.
工程6:必要な積層数が得られるまで、工程3〜工程5を繰り返し、最後に、感光性ガラスペーストを、スクリーン印刷し、全面露光してガラス層を形成し、これをガラス層が約150μmになるまで繰り返して、外層を形成して積層チップを得た。
Step 6:
工程7:得られた積層チップを、ダイサーを用いて一素子分に分割した。これを300℃で3時間熱処理して脱脂を行い、820℃で0.5時間焼成して、焼成済みの積層チップを得た。焼成後の積層チップは、ガラスと銀が焼結し、同時に、反射防止膜が消失して、銀のコイルパターンがビアを通じて導通する。また、アルミナ膜は有機分のみ消失してアルミナ粉になり、基板とチップが切り離される。 Step 7: The obtained laminated chip was divided into one element using a dicer. This was heat treated at 300 ° C. for 3 hours for degreasing, and baked at 820 ° C. for 0.5 hour to obtain a baked laminated chip. In the laminated chip after firing, glass and silver are sintered, and at the same time, the antireflection film disappears, and the silver coil pattern is conducted through the via. Also, the alumina film disappears only with organic components and becomes alumina powder, and the substrate and the chip are separated.
工程8:その後、外部電極を形成し、メッキを施して、積層チップ部品を作製した。 Step 8: After that, external electrodes were formed and plated to produce a multilayer chip component.
実施例2
工程3において、インク濃度を2wt%とした以外は、実施例1と同様にして、積層チップ部品を作製した。
Example 2
A laminated chip component was produced in the same manner as in Example 1 except that the ink concentration was changed to 2 wt% in
実施例3
工程3において、インク濃度を50wt%とした以外は、実施例1と同様にして、積層チップ部品を作製した。
Example 3
In
実施例4
工程3において、インク濃度を60wt%とした以外は、実施例1と同様にして、積層チップ部品を作製した。
Example 4
A laminated chip part was produced in the same manner as in Example 1 except that in
実施例5
工程3において、黒色アゾ染料を黄色アゾ染料に代えた以外は、実施例1と同様にして、積層チップ部品を作製した。
Example 5
In
比較例1
工程3の反射防止膜の形成を行わないこと以外は、実施例1と同様にして、積層チップ部品を作製した。
Comparative Example 1
A laminated chip part was produced in the same manner as in Example 1 except that the antireflection film in
比較例2
工程3において、インク濃度を1wt%とした以外は、実施例1と同様にして、積層チップ部品を作製した。
Comparative Example 2
In
評価
・ビア径
上記実施例1〜5および比較例1〜2のそれぞれについて、工程4でビアホールを形成した後、ビアホールについて上穴径および下穴径をレーザー顕微鏡で測定した。結果を表1に示す。
Evaluation / Via Diameter For each of Examples 1 to 5 and Comparative Examples 1 and 2, after forming a via hole in
また、ビアの形状を、上下ビア径比(下穴径÷上穴径×100)により評価した。結果を表1に併せて示す。 Further, the shape of the via was evaluated by the ratio of the upper and lower via diameters (the lower hole diameter ÷ the upper hole diameter × 100). The results are also shown in Table 1.
・導通テスト
上記実施例1〜5および比較例1〜2について、各50個ずつ電気の導通を調査した。結果として導通率(導通数/試験数×100)を表1に併せて示す。
-Continuity test About each of the said Examples 1-5 and Comparative Examples 1-2, 50 electrical continuity was investigated. As a result, the conductivity (number of conduction / number of tests × 100) is also shown in Table 1.
また、上記導通テストで導通しなかったものは、ビアホールの断面を観察し、導通不良原因を調査した。結果を表1に併せて示す。 Moreover, the thing which did not conduct by the said continuity test observed the cross section of the via hole, and investigated the cause of the conduction defect. The results are also shown in Table 1.
表1に示されるように、濃度2〜60wt%のインク(光学濃度=0.03〜0.9)を用いて反射防止膜を形成した実施例1〜5は、上下ビア径比(下穴径÷上穴径×100)が63〜67%であった。また、導通テストにおいては、実施例1〜3および5の導通率は100%であった。実施例4は導通率90%であったが、これはオープンモードの不良ではなく、デラミモードの不良であり、反射防止膜が濃く、十分に脱脂されていないことが原因であるので、反射防止膜を除去するための加熱時間を長くするなど脱脂条件の工夫により解消されると考えられる。 As shown in Table 1, Examples 1 to 5 in which an antireflection film is formed using an ink having a concentration of 2 to 60 wt% (optical density = 0.03 to 0.9) are different in the upper and lower via diameter ratio (the lower hole Diameter ÷ upper hole diameter × 100) was 63 to 67%. In the continuity test, the continuity rates of Examples 1 to 3 and 5 were 100%. In Example 4, the conductivity was 90%, but this was not a defect in the open mode, but a defect in the delamination mode, and because the antireflection film was dark and not sufficiently degreased, the antireflection film It is thought that this can be eliminated by devising the degreasing conditions such as increasing the heating time for removing water.
一方、反射防止膜を形成しなかった比較例1は上下ビア径比が8%と小さく、導通率も60%と低かった。また、調査の結果、これはオープンモードの不良であり、ビアホールの下穴径が小さすぎて下部まで銀が充填されていないことが導通不良の原因であった。 On the other hand, Comparative Example 1 in which the antireflection film was not formed had a small upper / lower via diameter ratio of 8% and a conductivity of 60%. Moreover, as a result of investigation, this is a failure in the open mode, and the cause of the conduction failure was that the diameter of the pilot hole in the via hole was too small to be filled with silver to the bottom.
さらに、濃度1wt%のインク(光学濃度=0.01)を用いて反射防止膜を形成した比較例2は、上下ビア径比が17%と小さく、導通率も80%であった。また、調査の結果、ビアホールの下穴径が小さすぎて下部まで銀が充填されていないことが導通不良の原因であった。下穴径が小さくなった原因としては、インクの濃度が薄く、反射防止効果が十分に得られていないことが考えられる。 Further, in Comparative Example 2 in which the antireflection film was formed using ink having a concentration of 1 wt% (optical density = 0.01), the upper / lower via diameter ratio was as small as 17% and the conductivity was 80%. Further, as a result of the investigation, the poor hole diameter of the via hole was too small to be filled with silver to the lower part, which was the cause of the conduction failure. The cause of the decrease in the diameter of the pilot hole may be that the ink concentration is low and the antireflection effect is not sufficiently obtained.
以上の結果から、反射防止膜を用いた実施例1〜5、特に実施例1〜3および5において優れた効果が得られることが確認された。 From the above results, it was confirmed that excellent effects were obtained in Examples 1 to 5, particularly Examples 1 to 3 and 5, using an antireflection film.
本発明の製造方法は高解像度であり、微細な導体パターンおよびビアホールを形成できることから、小型の積層コイル部品などの製造方法として、幅広く様々な用途に使用され得る。 Since the manufacturing method of the present invention has high resolution and can form fine conductor patterns and via holes, it can be used in a wide variety of applications as a manufacturing method of small laminated coil components.
1 光線
2 散乱光
3 基材
4 導体層
5 感光性絶縁ペースト
6 フォトマスク
7 ビアホール
8 ビアホールの底面周辺部
9 絶縁層
10 感光性導体ペースト
11 積層コイル部品
12 絶縁体部
13 導体部
14 積層体
15 外部電極
16 外層
17 導体層
18 反射防止膜
19 感光性絶縁ペースト層
20 フォトマスク
21 光線
22 ビアホール
23 絶縁層
24 導体層
t1 上部径
t2 下部径
DESCRIPTION OF
Claims (8)
下地層として反射防止膜を形成し、ついで、該反射防止膜上に感光性導体ペースト層を形成し、該感光性導体ペースト層からフォトリソグラフィーにより導体層の少なくとも1つを形成すること、
を含む、請求項1〜4のいずれかに記載の方法。 Forming an antireflection film as an underlayer, then forming a photosensitive insulating paste layer on the antireflection film, forming at least one of the insulating layers from the photosensitive insulating paste layer by photolithography, and Forming an antireflection film as a base layer, then forming a photosensitive conductor paste layer on the antireflection film, and forming at least one of the conductor layers by photolithography from the photosensitive conductor paste layer;
The method in any one of Claims 1-4 containing this.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012179230A JP2014038145A (en) | 2012-08-13 | 2012-08-13 | Method for manufacturing multilayer electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012179230A JP2014038145A (en) | 2012-08-13 | 2012-08-13 | Method for manufacturing multilayer electronic component |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014038145A true JP2014038145A (en) | 2014-02-27 |
Family
ID=50286348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012179230A Pending JP2014038145A (en) | 2012-08-13 | 2012-08-13 | Method for manufacturing multilayer electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014038145A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11869708B2 (en) * | 2017-09-20 | 2024-01-09 | Murata Manufacturing Co., Ltd. | Method of manufacturing an inductor component |
-
2012
- 2012-08-13 JP JP2012179230A patent/JP2014038145A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11869708B2 (en) * | 2017-09-20 | 2024-01-09 | Murata Manufacturing Co., Ltd. | Method of manufacturing an inductor component |
| US12469638B2 (en) | 2017-09-20 | 2025-11-11 | Murata Manufacturing Co., Ltd. | Method of manufacturing an inductor component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI668712B (en) | Electronic parts | |
| JP5778654B2 (en) | Ceramic substrate and manufacturing method thereof | |
| TWI536889B (en) | Method for manufacturing the plugging through hole in printed circuit board and printed circuit board | |
| CN109524212B (en) | Inductor component and method for manufacturing same | |
| JP2016072567A (en) | Parts for semiconductor manufacturing equipment and manufacturing method thereof | |
| CN106783554A (en) | The preparation method and electronic component of a kind of electronic component electrode | |
| JP2010129320A (en) | Esd protection device and method for manufacturing the same | |
| JP5775060B2 (en) | Ceramic substrate and manufacturing method thereof | |
| JP2014038145A (en) | Method for manufacturing multilayer electronic component | |
| CN105517373A (en) | A method for making PCB backplane outer layer circuit graphics | |
| JP2012015291A (en) | Method for manufacturing coil device | |
| JP2015119159A (en) | Capacitor-embedded substrate and manufacturing method thereof | |
| JP6447156B2 (en) | Manufacturing method of multilayer wiring board | |
| JP6420088B2 (en) | Manufacturing method of ceramic multilayer wiring board | |
| JP2011159947A (en) | Multilayer ceramic substrate and method of manufacturing the same | |
| JP4577479B2 (en) | Sheet forming method having different material parts and sheet having different material parts used for multilayer wiring board formation | |
| CN115696759B (en) | Laser processing method suitable for circuit board | |
| JP5056950B2 (en) | Chargeable powder for conductor pattern formation and multilayer ceramic electronic component using the same | |
| JP2005340728A (en) | Laminated ceramic electronic component, circuit board and the like, and manufacturing method of ceramic green sheet including electrode and the like for manufacturing same component, same circuit board and the like | |
| JP6486211B2 (en) | High frequency transmission device and method for manufacturing the same | |
| JP2003324027A (en) | Manufacturing method of multilayer electronic component | |
| JP5374714B2 (en) | Thin film electrode ceramic substrate and manufacturing method thereof | |
| JP2007281112A (en) | Manufacturing method of anti-static parts | |
| KR20120096272A (en) | Manufacturing method of substrate for probe card | |
| JP2005197584A (en) | Laminated ceramic electronic component, and method for manufacturing ceramic green sheet for manufacturing the same |