[go: up one dir, main page]

JP2014032983A - 半導体装置、表示装置および電子機器 - Google Patents

半導体装置、表示装置および電子機器 Download PDF

Info

Publication number
JP2014032983A
JP2014032983A JP2012170796A JP2012170796A JP2014032983A JP 2014032983 A JP2014032983 A JP 2014032983A JP 2012170796 A JP2012170796 A JP 2012170796A JP 2012170796 A JP2012170796 A JP 2012170796A JP 2014032983 A JP2014032983 A JP 2014032983A
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor
transistor
storage capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012170796A
Other languages
English (en)
Inventor
Nobuhide Yoneya
伸英 米屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2012170796A priority Critical patent/JP2014032983A/ja
Priority to TW102121815A priority patent/TWI556452B/zh
Priority to CN201380039251.4A priority patent/CN104488104A/zh
Priority to US14/416,538 priority patent/US20150270324A1/en
Priority to PCT/JP2013/004345 priority patent/WO2014020843A1/en
Publication of JP2014032983A publication Critical patent/JP2014032983A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H10K10/476—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】蓄積容量の容量を維持しつつ、トランジスタの移動度を向上させた半導体装置、表示装置および電子機器を提供する
【解決手段】ゲート電極および半導体膜の間の少なくとも前記半導体膜に接する第１絶縁膜を有するトランジスタと、一対の電極の間に前記第１絶縁膜の誘電率よりも高い誘電率の第２絶縁膜を有する蓄積容量とを備えた半導体装置。
【選択図】図１

Description

本技術は、半導体膜に有機半導体材料を用いる場合に好適な半導体装置、表示装置および電子機器に関する。
薄膜トランジスタ（Thin Film Transistor:ＴＦＴ）は、表示装置等の多くの電子機器の駆動素子として用いられている（半導体装置）。このようなＴＦＴの半導体膜として近年、有機材料がコストおよびフレキシブル性の点等で期待され、積極的に開発が進められている（例えば、非特許文献１）。
ところで、半導体装置には上記のようなＴＦＴと共に蓄積容量が設けられており、ＴＦＴのゲート電極と半導体膜との間、および蓄積容量の上部電極と下部電極との間にはそれぞれ絶縁膜が介在している。この絶縁膜は、ＴＦＴ、蓄積容量に共通して設けられている。
J.Veres et al. Adv.Funct.Mater.2003,13,No.3,March 199-204
上記のようなＴＦＴおよび蓄積容量を有する電子機器では、蓄積容量の容量を低下させることなく、ＴＦＴの移動度を高めることが望まれる。
本技術はかかる問題点に鑑みてなされたもので、その目的は、蓄積容量の容量を維持しつつトランジスタの移動度を向上させた半導体装置、表示装置および電子機器を提供することにある。
本技術による半導体装置は、ゲート電極および半導体膜の間の少なくとも半導体膜に接する第１絶縁膜を有するトランジスタと、一対の電極の間に第１絶縁膜の誘電率よりも高い誘電率の第２絶縁膜を有する蓄積容量とを備えたものである。
本技術による表示装置は、画素を駆動する半導体装置として、上記半導体装置を備えたものである。
本技術による電子機器は、上記表示装置を備えたものである。
本技術の半導体装置、表示装置または電子機器では、トランジスタに第１絶縁膜、蓄積容量に第２絶縁膜がそれぞれ設けられているので、誘電率の高い第２絶縁膜により蓄積容量の容量が維持され、かつ、誘電率の低い第１絶縁膜によりトランジスタの移動度が高まる。
本技術の半導体装置、表示装置および電子機器によれば、トランジスタに第１絶縁膜、蓄積容量に第２絶縁膜をそれぞれ設けるようにしたので、蓄積容量の容量を維持しつつ、トランジスタの移動度を向上させることができる。
本技術の一実施の形態に係る表示装置の構成を表す断面図である。 図１に示した表示装置の全体構成を表す図である。 図２に示した画素駆動回路の一例を表す等価回路図である。 図３Ａに示した画素駆動回路の他の例を表す図である。 図１に示した表示装置の製造方法を表す断面図である。 図４Ａに続く工程を表す断面図である。 図４Ｂに続く工程を表す断面図である。 図４Ｃに続く工程を表す断面図である。 図４Ｂに続く工程の他の例を表す断面図である。 図４Ｄに続く工程を表す断面図である。 図６Ａに続く工程を表す断面図である。 図６Ｂに続く工程を表す断面図である。 図６Ｃに続く工程を表す断面図である。 比較例に係る表示装置の構成を表す断面図である。 変形例に係る表示装置の構成を表す断面図である。 適用例１の外観を表す斜視図である。 図９Ａの他の例を表す斜視図である。 適用例２の外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の表側から見た外観を表す斜視図である。 適用例４の裏側から見た外観を表す斜視図である。 適用例５の外観を表す斜視図である。 適用例６の外観を表す斜視図である。 適用例７の閉じた状態を表す図である。 適用例７の開いた状態を表す図である。 図１に示した表示装置の他の例を表す断面図である。
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明
は以下の順序で行う。
１. 実施の形態（第１絶縁膜および第２絶縁膜を有する表示装置：ボトムゲート・トッ プコンタクト型のトランジスタの例）
２. 変形例（トップゲート・ボトムコンタクト型のトランジスタの例）
＜実施の形態＞
図１は、本技術の一実施の形態に係る表示装置（表示装置１）の断面構成を表した
ものである。表示装置１（半導体装置）はアクティブマトリクス型の表示装置であり、
基板１１上にトランジスタ２０Ｔおよび蓄積容量２０Ｃを有している。トランジスタ
２０Ｔはボトムゲート・トップコンタクト型の有機ＴＦＴであり、基板１１側からゲート電極２１、第２絶縁膜２２、第１絶縁膜２３、半導体膜２４およびソース・ド
レイン電極２５Ａ，２５Ｂをこの順に有している。表示装置１には、トランジスタ２
０Ｔおよび蓄積容量２０Ｃの上層に、更に層間絶縁膜３２、画素電極４１、表示層４
２、共通電極４３および対向基板５１がこの順に設けられている。なお、図１は表示
装層１の構造を模式的に表したものであり、実際の寸法・形状とは異なる場合がある。
図２は、表示装置１の全体構成を表すものである。表示装置１は基板１１上の表示領域１１０に、マトリクス状に配設された複数の画素１０と、画素１０を駆動するための各種駆動回路とが形成されたものである。基板１１上には、駆動回路として、例えば映像表示用のドライバである信号線駆動回路１２０および走査線駆動回路１３０と、画素駆動回路１４０とが配設されている。
図３Ａは、画素駆動回路１４０の等価回路図の一例を示したものである。画素駆動回路１４０は、上記トランジスタ２０Ｔが、トランジスタＴｒ１，Ｔｒ２の少なくとも一方として配設されたアクティブ型の駆動回路である。トランジスタＴｒ１，Ｔｒ２の間には蓄積容量２０Ｃが設けられ、第１の電源ライン（Ｖcc）および第２の電源ライン（ＧＮＤ）の間において、画素１０がトランジスタＴｒ１に直列に接続されている。このような画素駆動回路１４０では、列方向に信号線１２０Ａが複数配置され、行方向に走査線１３０Ａが複数配置されている。各信号線１２０Ａは、信号線駆動回路１２０に接続され、この信号線駆動回路１２０から信号線１２０Ａを介してトランジスタＴｒ２のソース電極に画像信号が供給されるようになっている。各走査線１３０Ａは走査線駆動回路１３０に接続され、この走査線駆動回路１３０から走査線１３０Ａを介してトランジスタＴｒ２のゲート電極に走査信号が順次供給されるようになっている。図３Ｂに示したように、画素駆動回路１４０のトランジスタとして、トランジスタＴｒ１のみを用いることも可能である。
次に、再び図１を参照して、表示装置１各部の詳細な構成について説明する。基板１１は、例えば、ガラス，石英，シリコン，ガリウム砒素等の無機材料、あるいはポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリエーテルイミド、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリフェニレンスルフィド、ポリアリレート、ポリイミド（ＰＩ）、ポリアミド、ポリカーボネート（ＰＣ）、セルローストリアセテート、ポリオレフィン、ポリスチレン、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート（ＰＭＭＡ）、ポリ塩化ビニル、ポリ塩化ビニリデン、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、シリコーン樹脂またはアクリル樹脂等からなるフィルムあるいは金属箔等からなる。この基板１１はシリコン等の剛性の基板であってもよく、薄層ガラスや上記プラスチッックフィルムなどの可撓性基板であってもよい。基板１１が可撓性基板であれば、折り曲げ可能なフレキシブルディスプレイを実現することができる。基板１１は導電性を有するものであってもよい。
ゲート電極２１は、トランジスタ２０Ｔにゲート電圧を印加し、このゲート電圧により半導体膜２４中のキャリア密度を制御してチャネル領域を形成するものである。ゲート電極２１は基板１１上の選択的な領域に、例えば１０ｎｍ〜１０００ｎｍの厚み（積層方向の厚み、以下単に厚みという）で設けられている。このゲート電極２１は、例えば金（Ａｕ），銀（Ａｇ），銅（Ｃｕ），白金（Ｐｔ），チタン（Ｔｉ），ルテニウム（Ｒｕ），モリブデン（Ｍｏ），クロム（Ｃｒ），タングステン（Ｗ），ニッケル（Ｎｉ），アルミニウム（Ａｌ）およびタンタル（Ｔａ）等の金属単体または合金により構成されている。これらの金属膜を積層させるようにしてもよい。また、ゲート電極２１をインジウム錫酸化物(ＩＴＯ)、インジウム亜鉛酸化物(ＩＺＯ)、酸化亜鉛(ＺｎＯ)等の酸化物膜、カーボンナノチューブ（ＣＮ）やグラフェン等の導電性炭化材料あるいはＰＥＤＯＴ／ＰＳＳやポリアニリン等の導電性高分子からなる有機導電材料により構成してもよい。
ゲート電極２１と半導体膜２４との間には、ゲート電極２１側から第２絶縁膜２２および第１絶縁膜２３がこの順に設けられ、第１絶縁膜２３が半導体膜２４に接している。第１絶縁膜２３の平面形状は半導体膜２４の平面形状と同じである。即ち、第１絶縁膜２３はトランジスタ２０Ｔのみに設けられている。一方、第２絶縁膜２２はトランジスタ２０Ｔおよび蓄積容量２０Ｃに共通して設けられ、その誘電率は第１絶縁膜２３よりも高くなっている。本実施の形態では、このような第１絶縁膜２３および第２絶縁膜２２が設けられているので、蓄積容量２０Ｃの容量を維持しつつ、トランジスタ２０Ｔの移動度を向上させることができる。
第１絶縁膜２３，第２絶縁膜２２は、ゲート電極２１とソース・ドレイン電極２５Ａ，２５Ｂに電気的に接続された半導体膜２４とを絶縁するためのものである。第２絶縁膜２２は、基板１１の全面に渡り設けられ、後述の下部電極２１Ｃと上部電極２５Ｃとを絶縁する役割も有している。この第２絶縁膜２２には、誘電率（ε）が３以上の材料を用いることが好ましい。このような材料としては、例えばメラミン系架橋剤を添加したＰＶＰ（Polyvinylphenol、ε＝３．９），ＰＭＭＡ（ε＝３．５），ＰＶＡ（Polyvinyl alcohol、ε＝１０）またはＰＩ（ε＝３．３）などの有機絶縁膜が挙げられる。第２絶縁膜２２には、酸化シリコン（ＳｉＯX、ε＝４），酸化アルミニウム（Ａｌ2Ｏ3、ε＝９．５）あるいは窒化シリコン（ＳｉＮｘ、ε＝７）等の無機材料を用いるようにしてもよい。第２絶縁膜２２の厚みは例えば１００ｎｍ〜１０００ｎｍである。トランジスタ２０Ｔにも第２絶縁膜２２を設けておくことにより、トランジスタ２０Ｔの容量が低下するのを防ぐことができる。
第１絶縁膜２３は第２絶縁膜２２と半導体膜２４との間に設けられ、上述のように半導体膜２４に接している。トランジスタ２０Ｔでは、この第１絶縁膜２３が設けられているので蓄積容量２０Ｃの容量値に影響を及ぼすことなく、その移動度を高めることができる。第１絶縁膜２３には、誘電率が３以下の材料を用いることが好ましく、このような材料として例えばＣＹＴＯＰ（登録商標、旭硝子株式会社、ε＝２．１），ＴＯＰＡＳ（登録商標、ADVANCED POLYMERS GmbH、ε＝２．３）およびポリ−α−メチルスチレン（poly-(α-methylstyrene)、ε＝２．６）等の有機材料が挙げられる。第１絶縁膜２３は有機絶縁材料により構成することが好ましい。詳細は後述するが、第１絶縁膜２３が有機材料からなる場合、この第１絶縁膜２３と有機材料からなる半導体膜２４とが相分離をなすためである。第１絶縁膜２３にＴＯＰＡＳ、第２絶縁膜２２にＰＶＰを用いることが好ましい。第１絶縁膜２３には、第２絶縁膜２２よりも誘電率の低いものであれば酸化シリコン，酸化アルミニウムあるいは窒化シリコン等の無機材料を用いることも可能である。第１絶縁膜２３、第２絶縁膜２２それぞれの表面に酸化膜を設けるようにしてもよい。第１絶縁膜２３は、第２絶縁膜２２よりも薄くすることが好ましく、例えば１ｎｍ〜５００ｎｍである。
半導体膜２４は第１絶縁膜２３上に設けられ、ソース・ドレイン電極２５Ａとソース・ドレイン電極２５Ｂとの間にチャネル領域を有するものである。半導体膜２４は有機半導体材料、例えばペンタセン等のアセン系半導体，ペリ・キサンテノキサンテン（peri-Xanthenoxanthene）誘導体およびポリ−３−ヘキシルチオフェン（Ｐ３ＨＴ:poly(3-hexylthiophene-2,5-diyl)）等により構成されている。半導体膜２４の厚みは、例えば１ｎｍ〜１０００ｎｍ程度である。
一対のソース・ドレイン電極２５Ａ，２５Ｂは半導体膜２４の上面に接して電気的に接続され、半導体膜２４上から第２絶縁膜２２上にかけて設けられている。このソース・ドレイン電極２５Ａ，２５Ｂは、半導体膜２４に第１絶縁膜２３と反対の面で接している。ソース・ドレイン電極２５Ａ，２５Ｂには、上記ゲート電極２１と同様の材料を用いることができる。ソース・ドレイン電極２５Ａ，２５Ｂの厚みは例えば１０ｎｍ〜１０００ｎｍ程度である。
ソース・ドレイン電極２５Ａ，２５Ｂ上には半導体膜２４を覆うように保護膜３１が設けられている。この保護膜３１は半導体膜２４への水分や酸素の浸入を防ぐためのものであり、例えばＣＹＴＯＰ（登録商標、旭硝子株式会社）およびフロロサーフ（登録商標、株式会社フロロテクノロジー）等の有機絶縁材料により構成されている。保護膜３１を、酸化シリコン，酸化アルミニウムあるいは窒化シリコン等の無機絶縁材料により構成するようにしてもよい。
蓄積容量２０Ｃはトランジスタ２０Ｔと共に基板１１上に設けられ、画素駆動回路１４０（図３Ａ，図３Ｂ）において電荷を保持する容量素子である。この蓄積容量２０Ｃは、基板１１側からゲート電極２１と同層の下部電極２１Ｃ、トランジスタ２０Ｔと共有の第２絶縁膜２２およびソース・ドレイン電極２５Ａ，２５Ｂと同層の上部電極２５Ｃをこの順に有している。上部電極２５Ｃはソース・ドレイン電極２５Ｂに一体化している。上部電極２５Ｃと下部電極２１Ｃとの間の絶縁膜は１層（第２絶縁膜２２）であり、トランジスタ２０Ｔの半導体膜２４とゲート電極２１との間の絶縁膜（第１絶縁膜２３、第２絶縁膜２２）の層数に比べて少なくなっている。このように、蓄積容量２０Ｃでは一対の電極（下部電極２１Ｃ，上部電極２５Ｃ）の間に第１絶縁膜２３よりも誘電率の高い第２絶縁膜２２のみが設けられているので、大きな容量が保持される。
層間絶縁膜３２はトランジスタ２０Ｔおよび蓄積容量２０Ｃが設けられた基板１１の表面を平坦化するためのものであり、ソース・ドレイン電極２５Ｂ（上部電極２５Ｃ）と画素電極４１とを導通させるための接続孔３２Ｈを有している。層間絶縁膜３２には例えばＣＹＴＯＰ（登録商標、旭硝子株式会社）およびフロロサーフ（登録商標、株式会社フロロテクノロジー）等の有機絶縁材料あるいはポジ／ネガ永久レジスト等を用いることができる。層間絶縁膜３２を、酸化シリコン，酸化アルミニウムあるいは窒化シリコン等の無機絶縁材料により構成するようにしてもよい。
画素電極４１は層間絶縁膜３２上に画素ごとに設けられ、共通電極４３との間で表示層４２に電圧を印加するものである。この画素電極４１は、例えば金，銀，銅，モリブデン，チタン，クロム，ニッケルおよびアルミニウム等の金属膜、ＩＴＯ等の酸化物膜、カーボンナノチューブやグラフェン等の導電性炭化系材料膜、あるいはＰＥＤＯＴ／ＰＳＳやポリアニリン等の有機導電材料により構成されている。画素電極４１の厚みは例えば１０ｎｍ〜１０００ｎｍ程度である。
表示層４２は画素電極４１と共通電極４３との間に設けられており、トランジスタ２０Ｔにより画素ごとに駆動される。表示層４２は例えば、液晶層、有機ＥＬ（Electroluminescence）層、無機ＥＬ層あるいは電気泳動型の表示体等により構成されている。共通電極４３は各画素に共通しており、例えば対向基板５１の一面に渡り設けられている。共通電極４３は例えばＩＴＯ等の透明導電材料により構成され、その厚みは例えば１０ｎｍ〜１０００ｎｍ程度である。
対向基板５１は、例えば基板１１と同様の材料を用いて構成されている。表示装置１ではこの対向基板５１側に映像が表示される。対向基板５１上に、表示層４２への水分の浸入を防止するための防湿膜および外光の映り込みや反射を防止するための光学機能膜等を設けるようにしてもよい。
このような表示装置１は、例えば次のようにして製造することができる。
まず図４Ａに示したように、基板１１上にゲート電極２１および下部電極２１Ｃを形成する。具体的には、基板１１の全面に例えば蒸着法やスパッタリング法等の真空・プラズマ技術を用いて上述の導電膜を成膜した後、フォトリソグラフィ技術を用いてこの導電膜をパターニングすることにより所望の形状のゲート電極２１および下部電極２１が形成される。ゲート電極２１および下部電極２１は、オフセット印刷法，インクジェット法およびスクリーン印刷法等の印刷技術を用いて形成するようにしてもよい。
次いで、ゲート電極２１上および下部電極２１Ｃ上を含む基板１１上に、例えばスピンコート法やスリットコート法等の塗布法を用いて有機絶縁材料を成膜した後、これをフォトリソグラフィ技術を用いてパターニングし、第２絶縁膜２２を形成する（図４Ｂ）。第２絶縁膜２２を光感光性樹脂材料により形成するようにしてもよい。パターニングにはレーザアブレーションなどを用いるようにしてもよい。また、第２絶縁膜２２はオフセット印刷法，インクジェット法およびスクリーン印刷法等の印刷技術を用いて形成することも可能である。酸化シリコン，酸化アルミニウムあるいは窒化シリコン等の無機絶縁材料をスパッタリング法またはＣＶＤ（Chemical Vapor Deposition）法等により成膜して第２絶縁膜２２を形成することも可能である。
続いて図４Ｃに示したように、第２絶縁膜２２上に、例えばＴＯＰＡＳ等の有機絶縁材料からなる第１絶縁材料膜２３Ａを成膜する。第１絶縁材料膜２３Ａには、第２絶縁膜２２よりも誘電率の低い材料を用いる。第１絶縁材料膜２３Ａの形成には、上記第２絶縁膜２２と同様の方法を用いることができる。
第１絶縁材料膜２３Ａを形成した後、図４Ｄに示したように、スピンコート法やスリットコート法等の塗布法を用いて例えばペリ・キサンテノキサンテン（peri-Xanthenoxanthene）誘導体等の有機半導体材料からなる半導体材料膜２４Ａを成膜する。半導体材料膜２４Ａは、塗布法の他、蒸着法などの気相法を用いて成膜するようにしてもよい。
第１絶縁材料膜２３Ａおよび半導体材料膜２４Ａは、相分離により設けるようにしてもよい。具体的には、図５に示したように、まず、第１絶縁膜２３、半導体膜２４それぞれの構成材料、例えばＴＯＰＡＳおよびペリ・キサンテノキサンテンをキシレン等の溶剤に溶解させた混合溶液２６を、スピンコート法等により第２絶縁膜２２上に塗布する。次いで、この混合溶液２６をベーク乾燥させることにより、有機半導体材料と有機絶縁材料とが分離して、上層に半導体材料膜２４Ａ、下層に第１絶縁材料膜２３Ａがそれぞれ形成される（図４Ｄ）。このような相分離の方法を用いることにより、第１絶縁材料膜２３Ａおよび半導体膜２４Ａを一度の成膜工程により形成することが可能となる。また、相分離により形成された第１絶縁材料膜２３Ａと半導体膜２４Ａとの界面は、キャリアのトラップが少なくなり、トランジスタ２０Ｔの特性、例えば移動度およびサブスレッシュホールド特性（Ｓ値）が向上する。
第１絶縁材料膜２３Ａおよび半導体材料膜２４Ａを形成した後、半導体材料膜２４Ａを例えばフォトリソグラフィ技術を用いてパターニングし、半導体膜２４を形成する。半導体材料膜２４Ａのパターニングには、レーザアブレーションなどを用いるようにしてもよい。また、半導体材料膜２４Ａ上に金属膜を成膜し、パターニングした後、このパターン化された金属膜をマスクに用いて、半導体膜２４を形成することも可能である。更に、第１絶縁材料膜２３Ａ上に（図４Ｃ）、例えばオフセット印刷法，インクジェット印刷法あるいはスクリーン印刷法等の印刷法により直接パターン化された半導体膜２４を形成するようにしてもよい。
半導体膜２４を形成した後、図６Ａに示したように、第１絶縁材料膜２３Ａを例えばフォトリソグラフィ技術を用いてパターニングし、第１絶縁膜２３を形成する。このとき、例えば半導体膜２４の形成に使用したマスクを引き続き用い、第１絶縁材料膜２３Ａをパターニングする。これにより、半導体膜２４と第１絶縁膜２３とが同一の平面形状となり、下部電極２１Ｃ上の第１絶縁材料膜２３Ａが除去される。第１絶縁材料膜２３Ａが感光性樹脂材料からなる場合にはレジスト等のマスクを用いずに、第１絶縁膜２３を形成することができる。第１絶縁材料膜２３Ａのパターニングには、レーザアブレーションなどを用いるようにしてもよく、また、第１絶縁材料膜２３Ａおよび半導体材料膜２４Ａを同時にパターニングするようにしてもよい。更に、第２絶縁材料膜２２上に（図４Ｂ）、例えばオフセット印刷法，インクジェット印刷法あるいはスクリーン印刷法等の印刷法により直接パターン化された第１絶縁膜２３を形成するようにしてもよい。第１絶縁材料膜２３Ａをパターニングした後、半導体膜２４（半導体材料膜２４Ａ）を形成することも可能である。
半導体膜２４および第１絶縁膜２３を形成した後、図６Ｂに示したように、ソース・ドレイン電極２５Ａ，２５Ｂおよび上部電極２５Ｃを形成する。この工程により、基板１１上にトランジスタ２０Ｔおよび蓄積容量２０Ｃが形成される。ソース・ドレイン電極２５Ａ，２５Ｂおよび上部電極２５は、例えば上記ゲート電極２１および下部電極２１Ｃと同様の方法により形成される。
続いて、図６Ｃに示したように、ソース・ドレイン電極２５Ａとソース・ドレイン電極２５Ｂとの間の間隙（半導体膜２４が露出された部分）を含め、ソース・ドレイン電極２５Ａ，２５Ｂ上に保護膜３１を形成する。保護膜３１は、例えば上記第１絶縁膜２３や第２絶縁膜２２と同様の方法により形成することができる。
トランジスタ２０Ｔおよび蓄積容量２０Ｃを形成した後、これらの上に層間絶縁膜３２を成膜し、層間絶縁膜３２に例えばリソグラフィ技術を用いて接続孔３２Ｈを形成する（図６Ｄ）。層間絶縁膜３２が永久レジストからなる場合には、例えばフォトマスクを用いて、フォトリソグラフィ技術により接続孔３２Ｈを形成する。また、接続孔３２Ｈはレーザアブレーションなどにより形成することも可能であり、接続孔３２Ｈを有する層間絶縁膜３２を、例えばオフセット印刷法，インクジェット印刷法あるいはスクリーン印刷法等の印刷法により形成するようにしてもよい。
続いて、層間絶縁膜３２上に画素ごとにパターニングして画素電極４１を形成し、ソース・ドレイン電極２５Ｂ（上部電極２５Ｃ）と画素電極４１とを電気的に接続させる。画素電極４１は、例えばソース・ドレイン電極２５Ａ，２５Ｂと同様の方法により形成される。
画素電極４１を形成した後、この画素電極４１上に表示層４２を形成する。次いで、この表示層４２に、共通電極４３を設けた対向基板５１を対向させて固定する。以上の工程により、図１に示した表示装置１が完成する。
本実施の形態の表示装置１では、表示層４３が画素１０毎にトランジスタ２０Ｔにより駆動され、対向基板５１側に映像が表示される。ここでは、トランジスタ２０Ｔには第２絶縁膜２２と共に第１絶縁膜２３が、蓄積容量２０Ｃには第２絶縁膜２２のみが設けられているので、蓄積容量２０Ｃの容量を維持しつつ、トランジスタ２０Ｔの移動度を高めることができる。
図７は、比較例に係る表示装置（表示装置１００）の断面構成を表したものである。この表示装置１００では、ゲート電極２１と半導体膜２４との間に第２絶縁膜１２２のみが介在しており、第１絶縁膜が設けられていない。即ち、表示装置１００のトランジスタ１２０Ｔには、第２絶縁膜１２２と異なる誘電率の絶縁膜が設けられていないため、トランジスタ１２０Ｔの移動度と蓄積容量２０Ｃの容量とを個々に調整することができない。トランジスタ、特に有機半導体材料を用いた有機ＴＦＴでは、ゲート電極と半導体膜との間の絶縁膜（ゲート絶縁膜）の誘電率が低いと、トランジスタの移動度が向上することが報告されている（例えば、非特許文献１）。一方、蓄積容量は、一対の電極の間の絶縁膜の誘電率が高いほど、その容量が大きくなる。即ち、表示装置１００では、第２絶縁膜１２２の誘電率を低くすると蓄積容量２０Ｃの容量が小さくなり、トランジスタ１２０Ｔの移動度と蓄積容量２０Ｃの容量とを同時に向上させることができない。また、誘電率の低い第２絶縁膜１２２は表示装置１００の駆動電圧も上昇させてしまう。
これに対して表示装置１では、トランジスタ２０Ｔのみに誘電率の低い第１絶縁膜２３が設けられている。これにより、蓄積容量２０Ｃには第１絶縁膜２３よりも誘電率の高い第２絶縁膜２２を設けて蓄積容量２０Ｃの容量を維持しつつ、トランジスタ２０Ｔの移動度を高めることが可能となる。また、このような蓄積容量２０Ｃおよびトランジスタ２０Ｔでは高精細化および書き込み時間の短縮化がなされ、表示装置１の画質を向上させることができる。更に、駆動電圧の上昇も抑えることが可能となる。
以上のように、本実施の形態では、トランジスタ２０Ｔおよび蓄積容量２０Ｃに共通の第２絶縁膜２２に加えて、トランジスタ２０Ｔには第１絶縁膜２３を設けるようにしたので、蓄積容量２０Ｃの容量とトランジスタ２０Ｔの移動度とを共に向上させることができる。また、トランジスタ２０Ｔの半導体膜２４（半導体材料膜２４Ａ）と第１絶縁膜２３（第１絶縁材料膜２３Ａ）との間の界面を相分離により形成することにより、トランジスタ２０Ｔの特性をより向上させることが可能となる。
以下、上記実施の形態の変形例について説明するが、以降、上記実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
＜変形例＞
図８は、上記実施の形態の変形例に係る表示装置（表示装置１Ａ）の断面構成を表したものである。この表示装置１Ａは、トップゲート・ボトムコンタクト型のトランジスタ（トランジスタ２０ＴＡ）を有している。この点を除き、表示装置１Ａは表示装置１と同様の構成を有し、その作用および効果も同様である。
トランジスタ２０ＴＡは、基板１１側からソース・ドレイン電極２５Ａ，２５Ｂ、半導体膜２４、第１絶縁膜２３、第２絶縁膜２２およびゲート電極２１をこの順に有するものである。第１絶縁膜２３は半導体膜２４と同一の平面形状を有し、半導体膜２４に接している。第２絶縁膜２２はこの第１絶縁膜２３を覆い、蓄積容量２０Ｃと共通して設けられている。ソース・ドレイン電極２５Ａ，２５Ｂは第１絶縁膜２３と反対の面で半導体膜２４に接している。このように表示装置１Ａにおいても、トランジスタ２０ＴＡのみに第１絶縁膜２３が設けられ、蓄積容量２０Ｃの一対の電極（上部電極２５Ｃ，下部電極２１Ｃ）の間には第２絶縁膜２２が設けられているので、蓄積容量２０Ｃの容量を維持しつつ、トランジスタ２０ＴＡの移動度を向上することができる。
上記表示装置１，１Ａは、例えば次の適用例１〜７に示した電子機器にも搭載することができる。
＜適用例１＞
図９Ａおよび図９Ｂは、電子ブックリーダーの外観を表したものである。この電子ブックリーダーは、例えば、表示部２１０および非表示部２２０を有し、この非表示部２２０に操作部２３０が設けられている。この表示部２１０が上記表示装置１，１Ａにより構成されている。操作部２３０は、図９Ａに示したように表示部２１０と同じ面（前面）に形成されていても、図９Ｂに示したように表示部２１０とは異なる面（上面）に形成されていてもよい。
＜適用例２＞
図１０は、タブレットパーソナルコンピュータの外観を表したものである。このタブレットパーソナルコンピュータは、例えば、タッチパネル部３１０および筐体３２０を有しており、タッチパネル部３１０が上記表示装置１，１Ａにより構成されている。
＜適用例３＞
図１１は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル４１０およびフィルターガラス４２０を含む映像表示画面部４００を有しており、映像表示画面部４００が上記表示装置１，１Ａにより構成されている。
＜適用例４＞
図１２Ａ，図１２Ｂは、デジタルスチルカメラの外観を表したものである。このデジタルスチルカメラは、例えば、フラッシュ用の発光部５１０、表示部５２０、メニュースイッチ５３０およびシャッターボタン５４０を有しており、表示部５２０が上記表示装置１，１Ａにより構成されている。
＜適用例５＞
図１３は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体６１０、文字等の入力操作のためのキーボード６２０および画像を表示する表示部６３０を有しており、表示部６３０が上記表示装置１，１Ａにより構成されている。
＜適用例６＞
図１４は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部７１０、この本体部７１０の前方側面に設けられた被写体撮影用のレンズ７２０、撮影時のスタート／ストップスイッチ７３０および表示部７４０を有しており、表示部７４０が上記表示装置１，１Ａにより構成されている。
＜適用例７＞
図１５Ａ、図１５Ｂは、携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体８１０と下側筐体８２０とを連結部（ヒンジ部）８３０で連結したものであり、ディスプレイ８４０、サブディスプレイ８５０、ピクチャーライト８６０およびカメラ８７０を有しており、ディスプレイ８４０およびサブディスプレイ８５０のうちの少なくともどちらか一方が上記表示装置１，１Ａにより構成されている。
以上、実施の形態および変形例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等では、ボトムゲート・トップコンタクト型のトランジスタ２０Ｔおよびトップゲート・ボトムコンタクト型のトランジスタ２０ＴＡについて説明したが、本技術はボトムゲート・ボトムコンタクト型のトランジスタやトップゲート・トップコンタクト型のトランジスタに適用させることも可能である。また、第１絶縁膜２３は、トランジスタ２０Ｔのみに設けられていればよく、その平面形状が半導体膜２４の平面形状と異なっていてもよい。
また、上記実施の形態等では、有機半導体材料を用いて半導体膜を構成した場合を例示したが、半導体膜は、シリコンや酸化物半導体等の無機材料により構成されていてもよい。
更に、上記実施の形態等では、トランジスタ２０Ｔのゲート電極２１と半導体膜２４との間に２層の絶縁膜（第２絶縁膜２２および第１絶縁膜２３）、蓄積容量２０Ｃの一対の電極の間に１層の絶縁膜（第２絶縁膜２２）をそれぞれ設けた場合について説明したが、トランジスタ２０Ｔに３層以上の絶縁膜、蓄積容量２０Ｃに２層以上の絶縁膜を設けるようにしてもよい。また、トランジスタ２０Ｔのゲート電極２１と半導体膜２４との間に、図１６に示したように、第１絶縁膜２３のみを設けるようにしてもよい。
また更に、例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
なお、本技術は以下のような構成も取ることができる。
（１）ゲート電極および半導体膜の間の少なくとも前記半導体膜に接する第１絶縁膜を有するトランジスタと、一対の電極の間に前記第１絶縁膜の誘電率よりも高い誘電率の第２絶縁膜を有する蓄積容量とを備えた半導体装置。
（２）前記第２絶縁膜は前記蓄積容量および前記トランジスタに共通して設けられ、前記ゲート電極および半導体膜の間に前記第２絶縁膜および前記第１絶縁膜を有する前記（１）に記載の半導体装置。
（３）前記第１絶縁膜の平面形状は、前記半導体膜の平面形状と同じである前記（１）または（２）に記載の半導体装置。
（４）前記半導体膜に電気的に接続されたソース・ドレイン電極を有する前記（１）乃至（３）のうちいずれか１つに記載の半導体装置。
（５）前記トランジスタは、基板側から前記ゲート電極、前記第１絶縁膜および前記半導体膜をこの順に有し、前記ソース・ドレイン電極は、前記半導体膜に前記第１絶縁膜と反対の面で接している前記（４）に記載の半導体装置。
（６）前記トランジスタは、基板側から前記半導体膜、前記第１絶縁膜および前記ゲート電極をこの順に有し、前記ソース・ドレイン電極は、前記半導体膜に前記第１絶縁膜と反対の面で接している前記（４）に記載の半導体装置。
（７）前記第１絶縁膜および前記半導体膜は有機材料により構成され、互いに相分離をなす前記（１）乃至（６）のうちいずれか１つに記載の半導体装置。
（８）前記ソース・ドレイン電極の一方と前記蓄積容量の一方の電極とが一体化している前記（４）に記載の半導体装置。
（９）前記第１絶縁膜は前記第２絶縁膜よりも薄い前記（２）に記載の半導体装置。（１０）複数の画素と、前記画素を駆動すると共に、ゲート電極および半導体膜の間の少なくとも前記半導体膜に接する第１絶縁膜を有するトランジスタと、一対の電極の間に前記第１絶縁膜の誘電率よりも高い誘電率の第２絶縁膜を有する蓄積容量とを備えた表示装置。
（１１）表示装置を備え、前記表示装置は、複数の画素と、前記画素を駆動すると共に、ゲート電極および半導体膜の間の少なくとも前記半導体膜に接する第１絶縁膜を有するトランジスタと、一対の電極の間に前記第１絶縁膜の誘電率よりも高い誘電率の第２絶縁膜を有する蓄積容量とを備えた電子機器。
１，１Ａ…表示装置、１０・・・画素、１１…基板、２０Ｔ，２０ＴＡ・・・トランジスタ、２０Ｃ・・・蓄積容量、２１…ゲート電極、２１Ｃ・・・下部電極、２２…第２絶縁膜、２３…第１絶縁膜、２４…半導体膜、２５Ａ，２５Ｂ…ソース・ドレイン電極、２５Ｃ・・・上部電極、３１…保護膜、３２…層間絶縁膜、３２Ｈ…接続孔、４１…画素電極、４２…表示層、４３…共通電極、５１…対向基板、１１０・・・表示領域、１２０・・・信号線駆動回路、１３０・・・走査線駆動回路、１４０・・・画素駆動回路、Ｔｒ１，Ｔｒ２・・・トランジスタ。

Claims (11)

  1. ゲート電極および半導体膜の間の少なくとも前記半導体膜に接する第１絶縁膜を有するトランジスタと、
    一対の電極の間に前記第１絶縁膜の誘電率よりも高い誘電率の第２絶縁膜を有する蓄積容量と
    を備えた半導体装置。
  2. 前記第２絶縁膜は前記蓄積容量および前記トランジスタに共通して設けられ、前記ゲート電極および半導体膜の間に前記第２絶縁膜および前記第１絶縁膜を有する
    請求項１に記載の半導体装置。
  3. 前記第１絶縁膜の平面形状は、前記半導体膜の平面形状と同じである
    請求項１に記載の半導体装置。
  4. 前記半導体膜に電気的に接続されたソース・ドレイン電極を有する
    請求項１に記載の半導体装置。
  5. 前記トランジスタは、基板側から前記ゲート電極、前記第１絶縁膜および前記半導体膜をこの順に有し、
    前記ソース・ドレイン電極は、前記半導体膜に前記第１絶縁膜と反対の面で接している
    請求項４に記載の半導体装置。
  6. 前記トランジスタは、基板側から前記半導体膜、前記第１絶縁膜および前記ゲート電極をこの順に有し、
    前記ソース・ドレイン電極は、前記半導体膜に前記第１絶縁膜と反対の面で接している
    請求項４に記載の半導体装置。
  7. 前記第１絶縁膜および前記半導体膜は有機材料により構成され、互いに相分離をなす
    請求項１に記載の半導体装置。
  8. 前記ソース・ドレイン電極の一方と前記蓄積容量の一方の電極とが一体化している
    請求項４に記載の半導体装置。
  9. 前記第１絶縁膜は前記第２絶縁膜よりも薄い
    請求項２に記載の半導体装置。
  10. 複数の画素と、
    前記画素を駆動すると共に、ゲート電極および半導体膜の間の少なくとも前記半導体膜に接する第１絶縁膜を有するトランジスタと、
    一対の電極の間に前記第１絶縁膜の誘電率よりも高い誘電率の第２絶縁膜を有する蓄積容量と
    を備えた表示装置。
  11. 表示装置を備え、
    前記表示装置は、
    複数の画素と、
    前記画素を駆動すると共に、ゲート電極および半導体膜の間の少なくとも前記半導体膜に接する第１絶縁膜を有するトランジスタと、
    一対の電極の間に前記第１絶縁膜の誘電率よりも高い誘電率の第２絶縁膜を有する蓄積容量とを備えた
    電子機器。
JP2012170796A 2012-08-01 2012-08-01 半導体装置、表示装置および電子機器 Pending JP2014032983A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012170796A JP2014032983A (ja) 2012-08-01 2012-08-01 半導体装置、表示装置および電子機器
TW102121815A TWI556452B (zh) 2012-08-01 2013-06-19 半導體元件、顯示單元及電子裝置
CN201380039251.4A CN104488104A (zh) 2012-08-01 2013-07-16 半导体器件、显示单元和电子装置
US14/416,538 US20150270324A1 (en) 2012-08-01 2013-07-16 Semiconductor device, display unit, and electronic apparatus
PCT/JP2013/004345 WO2014020843A1 (en) 2012-08-01 2013-07-16 Semiconductor device, display unit, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012170796A JP2014032983A (ja) 2012-08-01 2012-08-01 半導体装置、表示装置および電子機器

Publications (1)

Publication Number Publication Date
JP2014032983A true JP2014032983A (ja) 2014-02-20

Family

ID=49000608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012170796A Pending JP2014032983A (ja) 2012-08-01 2012-08-01 半導体装置、表示装置および電子機器

Country Status (5)

Country Link
US (1) US20150270324A1 (ja)
JP (1) JP2014032983A (ja)
CN (1) CN104488104A (ja)
TW (1) TWI556452B (ja)
WO (1) WO2014020843A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160043327A (ko) * 2014-10-13 2016-04-21 엘지디스플레이 주식회사 유기 발광 표시 장치
JP2016153885A (ja) * 2015-02-13 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2020181221A (ja) * 2020-08-07 2020-11-05 株式会社半導体エネルギー研究所 電子機器
JP2021077751A (ja) * 2019-11-07 2021-05-20 凸版印刷株式会社 薄膜トランジスタ
JPWO2022009823A1 (ja) * 2020-07-07 2022-01-13

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI553836B (zh) * 2014-05-07 2016-10-11 群創光電股份有限公司 顯示裝置
CN104808409B (zh) * 2015-05-18 2018-03-27 京东方科技集团股份有限公司 阵列基板、阵列基板制造方法和显示装置
KR102459948B1 (ko) * 2015-12-28 2022-10-31 엘지디스플레이 주식회사 액티브층, 이를 포함하는 박막트랜지스터 어레이 기판 및 표시장치
KR102460937B1 (ko) * 2015-12-31 2022-10-31 엘지디스플레이 주식회사 액티브층, 이를 포함하는 박막트랜지스터 어레이 기판 및 표시장치
CN109638174B (zh) * 2018-11-13 2021-02-26 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
CN101174674B (zh) * 2004-09-01 2010-07-14 财团法人工业技术研究院 一种有机薄膜晶体管的多重保护层
CN100499200C (zh) * 2004-09-02 2009-06-10 财团法人工业技术研究院 高精度印刷法制作有机薄膜晶体管的方法
KR100683685B1 (ko) * 2004-10-28 2007-02-15 삼성에스디아이 주식회사 유기박막 트랜지스터를 구비한 유기전계 발광표시장치 및그의 제조방법
EP1990838A4 (en) * 2006-02-27 2011-02-16 Murata Manufacturing Co FIELD EFFECT TRANSISTOR
KR101279927B1 (ko) * 2006-10-16 2013-07-04 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP5636626B2 (ja) * 2007-12-27 2014-12-10 ソニー株式会社 半導体薄膜の形成方法および薄膜半導体装置の製造方法
US8259095B2 (en) * 2009-08-20 2012-09-04 Global Oled Technology Llc Optically testing chiplets in display device
JP2011221098A (ja) * 2010-04-05 2011-11-04 Seiko Epson Corp 電気光学装置用基板、電気光学装置、及び電子機器
KR101113354B1 (ko) * 2010-04-16 2012-02-29 삼성모바일디스플레이주식회사 표시 장치 및 그 제조방법
US8633481B2 (en) * 2010-08-30 2014-01-21 Sharp Kabushiki Kaisha Semiconductor device and process for production thereof
JP5674707B2 (ja) * 2012-05-22 2015-02-25 株式会社東芝 表示装置
CN105122336B (zh) * 2013-04-10 2017-09-08 富士胶片株式会社 导电性膜、其配线图案的评价及决定方法及其应用

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160043327A (ko) * 2014-10-13 2016-04-21 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102226236B1 (ko) 2014-10-13 2021-03-11 엘지디스플레이 주식회사 유기 발광 표시 장치
JP2016153885A (ja) * 2015-02-13 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2021077751A (ja) * 2019-11-07 2021-05-20 凸版印刷株式会社 薄膜トランジスタ
JP2022000928A (ja) * 2019-11-07 2022-01-04 凸版印刷株式会社 薄膜トランジスタ
JP7392701B2 (ja) 2019-11-07 2023-12-06 Ｔｏｐｐａｎホールディングス株式会社 薄膜トランジスタ
JPWO2022009823A1 (ja) * 2020-07-07 2022-01-13
WO2022009823A1 (ja) * 2020-07-07 2022-01-13 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタアレイおよび薄膜トランジスタの製造方法
EP4181214A4 (en) * 2020-07-07 2024-01-03 Toppan Inc. Thin film transistor, thin film transistor array, and thin film transistor production method
JP7786373B2 (ja) 2020-07-07 2025-12-16 Ｔｏｐｐａｎホールディングス株式会社 薄膜トランジスタ、薄膜トランジスタアレイおよび薄膜トランジスタの製造方法
JP2020181221A (ja) * 2020-08-07 2020-11-05 株式会社半導体エネルギー研究所 電子機器

Also Published As

Publication number Publication date
WO2014020843A1 (en) 2014-02-06
TWI556452B (zh) 2016-11-01
CN104488104A (zh) 2015-04-01
TW201407792A (zh) 2014-02-16
US20150270324A1 (en) 2015-09-24

Similar Documents

Publication Publication Date Title
TWI556452B (zh) 半導體元件、顯示單元及電子裝置
TWI491050B (zh) 電晶體，顯示器及電子裝置
US8754478B2 (en) Organic thin-film transistor, method of manufacturing organic thin-film transistor, and display
CN106952929A (zh) 显示单元及其制造方法和电子设备
JP2013105950A (ja) 半導体装置および電子機器
US8847207B2 (en) Semiconductor device with bottom gate organic thin-film transistor, and display device and electronic equipment with same
US9634271B2 (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
CN103855085A (zh) 薄膜器件、薄膜器件制造方法和显示器制造方法
CN102376892A (zh) 半导体装置、显示装置和电子设备
US9401486B2 (en) Driving circuit board, method of manufacturing the same, display unit, and electronic apparatus
JP5948814B2 (ja) トランジスタ、表示装置および電子機器
JP2010135584A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP2007164191A (ja) 有機薄膜トランジスタ表示板及びその製造方法
CN102916130A (zh) 电路板、制造电路板的方法、显示器和电子单元
JP2011017755A (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、電子機器および電子機器の製造方法
US20140070193A1 (en) Transistor, method of manufacturing transistor, method of manufacturing semiconductor unit, and method of manufacturing display unit
JP2013089760A (ja) 積層構造、有機半導体素子、配線および表示装置、並びに有機半導体素子の製造方法
JP2013174679A (ja) 表示装置および電子機器
JP2015177099A (ja) トランジスタおよび表示装置
WO2016052127A1 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置
JP2012059757A (ja) 半導体装置の製造方法、半導体装置、表示装置、および電子機器
JP2007256914A (ja) アクティブマトリクス基板、電気光学装置、電子機器
CN101026153A (zh) 有源矩阵基板、电光学装置、电子设备