JP2014023385A

JP2014023385A - 蓄電素子を直列接続した蓄電装置の電荷転送回路

Info

Publication number: JP2014023385A
Application number: JP2012162653A
Authority: JP
Inventors: Takahiko Ito; 孝彦伊東; Tadaharu Mori; 忠晴毛利; Akio Hasebe; 章雄長谷部
Original assignee: NANTONG JANGHAI CAPACITOR CO Ltd
Current assignee: NANTONG JANGHAI CAPACITOR CO Ltd
Priority date: 2012-07-23
Filing date: 2012-07-23
Publication date: 2014-02-03
Anticipated expiration: 2032-07-23
Also published as: JP5980031B2

Abstract

【課題】回路構成が複雑かつ大型化することなく直列接続された複数個の蓄電素子の電圧を低損失で均等化することのできる電荷転送回路を提供する。
【解決手段】本発明の電荷転送回路は、ｎ個の蓄電素子Ｃ１〜Ｃｎの直列回路と、コアとｎ＋１個の巻線Ｌ１〜Ｌｎ＋１を有するトランスと、ｎ個のスイッチ素子Ｓ１〜Ｓｎと備え、各巻線Ｌ１〜Ｌｎと各スイッチ素子Ｓ１〜Ｓｎを直列接続した各直列回路が、各蓄電素子Ｃ１〜Ｃｎにそれぞれ並列接続されると共に、各巻線Ｌ２〜Ｌｎ＋１に発生した電圧を各蓄電素子Ｃ１〜Ｃｎに印加するためのｎ個のダイオードＤ１〜Ｄｎと、スイッチ素子Ｓ１〜Ｓｎのいずれかを選択的に繰り返しオンオフする制御回路とが設けられる。
【選択図】図１

Description

本発明は、キャパシタ、電池などの蓄電素子を直列接続した蓄電装置に関し、特に各蓄電素子の電圧を均等化することのできる電荷転送回路に関する。

複数の蓄電素子を直列接続した蓄電装置では、電力の有効活用や長寿命化を図るために各蓄電素子の電圧を均等化する必要がある。直列接続された各蓄電素子の電圧を均等化するために最も簡便な方法として、各蓄電素子と並列にバランス抵抗を接続することが採用されるが、この場合、抵抗による電力の消費が大きく、発生損失が大きくなるという問題がある。

一方、バランス抵抗に代えて、半導体素子を用いたバイパス回路を各蓄電素子と並列に接続し、所定の電圧になった蓄電素子についてはバイパス回路を動作させ、電圧を維持しつつ充電電流をバイパスする方法も提案されている。

しかしながら、バイパス回路を用いる場合であっても、バイパスしている期間にバイパス回路で電力が消費されて熱が発生するため、やはり損失が発生することは避けられないという問題がある。

さらに、インダクタンスとスイッチング素子を組み合わせ、低損失で均等化を行わせる技術が特開平７−３２２５１６号公報（特許文献１）の図５に提案されている。

特開平７−３２２５１６号公報

上記特許文献１記載の従来技術によれば、インダクタンスとスイッチング素子を組み合わせることにより、複数個の蓄電素子の電圧を低損失で均等化させることが可能ではあるものの、例えば４個の蓄電素子の電圧を均等化させるためには、６個の半導体スイッチング素子及び６個のダイオードが必要になる。このような従来技術では、蓄電素子の個数以上の半導体スイッチング素子およびダイオードが必要になるため、回路構成が複雑かつ大型化するという問題があった

上記課題を解決するため請求項１記載の本発明にかかる蓄電素子を直列接続した蓄電装置の電荷転送回路は、ｎ個の蓄電素子Ｃ１〜Ｃｎの直列回路と、コアとｎ＋１個の巻線Ｌ１〜Ｌｎ＋１を有するトランスと、ｎ個のスイッチ素子Ｓ１〜Ｓｎとを備え、各巻線Ｌ１〜Ｌｎと各スイッチ素子Ｓ１〜Ｓｎを直列接続した各直列回路を、各蓄電素子Ｃ１〜Ｃｎにそれぞれ並列接続すると共に、各巻線Ｌ２〜Ｌｎ＋１に発生した電圧を各蓄電素子Ｃ１〜Ｃｎに印加するためのｎ個のダイオードＤ１〜Ｄｎと、スイッチ素子Ｓ１〜Ｓｎのいずれかを選択的に繰り返しオンオフする制御回路とを設けたことを特徴としている。

また、請求項３記載の本発明にかかる本発明にかかる蓄電素子を直列接続した蓄電装置の電荷転送回路は、ｎ個の蓄電素子Ｃ１〜Ｃｎの直列回路と、コアとｎ＋１個の巻線Ｌ１〜Ｌｎ＋１を有するトランスと、ｎ個の第１スイッチ素子Ｓ１〜Ｓｎとを備え、各巻線Ｌ１〜Ｌｎと各第１スイッチ素子Ｓ１〜Ｓｎを直列接続した各直列回路を、各蓄電素子Ｃ１〜Ｃｎにそれぞれ並列接続すると共に、各巻線Ｌ２〜Ｌｎ＋１に発生した電圧を各蓄電素子Ｃ１〜Ｃｎに印加するためのｎ個の第２スイッチ素子Ｓ21〜Ｓ2nと、前記第１スイッチ素子Ｓ１〜Ｓｎのいずれかを繰り返しオンオフすると共に、オフ期間に電荷移動先の蓄電素子に対応する第２スイッチ素子を選択的に通電状態にする制御回路とを設けたことを特徴としている。

本発明によれば、回路構成が複雑かつ大型化することなく直列接続された複数個の蓄電素子の電圧を低損失で均等化することのできる電荷転送回路が提供される。

本発明に係る電荷転送回路の一実施形態の例を示す図である。図１の実施形態例の動作を説明するための波形図である。本発明に係る電荷転送回路の別の実施形態の例を示す図である。本発明に係る電荷転送回路のさらに別の実施形態の例を示す図である。

以下、本発明の実施形態例を図面に基づいて詳細に説明する。図１は本発明に係る蓄電素子を直列接続した蓄電装置の電荷転送回路の一実施形態の例を示す図である。図１において、Ｃ１〜Ｃ４は直列接続された同一容量のｎ個(本例ではｎ＝４)のキャパシタであり、入出力端子Ｔ1−Ｔ2を介して図示しない充電回路及び放電回路(負荷)に接続される。キャパシタとしては、例えば電気二重層キャパシタ、リチウムイオンキャパシタ等の大容量キャパシタが用いられる。

１はコアであり、そこに巻回されるｎ＋１個(本例では５個)の同一規格の巻線Ｌ１〜Ｌ５と共に、１つのトランスを構成する。各巻線Ｌ１〜Ｌ４には、それぞれスイッチ素子Ｓ１〜Ｓ４が直列接続され、各巻線Ｌ１〜Ｌ４と各スイッチ素子Ｓ１〜Ｓ４の直列回路は、各キャパシタＣ１〜Ｃ４にそれぞれ並列に接続されている。各スイッチ素子Ｓ１〜Ｓ４がオンになると、各キャパシタＣ１〜Ｃ４と各巻線Ｌ１〜Ｌ４とが並列接続される。

入出力端子Ｔ1を高圧側、Ｔ2を低圧側とする時、巻線Ｌ５の一端は入出力端子Ｔ1に接続され、巻線Ｌ５の他端に発生した電圧がキャパシタＣ４に印加されるよう、ダイオードＤ４が巻線Ｌ５の他端とキャパシタＣ４の高圧側端子の間に接続されている。

さらに巻線Ｌ２に発生した電圧がキャパシタＣ１に印加されるよう、ダイオードＤ１が巻線Ｌ２とスイッチ素子Ｓ２との接続点とキャパシタＣ１の高圧側端子の間に接続されている。

同様に、巻線Ｌ３に発生した電圧がキャパシタＣ２に印加されるよう、ダイオードＤ２が巻線Ｌ３とスイッチ素子Ｓ３との接続点とキャパシタＣ２の高圧側端子の間に接続され、巻線Ｌ４に発生した電圧がキャパシタＣ３に印加されるよう、ダイオードＤ３が巻線Ｌ４とスイッチ素子Ｓ４との接続点とキャパシタＣ３の高圧側端子の間に接続される。

２は制御回路であって、各キャパシタＣ１〜Ｃ４の端子間電圧を個別に測定するための配線を備えると共に、その測定結果に基づき各スイッチ素子Ｓ１〜Ｓ４を個別にオンオフするための制御信号を発生し、各スイッチ素子Ｓ１〜Ｓ４の制御入力端子に送る。

上記構成において、制御回路２は、各キャパシタの端子間電圧を常時あるいは所定の時間間隔でモニタする。均等化が指令されると、モニタ結果に基づいて最も端子間電圧の高いキャパシタにつながるスイッチ素子を繰り返しオンオフする。

ここで、各キャパシタＣ１〜Ｃ４の端子間電圧ＶC1〜ＶC4が例えば、ＶC1＝ＶC2＝３Ｖ、ＶC3＝２．２Ｖ、ＶC4＝３．７Ｖとした場合について、動作説明を行う。

制御回路２は、均等化が指令されると、測定した各キャパシタの端子間電圧ＶC1〜ＶC4に基づき、端子間電圧が最も高いキャパシタＣ４に接続されるスイッチ素子Ｓ４に、図２(ａ)に示すような断続信号を送り、スイッチ素子Ｓ４を所定の周期で繰り返しオンオフする。

その結果、スイッチ素子Ｓ４がオンの期間キャパシタＣ４から巻線Ｌ４に電流が流れ、オフになるとオンの期間にコイルに蓄えられたエネルギーが逆起電力として巻線Ｌ４に発生する。それと同時に、巻線Ｌ４と磁気結合しているその他の巻線、Ｌ１〜Ｌ３、Ｌ５にも起電力が誘導される。図２(ｂ)は、Ｌ１〜Ｌ５に発生する電圧ＶL1〜ＶL5の波形を示し、オンの期間とオフの期間で逆極性の電圧が発生している。

オフの期間に巻線Ｌ２、Ｌ３、Ｌ４、Ｌ５に誘起された電圧は、各巻線に接続されているダイオードＤ１〜Ｄ４を介して各キャパシタＣ１〜Ｃ４に印加される。オンの期間に誘起された電圧は、ダイオードによって阻止される。

図２(ｃ)は、キャパシタＣ４に流れる電流Ｉｃ４を示す。オンの期間に負方向(放電方向)に電流が流れ、オフの期間にはゼロとなる。

図２(ｄ)は、キャパシタＣ３に流れる電流Ｉｃ３を示す。オンの期間には電流は流れず、オフの期間に正方向(充電方向)に電流が流れ充電されることが分かる。

図２(ｅ)は、キャパシタＣ１、Ｃ２に流れる電流Ｉｃ１、Ｉｃ２を示す。キャパシタＣ３に流れる電流Ｉｃ３に比べて小電流であるが、オフの期間に正方向(充電方向)に電流が流れ充電されることが分かる。

このように、オンの期間にキャパシタＣ４から巻線Ｌ４に蓄えられたエネルギーは、オフの期間に、最も端子間電圧が低いキャパシタＣ３に集中的に充電される。この動作を継続することにより、キャパシタＣ４からはエネルギーの放電が続いて端子間電圧は低下し、その放電エネルギーが集中的に供給されて充電されるキャパシタＣ３の端子間電圧は徐々に上昇する。キャパシタＣ３よりも端子間電圧の高いキャパシタＣ１、Ｃ２にもわずかに充電が行われるが、電圧の上昇は顕著には表れない。

集中的な充電の結果、キャパシタＣ３の電圧が上昇してキャパシタＣ１、Ｃ２の電圧に近づくと、キャパシタＣ３に流れる電流Ｉｃ３が減少する一方でキャパシタＣ１、Ｃ２に流れる電流Ｉｃ１、Ｉｃ２が上昇する。そして、キャパシタＣ１、Ｃ２、Ｃ３の電圧が同等になると、電流Ｉｃ１、Ｉｃ２、Ｉｃ３はほぼ等しくなり、キャパシタＣ４から放電されたエネルギーはキャパシタＣ１、Ｃ２、Ｃ３に均等に振り分けられ、キャパシタＣ１、Ｃ２、Ｃ３の電圧は同じペースで上昇を続けることになる。

このようにして、キャパシタＣ４の電圧が放電により低下する一方で、キャパシタＣ１、Ｃ２、Ｃ３の電圧は上昇し、やがてすべてのキャパシタの電圧は同等となり、均等化が完了する。

図３は、本発明の第２の実施例の構成を示す図である。本実施例は、図１に示された実施例１のダイオードＤ１〜Ｄ４をスイッチ素子Ｓ21〜Ｓ24に置き換えた構成を有する。制御回路２は、実施例１と同様に各キャパシタＣ１〜Ｃ４の端子間電圧を個別に測定するための配線を備え、その測定結果に基づき各スイッチ素子Ｓ１〜Ｓ４を個別にオンオフするための制御信号を発生し、各スイッチ素子Ｓ１〜Ｓ４の制御入力端子に送ると共に、各スイッチ素子Ｓ21〜Ｓ24を個別にオンオフするための制御信号を発生し、各スイッチ素子Ｓ21〜Ｓ24の制御入力端子に送る。

制御回路２は、各キャパシタの端子間電圧を常時あるいは所定の時間間隔でモニタする。均等化が指令されると、モニタ結果に基づいて最も端子間電圧の高いキャパシタにつながるスイッチ素子(Ｓ１〜Ｓ４のいずれか)を繰り返しオンオフする。

そして、そのオフの期間に電荷移動先のキャパシタ(通常は最も電圧が低いキャパシタが自動的に選択される)に対応するスイッチ素子(Ｓ21〜Ｓ24のいずれか)をオンにするように制御を行う。

これにより、スイッチ素子(Ｓ１〜Ｓ４のいずれか)を繰り返しオンオフさせたキャパシタから放電させた電荷を、スイッチ素子(Ｓ21〜Ｓ24のいずれか)をオンにしたキャパシタに移動させることが可能となる。移動先のキャパシタは１つに限らず、スイッチ素子(Ｓ21〜Ｓ24)のうち２つまたは３つを同時にオンさせても良い。ただし、その場合には、同時にオンになっても、端子間電圧が最も低いキャパシタに優先的に電荷が移動することになる。

なお、本実施例の回路は、本質的には電荷移送回路であって、低い電圧のキャパシタから高い電圧のキャパシタへの電荷の移送も可能であるし、スイッチ素子(Ｓ１〜Ｓ４のいずれか)を指定することにより放電させるキャパシタを指定し、スイッチ素子(Ｓ21〜Ｓ24のいずれか)を指定することにより転送先のキャパシタを任意に指定して電荷を転送することが可能である。例えば、定格電圧の異なるキャパシタを直列接続したようなケースで、定格電圧の低いキャパシタから定格電圧の高いキャパシタへ電荷を移送することもできる。さらに、容量の異なるキャパシタを直列接続したケースでも、任意のキャパシタから他の任意のキャパシタに電荷を移送することができる。

第１実施例では、オフ期間(充電時)にダイオードＤ１〜Ｄ４の順方向電圧(オン抵抗)によるロスが少なからず発生するが、本実施例では、スイッチ素子Ｓ21〜Ｓ24として例えばMOSFETが用いられた場合、MOSFETのオン抵抗がダイオードに比べて極めて小さいため、ロスを大幅に低減することができる。

また、第１実施例では、ダイオードＤ１〜Ｄ４のオフ抵抗が小さいと、放置時に流れる逆電流(キャパシタにとってはリーク電流)によるキャパシタのリークが大きくなり、満充電にしておいたキャパシタが数週間で空になるようなことも起こりうる。しかしながら、オフ抵抗の大きなダイオードは一般に高価であり、コスト面で不利となる。この点、本実施例では、スイッチ素子Ｓ21〜Ｓ24を構成するMOSFETのオフ抵抗が、一般にダイオードに比べて極めて大きいため、高価な素子を使用することなく放置時のリークを大幅に低減することができる。

図４は、本発明の第３の実施例の構成を示す図である。本実施例は、各キャパシタの電圧を測定するための構成が図１に示された実施例と異なっている。図４において、コア１に各キャパシタの端子間電圧を測定するための６番目の巻線Ｌ６が追加され、巻線Ｌ６に誘起される電圧を制御回路２が測定出るように構成されている。また、各キャパシタの電圧を測定するための各キャパシタと制御回路２とをつなぐ配線が取り除かれている。

上記構成において、制御回路２は、電圧測定に当たり、各キャパシタに接続されるスイッチ素子Ｓ１〜Ｓ４を順次１つずつオンオフさせる。その時の各素子をオンさせた直後のオフの期間に巻線Ｌ６に誘起される電圧の波高値は、各キャパシタの端子電圧に対応するため、その波高値を制御回路２で測定することにより、各キャパシタの端子電圧を測定することが可能となる。なお、巻線Ｌ６を追加せずに巻線Ｌ５で兼用することも可能である。

本実施例によれば、各キャパシタの電圧を測定するための各キャパシタと制御回路２とをつなぐ配線が不要となり、特に直列接続するキャパシタの数が多い場合に有利である。

以上説明したように、図１の構成を採用することにより、直列接続されたキャパシタの内、最も電圧の高いキャパシタに接続されるスイッチ素子を断続するだけで、電荷を最も電圧の低いキャパシタに集中的に移動させることができ、均等化を簡単な構成で実行することができる電荷転送回路が実現される。

また、図３の構成を採用することにより、任意のキャパシタから任意のキャパシタへ電荷を移動させることが可能な電荷転送回路が実現される。また、電荷転送時のロスの低減および放置時のリークの低減も可能となる。

なお、上記実施の形態例では蓄電素子としてキャパシタを用いたが、例えばリチウムイオン電池などの他の蓄電素子を直列接続したものについても適用可能である。更に、異なる種類の蓄電素子、例えばキャパシタとリチウムイオン電池を直列接続した構成についても本発明を適用することが可能である。

１：コア、２：制御回路、Ｃ１〜Ｃ４：キャパシタ、Ｌ１〜Ｌ５：巻線、Ｓ１〜Ｓ４：スイッチ素子、Ｔ1，Ｔ2：入出力端子、Ｓ21〜Ｓ24：スイッチ素子

Claims

ｎ個の蓄電素子Ｃ１〜Ｃｎの直列回路と、コアとｎ＋１個の巻線Ｌ１〜Ｌｎ＋１を有するトランスと、ｎ個のスイッチ素子Ｓ１〜Ｓｎとを備え、
各巻線Ｌ１〜Ｌｎと各スイッチ素子Ｓ１〜Ｓｎを直列接続した各直列回路を、各蓄電素子Ｃ１〜Ｃｎにそれぞれ並列接続すると共に、
各巻線Ｌ２〜Ｌｎ＋１に発生した電圧を各蓄電素子Ｃ１〜Ｃｎに印加するためのｎ個のダイオードＤ１〜Ｄｎと、
スイッチ素子Ｓ１〜Ｓｎのいずれかを選択的に繰り返しオンオフする制御回路と、
を設けたことを特徴とする蓄電素子を直列接続した蓄電装置の電荷転送回路。
前記制御回路は、各蓄電素子Ｃ１〜Ｃｎの電圧をモニタし最も電圧の高い蓄電素子に対応するスイッチ素子を選択的に繰り返しオンオフすることを特徴とする請求項１記載の蓄電素子を直列接続した蓄電装置の電荷転送回路。
ｎ個の蓄電素子Ｃ１〜Ｃｎの直列回路と、コアとｎ＋１個の巻線Ｌ１〜Ｌｎ＋１を有するトランスと、ｎ個の第１スイッチ素子Ｓ１〜Ｓｎとを備え、
各巻線Ｌ１〜Ｌｎと各第１スイッチ素子Ｓ１〜Ｓｎを直列接続した各直列回路を、各蓄電素子Ｃ１〜Ｃｎにそれぞれ並列接続すると共に、
各巻線Ｌ２〜Ｌｎ＋１に発生した電圧を各蓄電素子Ｃ１〜Ｃｎに印加するためのｎ個の第２スイッチ素子Ｓ21〜Ｓ2nと、
前記第１スイッチ素子Ｓ１〜Ｓｎのいずれかを繰り返しオンオフすると共に、オフ期間に電荷移動先の蓄電素子に対応する第２スイッチ素子を選択的に通電状態にする制御回路と、
を設けたことを特徴とする蓄電素子を直列接続した蓄電装置の電荷転送回路。
前記制御回路は、各蓄電素子Ｃ１〜Ｃｎの電圧をモニタし最も電圧の高い蓄電素子に対応する第１スイッチ素子を選択的に繰り返しオンオフすると共に、最も電圧の低い蓄電素子に対応する第２スイッチ素子をオフ期間に選択的に通電状態にすることを特徴とする請求項３記載の蓄電素子を直列接続した蓄電装置の電荷転送回路。
前記トランスは電圧検出用巻線をさらに備え、前記制御回路は、前記ｎ個の第１スイッチ素子Ｓ１〜Ｓｎのいずれかをオンしたのちにオフし、オフの期間に前記電圧検出用巻線に誘起される電圧に基づきオンオフした第１スイッチ素子に接続されるキャパシタの電圧を測定することを特徴とする請求項１乃至４のいずれかに記載の蓄電素子を直列接続した蓄電装置の電荷転送回路。