JP2014023094A - パケットスイッチ、伝送装置及びパケット伝送方法 - Google Patents
パケットスイッチ、伝送装置及びパケット伝送方法 Download PDFInfo
- Publication number
- JP2014023094A JP2014023094A JP2012162576A JP2012162576A JP2014023094A JP 2014023094 A JP2014023094 A JP 2014023094A JP 2012162576 A JP2012162576 A JP 2012162576A JP 2012162576 A JP2012162576 A JP 2012162576A JP 2014023094 A JP2014023094 A JP 2014023094A
- Authority
- JP
- Japan
- Prior art keywords
- segment data
- link
- packet
- back pressure
- algorithm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/109—Integrated on microchip, e.g. switch-on-chip
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/12—Avoiding congestion; Recovering from congestion
- H04L47/122—Avoiding congestion; Recovering from congestion by diverting traffic away from congested entities
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/12—Avoiding congestion; Recovering from congestion
- H04L47/125—Avoiding congestion; Recovering from congestion by balancing the load, e.g. traffic engineering
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
【課題】パケットスイッチにおいて、セグメントデータが複数のスイッチそれぞれを通過する時間の偏差を小さくすることを目的とする。
【解決手段】イングレス部と、スイッチファブリック部と、イグレス部を有し、イングレス部は、複数のスイッチそれぞれから供給されるバックプレッシャ検出信号と、複数のリンクに対し直近にセグメントデータを送出したか否かを表す送出フラグとに基づいて、バックプレッシャがないリンクと共に、バックプレッシャがあり直近にセグメントデータを送出していないリンクを選択してセグメントデータを送出するように制御するロードシェア部を有する。
【選択図】 図5
【解決手段】イングレス部と、スイッチファブリック部と、イグレス部を有し、イングレス部は、複数のスイッチそれぞれから供給されるバックプレッシャ検出信号と、複数のリンクに対し直近にセグメントデータを送出したか否かを表す送出フラグとに基づいて、バックプレッシャがないリンクと共に、バックプレッシャがあり直近にセグメントデータを送出していないリンクを選択してセグメントデータを送出するように制御するロードシェア部を有する。
【選択図】 図5
Description
本発明は、パケットスイッチ、伝送装置及びパケット伝送方法に関する。
図1に伝送装置内のパケットスイッチの一例の構成図を示す。伝送装置はイングレス部1−1〜1−16と、スイッチファブリック部(SWF)2と、イグレス部3−1〜3−16を有している。
各イングレス部1−1〜1−16は、入力されたパケットをバッファリングするイングレスバッファ1aと、イングレスバッファ1aから読み出したパケットをセグメントに分割してシーケンス番号を付加し負荷分散を行うために例えば16系統のリンクに送出するロードシェア部1bと、16系統のリンクそれぞれに接続されたFIFO1c−1〜1c−16を有している。
スイッチファブリック部2は、16系統のリンクそれぞれに対応して16系統のスイッチ2−1〜2−16を有しており、各スイッチ2−1〜2−16それぞれはセグメントデータをその宛先に応じてスイッチングしてイグレス部3−1〜3−16に供給する。
各イグレス部3−1〜3−16は、スイッチファブリック部2から供給されるセグメントデータをバッファリングするイグレスバッファ3aと、イグレスバッファ3aに格納されているセグメントデータをシーケンス順に読み出しパケットを再構築してバッファリングするパケット再構築用バッファ3bを有している。
従来の伝送装置は、スイッチファブリック部2からのリンク毎のバックプレッシャ信号(BP)でイングレス部1−1〜1−16それぞれのロードシェア部1bのラウンドロビンアルゴリズムを制御している。すなわち、ロードシェア部1bはスイッチファブリック部2でバックプレッシャを検出しているリンクに対するイングレス部のセグメントデータの送信を停止することでスイッチファブリック部2のスイッチ2−1〜2−16における輻輳(滞留)を抑制する制御を実施している。
一方、イグレス部3−1〜3−16では、スイッチファブリック部2の各スイッチから出力されるセグメントデータをイグレスバッファ3aで一旦バッファリングする。イグレスバッファ3aにおけるセグメントデータは、前述のバックプレッシャによるイングレス部1−1〜1−16での送信停止や、複数のイングレス部からのセグメントデータ出力、スイッチ2−1〜2−16の出力アルゴリズムの影響を受ける。このため、イグレスバッファ3aにおけるセグメントデータは、パケットデータとして見た場合に順序逆転や位相遅延を含んだものとなる。イグレスバッファ3aのセグメントデータはパケット再構成用バッファ3bにて、正しいパケットデータに並べ替えられる。
各イングレス部1−1〜1−16は、スイッチファブリック部2内の各スイッチ2−1〜2−16に対してリンクを通し均等にセグメントデータを送出する。しかし、各イングレス部1−1〜1−16同士は連携していないため、全体的に見るとスイッチ2−1〜2−16間ではセグメントデータの数に偏りが生じてしまう。その結果、スイッチファブリック部2の各スイッチ2−1〜2−16が発出するバックプレッシャの回数にも偏りが発生してしまう。
図2に従来のラウンドロビンアルゴリズムを示す。従来のラウンドロビンアルゴリズム(RRアルゴリズム)は1種類つまり「#1」だけであり、バックプレッシャ検出信号が値0でバックプレッシャの検出がない場合に、ロードシェア部1bはバックプレッシャ検出信号が値0のスイッチに対しセグメントデータを供給する。バックプレッシャ検出信号が値1でバックプレッシャの検出がある場合、ロードシェア部1bは値1のバックプレッシャ検出信号を出力したスイッチに対しセグメントデータの供給を停止する。
このように、バックプレッシャが発出された場合、各イングレス部1−1〜1−16は従来のRRアルゴリズムに従って、バックプレッシャを発出したスイッチに対してセグメントデータ送出を停止するが、そのことが新たなスイッチ間の偏りを誘発してしまう。
その結果、イングレス部にて、あるパケットデータを分割したセグメントデータが、スイッチファブリック部2内に複数あるスイッチ2−1〜2−16を通過する時間であるスループットディレイの偏差が大きくなり、最悪の場合、イグレス部3ー1〜3−16で受信したセグメントデータからパケットデータを再構成できない状態が生じるという問題があった。
開示のパケットスイッチは、セグメントデータが複数のスイッチそれぞれを通過する時間の偏差を小さくすることを目的とする。
開示の一実施形態によるパケットスイッチは、パケットデータを複数のセグメントデータに分割し複数のリンクに振り分けて出力するイングレス部と、
前記イングレス部からのセグメントデータを前記複数のリンクに対応する複数のスイッチで宛先振り分けを行って出力するスイッチファブリック部と、
前記複数のスイッチから出力されたセグメントデータを受信しパケットデータを再構築して出力するイグレス部を有し、
前記イングレス部は、前記複数のスイッチそれぞれから供給されるバックプレッシャ検出信号と、前記複数のリンクに対し直近にセグメントデータを送出したか否かを表す送出フラグとに基づいて、バックプレッシャがないリンクと共に、バックプレッシャがあり直近にセグメントデータを送出していないリンクを選択してセグメントデータを送出するように制御するロードシェア部を有する。
前記イングレス部からのセグメントデータを前記複数のリンクに対応する複数のスイッチで宛先振り分けを行って出力するスイッチファブリック部と、
前記複数のスイッチから出力されたセグメントデータを受信しパケットデータを再構築して出力するイグレス部を有し、
前記イングレス部は、前記複数のスイッチそれぞれから供給されるバックプレッシャ検出信号と、前記複数のリンクに対し直近にセグメントデータを送出したか否かを表す送出フラグとに基づいて、バックプレッシャがないリンクと共に、バックプレッシャがあり直近にセグメントデータを送出していないリンクを選択してセグメントデータを送出するように制御するロードシェア部を有する。
本実施形態によれば、セグメントデータが複数のスイッチそれぞれを通過する時間の偏差を小さくすることができる。
以下、図面に基づいて実施形態を説明する。
<パケットスイッチの構成>
図3に伝送装置内のパケットスイッチの一実施形態の構成図を示す。伝送装置はイングレス部10−1〜10−5と、スイッチ21−1〜21−5を有するスイッチファブリック部(SWF)20と、イグレス部30−1〜30−5を有している。なお、この実施形態ではイングレス部10−1〜10−5、スイッチ21−1〜21−5、イグレス部30−1〜30−5、リンクそれぞれを5系統としているが、実際には16系統であり、これに限らず32系統など他の形態であっても良い。ここで、イングレス部10−1〜10−5及びイグレス部30−1〜30−5は例えば5枚のボード上に構成され、スイッチファブリック部20は1枚のボード上に構成されている。
図3に伝送装置内のパケットスイッチの一実施形態の構成図を示す。伝送装置はイングレス部10−1〜10−5と、スイッチ21−1〜21−5を有するスイッチファブリック部(SWF)20と、イグレス部30−1〜30−5を有している。なお、この実施形態ではイングレス部10−1〜10−5、スイッチ21−1〜21−5、イグレス部30−1〜30−5、リンクそれぞれを5系統としているが、実際には16系統であり、これに限らず32系統など他の形態であっても良い。ここで、イングレス部10−1〜10−5及びイグレス部30−1〜30−5は例えば5枚のボード上に構成され、スイッチファブリック部20は1枚のボード上に構成されている。
各イングレス部10−1〜10−5は、入力されたパケットをバッファリングするイングレスバッファ11と、イングレスバッファ11から読み出したパケットをセグメントに分割してシーケンス番号を付加し、負荷分散を行うために5系統のリンクに送出するロードシェア部12と、ロードシェア部12からのセグメントデータをバッファリングする5系統のリンクそれぞれに接続されたFIFO(First In First Out)13−1〜13−5を有している。イングレスバッファ11は例えばFIFOで構成されている。イングレス部10−1〜10−5は例えばFPGA(Field Programmable Gate Array)を含む電子回路で構成されている。
スイッチファブリック部20は、5系統のリンクL1〜L5それぞれに対応して5系統のスイッチ21−1〜21−5を有し、各スイッチ21−1〜21−5はバッファ22−1〜22−5を有している。各スイッチ21−1〜21−5それぞれはセグメントデータを宛先に応じてスイッチングし、バッファ22−1〜22−5を介してイグレス部30−1〜30−5に供給する宛先振り分けを行う。バッファ22−1〜22−5は例えばFIFOで構成され、それぞれ容量の例えば80〜90%を超えてパケットが蓄積されると値1のバックプレッシャ検出信号を各イングレス部10−1〜10−5のロードシェア部12に供給する。スイッチファブリック部20は例えばFPGAを含む電子回路で構成されている。
各イグレス部30−1〜30−5は、スイッチファブリック部20の各スイッチ21−1〜21−5から各リンクL1〜L5のセグメントデータを供給される。各イグレス部30−1〜30−5それぞれは供給されたセグメントデータを一旦バッファリングするイグレスバッファ31と、イグレスバッファ31に格納されたセグメントデータをシーケンス番号順に並べパケットの再構築を行ったのちバッファリングするパケット再構築用バッファ32を有している。パケット再構築用バッファ32からは再構築されたパケットが出力される。イグレスバッファ31は例えばFIFOで構成されている。イグレス部30−1〜30−5は例えばFPGAを含む電子回路で構成されている。
伝送装置は図3に示すパケットスイッチの他に、例えば、ネットワークから供給されるパケットをパケットスイッチ内でスイッチングするための内部フォーマットのパケットに変換するフォーマット変換部、パケットスイッチでスイッチングされた内部フォーマットのパケットをネットワークのフォーマットに逆変換してネットワークに送出するフォーマット逆変換部などを有している。
<ラウンドロビンアルゴリズム>
本実施形態では各イングレス部10−1〜10−5のロードシェア部12は5系統の各リンクに対して送出フラグを設定している。送出フラグはバックプレッシャ検出信号と共にロードシェア部12内のメモリ12aに保持される。送出フラグは初期値が0であり、各リンクにセグメントデータを送出した際に1だけインクリメントされる。また、全てのリンクの送出フラグの値が1以上となった場合に、全てのリンクの送出フラグの値はそれぞれ1だけデクリメントされる。
本実施形態では各イングレス部10−1〜10−5のロードシェア部12は5系統の各リンクに対して送出フラグを設定している。送出フラグはバックプレッシャ検出信号と共にロードシェア部12内のメモリ12aに保持される。送出フラグは初期値が0であり、各リンクにセグメントデータを送出した際に1だけインクリメントされる。また、全てのリンクの送出フラグの値が1以上となった場合に、全てのリンクの送出フラグの値はそれぞれ1だけデクリメントされる。
なお、バックプレッシャ検出信号は各リンクL1〜L5のスイッチ21−1〜21−5から供給され、例えばスイッチでバックプレッシャの検出がない場合に値0で、バックプレッシャの検出があった場合に値1である。
図4に本実施形態のRRアルゴリズムを示す。本実施形態では、RRアルゴリズムはバックプレッシャ検出信号(BP)の値と送出フラグの値の組み合わせによって、3種類「#1」,「#2」,「#3」が用意されている。なお、RRアルゴリズムの優先度は数値が小さいほど高く、RRアルゴリズム#1を最優先とする。上記RRアルゴリズム#1〜#3はリンクL#1〜L#5それぞれについて選択される。
ロードシェア部12はリンクL#i(iは1〜5の整数)のバックプレッシャの検出がなくバックプレッシャ検出信号が値0で、送出フラグが値0の場合にRRアルゴリズム#1を選択してリンクL#iへのセグメントデータの出力を行う。また、ロードシェア部12はバックプレッシャ検出信号が値0で、送出フラグが値1の場合にRRアルゴリズム#2を選択してリンクL#iへのセグメントデータの出力を行う。また、ロードシェア部12はバックプレッシャ検出信号が値1で、送出フラグが値0の場合にRRアルゴリズム#3を選択してリンクL#iへのセグメントデータの出力を行う。図4の各行における「送出フラグの変化」の欄には、セグメントデータを送出した後に変化する送出フラグの値を示している。
なお、リンクL#1〜L#5それぞれにおいて、バックプレッシャ検出信号が値1で、送出フラグが値1又は1以上の場合は、ロードシェア部12は当該リンクへのセグメントデータの出力を停止する。
<ロードシェア処理のフローチャート>
図5にロードシェア部12が実行するロードシェア処理のフローチャートを示す。なお、リンク番号iは1〜5の整数であり、i=5でiを1だけインクリメントした場合i=1となるリング構成とする。また、最終のリンクとは最優先リンク番号より1だけ小さい番号のリンクとする。
図5にロードシェア部12が実行するロードシェア処理のフローチャートを示す。なお、リンク番号iは1〜5の整数であり、i=5でiを1だけインクリメントした場合i=1となるリング構成とする。また、最終のリンクとは最優先リンク番号より1だけ小さい番号のリンクとする。
図5において、ステップS1で最優先リンク番号の値をリンク番号iにセットする。次に、ステップS2でリンク番号iのリンクについて、RRアルゴリズム#1の選択条件を満足するか否かを判別する。RRアルゴリズム#1の選択条件とは、当該リンクのバックプレッシャ検出信号が値0で、送出フラグが値0の場合である。RRアルゴリズム#1の選択条件を満足すればステップS20に進み、RRアルゴリズム#1の選択条件を満足しない場合はステップS3でリンク番号iのリンクが最終のリンクであるか否かを判別する。リンク番号iのリンクが最終のリンクでない場合にはステップS4でリンク番号iを1だけインクリメントしてステップS2に進み、リンク番号iのリンクが最終のリンクである場合にはステップS6に進む。
ステップS6では最優先リンク番号の値をリンク番号iにセットする。次に、ステップS7でリンク番号iのリンクについて、RRアルゴリズム#2の選択条件を満足するか否かを判別する。RRアルゴリズム#2の選択条件とは、当該リンクのバックプレッシャ検出信号が値0で、送出フラグが値1の場合である。RRアルゴリズム#2の選択条件を満足すればステップS20に進み、RRアルゴリズム#2の選択条件を満足しない場合はステップS8でリンク番号iのリンクが最終のリンクであるか否かを判別する。リンク番号iのリンクが最終のリンクでない場合にはステップS9でリンク番号iを1だけインクリメントしてステップS7に進み、リンク番号iのリンクが最終のリンクである場合にはステップS11に進む。
ステップS11では最優先リンク番号の値をリンク番号iにセットする。次に、ステップS12でリンク番号iのリンクについて、RRアルゴリズム#3の選択条件を満足するか否かを判別する。RRアルゴリズム#3の選択条件とは、当該リンクのバックプレッシャ検出信号が値1で、送出フラグが値0の場合である。RRアルゴリズム#3の選択条件を満足すればステップS20に進み、RRアルゴリズム#3の選択条件を満足しない場合はステップS13でリンク番号iのリンクが最終のリンクであるか否かを判別する。リンク番号iのリンクが最終のリンクでない場合にはステップS14でリンク番号iを1だけインクリメントしてステップS12に進み、リンク番号iのリンクが最終のリンクである場合には、この処理を終了する。
ステップS20ではステップS2,S7,S12で満足したRRアルゴリズム#1,#2,#3のいずれかにより、セグメントデータをリンク番号iのリンクに送出する。次に、ステップS21でリンク番号i+1の値を最優先リンク番号に設定し、リンク番号iに対応する送出フラグの値を1だけインクリメントする。
こののち、ステップS22で全てのリンクL#1〜L#5の送出フラグの値が1以上であるかを判別する。全てのリンクL#1〜L#5の送出フラグの値が1以上であれば、ステップS23で全てのリンクL#1〜L#5の送出フラグの値を1だけデクリメントして、この処理を終了する。全てのリンクL#1〜L#5の送出フラグの値が1以上でない場合には、そのまま、この処理を終了する。
<動作>
図6乃至図10を用いてロードシェア処理の動作説明を行う。ここで、イングレス部、スイッチファブリック部のスイッチ、イグレス部、リンクそれぞれを16系統とする。説明の便宜上、16系統のL#00〜L#15のうちリンクL#00〜L#04のリンクディスエーブルが値0で活性化され、リンクL#05〜L#15のリンクディスエーブルが値1で不活性化されているものとする。当初において、最優先リンクはL#01とする。
図6乃至図10を用いてロードシェア処理の動作説明を行う。ここで、イングレス部、スイッチファブリック部のスイッチ、イグレス部、リンクそれぞれを16系統とする。説明の便宜上、16系統のL#00〜L#15のうちリンクL#00〜L#04のリンクディスエーブルが値0で活性化され、リンクL#05〜L#15のリンクディスエーブルが値1で不活性化されているものとする。当初において、最優先リンクはL#01とする。
図6(A)に示すように、バックプレッシャ検出信号はリンクL#00〜L#02が値0でリンクL#03,L#04が値1であり、送出フラグはリンクL#00が値1でリンクL#01〜L#04が値0の状態とする。この状態で、図6(B)に示すパケットのセグメントデータ1の送出先についてロードシェア部12で判定する。この場合、最優先リンクL#01はバックプレッシャ検出信号=0,送出フラグ=0である。このため、ロードシェア部12はRRアルゴリズム#1を選択して、図6(C)に示すようにリンクL#01からセグメントデータ1の出力を行う。この結果、図6(D)に示すように、送出フラグはリンクL#00,L#01が値1となり、リンクL#03,L#04が値0の状態となり、最優先リンクはL#02となる。
この状態は、図7(A)に示す状態である。この状態で、図7(B)に示すパケットのセグメントデータ2の送出先についてロードシェア部12で判定する。この場合、最優先リンクL#02はバックプレッシャ検出信号=0,送出フラグ=0であり、RRアルゴリズム#1の選択条件を満足する。このため、ロードシェア部12はRRアルゴリズム#1により、図7(C)に示すようにリンクL#02からセグメントデータ1の出力を行う。この結果、送出フラグはリンクL#02が値1となり、最優先リンクはL#03となる。
次に、図7(B)に示すパケットのセグメントデータ3の送出先についてロードシェア部12で判定する。この場合、RRアルゴリズム#1の選択条件は満足しない。しかし、リンクL#00はバックプレッシャ検出信号=0,送出フラグ=1であり、RRアルゴリズム#2の選択条件を満足する。このため、ロードシェア部12はRRアルゴリズム#2により、図7(C)に示すようにリンクL#00からセグメントデータ3の出力を行う。この結果、送出フラグはリンクL#00が値2となり、最優先リンクはL#01となる。
次に、図7(B)に示すパケットのセグメントデータ4の送出先についてロードシェア部12で判定する。この場合、RRアルゴリズム#1の選択条件は満足しない。しかし、最優先リンクL#01はバックプレッシャ検出信号=0,送出フラグ=1であり、RRアルゴリズム#2の選択条件を満足する。このため、ロードシェア部12はRRアルゴリズム#2により、図7(C)に示すようにリンクL#01からセグメントデータ4の出力を行う。この結果、図7(D)に示すように、送出フラグはリンクL#01が値2となり、最優先リンクはL#02となる。
この状態は、図8(A)に示す状態である。この状態で、図8(B)に示すパケットのセグメントデータ5の送出先についてロードシェア部12で判定する。この場合、RRアルゴリズム#1の選択条件は満足しない。しかし、最優先リンクL#02はバックプレッシャ検出信号=0,送出フラグ=1であり、RRアルゴリズム#2の選択条件を満足する。このため、ロードシェア部12はRRアルゴリズム#2により、図8(C)に示すようにリンクL#02からセグメントデータ5の出力を行う。この結果、送出フラグはリンクL#02が値2となり、最優先リンクはL#03となる。
次に、図8(B)に示すパケットのセグメントデータ6の送出先についてロードシェア部12で判定する。この場合、RRアルゴリズム#1とRRアルゴリズム#2の選択条件は満足しない。しかし、最優先リンクL#03はバックプレッシャ検出信号=1,送出フラグ=0であり、RRアルゴリズム#3の選択条件を満足する。このため、ロードシェア部12はRRアルゴリズム#3により、図8(C)に示すようにリンクL#03からセグメントデータ6の出力を行う。この結果、図8(D)に示すように、送出フラグはリンクL#03が値1となり、最優先リンクはL#04となる。
この状態は、図9(A)に示す状態である。この状態で、図9(B)に示すパケットのセグメントデータ7の送出先についてロードシェア部12で判定する。この場合、RRアルゴリズム#1とRRアルゴリズム#2の選択条件は満足しない。しかし、最優先リンクL#04はバックプレッシャ検出信号=1,送出フラグ=0であり、RRアルゴリズム#3の選択条件を満足する。このため、ロードシェア部12はRRアルゴリズム#3により、図9(C)に示すようにリンクL#04からセグメントデータ7の出力を行う。この結果、図9(D)に示すように、送出フラグはリンクL#04が値1となり、最優先リンクはL#00となる。図9(D)では全てのリンクL#00〜L#04の送出フラグが1以上であるため、全てのリンクL#00〜L#04の送出フラグは1だけデクリメントされる。
これによって、図10(A)に示す状態となる。更に、図10(A)ではリンクL#01でバックプレッシャ検出信号=1が発出している。この状態で、図10(B)に示すパケットのセグメントデータ8の送出先についてロードシェア部12で判定する。この場合、RRアルゴリズム#1の選択条件は満足しない。しかし、最優先リンクL#00はバックプレッシャ検出信号=0,送出フラグ=1であり、RRアルゴリズム#2の選択条件を満足する。このため、ロードシェア部12はRRアルゴリズム#2により、図10(C)に示すようにリンクL#00からセグメントデータ8の出力を行う。この結果、送出フラグはリンクL#00が値2となり、最優先リンクはL#01となる。
次に、図10(B)に示すパケットのセグメントデータ9の送出先についてロードシェア部12で判定する。この場合、RRアルゴリズム#1の選択条件は満足しない。しかし、リンクL#02はバックプレッシャ検出信号=0,送出フラグ=1であり、RRアルゴリズム#2の選択条件を満足する。このため、ロードシェア部12はRRアルゴリズム#2により、図10(C)に示すようにリンクL#02からセグメントデータ9の出力を行う。この結果、図10(D)に示すように、送出フラグはリンクL#02が値2となり、最優先リンクはL#03となる。
<シミュレーション結果>
図11(A)に本実施形態の図4のRRアルゴリズムを用いた場合のシミュレーション結果を示す。図11(A)において、位相差の欄にはクロック単位の位相差を示している。#1の欄の数値について説明する。イングレス部10−1において連番を付加されたセグメントデータがリンクL1〜L5に振り分けられ、スイッチファブリック部20のスイッチ21−1〜21−5から出力される。このとき、連番nのセグメントデータと連番n+1のセグメントデータがスイッチ21−1〜21−5のうち隣接するスイッチから同一のクロックタイミングで出力された場合は位相差0として1カウントする。
図11(A)に本実施形態の図4のRRアルゴリズムを用いた場合のシミュレーション結果を示す。図11(A)において、位相差の欄にはクロック単位の位相差を示している。#1の欄の数値について説明する。イングレス部10−1において連番を付加されたセグメントデータがリンクL1〜L5に振り分けられ、スイッチファブリック部20のスイッチ21−1〜21−5から出力される。このとき、連番nのセグメントデータと連番n+1のセグメントデータがスイッチ21−1〜21−5のうち隣接するスイッチから同一のクロックタイミングで出力された場合は位相差0として1カウントする。
連番nのセグメントデータと連番n+1のセグメントデータが隣接するスイッチからi(iは正負の整数)クロックずれたタイミングで出力された場合は位相差iとして1カウントする。このようにして、イングレス部10−1から出力される隣接セグメント間の位相差を求め、位相差iが何回あったかを集計して#1の欄に示している。#2〜#5それぞれの欄についても同様に、イングレス部10−2〜10−5それぞれから出力される隣接セグメント間の位相差を求め、位相差iが何回あったかを集計して示している。
つまり、#1〜#5の欄には、スイッチ21−1〜21−5における連続性を保つセグメントデータ数を示している。また、合計欄には#1〜#5の欄における連続性を保つセグメントデータ数の合計値を示す。なお、対比のため、図2のRRアルゴリズムを用いた場合のシミュレーション結果を図11(B)に示す。
図12に図11のシミュレーション結果を表すバーグラフを示す。図12は位相差を横軸とし、図11(A)の連続性を保つセグメントデータ数の合計値を縦軸のハッチングバーの長さで示し、図11(B)の連続性を保つセグメントデータ数の合計値を縦軸の白抜きバーの長さで示している。図12に示されるようにイングレス部10−1〜10−5から出力したセグメントデータの連続性をスイッチファブリック部20の経由後で見ると、本実施形態の図4のRRアルゴリズムを用いたほうが、位相差0に近い位相差に連続性を保つセグメントデータ数の合計値が集中し、再構成されるパケットデータの位相遅延差が収束つまり改善していることが分かる。
ここで、図2のRRアルゴリズムを用いた場合に対し、本実施形態の図4のRRアルゴリズムを用いた場合は、各イングレス部10−1〜10−5に対するバックプレッシャの発生が均等化し、イグレス部10−1〜10−5に送信する連続すべきセグメントデータの位相遅延の偏差が抑制される。このため、イグレス部10−1〜10−5ではパケット再構築用バッファ32のバッファサイズを抑制することが可能となり、ひいては伝送装置のスループット遅延を抑えることができる。
本実施形態では、バックプレッシャがない場合、送出フラグが値0で直近にセグメントデータを送出していない場合の優先度を高くし、送出フラグが値1で直近にセグメントデータを送出している場合の優先度を低くして、データを送出するリンクの均等化を図っている。また、バックプレッシャがあった場合であっても、送出フラグが値0で直近にセグメントデータを送出していない場合には、優先度は低いもののセグメントデータを送出するようにして、セグメントデータ送出停止の頻度を落とし、データを送出するリンクの均等化を図っている。
これによって、スイッチファブリック部20の各スイッチ21−1〜21−5間の通過時間であるスループットディレイの偏りを軽減している。これにより、イグレス部30−1〜30−5では受信したセグメントデータの位相遅延が軽減され、パケットデータが再構成できないといった問題を抑圧することができる。
スイッチファブリック部20のスイッチ21−1〜21−5が発出するバックプレッシャは、バッファ22−1〜22−5が溢れないことを考慮してバックプレッシャ検出の閾値を決定するが、本実施形態では、バックプレッシャがあった場合であっても、セグメントデータを送出することがあるため、スイッチのバッファが溢れづらくするために、バックプレッシャ検出の閾値を従来の閾値より例えば数%から数10%程度低い値に変える。
これにより、イングレス部10−1〜10−5のロードシェア部12はバックプレッシャを受信したからといって、当該スイッチに対してセグメントデータ送信を停止しなくても、当該スイッチのバッファを溢れづらくしている。
(付記1)
パケットデータを複数のセグメントデータに分割し複数のリンクに振り分けて出力するイングレス部と、
前記イングレス部からのセグメントデータを前記複数のリンクに対応する複数のスイッチで宛先振り分けを行って出力するスイッチファブリック部と、
前記複数のスイッチから出力されたセグメントデータを受信しパケットデータを再構築して出力するイグレス部を有し、
前記イングレス部は、前記複数のスイッチそれぞれから供給されるバックプレッシャ検出信号と、前記複数のリンクに対し直近にセグメントデータを送出したか否かを表す送出フラグとに基づいて、バックプレッシャがないリンクと共に、バックプレッシャがあり直近にセグメントデータを送出していないリンクを選択してセグメントデータを送出するように制御するロードシェア部を
有することを特徴とするパケットスイッチ。
(付記2)
付記1記載のパケットスイッチにおいて、
前記ロードシェア部は、バックプレッシャがなく直近にセグメントデータを送出していないリンクを選択してセグメントデータを送出する第1アルゴリズムの優先度に対し、バックプレッシャがなく直近にセグメントデータを送出しているリンクを選択してセグメントデータを送出する第2アルゴリズムの優先度を低く設定し、優先度の順にセグメントデータを送出するリンクを選択する
ことを特徴とするパケットスイッチ。
(付記3)
付記2記載のパケットスイッチにおいて、
前記ロードシェア部は、前記バックプレッシャがあり直近にセグメントデータを送出していないリンクを選択してセグメントデータを送出する第3アルゴリズムの優先度を前記第2アルゴリズムの優先度より低く設定する
ことを特徴とするパケットスイッチ。
(付記4)
付記3記載のパケットスイッチにおいて、
前記第1乃至第3アルゴリズムそれぞれは、前回セグメントデータを送出したリンクの次のリンクを最優先リンクとしてラウンドロビン方式でセグメントデータを送出するリンクを選択する
ことを特徴とするパケットスイッチ。
(付記5)
付記4記載のパケットスイッチにおいて、
前記ロードシェア部は、前記セグメントデータを送出した場合、前記セグメントデータを送出したリンクの送出フラグを1だけインクリメントし、
前記送出フラグの値が1であれば直近にセグメントデータを送出したとみなし、前記送出フラグの値が0であれば直近にセグメントデータを送出していないとみなす
ことを特徴とするパケットスイッチ。
(付記6)
付記5記載のパケットスイッチにおいて、
前記ロードシェア部は、前記複数のリンク全ての送出フラグの値が1以上であれば、前記複数のリンク全ての送出フラグの値を1だけデクリメントする
ことを特徴とするパケットスイッチ。
(付記7)
付記1に記載のパケットスイッチを有する
ことを特徴とする伝送装置。
(付記8)
パケットデータを複数のセグメントデータに分割し複数のリンクに振り分けてイングレス部から出力し、前記イングレス部からのセグメントデータを前記複数のリンクに対応する複数のスイッチで宛先振り分けを行ってスイッチファブリック部から出力し、前記複数のスイッチから出力されたセグメントデータを受信しパケットデータを再構築してイグレス部から出力するパケット伝送方法において、
前記イングレス部は、前記複数のスイッチそれぞれから供給されるバックプレッシャ検出信号と、前記複数のリンクに対し直近にセグメントデータを送出したか否かを表す送出フラグとに基づいて、バックプレッシャがないリンクと共に、バックプレッシャがあり直近にセグメントデータを送出していないリンクを選択してセグメントデータを送出するように負荷分散制御を行う
ことを特徴とするパケット伝送方法。
(付記9)
付記8記載のパケット伝送方法において、
前記負荷分散制御は、バックプレッシャがなく直近にセグメントデータを送出していないリンクを選択してセグメントデータを送出する第1アルゴリズムの優先度に対し、バックプレッシャがなく直近にセグメントデータを送出しているリンクを選択してセグメントデータを送出する第2アルゴリズムの優先度を低く設定し、優先度の順にセグメントデータを送出するリンクを選択する
ことを特徴とするパケット伝送方法。
(付記10)
付記9記載のパケット伝送方法において、
前記負荷分散制御は、前記バックプレッシャがあり直近にセグメントデータを送出していないリンクを選択してセグメントデータを送出する第3アルゴリズムの優先度を前記第2アルゴリズムの優先度より低く設定する
ことを特徴とするパケット伝送方法。
(付記11)
付記10記載のパケット伝送方法において、
前記第1乃至第3アルゴリズムそれぞれは、前回セグメントデータを送出したリンクの次のリンクを最優先リンクとしてラウンドロビン方式でセグメントデータを送出するリンクを選択する
ことを特徴とするパケット伝送方法。
(付記12)
付記11記載のパケット伝送方法において、
前記負荷分散制御は、前記セグメントデータを送出した場合、前記セグメントデータを送出したリンクの送出フラグを1だけインクリメントし、
前記送出フラグの値が1であれば直近にセグメントデータを送出したとみなし、前記送出フラグの値が0であれば直近にセグメントデータを送出していないとみなす
ことを特徴とするパケット伝送方法。
(付記13)
付記12記載のパケット伝送方法において、
前記負荷分散制御は、前記複数のリンク全ての送出フラグの値が1以上であれば、前記複数のリンク全ての送出フラグ方法を1だけデクリメントする
ことを特徴とするパケット伝送方法。
(付記1)
パケットデータを複数のセグメントデータに分割し複数のリンクに振り分けて出力するイングレス部と、
前記イングレス部からのセグメントデータを前記複数のリンクに対応する複数のスイッチで宛先振り分けを行って出力するスイッチファブリック部と、
前記複数のスイッチから出力されたセグメントデータを受信しパケットデータを再構築して出力するイグレス部を有し、
前記イングレス部は、前記複数のスイッチそれぞれから供給されるバックプレッシャ検出信号と、前記複数のリンクに対し直近にセグメントデータを送出したか否かを表す送出フラグとに基づいて、バックプレッシャがないリンクと共に、バックプレッシャがあり直近にセグメントデータを送出していないリンクを選択してセグメントデータを送出するように制御するロードシェア部を
有することを特徴とするパケットスイッチ。
(付記2)
付記1記載のパケットスイッチにおいて、
前記ロードシェア部は、バックプレッシャがなく直近にセグメントデータを送出していないリンクを選択してセグメントデータを送出する第1アルゴリズムの優先度に対し、バックプレッシャがなく直近にセグメントデータを送出しているリンクを選択してセグメントデータを送出する第2アルゴリズムの優先度を低く設定し、優先度の順にセグメントデータを送出するリンクを選択する
ことを特徴とするパケットスイッチ。
(付記3)
付記2記載のパケットスイッチにおいて、
前記ロードシェア部は、前記バックプレッシャがあり直近にセグメントデータを送出していないリンクを選択してセグメントデータを送出する第3アルゴリズムの優先度を前記第2アルゴリズムの優先度より低く設定する
ことを特徴とするパケットスイッチ。
(付記4)
付記3記載のパケットスイッチにおいて、
前記第1乃至第3アルゴリズムそれぞれは、前回セグメントデータを送出したリンクの次のリンクを最優先リンクとしてラウンドロビン方式でセグメントデータを送出するリンクを選択する
ことを特徴とするパケットスイッチ。
(付記5)
付記4記載のパケットスイッチにおいて、
前記ロードシェア部は、前記セグメントデータを送出した場合、前記セグメントデータを送出したリンクの送出フラグを1だけインクリメントし、
前記送出フラグの値が1であれば直近にセグメントデータを送出したとみなし、前記送出フラグの値が0であれば直近にセグメントデータを送出していないとみなす
ことを特徴とするパケットスイッチ。
(付記6)
付記5記載のパケットスイッチにおいて、
前記ロードシェア部は、前記複数のリンク全ての送出フラグの値が1以上であれば、前記複数のリンク全ての送出フラグの値を1だけデクリメントする
ことを特徴とするパケットスイッチ。
(付記7)
付記1に記載のパケットスイッチを有する
ことを特徴とする伝送装置。
(付記8)
パケットデータを複数のセグメントデータに分割し複数のリンクに振り分けてイングレス部から出力し、前記イングレス部からのセグメントデータを前記複数のリンクに対応する複数のスイッチで宛先振り分けを行ってスイッチファブリック部から出力し、前記複数のスイッチから出力されたセグメントデータを受信しパケットデータを再構築してイグレス部から出力するパケット伝送方法において、
前記イングレス部は、前記複数のスイッチそれぞれから供給されるバックプレッシャ検出信号と、前記複数のリンクに対し直近にセグメントデータを送出したか否かを表す送出フラグとに基づいて、バックプレッシャがないリンクと共に、バックプレッシャがあり直近にセグメントデータを送出していないリンクを選択してセグメントデータを送出するように負荷分散制御を行う
ことを特徴とするパケット伝送方法。
(付記9)
付記8記載のパケット伝送方法において、
前記負荷分散制御は、バックプレッシャがなく直近にセグメントデータを送出していないリンクを選択してセグメントデータを送出する第1アルゴリズムの優先度に対し、バックプレッシャがなく直近にセグメントデータを送出しているリンクを選択してセグメントデータを送出する第2アルゴリズムの優先度を低く設定し、優先度の順にセグメントデータを送出するリンクを選択する
ことを特徴とするパケット伝送方法。
(付記10)
付記9記載のパケット伝送方法において、
前記負荷分散制御は、前記バックプレッシャがあり直近にセグメントデータを送出していないリンクを選択してセグメントデータを送出する第3アルゴリズムの優先度を前記第2アルゴリズムの優先度より低く設定する
ことを特徴とするパケット伝送方法。
(付記11)
付記10記載のパケット伝送方法において、
前記第1乃至第3アルゴリズムそれぞれは、前回セグメントデータを送出したリンクの次のリンクを最優先リンクとしてラウンドロビン方式でセグメントデータを送出するリンクを選択する
ことを特徴とするパケット伝送方法。
(付記12)
付記11記載のパケット伝送方法において、
前記負荷分散制御は、前記セグメントデータを送出した場合、前記セグメントデータを送出したリンクの送出フラグを1だけインクリメントし、
前記送出フラグの値が1であれば直近にセグメントデータを送出したとみなし、前記送出フラグの値が0であれば直近にセグメントデータを送出していないとみなす
ことを特徴とするパケット伝送方法。
(付記13)
付記12記載のパケット伝送方法において、
前記負荷分散制御は、前記複数のリンク全ての送出フラグの値が1以上であれば、前記複数のリンク全ての送出フラグ方法を1だけデクリメントする
ことを特徴とするパケット伝送方法。
10−1〜10−5 イングレス部
11 イングレスバッファ
12 ロードシェア部
13−1〜13−5 FIFO
20 スイッチファブリック部
21−1〜21−5 スイッチ
22−1〜22−5 バッファ
30−1〜30−5 イグレス部
31 イグレスバッファ
32 パケット再構築用バッファ
11 イングレスバッファ
12 ロードシェア部
13−1〜13−5 FIFO
20 スイッチファブリック部
21−1〜21−5 スイッチ
22−1〜22−5 バッファ
30−1〜30−5 イグレス部
31 イグレスバッファ
32 パケット再構築用バッファ
Claims (9)
- パケットデータを複数のセグメントデータに分割し複数のリンクに振り分けて出力するイングレス部と、
前記イングレス部からのセグメントデータを前記複数のリンクに対応する複数のスイッチで宛先振り分けを行って出力するスイッチファブリック部と、
前記複数のスイッチから出力されたセグメントデータを受信しパケットデータを再構築して出力するイグレス部を有し、
前記イングレス部は、前記複数のスイッチそれぞれから供給されるバックプレッシャ検出信号と、前記複数のリンクに対し直近にセグメントデータを送出したか否かを表す送出フラグとに基づいて、バックプレッシャがないリンクと共に、バックプレッシャがあり直近にセグメントデータを送出していないリンクを選択してセグメントデータを送出するように制御するロードシェア部を
有することを特徴とするパケットスイッチ。 - 請求項1記載のパケットスイッチにおいて、
前記ロードシェア部は、バックプレッシャがなく直近にセグメントデータを送出していないリンクを選択してセグメントデータを送出する第1アルゴリズムの優先度に対し、バックプレッシャがなく直近にセグメントデータを送出しているリンクを選択してセグメントデータを送出する第2アルゴリズムの優先度を低く設定し、優先度の順にセグメントデータを送出するリンクを選択する
ことを特徴とするパケットスイッチ。 - 請求項2記載のパケットスイッチにおいて、
前記ロードシェア部は、前記バックプレッシャがあり直近にセグメントデータを送出していないリンクを選択してセグメントデータを送出する第3アルゴリズムの優先度を前記第2アルゴリズムの優先度より低く設定する
ことを特徴とするパケットスイッチ。 - 請求項3記載のパケットスイッチにおいて、
前記第1乃至第3アルゴリズムそれぞれは、前回セグメントデータを送出したリンクの次のリンクを最優先リンクとしてラウンドロビン方式でセグメントデータを送出するリンクを選択する
ことを特徴とするパケットスイッチ。 - 請求項1記載のパケットスイッチを有する
ことを特徴とする伝送装置。 - パケットデータを複数のセグメントデータに分割し複数のリンクに振り分けてイングレス部から出力し、前記イングレス部からのセグメントデータを前記複数のリンクに対応する複数のスイッチで宛先振り分けを行ってスイッチファブリック部から出力し、前記複数のスイッチから出力されたセグメントデータを受信しパケットデータを再構築してイグレス部から出力するパケット伝送方法において、
前記イングレス部は、前記複数のスイッチそれぞれから供給されるバックプレッシャ検出信号と、前記複数のリンクに対し直近にセグメントデータを送出したか否かを表す送出フラグとに基づいて、バックプレッシャがないリンクと共に、バックプレッシャがあり直近にセグメントデータを送出していないリンクを選択してセグメントデータを送出するように負荷分散制御を行う
ことを特徴とするパケット伝送方法。 - 請求項6記載のパケット伝送方法において、
前記負荷分散制御は、バックプレッシャがなく直近にセグメントデータを送出していないリンクを選択してセグメントデータを送出する第1アルゴリズムの優先度に対し、バックプレッシャがなく直近にセグメントデータを送出しているリンクを選択してセグメントデータを送出する第2アルゴリズムの優先度を低く設定し、優先度の順にセグメントデータを送出するリンクを選択する
ことを特徴とするパケット伝送方法。 - 請求項7記載のパケット伝送方法において、
前記負荷分散制御は、前記バックプレッシャがあり直近にセグメントデータを送出していないリンクを選択してセグメントデータを送出する第3アルゴリズムの優先度を前記第2アルゴリズムの優先度より低く設定する
ことを特徴とするパケット伝送方法。 - 請求項8記載のパケット伝送方法において、
前記第1乃至第3アルゴリズムそれぞれは、前回セグメントデータを送出したリンクの次のリンクを最優先リンクとしてラウンドロビン方式でセグメントデータを送出するリンクを選択する
ことを特徴とするパケット伝送方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012162576A JP2014023094A (ja) | 2012-07-23 | 2012-07-23 | パケットスイッチ、伝送装置及びパケット伝送方法 |
| US13/893,779 US20140022903A1 (en) | 2012-07-23 | 2013-05-14 | Packet switch, transmission device, and packet transmission method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012162576A JP2014023094A (ja) | 2012-07-23 | 2012-07-23 | パケットスイッチ、伝送装置及びパケット伝送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014023094A true JP2014023094A (ja) | 2014-02-03 |
Family
ID=49946464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012162576A Pending JP2014023094A (ja) | 2012-07-23 | 2012-07-23 | パケットスイッチ、伝送装置及びパケット伝送方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20140022903A1 (ja) |
| JP (1) | JP2014023094A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9998403B2 (en) * | 2014-11-25 | 2018-06-12 | Brocade Communications Systems LLC | Most connection method for egress port selection in a high port count switch |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002208938A (ja) * | 2001-01-05 | 2002-07-26 | Fujitsu Ltd | パケットスイッチ |
| JP2009224946A (ja) * | 2008-03-14 | 2009-10-01 | Fujitsu Ltd | パケット伝送装置 |
| JP2011049966A (ja) * | 2009-08-28 | 2011-03-10 | Fujitsu Ltd | セグメントデータ処理回路、インタフェースユニット、フレーム伝送装置及びセグメントデータの分配方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56125139A (en) * | 1980-02-04 | 1981-10-01 | Nippon Telegr & Teleph Corp <Ntt> | Communication controller of parallel processing |
| US6850526B2 (en) * | 2001-07-06 | 2005-02-01 | Transwitch Corporation | Methods and apparatus for extending the transmission range of UTOPIA interfaces and UTOPIA packet interfaces |
| US7231486B2 (en) * | 2001-08-24 | 2007-06-12 | Intel Corporation | General input/output architecture, protocol and related methods to support legacy interrupts |
| US7340542B2 (en) * | 2004-09-30 | 2008-03-04 | Moyer William C | Data processing system with bus access retraction |
| US8848739B2 (en) * | 2009-04-28 | 2014-09-30 | Broadcom Corporation | Efficient switch fabric bandwidth distribution |
-
2012
- 2012-07-23 JP JP2012162576A patent/JP2014023094A/ja active Pending
-
2013
- 2013-05-14 US US13/893,779 patent/US20140022903A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002208938A (ja) * | 2001-01-05 | 2002-07-26 | Fujitsu Ltd | パケットスイッチ |
| JP2009224946A (ja) * | 2008-03-14 | 2009-10-01 | Fujitsu Ltd | パケット伝送装置 |
| JP2011049966A (ja) * | 2009-08-28 | 2011-03-10 | Fujitsu Ltd | セグメントデータ処理回路、インタフェースユニット、フレーム伝送装置及びセグメントデータの分配方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140022903A1 (en) | 2014-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9503716B2 (en) | Block size dependent filter selection for motion compensation | |
| US10101996B2 (en) | Arithmetic processing apparatus, information processing apparatus, and method of controlling information processing apparatus | |
| JP5482466B2 (ja) | データ転送装置及びデータ転送装置の動作周波数制御方法 | |
| JPWO2009107713A1 (ja) | 車載用の中継接続ユニット | |
| JP2014023094A (ja) | パケットスイッチ、伝送装置及びパケット伝送方法 | |
| US10116952B2 (en) | Bitstream decoding method and bitstream decoding circuit | |
| GB2541088A (en) | Image processing apparatus, and image processing method | |
| US9070201B2 (en) | Image processing apparatus | |
| US9076217B2 (en) | Image compression method and apparatus | |
| CN106028041A (zh) | 处理设备及其控制方法 | |
| JP6589878B2 (ja) | 予測画像生成装置および予測画像生成方法 | |
| JP5458364B1 (ja) | モータ制御装置、モータ制御方法、及び遊技機 | |
| CN114630128B (zh) | 一种基于行数据分块重排的图像压缩、解压缩方法及系统 | |
| JP3929837B2 (ja) | パケット切換装置、この装置に用いられるラインカードおよびスイッチカード | |
| US20130222422A1 (en) | Data buffering apparatus capable of alternately transmitting stored partial data of input images merged in one merged image to image/video processing device and related data buffering method | |
| US9756410B2 (en) | Digital microphone interface supporting multiple microphones | |
| US20110227610A1 (en) | Selector circuit | |
| JP2012191305A (ja) | 処理装置および未稼働時間低減方法 | |
| JP2006332849A (ja) | ネットワークにおけるデータ転送システム | |
| JP6135169B2 (ja) | インターフェース回路 | |
| JP2012048337A (ja) | データ選択回路およびデータ選択方法 | |
| JP6075053B2 (ja) | 情報処理方法、情報処理回路、及び情報処理装置 | |
| US20120187999A1 (en) | Interpolation circuit | |
| US9832010B1 (en) | Signal processing device and signal processing method | |
| JP2007295172A (ja) | 信号受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160202 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160802 |