[go: up one dir, main page]

JP2014020815A - Substrate inspection device and substrate inspection method - Google Patents

Substrate inspection device and substrate inspection method Download PDF

Info

Publication number
JP2014020815A
JP2014020815A JP2012157313A JP2012157313A JP2014020815A JP 2014020815 A JP2014020815 A JP 2014020815A JP 2012157313 A JP2012157313 A JP 2012157313A JP 2012157313 A JP2012157313 A JP 2012157313A JP 2014020815 A JP2014020815 A JP 2014020815A
Authority
JP
Japan
Prior art keywords
inspection
substrate
point
capacitive element
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012157313A
Other languages
Japanese (ja)
Inventor
Akihiro Shioiri
章弘 塩入
Rintaro Murayama
林太郎 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2012157313A priority Critical patent/JP2014020815A/en
Priority to KR1020130077629A priority patent/KR20140009027A/en
Priority to CN201310292022.5A priority patent/CN103543374A/en
Publication of JP2014020815A publication Critical patent/JP2014020815A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605Measuring capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】検査コストの高騰を招くことなく、検査時間を充分に短縮すると共に、表面実装および内蔵のいずれであるかを問わず、不良の有無を確実に検査する。
【解決手段】容量性素子30が実装された検査対象基板20の検査時に各検査用プローブ11を検査対象基板20に対して移動させて容量性素子30における接続用電極32aが接続されているべき導体パターン21a上に規定されている検査ポイントP1に検査用プローブ11をプロービングさせ、かつ、容量性素子30における接続用電極32bが接続されているべき導体パターン21b上に規定されている検査ポイントP2に検査用プローブ11をプロービングさせると共に、検査ポイントP1,P2の間の誘電正接を測定し、規定された値を超える誘電正接が測定されたときに、導体パターン21a,21bの間に不良が生じていると判別する。
【選択図】図3
An inspection time is sufficiently shortened without causing an increase in inspection cost, and whether or not there is a defect is reliably inspected regardless of whether it is surface-mounted or built-in.
Each inspection probe 11 should be moved with respect to the inspection target substrate 20 at the time of inspection of the inspection target substrate 20 on which the capacitive element 30 is mounted, and a connection electrode 32a in the capacitive element 30 should be connected. The probe 11 for inspection is probed to the inspection point P1 defined on the conductor pattern 21a, and the inspection point P2 defined on the conductor pattern 21b to which the connection electrode 32b in the capacitive element 30 should be connected. The probe 11 for inspection is probed, and the dielectric loss tangent between the inspection points P1 and P2 is measured. When the dielectric loss tangent exceeding the specified value is measured, a defect occurs between the conductor patterns 21a and 21b. It is determined that
[Selection] Figure 3

Description

本発明は、検査対象基板に規定された各検査ポイントについて測定した物理量に基づいて各検査ポイントの良否を検査する基板検査装置および基板検査方法に関するものである。   The present invention relates to a substrate inspection apparatus and a substrate inspection method for inspecting pass / fail of each inspection point based on a physical quantity measured for each inspection point defined on a substrate to be inspected.

この種の基板検査装置および基板検査方法として、出願人は、特開平7−104026号公報にインサーキットテスタおよび半田付け不良検出方法(基板検査方法)を開示している。このインサーキットテスタは、被検査基板に表面実装されたフラットパッケージIC等(以下、「電子部品」ともいう)のリード(接続用端子)と、そのリードが接続されているべきパターンとの間に半田付け不良が生じているか否かを検査可能に構成された基板検査装置であって、被検査基板を載置可能な測定台と、4本の測定プローブと、各測定プローブを別個独立して任意のX−Y方向に移動させる4台のX−Yユニットと、各測定プローブが接続された抵抗測定回路とを備えて構成されている。   As this type of board inspection apparatus and board inspection method, the applicant has disclosed an in-circuit tester and a soldering failure detection method (board inspection method) in Japanese Patent Application Laid-Open No. 7-104026. This in-circuit tester is provided between a lead (connecting terminal) of a flat package IC or the like (hereinafter also referred to as “electronic component”) surface-mounted on a substrate to be inspected and a pattern to which the lead is to be connected. A board inspection apparatus configured to be capable of inspecting whether or not a soldering failure has occurred, wherein a measurement table on which a board to be inspected can be placed, four measurement probes, and each measurement probe are separately and independently provided. It comprises four XY units that are moved in an arbitrary XY direction, and a resistance measurement circuit to which each measurement probe is connected.

このインサーキットテスタによる半田付け不良の検出(以下、「被検査基板の検査」ともいう)に際しては、まず、抵抗測定回路の+ソース端子に接続されている測定プローブ、および抵抗測定回路の+センス端子に接続されている測定プローブの2本を、被検査基板に実装されている電子部品のリードにおける肩部や先端部等にそれぞれプロービングさせる。また、抵抗測定回路の−センス端子に接続されている測定プローブ、および抵抗測定回路の−ソース端子に接続されている測定プローブの2本を、上記の2本の測定プローブをプロービングしたリードが接続されているべきパターンにそれぞれプロービングさせる。次いで、両ソース端子の間に定電流を供給し、その状態において両センス端子の間に生じる電圧の電圧値を測定すると共に、供給した定電流の電流値と測定した電圧値とに基づき、電子部品のリードとパターンとの間の抵抗値を算出する(4端子法による抵抗値の測定処理)。   When detecting a soldering failure by the in-circuit tester (hereinafter also referred to as “inspection of a substrate to be inspected”), first, the measurement probe connected to the + source terminal of the resistance measurement circuit and the + sense of the resistance measurement circuit Two of the measurement probes connected to the terminals are respectively probed to the shoulder portion, the tip portion, etc. of the lead of the electronic component mounted on the board to be inspected. In addition, two probes, the measurement probe connected to the -sense terminal of the resistance measurement circuit and the measurement probe connected to the -source terminal of the resistance measurement circuit, are connected to a lead obtained by probing the above two measurement probes. Probing each pattern to be done. Next, a constant current is supplied between the two source terminals, and the voltage value of the voltage generated between the two sense terminals in that state is measured, and based on the supplied constant current value and the measured voltage value, The resistance value between the lead of the component and the pattern is calculated (resistance value measurement processing by a four-terminal method).

この際に、パターンに対してリードが正常に半田付けされている場合には、予め規定されたしきい値以下の抵抗値が算出される。したがって、しきい値以下の抵抗値が算出されたときには、2本の測定プローブをプロービングさせたパターンに対して他の2本の測定プローブをプロービングさせたリードが正常に半田付けされていると判定する。一方、パターンに対してリードが不完全な状態で半田付けされている場合には、しきい値を超えて大きな値の抵抗値が算出される。また、パターンからリードが完全に離間している場合(未接続状態の場合)には、算出される抵抗値の値が無限大となる。したがって、しきい値を超えて大きな値(無限大を含む)の抵抗値が算出されたときには、パターンに対してリードが正常に半田付けされていない(半田付け不良が生じている)と判定する。この後、他のリードとパターンとの間についても上記の一連の処理と同様の手順で抵抗値を測定してしきい値と比較することにより、被検査基板上の各部に半田付け不良が生じているか否を検査する。   At this time, if the lead is normally soldered to the pattern, a resistance value not more than a predetermined threshold value is calculated. Therefore, when a resistance value equal to or lower than the threshold value is calculated, it is determined that the lead having the other two measurement probes probed is properly soldered to the pattern in which the two measurement probes are probed. To do. On the other hand, when the lead is incompletely soldered to the pattern, a large resistance value exceeding the threshold value is calculated. In addition, when the lead is completely separated from the pattern (when not connected), the calculated resistance value is infinite. Therefore, when a large resistance value (including infinity) exceeding the threshold is calculated, it is determined that the lead is not properly soldered to the pattern (a soldering failure has occurred). . After this, between the other leads and the pattern, the resistance value is measured in the same procedure as the above-described series of processing and compared with the threshold value. Inspect whether or not.

特開平7−104026号公報(第3−5頁、第1−10図)JP-A-7-104026 (page 3-5, FIG. 1-10)

ところが、出願人が開示しているインサーキットテスタおよびその基板検査方法には、以下の改善すべき課題が存在する。すなわち、出願人が開示しているインサーキットテスタ(基板検査方法)では、電子部品のリードとパターンとの間の抵抗値を順次測定することにより、半田付け不良が生じているか否かを検査する構成(方法)が採用されている。この場合、この種の基板検査装置による被検査基板の検査に際しては、半田付け不良の有無だけでなく、実装部品の品違い(実装されているべき電子部品とは異なる部品が実装された状態)の有無や、実装部品の破損(本来的な電気的性能を発揮し得ない不良の電子部品が実装された状態)の有無などを検査する必要がある。   However, the in-circuit tester and the substrate inspection method disclosed by the applicant have the following problems to be improved. That is, the in-circuit tester (board inspection method) disclosed by the applicant inspects whether or not a soldering defect has occurred by sequentially measuring the resistance value between the lead of the electronic component and the pattern. A configuration (method) is adopted. In this case, when inspecting the board to be inspected by this type of board inspection apparatus, not only the presence or absence of defective soldering but also the difference in the mounted parts (a state in which a part different from the electronic part to be mounted is mounted) It is necessary to inspect for the presence or absence of damage and the presence or absence of damage to the mounted components (a state in which a defective electronic component that cannot exhibit its inherent electrical performance is mounted).

具体的には、例えば、電子部品としての容量性素子が被検査基板に実装されている場合には、容量性素子の一対の接続用電極(接続用端子)と導体パターンとの間の半田付け不良の有無に加えて、その容量性素子が品違いであるか否かや、不良の素子であるか否かを検査する必要がある。この場合、品違いや不良の有無を検査する際には、一例として、検査対象の容量性素子における両接続用電極にそれぞれ一対の測定プローブをプロービングした状態で両ソース端子の間に定電流を供給し、その状態において両センス端子の間に生じる電圧の電圧値を測定すると共に、供給した定電流の電流値と、測定した電圧値と、その電流および電圧の位相差とに基づいて静電容量を算出し、算出した値と基準値とを比較する。   Specifically, for example, when a capacitive element as an electronic component is mounted on a substrate to be inspected, soldering between a pair of connection electrodes (connection terminals) of the capacitive element and a conductor pattern In addition to the presence or absence of a defect, it is necessary to inspect whether the capacitive element is a different product or a defective element. In this case, when inspecting for product differences or defects, as an example, a constant current is applied between both source terminals with a pair of measurement probes probed to both connection electrodes of the capacitive element to be inspected. The voltage value of the voltage generated between the two sense terminals in that state is measured, and the electrostatic value is measured based on the current value of the supplied constant current, the measured voltage value, and the phase difference between the current and the voltage. The capacity is calculated, and the calculated value is compared with the reference value.

したがって、出願人が開示しているインサーキットテスタでは、容量性素子の品違いや不良の有無を検査する際に各測定プローブをプロービングするプロービング位置が、容量性素子の両接続用電極に半田付け不良が生じているか否かをそれぞれ検査する際に各測定プローブをプロービングするプロービング位置とは相違するため、容量性素子の両接続用電極の一方と、その接続用電極が接続されているべき導体パターンとの間の半田付け不良の有無を検査するために抵抗値を測定する検査ステップ、容量性素子の両接続用電極の他方と、その接続用電極が接続されているべき導体パターンとの間の半田付け不良の有無を検査するために抵抗値を測定する検査ステップ、および容量性素子の品違いや不良の有無を検査するために静電容量を測定する検査ステップの3つの検査ステップ毎に、各X−Yユニットによって測定プローブをそれぞれ別個のプロービング位置に移動させる必要がある。このため、出願人が開示しているインサーキットテスタ(基板検査方法)では、各検査ステップ毎に各測定プローブを移動させるのに要する時間の分だけ、容量性素子に関連する一連の検査に要する時間の短縮が困難となっており、この点を改善するのが好ましい。   Therefore, in the in-circuit tester disclosed by the applicant, the probing position for probing each measurement probe when inspecting the difference or defect of the capacitive element is soldered to both connection electrodes of the capacitive element. Since it is different from the probing position for probing each measurement probe when inspecting whether or not a defect has occurred, one of the two connection electrodes of the capacitive element and the conductor to which the connection electrode should be connected An inspection step for measuring a resistance value in order to inspect whether there is a soldering defect with the pattern, between the other connection electrode of the capacitive element and the conductor pattern to which the connection electrode should be connected An inspection step that measures the resistance value to inspect the presence or absence of soldering defects, and a capacitance measurement to inspect the presence or absence of defective or defective capacitive elements Every three test step of testing step of, it is necessary to move the measurement probe to each separate probing position by the X-Y unit. For this reason, the in-circuit tester (substrate inspection method) disclosed by the applicant requires a series of inspections related to the capacitive element by the time required to move each measurement probe for each inspection step. It is difficult to shorten the time, and it is preferable to improve this point.

この場合、X−Yユニットによって各測定プローブをそれぞれ移動させる構成(方法)に代えて、複数のプローブが配設された検査用治具を用いて被検査基板上の各検査ポイントに対して各プローブを同時にプロービングさせる構成(方法)を採用することにより、検査用治具を1回移動させるだけで、容量性素子の一方の接続用電極、その接続用電極が接続されているべき導体パターン、容量性素子の他方の接続用電極、その接続用電極が接続されているべき導体パターンの4カ所に対して一対の測定プローブをそれぞれプロービングさせることが可能となる。これにより、各検査ステップ毎に各X−Yユニットによって測定プローブをそれぞれ移動させる必要がなくなる分だけ、容量性素子に関連する一連の検査に要する時間を短縮することが可能となる。しかしながら、このような構成(方法)を採用した場合には、1つの容量性素子に関連する検査のために、8本(=4×2本)の測定プローブを有する検査用治具を製作する必要が生じる。このため、検査用治具の製造コストが高騰し、結果として、被検査基板の検査コストの高騰を招くおそれがある。   In this case, instead of the configuration (method) in which each measurement probe is moved by the XY unit, each inspection point on the substrate to be inspected is inspected using an inspection jig provided with a plurality of probes. By adopting a configuration (method) for probing the probe simultaneously, one connection electrode of the capacitive element, a conductor pattern to which the connection electrode should be connected, by moving the inspection jig once, A pair of measurement probes can be probed to the other four connection electrodes of the capacitive element and the four conductor patterns to which the connection electrodes are to be connected. Thus, the time required for a series of inspections related to the capacitive element can be shortened by the amount that it is not necessary to move the measurement probe by each XY unit at each inspection step. However, when such a configuration (method) is adopted, an inspection jig having eight (= 4 × 2) measurement probes is manufactured for inspection related to one capacitive element. Need arises. For this reason, the manufacturing cost of the inspection jig increases, and as a result, the inspection cost of the substrate to be inspected may increase.

一方、この種の基板検査装置(基板検査方法)の検査対象である基板においては、容量性素子の両接続用電極がパターンに対して正常に接続されていたとしても、例えば、その容量性素子にクラックが生じ、その後に、クラック面同士が密着するように接してクラックが閉じた状態となっていることがある。このような不良が生じた状態の容量性素子が実装された検査対象基板を検査したときには、両接続用電極に対して測定プローブをプロービングした状態において測定される静電容量が基準の範囲内の値となることがある。したがって、上記のような例の不良が生じている場合には、クラックが生じた不良の容量性素子が実装されているにも拘わらず、その容量性素子に関連する検査のすべてが正常であると誤って判定されるおそれがあるため、この点を改善するのが好ましい。   On the other hand, in a substrate that is an inspection target of this type of substrate inspection apparatus (substrate inspection method), even if both connection electrodes of the capacitive element are normally connected to the pattern, for example, the capacitive element In some cases, cracks are generated, and then the crack surfaces are in contact with each other so that the crack surfaces are in close contact with each other. When inspecting a substrate to be inspected on which a capacitive element having such a defect is mounted, the capacitance measured in a state in which the measurement probe is probed with respect to both connection electrodes is within a reference range. May be a value. Therefore, when the defect in the example as described above occurs, all of the inspections related to the capacitive element are normal even though the defective capacitive element in which the crack has occurred is mounted. It is preferable to improve this point.

また、検査対象基板のなかには、表面実装された容量性素子だけでなく、多層基板における内層に実装された(内蔵された)容量性素子等を有するものが存在する。しかしながら、出願人が開示しているインサーキットテスタ(基板検査方法)では、半田付け不良の有無を検査するために、検査対象の容量性素子におけるリード、およびそのリードが接続されているべきパターンの双方にそれぞれ一対の測定プローブを接触させる必要がある。したがって、出願人が開示しているインサーキットテスタ(基板検査方法)では、内蔵された容量性素子の接続用電極とパターンとの間に接続不良が生じているか否かの検査が困難となっているため、この点を改善するのが好ましい。   In addition, some substrates to be inspected have not only surface-mounted capacitive elements but also capacitive elements mounted (incorporated) on the inner layer of a multilayer board. However, in the in-circuit tester (substrate inspection method) disclosed by the applicant, in order to inspect for the presence or absence of soldering defects, the leads of the capacitive element to be inspected and the pattern to which the leads should be connected A pair of measurement probes must be brought into contact with each other. Therefore, in the in-circuit tester (substrate inspection method) disclosed by the applicant, it is difficult to inspect whether or not there is a connection failure between the connection electrode of the built-in capacitive element and the pattern. Therefore, it is preferable to improve this point.

本発明は、かかる改善すべき課題に鑑みてなされたものであり、検査コストの高騰を招くことなく、検査対象基板の検査に要する時間を充分に短縮すると共に、表面実装および内蔵のいずれであるかを問わず、検査対象基板に実装されている容量性素子に接続不良、品違いおよび破損等が生じている否かを確実に検査し得る基板検査装置および基板検査方法を提供することを主目的とする。   The present invention has been made in view of the problems to be improved, and can sufficiently reduce the time required for inspecting a substrate to be inspected without causing an increase in inspection cost, and can be either surface-mounted or built-in. It is a main object to provide a substrate inspection apparatus and a substrate inspection method capable of reliably inspecting whether a capacitive element mounted on a substrate to be inspected is defective in connection, quality difference, damage or the like. Objective.

上記目的を達成すべく請求項1記載の基板検査装置は、容量性素子が実装された検査対象基板に規定された複数の検査ポイントにプロービングさせられる少なくとも一対の検査用プローブと、当該各検査用プローブおよび前記検査対象基板の少なくとも一方を他方に対して移動させて前記各検査ポイントに当該各検査用プローブをプロービングさせる移動機構と、前記各検査用プローブを介して前記各検査ポイントに対して入出力させた電気信号に基づいて当該各検査ポイントの間の物理量を測定する測定部と、前記移動機構による前記少なくとも一方の移動および前記測定部による前記物理量の測定を制御すると共に当該測定部の測定結果に基づいて前記各検査ポイント間の良否を判別する検査処理部とを備えた基板検査装置であって、前記検査処理部は、前記検査対象基板の検査時に、前記移動機構を制御して前記少なくとも一方を前記他方に対して移動させることにより、前記容量性素子における一方の接続用電極が接続されているべき第1の接続用導体部上に規定されている前記検査ポイントに前記各検査用プローブのうちの1つをプロービングさせ、かつ、当該容量性素子における他方の接続用電極が接続されているべき第2の接続用導体部上に規定されている前記検査ポイントに当該各検査用プローブのうちの他の1つをプロービングさせると共に、前記測定部を制御して前記第1の接続用導体部上の前記検査ポイントと前記第2の接続用導体部上の前記検査ポイントとの間の誘電正接を前記物理量として測定する第1の測定処理を実行させ、当該測定部によって予め規定された値を超える誘電正接が測定されたときに、前記第1の接続用導体部および前記第2の接続用導体部の間に不良が生じていると判別する。   In order to achieve the above object, a substrate inspection apparatus according to claim 1, wherein at least a pair of inspection probes probed at a plurality of inspection points defined on a substrate to be inspected on which a capacitive element is mounted, and each of the inspection probes A moving mechanism for moving at least one of the probe and the substrate to be inspected with respect to the other and probing the inspection probe at each inspection point, and entering each inspection point via the inspection probe. A measurement unit that measures a physical quantity between the respective inspection points based on the output electrical signal, and controls the measurement of the physical quantity by the at least one movement by the moving mechanism and the measurement unit, and measurement by the measurement unit A substrate inspection apparatus comprising: an inspection processing unit that determines pass / fail between the inspection points based on a result; The inspection processing unit should connect one connection electrode in the capacitive element by controlling the moving mechanism to move the at least one relative to the other during the inspection of the substrate to be inspected. Probing one of the inspection probes to the inspection point defined on the first connection conductor, and the other connection electrode of the capacitive element should be connected Probing another one of the inspection probes to the inspection point defined on the two connection conductors, and controlling the measurement unit on the first connection conductor First measurement processing for measuring a dielectric loss tangent between the inspection point and the inspection point on the second connection conductor portion as the physical quantity is executed, and the measurement unit performs in advance When the dielectric loss tangent of greater than a constant value is determined, it is determined that failure has occurred between the first connecting conductor part and the second connecting conductor part.

また、請求項2記載の基板検査装置は、請求項1記載の基板検査装置において、前記検査処理部は、前記検査対象基板の検査時に、前記移動機構を制御して前記第1の接続用導体部上の前記検査ポイントに前記1つの検査用プローブをプロービングさせ、かつ、前記第2の接続用導体部上の前記検査ポイントに前記他の1つの検査用プローブをプロービングさせると共に、前記測定部を制御して前記第1の接続用導体部上の前記検査ポイントと前記第2の接続用導体部上の前記検査ポイントとの間の静電容量を前記物理量として測定する第2の測定処理を実行させ、当該測定部によって予め規定された上限値を超える静電容量、および予め規定された下限値を下回る静電容量が測定されたときに、前記第1の接続用導体部および前記第2の接続用導体部の間に不良が生じていると判別する。   The substrate inspection apparatus according to claim 2 is the substrate inspection apparatus according to claim 1, wherein the inspection processing unit controls the moving mechanism to inspect the inspection target substrate during the inspection of the first connection conductor. Probing the one inspection probe to the inspection point on the part and probing the other one inspection probe to the inspection point on the second connecting conductor part, and A second measurement process is performed to control and measure, as the physical quantity, a capacitance between the inspection point on the first connection conductor and the inspection point on the second connection conductor. When the capacitance exceeding the predetermined upper limit value and the capacitance lower than the predetermined lower limit value are measured by the measurement unit, the first connecting conductor portion and the second connection conductor portion are measured. Contact It is determined that failure has occurred between the use conductor portion.

さらに、請求項3記載の基板検査装置は、請求項2記載の基板検査装置において、前記検査処理部は、前記測定部を制御して前記第1の接続用導体部上の前記検査ポイントおよび前記第2の接続用導体部上の前記検査ポイントの間に対する1回の前記電気信号の入出力によって当該両検査ポイントの間の前記誘電正接および前記静電容量をそれぞれ測定させる。   Furthermore, the board inspection apparatus according to claim 3 is the board inspection apparatus according to claim 2, wherein the inspection processing unit controls the measurement unit to control the inspection point on the first connection conductor part and the inspection unit. The dielectric loss tangent and the capacitance between the two inspection points are respectively measured by inputting and outputting the electric signal once between the inspection points on the second connecting conductor portion.

また、請求項4記載の基板検査方法は、容量性素子が実装された検査対象基板に規定された複数の検査ポイントにプロービングさせられる少なくとも一対の検査用プローブと当該検査対象基板との少なくとも一方を他方に対して移動させて当該各検査ポイントに当該各検査用プローブをプロービングさせると共に、前記各検査用プローブを介して前記各検査ポイントに対して入出力させた電気信号に基づいて当該各検査ポイントの間の物理量を測定し、その測定結果に基づいて前記各検査ポイント間の良否を判別する基板検査方法であって、前記検査対象基板の検査時に、前記少なくとも一方を前記他方に対して移動させることにより、前記容量性素子における一方の接続用電極が接続されているべき第1の接続用導体部上に規定されている前記検査ポイントに前記各検査用プローブのうちの1つをプロービングさせ、かつ、当該容量性素子における他方の接続用電極が接続されているべき第2の接続用導体部上に規定されている前記検査ポイントに当該各検査用プローブのうちの他の1つをプロービングさせると共に、前記第1の接続用導体部上の前記検査ポイントと前記第2の接続用導体部上の前記検査ポイントとの間の誘電正接を前記物理量として測定する第1の測定処理を実行し、予め規定された値を超える誘電正接が測定されたときに、前記第1の接続用導体部および前記第2の接続用導体部の間に不良が生じていると判別する。   According to a fourth aspect of the present invention, there is provided a substrate inspection method comprising: at least one of at least one pair of inspection probes probed at a plurality of inspection points defined on an inspection target substrate on which a capacitive element is mounted; Each of the inspection points is probed based on an electrical signal input to and output from each of the inspection points via the inspection probes. A substrate inspection method for measuring a physical quantity between the inspection points and determining the quality between the inspection points based on the measurement result, wherein at least one of the inspection points is moved with respect to the other during inspection of the inspection target substrate Thus, one of the connection electrodes in the capacitive element is defined on the first connection conductor portion to be connected. The inspection point is probed with one of the inspection probes, and the other connection electrode of the capacitive element is defined on the second connection conductor portion to be connected Probing another one of the respective inspection probes to the inspection point, and between the inspection point on the first connection conductor and the inspection point on the second connection conductor The first connection process and the second connection conductor are performed when a dielectric loss tangent exceeding a predetermined value is measured by performing a first measurement process for measuring a dielectric loss tangent of the first physical quantity as the physical quantity. It is determined that a defect has occurred between the parts.

請求項1記載の基板検査装置、および請求項4記載の基板検査方法では、容量性素子が実装された検査対象基板の検査時に、各検査用プローブおよび検査対象基板の少なくとも一方を他方に対して移動させることにより、容量性素子における一方の接続用電極が接続されているべき第1の接続用導体部上に規定されている検査ポイントに各検査用プローブのうちの1つをプロービングさせ、かつ、容量性素子における他方の接続用電極が接続されているべき第2の接続用導体部上に規定されている検査ポイントに各検査用プローブのうちの他の1つをプロービングさせると共に、第1の接続用導体部上の検査ポイントと第2の接続用導体部上の検査ポイントとの間の誘電正接を測定する第1の測定処理を実行し、予め規定された値を超える誘電正接が測定されたときに、第1の接続用導体部および第2の接続用導体部の間に不良が生じていると判別する。   In the substrate inspection apparatus according to claim 1 and the substrate inspection method according to claim 4, at the time of inspection of the inspection target substrate on which the capacitive element is mounted, at least one of each inspection probe and inspection target substrate is set to the other. Moving one of the inspection probes to the inspection point defined on the first connection conductor to which one of the connection electrodes of the capacitive element is to be connected; and The other one of the inspection probes is probed to the inspection point defined on the second connection conductor portion to which the other connection electrode of the capacitive element is to be connected, and the first The first measurement process is performed to measure the dielectric loss tangent between the inspection point on the connecting conductor portion of the second and the inspection point on the second connecting conductor portion, and the invitation exceeds the predetermined value. When the tangent is measured to determine a failure between the first connecting conductor part and the second connecting conductor part has occurred.

したがって、請求項1記載の基板検査装置、および請求項4記載の基板検査方法によれば、複数のプローブが配設された検査用治具を用いて被検査基板上の各検査ポイントに対して各プローブを同時にプロービングさせる構成(方法)を採用した場合には、第1の接続用導体部上の検査ポイントおよび第2の接続用導体部上の検査ポイントにプロービングさせた2本の検査用プローブだけで、容量性素子の接続用電極と各接続用導体部との間に接続不良が生じているか否かや、容量性素子にクラック等の破損が生じているかを検査することができるため、容量性素子の検査のために検査用治具に配設する検査用プローブの本数が少ない分だけ、検査用治具の製造コストを低減することができ、ひいては、検査対象基板の検査コストを充分に低減することができる。また、接続用電極に検査用プローブを直接プロービングすることができない「内蔵された容量性素子」についても接続不良が生じているか否かを確実に検査することができる。また、X−Yユニット等の移動機構によって各測定プローブをそれぞれ移動させる構成(方法)を採用した場合には、一対の検査用プローブを第1の接続用導体部上の検査ポイントおよび第2の接続用導体部上の検査ポイントにプロービングさせるそれぞれ1回のプロービング動作だけで、容量性素子の両接続用電極と両接続用導体部との間に接続不良が生じているか否かや、容量性素子にクラック等の破損が生じているかを検査することができるため、容量性素子の検査のためのプロービング回数を充分に少なくすることができる結果、検査対象基板の検査に要する時間を充分に短縮することができる。   Therefore, according to the substrate inspection apparatus according to claim 1 and the substrate inspection method according to claim 4, each inspection point on the inspected substrate is inspected using the inspection jig in which a plurality of probes are arranged. When a configuration (method) in which each probe is simultaneously probed, two inspection probes probed to the inspection point on the first connecting conductor portion and the inspection point on the second connecting conductor portion Therefore, since it is possible to inspect whether or not a connection failure has occurred between the connection electrode of the capacitive element and each connection conductor portion, or whether a damage such as a crack has occurred in the capacitive element, Due to the small number of inspection probes arranged on the inspection jig for inspection of the capacitive element, the manufacturing cost of the inspection jig can be reduced, and the inspection cost of the substrate to be inspected is sufficiently high. Low It can be. In addition, it is possible to reliably inspect whether or not there is a connection failure even with respect to the “built-in capacitive element” in which the probe for inspection cannot be directly probed on the connection electrode. In addition, when a configuration (method) in which each measurement probe is moved by a moving mechanism such as an XY unit, a pair of inspection probes is connected to an inspection point on the first connection conductor portion and a second connection probe. Whether or not there is a connection failure between the two connection electrodes of the capacitive element and the two connection conductors, and the capacitance by only one probing operation for probing the inspection point on the connection conductor. Since it is possible to inspect whether the element is damaged such as a crack, the number of probing times for inspecting the capacitive element can be sufficiently reduced, and as a result, the time required for inspecting the inspection target substrate is sufficiently shortened. can do.

また、請求項2記載の基板検査装置では、容量性素子が実装された検査対象基板の検査時に、第1の接続用導体部上の検査ポイントに1つの検査用プローブをプロービングさせ、かつ、第2の接続用導体部上の検査ポイントに他の1つの検査用プローブをプロービングさせると共に、第1の接続用導体部上の検査ポイントと第2の接続用導体部上の検査ポイントとの間の静電容量を測定する第2の測定処理を実行し、予め規定された上限値を超える静電容量、および予め規定された下限値を下回る静電容量が測定されたときに、第1の接続用導体部および第2の接続用導体部の間に不良が生じていると判別する。   In the substrate inspection apparatus according to claim 2, when inspecting the inspection target substrate on which the capacitive element is mounted, one inspection probe is probed at an inspection point on the first connecting conductor portion, and Probing another inspection probe to the inspection point on the two connecting conductors, and between the inspection point on the first connecting conductor and the inspection point on the second connecting conductor When the second measurement process for measuring the capacitance is performed and the capacitance exceeding the predetermined upper limit value and the capacitance lower than the predetermined lower limit value are measured, the first connection is performed. It is determined that a defect has occurred between the connecting conductor portion and the second connecting conductor portion.

したがって、請求項2記載の基板検査装置によれば、複数のプローブが配設された検査用治具を用いて被検査基板上の各検査ポイントに対して各プローブを同時にプロービングさせる構成(方法)を採用した場合には、第1の接続用導体部上の検査ポイントおよび第2の接続用導体部上の検査ポイント間の接続不良の有無や容量性素子の破損の有無を検査するのに使用する一対の検査用プローブを使用して容量性素子が品違いであるか否かについても検査することができるため、容量性素子が品違いであるか否かを検査するために他の検査用プローブを別途配設しなくて済む分だけ、検査用治具の製造コストを一層低減することができる。また、X−Yユニット等の移動機構によって各測定プローブをそれぞれ移動させる構成(方法)を採用した場合には、接続不良の有無や容量性素子の破損の有無を検査するために第1の接続用導体部上の検査ポイントおよび第2の接続用導体部上の検査ポイントにそれぞれプロービングさせた一対の検査用プローブを使用して容量性素子が品違いであるか否かについても検査することができるため、容量性素子が品違いであるか否かを検査するために、接続不良等の検査時とは異なる検査ポイントに検査用プローブをプロービングさせずに済む分だけ、検査対象基板の検査に要する時間を一層短縮することができる。   Therefore, according to the substrate inspection apparatus of claim 2, a configuration (method) for simultaneously probing each probe with respect to each inspection point on the substrate to be inspected using an inspection jig in which a plurality of probes are arranged. Is used to inspect whether there is a connection failure between the inspection point on the first connecting conductor and the inspection point on the second connecting conductor, or whether the capacitive element is damaged. Since it is possible to inspect whether the capacitive element is different or not using a pair of inspection probes, it is possible to use other inspections to inspect whether the capacitive element is different. The manufacturing cost of the inspection jig can be further reduced by the amount that the probe need not be separately provided. In addition, when a configuration (method) in which each measurement probe is moved by a moving mechanism such as an XY unit is used, the first connection is performed in order to inspect whether there is a connection failure or a capacitive element is damaged. It is also possible to inspect whether or not the capacitive elements are different using a pair of inspection probes probed to the inspection point on the conductor part and the inspection point on the second connection conductor part, respectively. Therefore, in order to inspect whether the capacitive element is different or not, it is necessary to inspect the board to be inspected as much as it is not necessary to probe the inspection probe at the inspection point different from the inspection such as connection failure. The time required can be further shortened.

さらに、請求項3記載の基板検査装置によれば、第1の接続用導体部上の検査ポイントおよび第2の接続用導体部上の検査ポイントの間に対する1回の電気信号の入出力によって両検査ポイントの間の誘電正接および静電容量をそれぞれ測定することにより、静電容量を測定するための定電圧の印加、および誘電正接を測定するための定電圧の印加を別個に行って静電容量および誘電正接をそれぞれ測定する構成と比較して、静電容量および誘電正接の測定に要する時間を充分に短縮することができ、これにより、検査対象基板の検査に要する時間を充分に短縮することができる。   Further, according to the substrate inspection apparatus of the third aspect, both electrical signals are input / output between the inspection point on the first connection conductor portion and the inspection point on the second connection conductor portion. By measuring the dielectric loss tangent and capacitance between the inspection points, respectively, applying a constant voltage to measure the electrostatic capacitance and applying a constant voltage to measure the dielectric loss tangent are performed separately. Compared with the configuration for measuring the capacitance and the dielectric loss tangent, respectively, the time required for the measurement of the electrostatic capacitance and the dielectric loss tangent can be sufficiently shortened, thereby sufficiently reducing the time required for the inspection of the substrate to be inspected. be able to.

基板検査装置1の構成を示す構成図である。1 is a configuration diagram showing a configuration of a substrate inspection apparatus 1. FIG. 検査対象基板20における検査ポイントP1,P2に検査用プローブ11をそれぞれプロービングした状態の断面図である。FIG. 3 is a cross-sectional view of a state in which inspection probes 11 are probed at inspection points P1 and P2 on an inspection target substrate 20, respectively. 接続用電極32a,32bと導体パターン21a,21bとを接続するための半田22a,22bに接続不良X1,X2が生じた状態の断面図である。It is sectional drawing of the state in which connection failure X1, X2 produced in solder 22a, 22b for connecting electrode 32a, 32b for connection and conductor pattern 21a, 21b. 半田22aおよび容量性素子30のボディ31にクラックX3,X4が生じた状態の断面図である。3 is a cross-sectional view of a state in which cracks X3 and X4 are generated in the solder 22a and the body 31 of the capacitive element 30. FIG. 検査対象基板20における検査ポイントP3,P4に検査用プローブ11をそれぞれプロービングした状態の断面図である。FIG. 4 is a cross-sectional view of a state in which inspection probes 11 are respectively probed at inspection points P3 and P4 on a substrate 20 to be inspected. 導体パターン23a,23cの間、および接続用電極42bと導体パターン23bとの間に接続不良X5,X6が生じた状態の断面図である。It is sectional drawing of the state in which connection failure X5, X6 produced between the conductor patterns 23a and 23c and between the electrode 42b for a connection, and the conductor pattern 23b. 接続用電極42aと接続用電極23aとの間に接続不良X7が生じた状態の断面図である。It is sectional drawing of the state in which the connection failure X7 produced between the connection electrode 42a and the connection electrode 23a. 容量性素子40のボディ41にクラックX8が生じた状態の断面図である。FIG. 4 is a cross-sectional view of a state where a crack X8 has occurred in a body 41 of a capacitive element 40.

以下、本発明に係る基板検査装置および基板検査方法の実施の形態について、添付図面を参照して説明する。   Embodiments of a substrate inspection apparatus and a substrate inspection method according to the present invention will be described below with reference to the accompanying drawings.

図1に示す基板検査装置1は、後述する「基板検査方法」に従って検査対象基板20を電気的に検査可能に構成された検査装置であって、基板保持部2、移動機構3、スキャナ4、測定部5、操作部6、表示部7、制御部8、記憶部9および検査用治具10を備えて構成されている。この場合、検査対象基板20は、「検査対象基板」の一例である多層基板であって、図2に示すように、容量性素子(コンデンサ)30等の各種電子部品が表面実装されると共に、図5に示すように、容量性素子(コンデンサ)40等の各種電子部品が内蔵されている。なお、図2,5、および後に参照する図3,4,6〜8では、容量性素子30,40以外の電子部品(実装部品)についての図示を省略している。   A substrate inspection apparatus 1 shown in FIG. 1 is an inspection apparatus configured to be able to electrically inspect a substrate 20 to be inspected according to a “substrate inspection method” to be described later, and includes a substrate holding unit 2, a moving mechanism 3, a scanner 4, The measuring unit 5, the operation unit 6, the display unit 7, the control unit 8, the storage unit 9, and the inspection jig 10 are configured. In this case, the inspection target substrate 20 is a multilayer substrate which is an example of the “inspection target substrate”, and various electronic components such as a capacitive element (capacitor) 30 are surface-mounted as shown in FIG. As shown in FIG. 5, various electronic components such as a capacitive element (capacitor) 40 are incorporated. In FIGS. 2 and 5 and FIGS. 3, 4 and 6 to 8 to be referred to later, illustration of electronic components (mounting components) other than the capacitive elements 30 and 40 is omitted.

この場合、図2に示すように、容量性素子30は、ボディ31の一方の端部に接続用電極32a(「一方の接続用電極」の一例)が設けられ、かつ、ボディ31の他方の端部に接続用電極32b(「他方の接続用電極」の一例)が設けられると共に、検査対象基板20の表面に形成された導体パターン21aに接続用電極32aが半田22aによって電気的に接続され、かつ、検査対象基板20の表面に形成された導体パターン21bに接続用電極32bが半田22bによって電気的に接続されている。なお、この例では、導体パターン21aおよび半田22aが相まって「第1の接続用導体部」を構成し、一例として、導体パターン21a上に規定された検査ポイントP1が「第1の接続用導体部上の検査ポイント」に相当する。また、この例では、導体パターン21bおよび半田22bが相まって「第2の接続用導体部」を構成し、一例として、導体パターン21b上に規定された検査ポイントP2が「第2の接続用導体部上の検査ポイント」に相当する。   In this case, as shown in FIG. 2, the capacitive element 30 is provided with a connection electrode 32 a (an example of “one connection electrode”) at one end of the body 31 and the other end of the body 31. A connection electrode 32b (an example of “the other connection electrode”) is provided at the end, and the connection electrode 32a is electrically connected to the conductor pattern 21a formed on the surface of the inspection target substrate 20 by the solder 22a. In addition, the connection electrode 32b is electrically connected to the conductor pattern 21b formed on the surface of the inspection target substrate 20 by the solder 22b. In this example, the conductor pattern 21a and the solder 22a are combined to form a “first connecting conductor portion”. As an example, the inspection point P1 defined on the conductor pattern 21a is “the first connecting conductor portion”. It corresponds to “upper inspection point”. In this example, the conductor pattern 21b and the solder 22b together constitute a “second connecting conductor portion”. As an example, the inspection point P2 defined on the conductor pattern 21b is “the second connecting conductor portion”. It corresponds to “upper inspection point”.

また、図5に示すように、容量性素子40は、ボディ41の一方の端部に接続用電極42a(「一方の接続用電極」の他の一例)が設けられ、かつ、ボディ41の他方の端部に接続用電極42b(「他方の接続用電極」の他の一例)が設けられると共に、検査対象基板20の内層に形成された導体パターン23aに接続用電極42aが半田(図示せず)によって電気的に接続され、かつ、検査対象基板20の表面から内層にかけて形成された導体パターン23bに接続用電極42bが半田(図示せず)によって電気的に接続されている。また、導体パターン23aは、検査対象基板20の表面から内層にかけて形成された導体パターン23cに対して電気的に接続されている。なお、この例では、導体パターン23a,23cおよび半田が相まって「第1の接続用導体部」を構成し、一例として、導体パターン23c上に規定された検査ポイントP3が「第1の接続用導体部上の検査ポイント」に相当する。また、この例では、導体パターン23bおよび半田が相まって「第2の接続用導体部」を構成し、一例として、導体パターン23b上に規定された検査ポイントP4が「第2の接続用導体部上の検査ポイント」に相当する。   As shown in FIG. 5, the capacitive element 40 is provided with a connection electrode 42 a (another example of “one connection electrode”) at one end of the body 41 and the other end of the body 41. The connection electrode 42b (another example of “the other connection electrode”) is provided at the end of the substrate, and the connection electrode 42a is soldered to the conductor pattern 23a formed on the inner layer of the inspection target substrate 20 (not shown). ) And the connection electrode 42b is electrically connected to the conductor pattern 23b formed from the surface of the substrate 20 to be inspected to the inner layer by solder (not shown). The conductor pattern 23a is electrically connected to the conductor pattern 23c formed from the surface of the inspection target substrate 20 to the inner layer. In this example, the conductor patterns 23a, 23c and the solder together constitute a “first connecting conductor portion”. As an example, the inspection point P3 defined on the conductor pattern 23c is “the first connecting conductor”. It corresponds to “inspection point on the department”. In this example, the conductor pattern 23b and the solder together constitute a “second connecting conductor portion”. As an example, the inspection point P4 defined on the conductor pattern 23b is “on the second connecting conductor portion”. Corresponds to “inspection point”.

一方、基板保持部2は、検査対象基板20を保持可能に構成されている。移動機構3は、制御部8の制御に従い、基板保持部2によって保持されている検査対象基板20に向けて検査用治具10を移動させることで、検査用治具10に配設されている各検査用プローブ11を検査対象基板20上の上記の検査ポイントP1〜P4等の各検査ポイントPにプロービングさせる(「検査用治具および検査対象基板の少なくとも一方」が「検査用治具」の構成の一例)。この場合、検査用治具10は、検査対象基板20の基板面に規定された各検査ポイントPの配置に応じて複数の検査用プローブ11が配設されて構成されている。この検査用プローブ11は、後述するように、測定部5による四端子法による物理量(電気的パラメータ)の測定を可能とするために、図2,5に示すように、先端部同士が非接触状態で極く近距離に近接させられた一対のプローブ11a,11bを備えて構成されている。   On the other hand, the substrate holding unit 2 is configured to hold the inspection target substrate 20. The moving mechanism 3 is disposed in the inspection jig 10 by moving the inspection jig 10 toward the inspection target substrate 20 held by the substrate holding unit 2 under the control of the control unit 8. Each inspection probe 11 is probed to each inspection point P such as the above inspection points P1 to P4 on the inspection target substrate 20 (“at least one of the inspection jig and the inspection target substrate” is “inspection jig”. Example of configuration). In this case, the inspection jig 10 includes a plurality of inspection probes 11 arranged in accordance with the arrangement of the inspection points P defined on the substrate surface of the inspection target substrate 20. As will be described later, in order to enable the measurement unit 5 to measure a physical quantity (electrical parameter) by the four-terminal method, the inspection probe 11 is not contacted with each other as shown in FIGS. A pair of probes 11a and 11b which are brought close to each other in the state are provided.

スキャナ4は、測定部5の制御に従い、検査用治具10に配設されている多数の検査用プローブ11のうちの任意の一対(2本のプローブ11aおよび2本のプローブ11b)を測定部5に選択的に接続する。測定部5は、制御部8の制御に従い、検査用治具10の各検査用プローブ11(プローブ11a,11b)を介して検査ポイントP,Pの間の「物理量」を測定し、その測定結果を制御部8に出力する。この場合、この基板検査装置1では、後述するように、測定部5が、容量性素子30,40の検査に際して、検査ポイントP,P間の誘電正接、および検査ポイントP,P間の静電容量を「物理量」として測定する構成が採用されている。操作部6は、基板検査装置1の動作条件(検査条件)を設定するための各種操作スイッチを備え、スイッチ操作に応じた操作信号を制御部8に出力する。表示部7は、制御部8の制御下で、基板検査装置1の動作条件(検査条件)を設定するための動作条件設定画面や、検査対象基板20(基板)についての検査結果を報知する検査結果報知画面などの各種表示画面(いずれも図示せず)を表示する。   The scanner 4 measures an arbitrary pair (two probes 11 a and two probes 11 b) among a large number of inspection probes 11 arranged in the inspection jig 10 according to the control of the measurement unit 5. Selectively connect to 5. The measurement unit 5 measures the “physical quantity” between the inspection points P and P through the inspection probes 11 (probes 11a and 11b) of the inspection jig 10 according to the control of the control unit 8, and the measurement result Is output to the control unit 8. In this case, in this board inspection apparatus 1, as will be described later, when the measuring unit 5 inspects the capacitive elements 30 and 40, the dielectric loss tangent between the inspection points P and P and the electrostatic capacitance between the inspection points P and P are obtained. A configuration is adopted in which the capacity is measured as a “physical quantity”. The operation unit 6 includes various operation switches for setting operation conditions (inspection conditions) of the substrate inspection apparatus 1, and outputs an operation signal corresponding to the switch operation to the control unit 8. The display unit 7 under the control of the control unit 8, an operation condition setting screen for setting the operation condition (inspection condition) of the substrate inspection apparatus 1 and an inspection for notifying the inspection result of the inspection target substrate 20 (substrate). Various display screens (not shown) such as a result notification screen are displayed.

制御部8は、基板検査装置1を総括的に制御する。具体的には、制御部8は、「検査処理部」に相当し、移動機構3を制御して、基板保持部2によって保持されている検査対象基板20に向けて検査用治具10を移動させることにより、検査対象基板20上に規定されている各検査ポイントPに検査用治具10の各検査用プローブ11をそれぞれプロービングさせる。また、制御部8は、測定部5を制御して、上記の誘電正接を測定する処理(「第1の測定処理」の一例)、および静電容量を測定する処理(「第2の測定処理」の一例)などの各種の測定処理を実行させる。さらに、制御部8は、測定部5による測定処理の結果に基づき、検査ポイントP,P間に不良が生じているか否かを判別して、その判別結果を検査結果データD1として記憶部9に記憶させる。   The control unit 8 comprehensively controls the substrate inspection apparatus 1. Specifically, the control unit 8 corresponds to an “inspection processing unit” and controls the moving mechanism 3 to move the inspection jig 10 toward the inspection target substrate 20 held by the substrate holding unit 2. By doing so, each inspection probe 11 of the inspection jig 10 is probed to each inspection point P defined on the inspection target substrate 20. In addition, the control unit 8 controls the measurement unit 5 to measure the above-described dielectric loss tangent (an example of “first measurement process”), and to measure the capacitance (“second measurement process”). Etc.) is performed. Further, the control unit 8 determines whether or not there is a defect between the inspection points P and P based on the result of the measurement process by the measurement unit 5, and the determination result is stored in the storage unit 9 as inspection result data D1. Remember.

記憶部9は、検査対象基板20についての検査手順を記録した検査手順データD0や、検査対象基板20についての検査結果を示す検査結果データD1などを記憶する。この場合、本例の基板検査装置1が使用する検査手順データD0は、検査対象基板20上に規定された各検査ポイントP毎において予め規定された検査項目を特定可能に、「使用する検査用プローブ11のピン番号」と、「測定する物理量(電気的パラメータ)の種類」と、「良否判定用の下限値および上限値」とが各検査ステップ順にそれぞれ記録されたデータで構成されている。   The storage unit 9 stores inspection procedure data D0 in which an inspection procedure for the inspection target substrate 20 is recorded, inspection result data D1 indicating an inspection result for the inspection target substrate 20, and the like. In this case, the inspection procedure data D0 used by the substrate inspection apparatus 1 of the present example can specify the inspection item defined in advance for each inspection point P defined on the inspection target substrate 20, “for inspection to be used” The “pin number of the probe 11”, “type of physical quantity (electrical parameter) to be measured”, and “lower limit value and upper limit value for pass / fail determination” are configured by data recorded in order of each inspection step.

具体的には、容量性素子30(または、容量性素子40)に関する検査ステップとしては、「使用する検査用プローブ11のピン番号」として「検査ポイントP1,P2(または、検査ポイントP3,P4)にプロービングさせられる検査用プローブ11のピン番号」が記録され、「測定する物理量(電気的パラメータ)の種類」として「静電容量」および「誘電正接」が記録され、「静電容量に基づく良否判定用の下限値および上限値」として「良品の容量性素子30(または、良品の容量性素子40)が実装された検査対象基板20から吸収した静電容量、または、容量性素子30(または、容量性素子40)の規格値(容量性素子の製造メーカが公開しているスペック)に基づいて規定した基準容量」および「基準容量に基づいて規定した下限値および上限値」が記録され、「誘電正接に基づく良否判定用の下限値」として「0」との値が記録され、「誘電正接に基づく良否判定用の上限値」として「容量性素子30(または、容量性素子40)のスペックに基づいて規定した値」が記録されている。   Specifically, the inspection step relating to the capacitive element 30 (or the capacitive element 40) includes “inspection points P1, P2 (or inspection points P3, P4) as“ pin numbers of the inspection probe 11 to be used ””. “Pin number of the probe 11 to be probed” is recorded, “Capacitance” and “Dielectric loss tangent” are recorded as “Type of physical quantity (electrical parameter) to be measured”, and “Pass / fail based on capacitance” "Lower limit value and upper limit value for determination" "capacitance absorbed from inspection target substrate 20 on which good capacitive element 30 (or good capacitive element 40) is mounted, or capacitive element 30 (or , Specified based on the standard value of the capacitive element 40) (specified by the manufacturer of the capacitive element) and “specified based on the reference capacity” “Lower limit value and upper limit value” are recorded, “Lower limit value for pass / fail judgment based on dielectric loss tangent” is recorded as “0”, and “Upper limit value for pass / fail judgment based on dielectric loss tangent” is recorded as “Capacitive A value defined based on the specifications of the element 30 (or the capacitive element 40) ”is recorded.

この基板検査装置1による検査対象基板20の検査に際しては、まず、検査対象基板20を基板保持部2に保持させる。次いで、操作部6の図示しないスタートスイッチが操作されたときに、制御部8が検査対象基板20についての検査処理を開始する。具体的には、制御部8は、まず、移動機構3を制御することにより、基板保持部2によって保持されている検査対象基板20に向けて検査用治具10を移動させ、検査対象基板20上の各検査ポイントPに検査用治具10の各検査用プローブ11をそれぞれプロービングさせる。なお、検査対象基板20の検査に際しては、容量性素子30,40以外の各種電子部品に関する不良の有無や、導体パターン21a,21b,23a〜23c以外の導体パターンに関する不良の有無が検査されるが、「基板検査装置」および「基板検査方法」についての理解を容易とするために、容量性素子30,40に関連する検査項目以外の検査項目に関する説明を省略する。   When the inspection target substrate 20 is inspected by the substrate inspection apparatus 1, first, the inspection target substrate 20 is held by the substrate holding unit 2. Next, when a start switch (not shown) of the operation unit 6 is operated, the control unit 8 starts an inspection process for the inspection target substrate 20. Specifically, the control unit 8 first controls the moving mechanism 3 to move the inspection jig 10 toward the inspection target substrate 20 held by the substrate holding unit 2, thereby inspecting the inspection target substrate 20. Each inspection probe 11 of the inspection jig 10 is probed to each inspection point P above. In the inspection of the inspection target substrate 20, the presence or absence of defects relating to various electronic components other than the capacitive elements 30 and 40 and the presence or absence of defects relating to conductor patterns other than the conductor patterns 21a, 21b, and 23a to 23c are inspected. In order to facilitate understanding of the “substrate inspection apparatus” and the “substrate inspection method”, description on inspection items other than the inspection items related to the capacitive elements 30 and 40 is omitted.

次いで、制御部8は、測定部5を制御することにより、記憶部9に記憶されている検査手順データD0内の各検査ステップ毎に各検査ポイントP,Pの間において規定された物理量を測定させる。この場合、容量性素子30に関する検査ステップ(検査ポイントP1,P2間の検査)に際して、測定部5は、制御部8の制御に従い、まず、スキャナ4を制御して検査ポイントP1,P2にプロービングされている一対の検査用プローブ11,11を測定部5に接続させる。次いで、測定部5は、一例として、両検査用プローブ11,11のプローブ11a,11aを介して検査ポイントP1,P2の間に測定用の定電圧を印加すると共に、その状態において、両検査用プローブ11,11のプローブ11b,11bの間を流れる電流値を測定する。続いて、測定部5は、印加した定電圧の電圧値(電圧波形)と、測定された電流値(電流波形)と、電圧波形および電流波形の位相差とに基づき、検査ポイントP1,P2の間の静電容量および誘電正接をそれぞれ測定し(演算し)、その測定結果を制御部8に出力する。   Next, the control unit 8 controls the measurement unit 5 to measure the physical quantity defined between the inspection points P and P for each inspection step in the inspection procedure data D0 stored in the storage unit 9. Let In this case, in the inspection step (inspection between inspection points P1 and P2) related to the capacitive element 30, the measurement unit 5 first controls the scanner 4 and is probed to the inspection points P1 and P2 according to the control of the control unit 8. A pair of inspection probes 11, 11 are connected to the measurement unit 5. Next, as an example, the measurement unit 5 applies a constant voltage for measurement between the inspection points P1 and P2 via the probes 11a and 11a of both inspection probes 11 and 11, and in that state, for both inspections. A current value flowing between the probes 11b and 11b of the probes 11 and 11 is measured. Subsequently, the measuring unit 5 determines the inspection points P1 and P2 based on the voltage value (voltage waveform) of the applied constant voltage, the measured current value (current waveform), and the phase difference between the voltage waveform and the current waveform. A capacitance and a dielectric loss tangent are measured (calculated), and the measurement result is output to the control unit 8.

これに応じて、制御部8は、検査手順データD0における容量性素子30の検査ステップに記録されている「静電容量に基づく良否判定用の下限値および上限値」および「誘電正接に基づく良否判定用の下限値および上限値」と、測定部5から出力された測定結果(静電容量および誘電正接の値)とに基づき、導体パターン21a,21bの間(容量性素子30)に不良が生じているか否かを判定する。   In response to this, the control unit 8 records the “lower limit value and upper limit value for pass / fail judgment based on capacitance” and “pass / fail based on dielectric tangent” recorded in the test step of the capacitive element 30 in the test procedure data D0. Based on the “lower limit value and upper limit value for determination” and the measurement results (capacitance and dielectric loss tangent values) output from the measurement unit 5, there is a defect between the conductor patterns 21a and 21b (capacitive element 30). Determine if it has occurred.

この場合、図3に示すように、接続用電極32aと、この接続用電極32aが接続されているべき導体パターン21aとの間に半田付け不良(半田22aが接続用電極32aに対して不完全な状態で接している接続不良X1)が生じているときや、接続用電極32bと、この接続用電極32bが接続されているべき導体パターン21bとの間に半田付け不良(半田22bが導体パターン21bに対して不完全な状態で接している接続不良X2)が生じているときには、これらの不良が生じていないときよりも、検査ポイントP1,P2の間の抵抗が大きくなる。このため、同図に示す例の不良が生じているときには、測定部5によって測定される検査ポイントP1,P2の間の誘電正接が上限値を超えて大きな値となる。   In this case, as shown in FIG. 3, poor soldering between the connection electrode 32a and the conductor pattern 21a to which the connection electrode 32a should be connected (the solder 22a is incomplete with respect to the connection electrode 32a). Connection failure X1) that is in contact with each other or when the connection electrode 32b and the conductor pattern 21b to which the connection electrode 32b is to be connected are not properly soldered (the solder 22b is a conductor pattern). When a connection failure X2) is in contact with 21b in an incomplete state, the resistance between the inspection points P1 and P2 becomes larger than when these failures do not occur. For this reason, when the defect of the example shown to the figure has arisen, the dielectric loss tangent between the test | inspection points P1, P2 measured by the measurement part 5 becomes a large value exceeding an upper limit.

また、図4に示すように、接続用電極32aと導体パターン21aとを接続するための半田22aにクラックX3が生じているときや、容量性素子30のボディ31にクラックX4が生じているときには、これらの不良が生じていないときよりも、検査ポイントP1,P2の間の抵抗が大きくなる。このため、同図に示す例の不良が生じているときにも、測定部5によって測定される検査ポイントP1,P2の間の誘電正接が上限値を超えて大きな値となる。したがって、制御部8は、測定部5によって測定される検査ポイントP1,P2の間の誘電正接が上限値を超えて大きな値のとき(「予め規定された値を超える誘電正接が測定されたとき」の一例)に、導体パターン21a,21bの間に不良が生じていると判別して、その判別結果を検査ポイントP1,P2の検査ステップについての検査結果として記憶部9の検査結果データD1に記録する。   As shown in FIG. 4, when a crack X3 is generated in the solder 22a for connecting the connection electrode 32a and the conductor pattern 21a, or when a crack X4 is generated in the body 31 of the capacitive element 30 The resistance between the inspection points P1 and P2 becomes larger than when these defects do not occur. For this reason, even when the defect of the example shown in the figure occurs, the dielectric loss tangent between the inspection points P1 and P2 measured by the measuring unit 5 exceeds the upper limit value and becomes a large value. Therefore, when the dielectric loss tangent between the inspection points P1 and P2 measured by the measurement unit 5 exceeds the upper limit value and is a large value (“when the dielectric loss tangent exceeding the predetermined value is measured” ”) Is determined as a defect between the conductor patterns 21a and 21b, and the determination result is stored in the inspection result data D1 of the storage unit 9 as the inspection result for the inspection step of the inspection points P1 and P2. Record.

さらに、上記の接続不良X1,X2やクラックX3,X4などの不良が生じることなく、かつ、導体パターン21a,21bに良品の容量性素子における両接続用電極が正常に半田付けされて(接続されて)いたとしても、その容量性素子が品違い(容量性素子30とは容量が異なる素子)であったときには、検査ポイントP1,P2の間の静電容量が上限値を超えて大きな値となったり、検査ポイントP1,P2の間の静電容量が下限値を下回って小さな値となったりする。したがって、制御部8は、測定部5によって測定される検査ポイントP1,P2の間の静電容量が上限値を超えているとき、または下限値を下回っているとき(「予め規定された上限値を超える静電容量、および予め規定された下限値を下回る静電容量が測定されたとき」の一例)には、導体パターン21a,21bの間に不良が生じていると判別して、その判別結果を検査ポイントP1,P2の検査ステップについての検査結果として記憶部9の検査結果データD1に記録する。   Further, the connection electrodes X1 and X2 and the cracks X3 and X4 do not occur and the connection electrodes of the good capacitive element are properly soldered (connected) to the conductor patterns 21a and 21b. If the capacitive element is a different product (an element having a capacitance different from that of the capacitive element 30), the capacitance between the inspection points P1 and P2 exceeds the upper limit value and becomes a large value. Or the capacitance between the inspection points P1 and P2 may be lower than the lower limit value and become a small value. Therefore, when the electrostatic capacitance between the inspection points P1 and P2 measured by the measurement unit 5 exceeds the upper limit value or falls below the lower limit value (“predetermined upper limit value”). In the case of “when an electrostatic capacity exceeding 1 and an electrostatic capacity lower than a predetermined lower limit value is measured” is determined), it is determined that a defect has occurred between the conductor patterns 21a and 21b. The result is recorded in the inspection result data D1 of the storage unit 9 as the inspection result for the inspection step of the inspection points P1 and P2.

一方、図2に示すように、上記の接続不良X1,X2やクラックX3,X4などの不良が生じることなく、かつ、導体パターン21a,21bに良品の容量性素子30における両接続用電極32a,32bが正常に半田付けされて(接続されて)いるときには、検査ポイントP1,P2の間の誘電正接および静電容量の両値がそれぞれ下限値以上、かつ上限値以下の値となる。したがって、制御部8は、測定部5によって測定される検査ポイントP1,P2の間の誘電正接および静電容量の両値がそれぞれ下限値以上、かつ上限値以下のときに、導体パターン21a,21bの間に不良が生じていないと判別して、その判別結果を検査ポイントP1,P2の検査ステップについての検査結果として記憶部9の検査結果データD1に記録する。   On the other hand, as shown in FIG. 2, both the connection electrodes 32a and 21b in the good capacitive element 30 are not formed on the conductor patterns 21a and 21b without causing defects such as the above-described connection failures X1 and X2 and cracks X3 and X4. When 32b is normally soldered (connected), both values of the dielectric loss tangent and the capacitance between the inspection points P1 and P2 are the lower limit value and the upper limit value, respectively. Therefore, the control unit 8 has the conductor patterns 21a and 21b when the values of the dielectric loss tangent and the capacitance between the inspection points P1 and P2 measured by the measuring unit 5 are both lower limit values and lower limit values, respectively. It is determined that there is no defect between the two, and the determination result is recorded in the inspection result data D1 of the storage unit 9 as the inspection result for the inspection steps of the inspection points P1, P2.

また、容量性素子40に関する検査ステップ(検査ポイントP3,P4間の検査)に際して、測定部5は、制御部8の制御に従い、まず、スキャナ4を制御して検査ポイントP3,P4にプロービングされている一対の検査用プローブ11,11を測定部5に接続させる。次いで、測定部5は、前述した検査ポイントP1,P2間についての測定処理時と同様にして、検査ポイントP3,P4の間の静電容量および誘電正接をそれぞれ測定し(演算し)、その測定結果を制御部8に出力する。これに応じて、制御部8は、検査手順データD0における容量性素子40の検査ステップに記録されている「静電容量に基づく良否判定用の下限値および上限値」および「誘電正接に基づく良否判定用の下限値および上限値」と、測定部5から出力された測定結果(静電容量および誘電正接の値)とに基づき、導体パターン23c,23bの間(容量性素子40)に不良が生じているか否かを判定する。   In the inspection step (inspection between inspection points P3 and P4) related to the capacitive element 40, the measurement unit 5 first controls the scanner 4 and is probed to the inspection points P3 and P4 according to the control of the control unit 8. A pair of inspection probes 11, 11 are connected to the measurement unit 5. Next, the measurement unit 5 measures (calculates) the capacitance and dielectric loss tangent between the inspection points P3 and P4 in the same manner as in the measurement process between the inspection points P1 and P2 described above, and measures the measurement. The result is output to the control unit 8. In response to this, the control unit 8 records the “lower limit value and upper limit value for pass / fail judgment based on capacitance” and “pass / fail based on dielectric tangent” recorded in the test step of the capacitive element 40 in the test procedure data D0. Based on the “lower limit value and upper limit value for determination” and the measurement results (capacitance and dielectric loss tangent values) output from the measurement unit 5, there is a defect between the conductor patterns 23c and 23b (capacitive element 40). Determine if it has occurred.

この場合、図6に示すように、接続用電極42aが接続されている導体パターン23aと、この導体パターン23aに接続されているべき導体パターン23cとの間に接続不良X5が生じているとき(導体パターン23cの形成不良が生じている例)や、接続用電極42bと、この接続用電極42bが接続されているべき導体パターン23bとの間に接続不良X6が生じているとき(導体パターン23bの形成不良が生じている例)には、これらの不良が生じていないときよりも、検査ポイントP3,P4の間の抵抗値が大きくなる。このため、同図に示す例の不良が生じているときには、測定部5によって測定される検査ポイントP3,P4の間の誘電正接が上限値を超えて大きな値となる。   In this case, as shown in FIG. 6, when a connection failure X5 occurs between the conductor pattern 23a to which the connection electrode 42a is connected and the conductor pattern 23c to be connected to the conductor pattern 23a ( Example of defective formation of conductor pattern 23c), or when connection failure X6 occurs between connection electrode 42b and conductor pattern 23b to which this connection electrode 42b should be connected (conductor pattern 23b) In the example in which the formation defects are generated), the resistance value between the inspection points P3 and P4 is larger than when these defects are not generated. For this reason, when the defect of the example shown to the figure has arisen, the dielectric loss tangent between the test | inspection points P3 and P4 measured by the measurement part 5 becomes a big value exceeding an upper limit.

同様にして、図7に示すように、接続用電極42aと、この接続用電極42aが接続されているべき導体パターン23aとの間に接続不良X7が生じているとき(接続用電極42aが導体パターン23aから離間した状態で容量性素子40が内蔵されている例)には、このような不良が生じていないときよりも、検査ポイントP3,P4の間の抵抗値が大きくなる。また、図8に示すように、容量性素子40のボディ41にクラックX8が生じているときには、このような不良が生じていないときよりも、検査ポイントP3,P4の間の抵抗値が大きくなる。このため、図7,8に示す例の不良が生じているときには、測定部5によって測定される検査ポイントP3,P4の間の誘電正接が上限値を超えて大きな値となる。   Similarly, as shown in FIG. 7, when a connection failure X7 occurs between the connection electrode 42a and the conductor pattern 23a to which the connection electrode 42a should be connected (the connection electrode 42a is a conductor). In an example in which the capacitive element 40 is built in a state separated from the pattern 23a), the resistance value between the inspection points P3 and P4 becomes larger than when such a defect does not occur. Further, as shown in FIG. 8, when the crack X8 occurs in the body 41 of the capacitive element 40, the resistance value between the inspection points P3 and P4 becomes larger than when such a defect does not occur. . For this reason, when the defect shown in FIGS. 7 and 8 occurs, the dielectric loss tangent between the inspection points P3 and P4 measured by the measurement unit 5 exceeds the upper limit value and becomes a large value.

したがって、制御部8は、測定部5によって測定される検査ポイントP3,P4の間の誘電正接が上限値を超えて大きな値のとき(「予め規定された値を超える誘電正接が測定されたとき」の他の一例)には、導体パターン23c,23bの間に不良が生じていると判別して、その判別結果を検査ポイントP3,P4の検査ステップについての検査結果として記憶部9の検査結果データD1に記録する。   Therefore, when the dielectric loss tangent between the inspection points P3 and P4 measured by the measurement unit 5 exceeds the upper limit value and is a large value ("when the dielectric loss tangent exceeding the predetermined value is measured" Is determined as a defect between the conductor patterns 23c and 23b, and the determination result is used as an inspection result for the inspection step of the inspection points P3 and P4. Record in data D1.

さらに、上記の接続不良X5〜X7やクラックX8などの不良が生じることなく、かつ、導体パターン23a,23bに良品の容量性素子における両接続用電極が正常に半田付けされる(接続される)と共に、導体パターン23a,23cが正常に接続されていたとしても、その容量性素子が品違い(容量性素子40とは容量が異なる素子)であったときには、検査ポイントP3,P4の間の静電容量が上限値を超えて大きな値となったり、検査ポイントP3,P4の間の静電容量が下限値を下回って小さな値となったりする。したがって、制御部8は、測定部5によって測定される検査ポイントP3,P4の間の静電容量が上限値を超えているとき、または下限値を下回っているとき(「予め規定された上限値を超える静電容量、および予め規定された下限値を下回る静電容量が測定されたとき」の他の一例)には、導体パターン23c,23bの間に不良が生じていると判別して、その判別結果を検査ポイントP3,P4の検査ステップについての検査結果として記憶部9の検査結果データD1に記録する。   Further, the connection electrodes of the non-defective capacitive element are normally soldered (connected) to the conductor patterns 23a and 23b without causing the defects such as the connection defects X5 to X7 and the crack X8. At the same time, even if the conductor patterns 23a and 23c are normally connected, if the capacitive element is a different product (an element having a capacitance different from that of the capacitive element 40), the static pattern between the inspection points P3 and P4. The capacitance exceeds the upper limit value and becomes a large value, or the capacitance between the inspection points P3 and P4 falls below the lower limit value and becomes a small value. Therefore, when the electrostatic capacitance between the inspection points P3 and P4 measured by the measurement unit 5 exceeds the upper limit value or falls below the lower limit value (“predetermined upper limit value” In another example of “when a capacitance exceeding 1 and a capacitance lower than a predetermined lower limit is measured”, it is determined that a defect has occurred between the conductor patterns 23c and 23b, The determination result is recorded in the inspection result data D1 of the storage unit 9 as the inspection result for the inspection steps of the inspection points P3 and P4.

一方、図5に示すように、上記の接続不良X5〜X7やクラックX8などの不良が生じることなく、かつ、導体パターン23a,23bに良品の容量性素子における両接続用電極が正常に半田付けされる(接続される)と共に、導体パターン23a,23cが正常に接続されているときには、検査ポイントP3,P4の間の誘電正接および静電容量の両値がそれぞれ下限値以上かつ上限値以下の値となる。したがって、制御部8は、測定部5によって測定される検査ポイントP3,P4の間の誘電正接および静電容量の両値がそれぞれ下限値以上、かつ上限値以下のときに、導体パターン23c,23bの間に不良が生じていないと判別して、その判別結果を検査ポイントP3,P4の検査ステップについての検査結果として記憶部9の検査結果データD1に記録する。   On the other hand, as shown in FIG. 5, the connection electrodes X5 to X7, cracks X8 and the like do not occur, and the connection electrodes of the good capacitive elements are soldered to the conductor patterns 23a and 23b normally. When the conductor patterns 23a and 23c are normally connected, both the dielectric loss tangent and the capacitance between the inspection points P3 and P4 are not less than the lower limit and not more than the upper limit, respectively. Value. Therefore, the control unit 8 determines the conductor patterns 23c and 23b when both values of the dielectric loss tangent and the capacitance between the inspection points P3 and P4 measured by the measurement unit 5 are the lower limit value and the upper limit value, respectively. It is determined that there is no defect between the two, and the determination result is recorded in the inspection result data D1 of the storage unit 9 as the inspection result for the inspection steps of the inspection points P3 and P4.

この後、制御部8は、検査手順データD0に従って測定部5を制御して他の検査ポイントP,Pを対象として各種の「物理量(電気的パラメータ)」を測定させると共に、測定部5による測定結果に基づき、各種電子部品や各導体パターンに関する不良の有無を検査する。また、検査手順データD0の各検査ステップの検査のすべてを終了したときに、制御部8は、移動機構3を制御して検査対象基板20から検査用治具10を離間させると共に、検査結果データD1に基づく検査結果を表示部7に表示させて、その検査対象基板20についての検査処理を終了する。   Thereafter, the control unit 8 controls the measurement unit 5 according to the inspection procedure data D0 to measure various “physical quantities (electrical parameters)” for other inspection points P and P, and also performs measurement by the measurement unit 5. Based on the results, the presence or absence of defects related to various electronic components and conductor patterns is inspected. In addition, when all the inspections in each inspection step of the inspection procedure data D0 are completed, the control unit 8 controls the moving mechanism 3 to separate the inspection jig 10 from the inspection target substrate 20 and the inspection result data. The inspection result based on D1 is displayed on the display unit 7, and the inspection processing for the inspection target substrate 20 is completed.

このように、この基板検査装置1、および基板検査装置1による基板検査方法では、容量性素子30(または、容量性素子40)が実装された検査対象基板20の検査時に、検査用治具10を検査対象基板20に対して移動させることにより、検査ポイントP1(または、検査ポイントP3)に各検査用プローブ11のうちの1つをプロービングさせ、かつ、検査ポイントP2(または、検査ポイントP4)に各検査用プローブ11のうちの他の1つをプロービングさせると共に、検査ポイントP1(または、検査ポイントP3)と検査ポイントP2(または、検査ポイントP4)との間の誘電正接を測定する「第1の測定処理」を実行し、予め規定された値を超える誘電正接が測定されたときに、導体パターン21a,21bの間(または、導体パターン23c,23bの間)に不良が生じていると判別する。   Thus, in this substrate inspection apparatus 1 and the substrate inspection method by the substrate inspection apparatus 1, the inspection jig 10 is inspected when inspecting the inspection target substrate 20 on which the capacitive element 30 (or the capacitive element 40) is mounted. Is moved with respect to the inspection target substrate 20 to cause the inspection point P1 (or inspection point P3) to probe one of the inspection probes 11 and to inspect the inspection point P2 (or inspection point P4). Probing the other one of the inspection probes 11 and measuring the dielectric loss tangent between the inspection point P1 (or inspection point P3) and the inspection point P2 (or inspection point P4) 1 ”is performed, and when a dielectric loss tangent exceeding a predetermined value is measured, between the conductor patterns 21a and 21b (or Determine the conductor pattern 23c, it is defective 23b between) has occurred.

したがって、この基板検査装置1、および基板検査装置1による基板検査方法によれば、検査ポイントP1,P2にプロービングさせた2本の検査用プローブ11だけで、容量性素子30の接続用電極32a,32bと導体パターン21a,21bとの間に接続不良が生じているか否かや、容量性素子30にクラック等の破損が生じているかを検査することができると共に、検査ポイントP3,P4にプロービングさせた2本の検査用プローブ11だけで、容量性素子40の接続用電極42a,42bと導体パターン23a,23bとの間および導体パターン23a,23cの間に接続不良が生じているか否かや、容量性素子40にクラック等の破損が生じているかを検査することができるため、容量性素子30,40の検査のために検査用治具10に配設する検査用プローブ11の本数が少ない分だけ、検査用治具10の製造コストを低減することができ、ひいては、検査対象基板20の検査コストを充分に低減することができる。また、接続用電極42a,42bに検査用プローブ11を直接プロービングすることができない「内蔵された容量性素子40」についても接続不良が生じているか否かを確実に検査することができる。   Therefore, according to the substrate inspection apparatus 1 and the substrate inspection method by the substrate inspection apparatus 1, the connection electrodes 32a of the capacitive element 30 are formed by only two inspection probes 11 probed at the inspection points P1 and P2. It is possible to inspect whether or not there is a connection failure between 32b and the conductor patterns 21a and 21b, and whether or not the capacitive element 30 is broken, such as cracks, and probe the inspection points P3 and P4. Whether or not there is a connection failure between the connection electrodes 42a and 42b of the capacitive element 40 and the conductor patterns 23a and 23b and between the conductor patterns 23a and 23c, using only the two inspection probes 11. Since it is possible to inspect whether or not the capacitive element 40 is damaged such as a crack, the inspection is performed for inspecting the capacitive elements 30 and 40. Only minute small number of inspection probe 11 be disposed immediately 10, it is possible to reduce the manufacturing cost of the inspection jig 10, thus, it is possible to sufficiently reduce the inspection cost of inspection target board 20. In addition, it is possible to reliably inspect whether or not the “internal capacitive element 40”, in which the inspection probe 11 cannot be directly probed to the connection electrodes 42a and 42b, has a connection failure.

また、この基板検査装置1、および基板検査装置1による基板検査方法では、容量性素子30,40が実装された検査対象基板20の検査時に、検査ポイントP1(または、検査ポイントP3)に1つの検査用プローブ11をプロービングさせ、かつ、検査ポイントP2(または、検査ポイントP4)に他の1つの検査用プローブ11をプロービングさせると共に、検査ポイントP1(または、検査ポイントP3)と検査ポイントP2(または、検査ポイントP4)との間の静電容量を測定する「第2の測定処理」を実行し、予め規定された上限値を超える静電容量、および予め規定された下限値を下回る静電容量が測定されたときに、検査ポイントP1(または、検査ポイントP3)と検査ポイントP2(または、検査ポイントP4)との間に不良が生じていると判別する。   Moreover, in this board | substrate inspection apparatus 1 and the board | substrate inspection method by the board | substrate inspection apparatus 1, at the time of the test | inspection of the test object board | substrate 20 with which the capacitive elements 30 and 40 were mounted, one inspection point P1 (or inspection point P3). The probe 11 for inspection is probed, and the inspection point P2 (or inspection point P4) is probed with another inspection probe 11, and the inspection point P1 (or inspection point P3) and inspection point P2 (or , The “second measurement process” for measuring the capacitance between the inspection point P4) and the capacitance exceeding the predefined upper limit value and the capacitance falling below the predefined lower limit value Is measured, the inspection point P1 (or inspection point P3) and the inspection point P2 (or inspection point P4) It is determined that failure has occurred in.

したがって、この基板検査装置1、および基板検査装置1による基板検査方法によれば、検査ポイントP1,P2間の接続不良の有無や容量性素子30の破損の有無を検査するのに使用する一対の検査用プローブ11,11を使用して容量性素子30が品違いであるか否かについても検査することができると共に、検査ポイントP3,P4間の接続不良の有無や容量性素子40の破損の有無を検査するのに使用する一対の検査用プローブ11,11を使用して容量性素子40が品違いであるか否かについても検査することができるため、容量性素子30,40が品違いであるか否かを検査するために他の検査用プローブ11を別途配設しなくて済む分だけ、検査用治具10の製造コストを一層低減することができる。   Therefore, according to the substrate inspection apparatus 1 and the substrate inspection method by the substrate inspection apparatus 1, a pair of terminals used for inspecting the presence or absence of connection failure between the inspection points P1 and P2 and the presence or absence of damage to the capacitive element 30. The inspection probes 11 and 11 can be used to inspect whether or not the capacitive element 30 is a different product, whether there is a connection failure between the inspection points P3 and P4, or damage to the capacitive element 40. Since it is possible to inspect whether or not the capacitive element 40 is different using the pair of inspection probes 11 and 11 used for inspecting the presence or absence, the capacitive elements 30 and 40 are different. Therefore, the manufacturing cost of the inspection jig 10 can be further reduced by the amount that it is not necessary to separately provide another inspection probe 11 for inspecting whether or not the inspection jig 10 is in the state.

さらに、この基板検査装置1、および基板検査装置1による基板検査方法によれば、検査ポイントP1(または、検査ポイントP3)と検査ポイントP2(または、検査ポイントP4)との間に対する1回の電気信号の入出力によって検査ポイントP1(または、検査ポイントP3)と検査ポイントP2(または、検査ポイントP4)との間の誘電正接および静電容量をそれぞれ測定することにより、静電容量を測定するための定電圧の印加、および誘電正接を測定するための定電圧の印加を別個に行って静電容量および誘電正接をそれぞれ測定する構成と比較して、静電容量および誘電正接の測定に要する時間を充分に短縮することができ、これにより、検査対象基板20の検査に要する時間を充分に短縮することができる。   Furthermore, according to the substrate inspection method by the substrate inspection apparatus 1 and the substrate inspection apparatus 1, one electrical operation is performed between the inspection point P1 (or inspection point P3) and the inspection point P2 (or inspection point P4). To measure the capacitance by measuring the dielectric loss tangent and capacitance between the inspection point P1 (or inspection point P3) and the inspection point P2 (or inspection point P4) by inputting and outputting signals. The time required to measure the capacitance and the dielectric loss tangent compared to the configuration in which the constant voltage and the constant voltage for measuring the dielectric loss tangent are separately measured to measure the capacitance and the dielectric loss tangent, respectively. Thus, the time required for the inspection of the inspection target substrate 20 can be sufficiently shortened.

なお、「基板検査装置」の構成や「基板検査方法」の具体的手順については、上記の基板検査装置1の構成や基板検査装置1による基板検査方法の手順の例に限定されない。例えば、移動機構3が検査対象基板20に向けて検査用治具10を移動させることで検査対象基板20の各検査ポイントPに各検査用プローブ11をそれぞれプロービングさせる構成・方法を例に挙げて説明したが、所定の位置に固定的に配設された検査用治具10に向けて検査対象基板20を移動させることで各検査ポイントPに各検査用プローブ11をそれぞれプロービングさせる構成・方法や、検査対象基板20に向けて検査用治具10を移動させつつ、検査用治具10に向けて検査対象基板20を移動させることで各検査ポイントPに各検査用プローブ11をプロービングさせる構成・方法を採用することもできる。このような構成を採用した場合においても、上記の基板検査装置1、および基板検査装置1による基板検査方法と同様の効果を奏することができる。   The configuration of the “substrate inspection apparatus” and the specific procedure of the “substrate inspection method” are not limited to the configuration of the substrate inspection apparatus 1 and the example of the procedure of the substrate inspection method performed by the substrate inspection apparatus 1. For example, the configuration / method of probing each inspection probe 11 to each inspection point P of the inspection target substrate 20 by moving the inspection jig 10 toward the inspection target substrate 20 by the moving mechanism 3 is taken as an example. As described above, the configuration / method of probing each inspection probe 11 to each inspection point P by moving the inspection target substrate 20 toward the inspection jig 10 fixedly disposed at a predetermined position, A configuration in which each inspection probe 11 is probed at each inspection point P by moving the inspection target substrate 20 toward the inspection jig 10 while moving the inspection jig 10 toward the inspection target substrate 20. The method can also be adopted. Even when such a configuration is adopted, the same effects as those of the substrate inspection apparatus 1 and the substrate inspection method by the substrate inspection apparatus 1 can be obtained.

また、検査対象基板20に規定された各検査ポイントPの配置に応じて複数の検査用プローブ11を配設した検査用治具10を移動機構3によって移動させることで検査対象基板20を検査する構成・方法を例に挙げて説明したが、この検査用治具10および移動機構3に代えて、出願人が開示しているインサーキットテスタ(基板検査方法)のように、例えば一対の検査用プローブ11,11と、各検査用プローブ11を別個独立して移動させることが可能なX−Y−Z移動機構(図示せず)とを配設して、各検査ステップ毎に、「物理量」の測定に必要な検査ポイントP,Pに検査用プローブ11をそれぞれプロービングさせてこれを検査する構成・方法を採用することができる。   Further, the inspection target substrate 20 is inspected by moving the inspection jig 10 provided with a plurality of inspection probes 11 according to the arrangement of the inspection points P defined on the inspection target substrate 20 by the moving mechanism 3. Although the configuration / method has been described as an example, instead of the inspection jig 10 and the moving mechanism 3, for example, a pair of inspections such as an in-circuit tester (substrate inspection method) disclosed by the applicant. Probes 11 and 11 and an XYZ moving mechanism (not shown) capable of independently moving each inspection probe 11 are disposed, and a “physical quantity” is provided for each inspection step. It is possible to employ a configuration and method for probing the inspection probe 11 at the inspection points P and P necessary for the measurement and inspecting them.

上記のような基板検査装置においても、一対の検査用プローブ11,11を検査ポイントP1,P2にプロービングさせる1回のプロービング動作だけで、容量性素子30の接続用電極32a,32bと導体パターン21a,21bとの間に接続不良が生じているか否かや、容量性素子30にクラック等の破損が生じているかを検査することができると共に、一対の検査用プローブ11,11を検査ポイントP3,P4にプロービングさせる1回のプロービング動作だけで、容量性素子40の接続用電極42a,42bと導体パターン23a,23bとの間および導体パターン23a,23cの間に接続不良が生じているか否かや、容量性素子40にクラック等の破損が生じているかを検査することができるため、容量性素子30,40の検査のためのプロービング回数を充分に少なくすることができる結果、検査対象基板20の検査に要する時間を充分に短縮することができる。   Also in the board inspection apparatus as described above, the connection electrodes 32a and 32b of the capacitive element 30 and the conductor pattern 21a can be obtained by a single probing operation for probing the pair of inspection probes 11 and 11 to the inspection points P1 and P2. , 21b, whether or not there is a connection failure, and whether or not the capacitive element 30 is broken, such as a crack, is detected, and the pair of inspection probes 11, 11 is connected to the inspection point P3. Whether or not there is a connection failure between the connection electrodes 42a and 42b of the capacitive element 40 and the conductor patterns 23a and 23b and between the conductor patterns 23a and 23c by only one probing operation for probing by P4. Since it is possible to inspect whether or not the capacitive element 40 is damaged such as cracks, the capacitive elements 30 and 40 are detected. The results can be sufficiently reduced probing times for, it is possible to sufficiently reduce the time required for the inspection of the inspection target board 20.

また、接続不良の有無や容量性素子30の破損の有無を検査するために検査ポイントP1,P2にそれぞれプロービングさせた一対の検査用プローブ11,11を使用して容量性素子30が品違いであるか否かについても検査することができると共に、接続不良の有無や容量性素子40の破損の有無を検査するために検査ポイントP3,P4にそれぞれプロービングさせた一対の検査用プローブ11,11を使用して容量性素子40が品違いであるか否かについても検査することができるため、容量性素子30,40が品違いであるか否かを検査するために、接続不良等の検査時とは異なる検査ポイントPに検査用プローブ11,11をプロービングさせずに済む分だけ、検査対象基板20の検査に要する時間を一層短縮することができる。   Further, in order to inspect the presence or absence of a connection failure or the damage of the capacitive element 30, the capacitive element 30 is different due to a pair of inspection probes 11 and 11 probed at the inspection points P1 and P2, respectively. It is possible to inspect whether or not there is a pair of inspection probes 11 and 11 probed at inspection points P3 and P4, respectively, in order to inspect whether there is a connection failure or damage to the capacitive element 40. Since it is possible to inspect whether or not the capacitive element 40 is different, it is possible to inspect whether or not the capacitive elements 30 and 40 are different. The time required for the inspection of the inspection target substrate 20 can be further shortened by the amount that it is not necessary to probe the inspection probes 11 and 11 at the inspection point P different from the above.

1 基板検査装置
3 移動機構
5 測定部
8 制御部
9 記憶部
10 検査用治具
11 検査用プローブ
11a,11b プローブ
20 検査対象基板
21a,21b,23a〜23c 導体パターン
22a,22b 半田
30,40 容量性素子
31,41 ボディ
32a,32b,42a,42b 接続用電極
D0 検査手順データ
D1 検査結果データ
P1〜P4 検査ポイント
X1,X2,X5〜X7 接続不良
X3,X4,X8 クラック
DESCRIPTION OF SYMBOLS 1 Board | substrate inspection apparatus 3 Movement mechanism 5 Measuring part 8 Control part 9 Memory | storage part 10 Inspection jig | tool 11 Inspection probe 11a, 11b Probe 20 Inspection object board | substrate 21a, 21b, 23a-23c Conductor pattern 22a, 22b Solder 30,40 Capacity Conductive element 31, 41 Body 32a, 32b, 42a, 42b Connection electrode D0 Inspection procedure data D1 Inspection result data P1-P4 Inspection point X1, X2, X5-X7 Connection failure X3, X4, X8 Crack

Claims (4)

容量性素子が実装された検査対象基板に規定された複数の検査ポイントにプロービングさせられる少なくとも一対の検査用プローブと、当該各検査用プローブおよび前記検査対象基板の少なくとも一方を他方に対して移動させて前記各検査ポイントに当該各検査用プローブをプロービングさせる移動機構と、前記各検査用プローブを介して前記各検査ポイントに対して入出力させた電気信号に基づいて当該各検査ポイントの間の物理量を測定する測定部と、前記移動機構による前記少なくとも一方の移動および前記測定部による前記物理量の測定を制御すると共に当該測定部の測定結果に基づいて前記各検査ポイント間の良否を判別する検査処理部とを備えた基板検査装置であって、
前記検査処理部は、前記検査対象基板の検査時に、前記移動機構を制御して前記少なくとも一方を前記他方に対して移動させることにより、前記容量性素子における一方の接続用電極が接続されているべき第1の接続用導体部上に規定されている前記検査ポイントに前記各検査用プローブのうちの1つをプロービングさせ、かつ、当該容量性素子における他方の接続用電極が接続されているべき第2の接続用導体部上に規定されている前記検査ポイントに当該各検査用プローブのうちの他の1つをプロービングさせると共に、前記測定部を制御して前記第1の接続用導体部上の前記検査ポイントと前記第2の接続用導体部上の前記検査ポイントとの間の誘電正接を前記物理量として測定する第1の測定処理を実行させ、当該測定部によって予め規定された値を超える誘電正接が測定されたときに、前記第1の接続用導体部および前記第2の接続用導体部の間に不良が生じていると判別する基板検査装置。
At least one pair of inspection probes to be probed at a plurality of inspection points defined on the inspection target substrate on which the capacitive element is mounted, and at least one of each inspection probe and the inspection target substrate is moved with respect to the other A physical mechanism between each inspection point based on a moving mechanism for probing each inspection probe to each inspection point and an electric signal input / output to / from each inspection point via each inspection probe An inspection process for controlling the at least one movement by the moving mechanism and the measurement of the physical quantity by the measurement unit and determining the quality between the inspection points based on the measurement result of the measurement unit A board inspection apparatus comprising:
The inspection processing unit is connected to one connection electrode in the capacitive element by controlling the moving mechanism to move the at least one relative to the other during the inspection of the inspection target substrate. Probing one of the inspection probes to the inspection point defined on the first connecting conductor, and the other connection electrode of the capacitive element should be connected Probing another one of the inspection probes to the inspection point defined on the second connecting conductor portion, and controlling the measuring portion on the first connecting conductor portion A first measurement process for measuring a dielectric loss tangent between the inspection point of the second connection conductor portion and the inspection point on the second connection conductor portion as the physical quantity is executed by the measurement portion. When the dielectric loss tangent of greater than a defined value is measured, the first substrate inspecting apparatus for determining a failure occurs between the connecting conductor portion and the second connecting conductor part.
前記検査処理部は、前記検査対象基板の検査時に、前記移動機構を制御して前記第1の接続用導体部上の前記検査ポイントに前記1つの検査用プローブをプロービングさせ、かつ、前記第2の接続用導体部上の前記検査ポイントに前記他の1つの検査用プローブをプロービングさせると共に、前記測定部を制御して前記第1の接続用導体部上の前記検査ポイントと前記第2の接続用導体部上の前記検査ポイントとの間の静電容量を前記物理量として測定する第2の測定処理を実行させ、当該測定部によって予め規定された上限値を超える静電容量、および予め規定された下限値を下回る静電容量が測定されたときに、前記第1の接続用導体部および前記第2の接続用導体部の間に不良が生じていると判別する請求項1記載の基板検査装置。   The inspection processing section controls the moving mechanism to inspect the one inspection probe on the first connection conductor portion during the inspection of the inspection target substrate, and the second inspection probe. Probing the other one inspection probe to the inspection point on the connecting conductor portion and controlling the measuring portion to connect the inspection point and the second connection on the first connecting conductor portion Causing the second measurement process to measure the capacitance between the inspection point on the conductor part as the physical quantity, the capacitance exceeding the upper limit value preliminarily defined by the measurement unit, and the preliminarily defined The substrate inspection according to claim 1, wherein when a capacitance lower than a lower limit value is measured, it is determined that a defect has occurred between the first connecting conductor portion and the second connecting conductor portion. apparatus. 前記検査処理部は、前記測定部を制御して前記第1の接続用導体部上の前記検査ポイントおよび前記第2の接続用導体部上の前記検査ポイントの間に対する1回の前記電気信号の入出力によって当該両検査ポイントの間の前記誘電正接および前記静電容量をそれぞれ測定させる請求項2記載の基板検査装置。   The inspection processing unit controls the measurement unit to perform one electrical signal between the inspection point on the first connecting conductor portion and the inspection point on the second connecting conductor portion. The substrate inspection apparatus according to claim 2, wherein the dielectric loss tangent and the capacitance between the inspection points are respectively measured by input / output. 容量性素子が実装された検査対象基板に規定された複数の検査ポイントにプロービングさせられる少なくとも一対の検査用プローブと当該検査対象基板との少なくとも一方を他方に対して移動させて当該各検査ポイントに当該各検査用プローブをプロービングさせると共に、前記各検査用プローブを介して前記各検査ポイントに対して入出力させた電気信号に基づいて当該各検査ポイントの間の物理量を測定し、その測定結果に基づいて前記各検査ポイント間の良否を判別する基板検査方法であって、
前記検査対象基板の検査時に、前記少なくとも一方を前記他方に対して移動させることにより、前記容量性素子における一方の接続用電極が接続されているべき第1の接続用導体部上に規定されている前記検査ポイントに前記各検査用プローブのうちの1つをプロービングさせ、かつ、当該容量性素子における他方の接続用電極が接続されているべき第2の接続用導体部上に規定されている前記検査ポイントに当該各検査用プローブのうちの他の1つをプロービングさせると共に、前記第1の接続用導体部上の前記検査ポイントと前記第2の接続用導体部上の前記検査ポイントとの間の誘電正接を前記物理量として測定する第1の測定処理を実行し、予め規定された値を超える誘電正接が測定されたときに、前記第1の接続用導体部および前記第2の接続用導体部の間に不良が生じていると判別する基板検査方法。
At least one of a pair of inspection probes probed at a plurality of inspection points defined on the inspection target substrate on which the capacitive element is mounted and the inspection target substrate is moved with respect to the other to each inspection point. Probing each inspection probe and measuring the physical quantity between the inspection points based on the electrical signals input to and output from the inspection points via the inspection probes. A substrate inspection method for determining pass / fail between each inspection point based on:
At the time of inspection of the substrate to be inspected, the at least one is moved with respect to the other, whereby one of the connection electrodes in the capacitive element is defined on the first connection conductor portion to be connected. Probing one of the inspection probes to the inspection point, and the other connection electrode of the capacitive element is defined on the second connection conductor portion to be connected Probing the inspection point with another one of the inspection probes, and the inspection point on the first connection conductor and the inspection point on the second connection conductor. A first measurement process for measuring a dielectric loss tangent between the first connection conductor and the front when a dielectric loss tangent exceeding a predetermined value is measured. Substrate inspection method to determine the failure occurs between the second connecting conductor part.
JP2012157313A 2012-07-13 2012-07-13 Substrate inspection device and substrate inspection method Pending JP2014020815A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012157313A JP2014020815A (en) 2012-07-13 2012-07-13 Substrate inspection device and substrate inspection method
KR1020130077629A KR20140009027A (en) 2012-07-13 2013-07-03 Apparatus and method for inspecting board
CN201310292022.5A CN103543374A (en) 2012-07-13 2013-07-12 Substrate checking device and substrate checking method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012157313A JP2014020815A (en) 2012-07-13 2012-07-13 Substrate inspection device and substrate inspection method

Publications (1)

Publication Number Publication Date
JP2014020815A true JP2014020815A (en) 2014-02-03

Family

ID=49967006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012157313A Pending JP2014020815A (en) 2012-07-13 2012-07-13 Substrate inspection device and substrate inspection method

Country Status (3)

Country Link
JP (1) JP2014020815A (en)
KR (1) KR20140009027A (en)
CN (1) CN103543374A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018186180A (en) * 2017-04-26 2018-11-22 株式会社パラット Soldering device and soldering method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6375661B2 (en) * 2014-03-26 2018-08-22 日本電産リード株式会社 Resistance measuring device, substrate inspection device, inspection method, and maintenance method for inspection jig

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01143974A (en) * 1987-11-30 1989-06-06 Toshiba Corp In-circuit tester
JPH03267763A (en) * 1990-03-16 1991-11-28 Nippon Oil & Fats Co Ltd Board tester
JPH0499011A (en) * 1990-08-07 1992-03-31 Nec Corp Chip type solid-state electrolytic capacitor
JP2001004679A (en) * 1999-06-23 2001-01-12 Mitsubishi Electric Building Techno Service Co Ltd Insulation monitoring system
JP2001183328A (en) * 1999-12-27 2001-07-06 Railway Technical Res Inst Apparatus for measuring AC impedance of coating film and method for measuring AC impedance of coating film
JP2003090855A (en) * 2001-09-17 2003-03-28 Toshiba Corp Electrode inspection device and electrode inspection method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03229178A (en) * 1990-02-01 1991-10-11 Nec Corp Substrate inspecting device
US6255827B1 (en) * 1999-04-30 2001-07-03 International Business Machines Corporation Search routine for 2-point electrical tester
JP2007178318A (en) * 2005-12-28 2007-07-12 Nidec-Read Corp Substrate inspection device and method
JP2008002823A (en) * 2006-06-20 2008-01-10 Nidec-Read Corp Substrate inspecting device and substrate inspection method
JP4843071B2 (en) * 2009-06-04 2011-12-21 マイクロクラフト株式会社 Inspection apparatus and inspection method for printed wiring board
JP5391869B2 (en) * 2009-06-26 2014-01-15 日本電産リード株式会社 Board inspection method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01143974A (en) * 1987-11-30 1989-06-06 Toshiba Corp In-circuit tester
JPH03267763A (en) * 1990-03-16 1991-11-28 Nippon Oil & Fats Co Ltd Board tester
JPH0499011A (en) * 1990-08-07 1992-03-31 Nec Corp Chip type solid-state electrolytic capacitor
JP2001004679A (en) * 1999-06-23 2001-01-12 Mitsubishi Electric Building Techno Service Co Ltd Insulation monitoring system
JP2001183328A (en) * 1999-12-27 2001-07-06 Railway Technical Res Inst Apparatus for measuring AC impedance of coating film and method for measuring AC impedance of coating film
JP2003090855A (en) * 2001-09-17 2003-03-28 Toshiba Corp Electrode inspection device and electrode inspection method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018186180A (en) * 2017-04-26 2018-11-22 株式会社パラット Soldering device and soldering method

Also Published As

Publication number Publication date
CN103543374A (en) 2014-01-29
KR20140009027A (en) 2014-01-22

Similar Documents

Publication Publication Date Title
JP2019060768A (en) Resistance measuring device, substrate inspection device, and resistance measuring method
JP2008203077A (en) Circuit inspection device and method
JP2014020815A (en) Substrate inspection device and substrate inspection method
KR20090031663A (en) Board inspection method and board inspection apparatus
JP5191805B2 (en) Inspection apparatus and inspection method
JP5208787B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5875815B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP6918659B2 (en) Circuit board inspection equipment
JP3784479B2 (en) Circuit board inspection method
JP2005315775A (en) Four-terminal inspection method and single-terminal inspection jig using a single-sided moving probe
JP6618826B2 (en) Circuit board inspection equipment
JP5420303B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP6943648B2 (en) Board inspection equipment and board inspection method
JP6138660B2 (en) Substrate inspection apparatus and substrate inspection method
JP2010014597A (en) Mobile contact inspection apparatus
JP6999327B2 (en) Board inspection equipment
JP5988557B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP2005049314A (en) Probing test method and probe state detection device
JP6520127B2 (en) Substrate inspection apparatus, substrate inspection method, and substrate inspection jig
JP5404113B2 (en) Circuit board pass / fail judgment method
JP2008185509A (en) Circuit board inspection equipment
JP2007322127A (en) Method for inspecting substrate and substrate inspection system
JP4597236B2 (en) Circuit board inspection method and circuit board inspection apparatus
JP2006200973A (en) Circuit board inspection method and apparatus
JP4282589B2 (en) Circuit board inspection apparatus and circuit board inspection method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170124