JP2014020815A - Substrate inspection device and substrate inspection method - Google Patents
Substrate inspection device and substrate inspection method Download PDFInfo
- Publication number
- JP2014020815A JP2014020815A JP2012157313A JP2012157313A JP2014020815A JP 2014020815 A JP2014020815 A JP 2014020815A JP 2012157313 A JP2012157313 A JP 2012157313A JP 2012157313 A JP2012157313 A JP 2012157313A JP 2014020815 A JP2014020815 A JP 2014020815A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- substrate
- point
- capacitive element
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
- G01R27/2605—Measuring capacitance
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】検査コストの高騰を招くことなく、検査時間を充分に短縮すると共に、表面実装および内蔵のいずれであるかを問わず、不良の有無を確実に検査する。
【解決手段】容量性素子30が実装された検査対象基板20の検査時に各検査用プローブ11を検査対象基板20に対して移動させて容量性素子30における接続用電極32aが接続されているべき導体パターン21a上に規定されている検査ポイントP1に検査用プローブ11をプロービングさせ、かつ、容量性素子30における接続用電極32bが接続されているべき導体パターン21b上に規定されている検査ポイントP2に検査用プローブ11をプロービングさせると共に、検査ポイントP1,P2の間の誘電正接を測定し、規定された値を超える誘電正接が測定されたときに、導体パターン21a,21bの間に不良が生じていると判別する。
【選択図】図3An inspection time is sufficiently shortened without causing an increase in inspection cost, and whether or not there is a defect is reliably inspected regardless of whether it is surface-mounted or built-in.
Each inspection probe 11 should be moved with respect to the inspection target substrate 20 at the time of inspection of the inspection target substrate 20 on which the capacitive element 30 is mounted, and a connection electrode 32a in the capacitive element 30 should be connected. The probe 11 for inspection is probed to the inspection point P1 defined on the conductor pattern 21a, and the inspection point P2 defined on the conductor pattern 21b to which the connection electrode 32b in the capacitive element 30 should be connected. The probe 11 for inspection is probed, and the dielectric loss tangent between the inspection points P1 and P2 is measured. When the dielectric loss tangent exceeding the specified value is measured, a defect occurs between the conductor patterns 21a and 21b. It is determined that
[Selection] Figure 3
Description
本発明は、検査対象基板に規定された各検査ポイントについて測定した物理量に基づいて各検査ポイントの良否を検査する基板検査装置および基板検査方法に関するものである。 The present invention relates to a substrate inspection apparatus and a substrate inspection method for inspecting pass / fail of each inspection point based on a physical quantity measured for each inspection point defined on a substrate to be inspected.
この種の基板検査装置および基板検査方法として、出願人は、特開平7−104026号公報にインサーキットテスタおよび半田付け不良検出方法(基板検査方法)を開示している。このインサーキットテスタは、被検査基板に表面実装されたフラットパッケージIC等(以下、「電子部品」ともいう)のリード(接続用端子)と、そのリードが接続されているべきパターンとの間に半田付け不良が生じているか否かを検査可能に構成された基板検査装置であって、被検査基板を載置可能な測定台と、4本の測定プローブと、各測定プローブを別個独立して任意のX−Y方向に移動させる4台のX−Yユニットと、各測定プローブが接続された抵抗測定回路とを備えて構成されている。 As this type of board inspection apparatus and board inspection method, the applicant has disclosed an in-circuit tester and a soldering failure detection method (board inspection method) in Japanese Patent Application Laid-Open No. 7-104026. This in-circuit tester is provided between a lead (connecting terminal) of a flat package IC or the like (hereinafter also referred to as “electronic component”) surface-mounted on a substrate to be inspected and a pattern to which the lead is to be connected. A board inspection apparatus configured to be capable of inspecting whether or not a soldering failure has occurred, wherein a measurement table on which a board to be inspected can be placed, four measurement probes, and each measurement probe are separately and independently provided. It comprises four XY units that are moved in an arbitrary XY direction, and a resistance measurement circuit to which each measurement probe is connected.
このインサーキットテスタによる半田付け不良の検出(以下、「被検査基板の検査」ともいう)に際しては、まず、抵抗測定回路の+ソース端子に接続されている測定プローブ、および抵抗測定回路の+センス端子に接続されている測定プローブの2本を、被検査基板に実装されている電子部品のリードにおける肩部や先端部等にそれぞれプロービングさせる。また、抵抗測定回路の−センス端子に接続されている測定プローブ、および抵抗測定回路の−ソース端子に接続されている測定プローブの2本を、上記の2本の測定プローブをプロービングしたリードが接続されているべきパターンにそれぞれプロービングさせる。次いで、両ソース端子の間に定電流を供給し、その状態において両センス端子の間に生じる電圧の電圧値を測定すると共に、供給した定電流の電流値と測定した電圧値とに基づき、電子部品のリードとパターンとの間の抵抗値を算出する(4端子法による抵抗値の測定処理)。 When detecting a soldering failure by the in-circuit tester (hereinafter also referred to as “inspection of a substrate to be inspected”), first, the measurement probe connected to the + source terminal of the resistance measurement circuit and the + sense of the resistance measurement circuit Two of the measurement probes connected to the terminals are respectively probed to the shoulder portion, the tip portion, etc. of the lead of the electronic component mounted on the board to be inspected. In addition, two probes, the measurement probe connected to the -sense terminal of the resistance measurement circuit and the measurement probe connected to the -source terminal of the resistance measurement circuit, are connected to a lead obtained by probing the above two measurement probes. Probing each pattern to be done. Next, a constant current is supplied between the two source terminals, and the voltage value of the voltage generated between the two sense terminals in that state is measured, and based on the supplied constant current value and the measured voltage value, The resistance value between the lead of the component and the pattern is calculated (resistance value measurement processing by a four-terminal method).
この際に、パターンに対してリードが正常に半田付けされている場合には、予め規定されたしきい値以下の抵抗値が算出される。したがって、しきい値以下の抵抗値が算出されたときには、2本の測定プローブをプロービングさせたパターンに対して他の2本の測定プローブをプロービングさせたリードが正常に半田付けされていると判定する。一方、パターンに対してリードが不完全な状態で半田付けされている場合には、しきい値を超えて大きな値の抵抗値が算出される。また、パターンからリードが完全に離間している場合(未接続状態の場合)には、算出される抵抗値の値が無限大となる。したがって、しきい値を超えて大きな値(無限大を含む)の抵抗値が算出されたときには、パターンに対してリードが正常に半田付けされていない(半田付け不良が生じている)と判定する。この後、他のリードとパターンとの間についても上記の一連の処理と同様の手順で抵抗値を測定してしきい値と比較することにより、被検査基板上の各部に半田付け不良が生じているか否を検査する。 At this time, if the lead is normally soldered to the pattern, a resistance value not more than a predetermined threshold value is calculated. Therefore, when a resistance value equal to or lower than the threshold value is calculated, it is determined that the lead having the other two measurement probes probed is properly soldered to the pattern in which the two measurement probes are probed. To do. On the other hand, when the lead is incompletely soldered to the pattern, a large resistance value exceeding the threshold value is calculated. In addition, when the lead is completely separated from the pattern (when not connected), the calculated resistance value is infinite. Therefore, when a large resistance value (including infinity) exceeding the threshold is calculated, it is determined that the lead is not properly soldered to the pattern (a soldering failure has occurred). . After this, between the other leads and the pattern, the resistance value is measured in the same procedure as the above-described series of processing and compared with the threshold value. Inspect whether or not.
ところが、出願人が開示しているインサーキットテスタおよびその基板検査方法には、以下の改善すべき課題が存在する。すなわち、出願人が開示しているインサーキットテスタ(基板検査方法)では、電子部品のリードとパターンとの間の抵抗値を順次測定することにより、半田付け不良が生じているか否かを検査する構成(方法)が採用されている。この場合、この種の基板検査装置による被検査基板の検査に際しては、半田付け不良の有無だけでなく、実装部品の品違い(実装されているべき電子部品とは異なる部品が実装された状態)の有無や、実装部品の破損(本来的な電気的性能を発揮し得ない不良の電子部品が実装された状態)の有無などを検査する必要がある。 However, the in-circuit tester and the substrate inspection method disclosed by the applicant have the following problems to be improved. That is, the in-circuit tester (board inspection method) disclosed by the applicant inspects whether or not a soldering defect has occurred by sequentially measuring the resistance value between the lead of the electronic component and the pattern. A configuration (method) is adopted. In this case, when inspecting the board to be inspected by this type of board inspection apparatus, not only the presence or absence of defective soldering but also the difference in the mounted parts (a state in which a part different from the electronic part to be mounted is mounted) It is necessary to inspect for the presence or absence of damage and the presence or absence of damage to the mounted components (a state in which a defective electronic component that cannot exhibit its inherent electrical performance is mounted).
具体的には、例えば、電子部品としての容量性素子が被検査基板に実装されている場合には、容量性素子の一対の接続用電極(接続用端子)と導体パターンとの間の半田付け不良の有無に加えて、その容量性素子が品違いであるか否かや、不良の素子であるか否かを検査する必要がある。この場合、品違いや不良の有無を検査する際には、一例として、検査対象の容量性素子における両接続用電極にそれぞれ一対の測定プローブをプロービングした状態で両ソース端子の間に定電流を供給し、その状態において両センス端子の間に生じる電圧の電圧値を測定すると共に、供給した定電流の電流値と、測定した電圧値と、その電流および電圧の位相差とに基づいて静電容量を算出し、算出した値と基準値とを比較する。 Specifically, for example, when a capacitive element as an electronic component is mounted on a substrate to be inspected, soldering between a pair of connection electrodes (connection terminals) of the capacitive element and a conductor pattern In addition to the presence or absence of a defect, it is necessary to inspect whether the capacitive element is a different product or a defective element. In this case, when inspecting for product differences or defects, as an example, a constant current is applied between both source terminals with a pair of measurement probes probed to both connection electrodes of the capacitive element to be inspected. The voltage value of the voltage generated between the two sense terminals in that state is measured, and the electrostatic value is measured based on the current value of the supplied constant current, the measured voltage value, and the phase difference between the current and the voltage. The capacity is calculated, and the calculated value is compared with the reference value.
したがって、出願人が開示しているインサーキットテスタでは、容量性素子の品違いや不良の有無を検査する際に各測定プローブをプロービングするプロービング位置が、容量性素子の両接続用電極に半田付け不良が生じているか否かをそれぞれ検査する際に各測定プローブをプロービングするプロービング位置とは相違するため、容量性素子の両接続用電極の一方と、その接続用電極が接続されているべき導体パターンとの間の半田付け不良の有無を検査するために抵抗値を測定する検査ステップ、容量性素子の両接続用電極の他方と、その接続用電極が接続されているべき導体パターンとの間の半田付け不良の有無を検査するために抵抗値を測定する検査ステップ、および容量性素子の品違いや不良の有無を検査するために静電容量を測定する検査ステップの3つの検査ステップ毎に、各X−Yユニットによって測定プローブをそれぞれ別個のプロービング位置に移動させる必要がある。このため、出願人が開示しているインサーキットテスタ(基板検査方法)では、各検査ステップ毎に各測定プローブを移動させるのに要する時間の分だけ、容量性素子に関連する一連の検査に要する時間の短縮が困難となっており、この点を改善するのが好ましい。 Therefore, in the in-circuit tester disclosed by the applicant, the probing position for probing each measurement probe when inspecting the difference or defect of the capacitive element is soldered to both connection electrodes of the capacitive element. Since it is different from the probing position for probing each measurement probe when inspecting whether or not a defect has occurred, one of the two connection electrodes of the capacitive element and the conductor to which the connection electrode should be connected An inspection step for measuring a resistance value in order to inspect whether there is a soldering defect with the pattern, between the other connection electrode of the capacitive element and the conductor pattern to which the connection electrode should be connected An inspection step that measures the resistance value to inspect the presence or absence of soldering defects, and a capacitance measurement to inspect the presence or absence of defective or defective capacitive elements Every three test step of testing step of, it is necessary to move the measurement probe to each separate probing position by the X-Y unit. For this reason, the in-circuit tester (substrate inspection method) disclosed by the applicant requires a series of inspections related to the capacitive element by the time required to move each measurement probe for each inspection step. It is difficult to shorten the time, and it is preferable to improve this point.
この場合、X−Yユニットによって各測定プローブをそれぞれ移動させる構成(方法)に代えて、複数のプローブが配設された検査用治具を用いて被検査基板上の各検査ポイントに対して各プローブを同時にプロービングさせる構成(方法)を採用することにより、検査用治具を1回移動させるだけで、容量性素子の一方の接続用電極、その接続用電極が接続されているべき導体パターン、容量性素子の他方の接続用電極、その接続用電極が接続されているべき導体パターンの4カ所に対して一対の測定プローブをそれぞれプロービングさせることが可能となる。これにより、各検査ステップ毎に各X−Yユニットによって測定プローブをそれぞれ移動させる必要がなくなる分だけ、容量性素子に関連する一連の検査に要する時間を短縮することが可能となる。しかしながら、このような構成(方法)を採用した場合には、1つの容量性素子に関連する検査のために、8本(=4×2本)の測定プローブを有する検査用治具を製作する必要が生じる。このため、検査用治具の製造コストが高騰し、結果として、被検査基板の検査コストの高騰を招くおそれがある。 In this case, instead of the configuration (method) in which each measurement probe is moved by the XY unit, each inspection point on the substrate to be inspected is inspected using an inspection jig provided with a plurality of probes. By adopting a configuration (method) for probing the probe simultaneously, one connection electrode of the capacitive element, a conductor pattern to which the connection electrode should be connected, by moving the inspection jig once, A pair of measurement probes can be probed to the other four connection electrodes of the capacitive element and the four conductor patterns to which the connection electrodes are to be connected. Thus, the time required for a series of inspections related to the capacitive element can be shortened by the amount that it is not necessary to move the measurement probe by each XY unit at each inspection step. However, when such a configuration (method) is adopted, an inspection jig having eight (= 4 × 2) measurement probes is manufactured for inspection related to one capacitive element. Need arises. For this reason, the manufacturing cost of the inspection jig increases, and as a result, the inspection cost of the substrate to be inspected may increase.
一方、この種の基板検査装置(基板検査方法)の検査対象である基板においては、容量性素子の両接続用電極がパターンに対して正常に接続されていたとしても、例えば、その容量性素子にクラックが生じ、その後に、クラック面同士が密着するように接してクラックが閉じた状態となっていることがある。このような不良が生じた状態の容量性素子が実装された検査対象基板を検査したときには、両接続用電極に対して測定プローブをプロービングした状態において測定される静電容量が基準の範囲内の値となることがある。したがって、上記のような例の不良が生じている場合には、クラックが生じた不良の容量性素子が実装されているにも拘わらず、その容量性素子に関連する検査のすべてが正常であると誤って判定されるおそれがあるため、この点を改善するのが好ましい。 On the other hand, in a substrate that is an inspection target of this type of substrate inspection apparatus (substrate inspection method), even if both connection electrodes of the capacitive element are normally connected to the pattern, for example, the capacitive element In some cases, cracks are generated, and then the crack surfaces are in contact with each other so that the crack surfaces are in close contact with each other. When inspecting a substrate to be inspected on which a capacitive element having such a defect is mounted, the capacitance measured in a state in which the measurement probe is probed with respect to both connection electrodes is within a reference range. May be a value. Therefore, when the defect in the example as described above occurs, all of the inspections related to the capacitive element are normal even though the defective capacitive element in which the crack has occurred is mounted. It is preferable to improve this point.
また、検査対象基板のなかには、表面実装された容量性素子だけでなく、多層基板における内層に実装された(内蔵された)容量性素子等を有するものが存在する。しかしながら、出願人が開示しているインサーキットテスタ(基板検査方法)では、半田付け不良の有無を検査するために、検査対象の容量性素子におけるリード、およびそのリードが接続されているべきパターンの双方にそれぞれ一対の測定プローブを接触させる必要がある。したがって、出願人が開示しているインサーキットテスタ(基板検査方法)では、内蔵された容量性素子の接続用電極とパターンとの間に接続不良が生じているか否かの検査が困難となっているため、この点を改善するのが好ましい。 In addition, some substrates to be inspected have not only surface-mounted capacitive elements but also capacitive elements mounted (incorporated) on the inner layer of a multilayer board. However, in the in-circuit tester (substrate inspection method) disclosed by the applicant, in order to inspect for the presence or absence of soldering defects, the leads of the capacitive element to be inspected and the pattern to which the leads should be connected A pair of measurement probes must be brought into contact with each other. Therefore, in the in-circuit tester (substrate inspection method) disclosed by the applicant, it is difficult to inspect whether or not there is a connection failure between the connection electrode of the built-in capacitive element and the pattern. Therefore, it is preferable to improve this point.
本発明は、かかる改善すべき課題に鑑みてなされたものであり、検査コストの高騰を招くことなく、検査対象基板の検査に要する時間を充分に短縮すると共に、表面実装および内蔵のいずれであるかを問わず、検査対象基板に実装されている容量性素子に接続不良、品違いおよび破損等が生じている否かを確実に検査し得る基板検査装置および基板検査方法を提供することを主目的とする。 The present invention has been made in view of the problems to be improved, and can sufficiently reduce the time required for inspecting a substrate to be inspected without causing an increase in inspection cost, and can be either surface-mounted or built-in. It is a main object to provide a substrate inspection apparatus and a substrate inspection method capable of reliably inspecting whether a capacitive element mounted on a substrate to be inspected is defective in connection, quality difference, damage or the like. Objective.
上記目的を達成すべく請求項1記載の基板検査装置は、容量性素子が実装された検査対象基板に規定された複数の検査ポイントにプロービングさせられる少なくとも一対の検査用プローブと、当該各検査用プローブおよび前記検査対象基板の少なくとも一方を他方に対して移動させて前記各検査ポイントに当該各検査用プローブをプロービングさせる移動機構と、前記各検査用プローブを介して前記各検査ポイントに対して入出力させた電気信号に基づいて当該各検査ポイントの間の物理量を測定する測定部と、前記移動機構による前記少なくとも一方の移動および前記測定部による前記物理量の測定を制御すると共に当該測定部の測定結果に基づいて前記各検査ポイント間の良否を判別する検査処理部とを備えた基板検査装置であって、前記検査処理部は、前記検査対象基板の検査時に、前記移動機構を制御して前記少なくとも一方を前記他方に対して移動させることにより、前記容量性素子における一方の接続用電極が接続されているべき第1の接続用導体部上に規定されている前記検査ポイントに前記各検査用プローブのうちの1つをプロービングさせ、かつ、当該容量性素子における他方の接続用電極が接続されているべき第2の接続用導体部上に規定されている前記検査ポイントに当該各検査用プローブのうちの他の1つをプロービングさせると共に、前記測定部を制御して前記第1の接続用導体部上の前記検査ポイントと前記第2の接続用導体部上の前記検査ポイントとの間の誘電正接を前記物理量として測定する第1の測定処理を実行させ、当該測定部によって予め規定された値を超える誘電正接が測定されたときに、前記第1の接続用導体部および前記第2の接続用導体部の間に不良が生じていると判別する。
In order to achieve the above object, a substrate inspection apparatus according to
また、請求項2記載の基板検査装置は、請求項1記載の基板検査装置において、前記検査処理部は、前記検査対象基板の検査時に、前記移動機構を制御して前記第1の接続用導体部上の前記検査ポイントに前記1つの検査用プローブをプロービングさせ、かつ、前記第2の接続用導体部上の前記検査ポイントに前記他の1つの検査用プローブをプロービングさせると共に、前記測定部を制御して前記第1の接続用導体部上の前記検査ポイントと前記第2の接続用導体部上の前記検査ポイントとの間の静電容量を前記物理量として測定する第2の測定処理を実行させ、当該測定部によって予め規定された上限値を超える静電容量、および予め規定された下限値を下回る静電容量が測定されたときに、前記第1の接続用導体部および前記第2の接続用導体部の間に不良が生じていると判別する。
The substrate inspection apparatus according to
さらに、請求項3記載の基板検査装置は、請求項2記載の基板検査装置において、前記検査処理部は、前記測定部を制御して前記第1の接続用導体部上の前記検査ポイントおよび前記第2の接続用導体部上の前記検査ポイントの間に対する1回の前記電気信号の入出力によって当該両検査ポイントの間の前記誘電正接および前記静電容量をそれぞれ測定させる。
Furthermore, the board inspection apparatus according to
また、請求項4記載の基板検査方法は、容量性素子が実装された検査対象基板に規定された複数の検査ポイントにプロービングさせられる少なくとも一対の検査用プローブと当該検査対象基板との少なくとも一方を他方に対して移動させて当該各検査ポイントに当該各検査用プローブをプロービングさせると共に、前記各検査用プローブを介して前記各検査ポイントに対して入出力させた電気信号に基づいて当該各検査ポイントの間の物理量を測定し、その測定結果に基づいて前記各検査ポイント間の良否を判別する基板検査方法であって、前記検査対象基板の検査時に、前記少なくとも一方を前記他方に対して移動させることにより、前記容量性素子における一方の接続用電極が接続されているべき第1の接続用導体部上に規定されている前記検査ポイントに前記各検査用プローブのうちの1つをプロービングさせ、かつ、当該容量性素子における他方の接続用電極が接続されているべき第2の接続用導体部上に規定されている前記検査ポイントに当該各検査用プローブのうちの他の1つをプロービングさせると共に、前記第1の接続用導体部上の前記検査ポイントと前記第2の接続用導体部上の前記検査ポイントとの間の誘電正接を前記物理量として測定する第1の測定処理を実行し、予め規定された値を超える誘電正接が測定されたときに、前記第1の接続用導体部および前記第2の接続用導体部の間に不良が生じていると判別する。 According to a fourth aspect of the present invention, there is provided a substrate inspection method comprising: at least one of at least one pair of inspection probes probed at a plurality of inspection points defined on an inspection target substrate on which a capacitive element is mounted; Each of the inspection points is probed based on an electrical signal input to and output from each of the inspection points via the inspection probes. A substrate inspection method for measuring a physical quantity between the inspection points and determining the quality between the inspection points based on the measurement result, wherein at least one of the inspection points is moved with respect to the other during inspection of the inspection target substrate Thus, one of the connection electrodes in the capacitive element is defined on the first connection conductor portion to be connected. The inspection point is probed with one of the inspection probes, and the other connection electrode of the capacitive element is defined on the second connection conductor portion to be connected Probing another one of the respective inspection probes to the inspection point, and between the inspection point on the first connection conductor and the inspection point on the second connection conductor The first connection process and the second connection conductor are performed when a dielectric loss tangent exceeding a predetermined value is measured by performing a first measurement process for measuring a dielectric loss tangent of the first physical quantity as the physical quantity. It is determined that a defect has occurred between the parts.
請求項1記載の基板検査装置、および請求項4記載の基板検査方法では、容量性素子が実装された検査対象基板の検査時に、各検査用プローブおよび検査対象基板の少なくとも一方を他方に対して移動させることにより、容量性素子における一方の接続用電極が接続されているべき第1の接続用導体部上に規定されている検査ポイントに各検査用プローブのうちの1つをプロービングさせ、かつ、容量性素子における他方の接続用電極が接続されているべき第2の接続用導体部上に規定されている検査ポイントに各検査用プローブのうちの他の1つをプロービングさせると共に、第1の接続用導体部上の検査ポイントと第2の接続用導体部上の検査ポイントとの間の誘電正接を測定する第1の測定処理を実行し、予め規定された値を超える誘電正接が測定されたときに、第1の接続用導体部および第2の接続用導体部の間に不良が生じていると判別する。
In the substrate inspection apparatus according to
したがって、請求項1記載の基板検査装置、および請求項4記載の基板検査方法によれば、複数のプローブが配設された検査用治具を用いて被検査基板上の各検査ポイントに対して各プローブを同時にプロービングさせる構成(方法)を採用した場合には、第1の接続用導体部上の検査ポイントおよび第2の接続用導体部上の検査ポイントにプロービングさせた2本の検査用プローブだけで、容量性素子の接続用電極と各接続用導体部との間に接続不良が生じているか否かや、容量性素子にクラック等の破損が生じているかを検査することができるため、容量性素子の検査のために検査用治具に配設する検査用プローブの本数が少ない分だけ、検査用治具の製造コストを低減することができ、ひいては、検査対象基板の検査コストを充分に低減することができる。また、接続用電極に検査用プローブを直接プロービングすることができない「内蔵された容量性素子」についても接続不良が生じているか否かを確実に検査することができる。また、X−Yユニット等の移動機構によって各測定プローブをそれぞれ移動させる構成(方法)を採用した場合には、一対の検査用プローブを第1の接続用導体部上の検査ポイントおよび第2の接続用導体部上の検査ポイントにプロービングさせるそれぞれ1回のプロービング動作だけで、容量性素子の両接続用電極と両接続用導体部との間に接続不良が生じているか否かや、容量性素子にクラック等の破損が生じているかを検査することができるため、容量性素子の検査のためのプロービング回数を充分に少なくすることができる結果、検査対象基板の検査に要する時間を充分に短縮することができる。
Therefore, according to the substrate inspection apparatus according to
また、請求項2記載の基板検査装置では、容量性素子が実装された検査対象基板の検査時に、第1の接続用導体部上の検査ポイントに1つの検査用プローブをプロービングさせ、かつ、第2の接続用導体部上の検査ポイントに他の1つの検査用プローブをプロービングさせると共に、第1の接続用導体部上の検査ポイントと第2の接続用導体部上の検査ポイントとの間の静電容量を測定する第2の測定処理を実行し、予め規定された上限値を超える静電容量、および予め規定された下限値を下回る静電容量が測定されたときに、第1の接続用導体部および第2の接続用導体部の間に不良が生じていると判別する。
In the substrate inspection apparatus according to
したがって、請求項2記載の基板検査装置によれば、複数のプローブが配設された検査用治具を用いて被検査基板上の各検査ポイントに対して各プローブを同時にプロービングさせる構成(方法)を採用した場合には、第1の接続用導体部上の検査ポイントおよび第2の接続用導体部上の検査ポイント間の接続不良の有無や容量性素子の破損の有無を検査するのに使用する一対の検査用プローブを使用して容量性素子が品違いであるか否かについても検査することができるため、容量性素子が品違いであるか否かを検査するために他の検査用プローブを別途配設しなくて済む分だけ、検査用治具の製造コストを一層低減することができる。また、X−Yユニット等の移動機構によって各測定プローブをそれぞれ移動させる構成(方法)を採用した場合には、接続不良の有無や容量性素子の破損の有無を検査するために第1の接続用導体部上の検査ポイントおよび第2の接続用導体部上の検査ポイントにそれぞれプロービングさせた一対の検査用プローブを使用して容量性素子が品違いであるか否かについても検査することができるため、容量性素子が品違いであるか否かを検査するために、接続不良等の検査時とは異なる検査ポイントに検査用プローブをプロービングさせずに済む分だけ、検査対象基板の検査に要する時間を一層短縮することができる。
Therefore, according to the substrate inspection apparatus of
さらに、請求項3記載の基板検査装置によれば、第1の接続用導体部上の検査ポイントおよび第2の接続用導体部上の検査ポイントの間に対する1回の電気信号の入出力によって両検査ポイントの間の誘電正接および静電容量をそれぞれ測定することにより、静電容量を測定するための定電圧の印加、および誘電正接を測定するための定電圧の印加を別個に行って静電容量および誘電正接をそれぞれ測定する構成と比較して、静電容量および誘電正接の測定に要する時間を充分に短縮することができ、これにより、検査対象基板の検査に要する時間を充分に短縮することができる。 Further, according to the substrate inspection apparatus of the third aspect, both electrical signals are input / output between the inspection point on the first connection conductor portion and the inspection point on the second connection conductor portion. By measuring the dielectric loss tangent and capacitance between the inspection points, respectively, applying a constant voltage to measure the electrostatic capacitance and applying a constant voltage to measure the dielectric loss tangent are performed separately. Compared with the configuration for measuring the capacitance and the dielectric loss tangent, respectively, the time required for the measurement of the electrostatic capacitance and the dielectric loss tangent can be sufficiently shortened, thereby sufficiently reducing the time required for the inspection of the substrate to be inspected. be able to.
以下、本発明に係る基板検査装置および基板検査方法の実施の形態について、添付図面を参照して説明する。 Embodiments of a substrate inspection apparatus and a substrate inspection method according to the present invention will be described below with reference to the accompanying drawings.
図1に示す基板検査装置1は、後述する「基板検査方法」に従って検査対象基板20を電気的に検査可能に構成された検査装置であって、基板保持部2、移動機構3、スキャナ4、測定部5、操作部6、表示部7、制御部8、記憶部9および検査用治具10を備えて構成されている。この場合、検査対象基板20は、「検査対象基板」の一例である多層基板であって、図2に示すように、容量性素子(コンデンサ)30等の各種電子部品が表面実装されると共に、図5に示すように、容量性素子(コンデンサ)40等の各種電子部品が内蔵されている。なお、図2,5、および後に参照する図3,4,6〜8では、容量性素子30,40以外の電子部品(実装部品)についての図示を省略している。
A
この場合、図2に示すように、容量性素子30は、ボディ31の一方の端部に接続用電極32a(「一方の接続用電極」の一例)が設けられ、かつ、ボディ31の他方の端部に接続用電極32b(「他方の接続用電極」の一例)が設けられると共に、検査対象基板20の表面に形成された導体パターン21aに接続用電極32aが半田22aによって電気的に接続され、かつ、検査対象基板20の表面に形成された導体パターン21bに接続用電極32bが半田22bによって電気的に接続されている。なお、この例では、導体パターン21aおよび半田22aが相まって「第1の接続用導体部」を構成し、一例として、導体パターン21a上に規定された検査ポイントP1が「第1の接続用導体部上の検査ポイント」に相当する。また、この例では、導体パターン21bおよび半田22bが相まって「第2の接続用導体部」を構成し、一例として、導体パターン21b上に規定された検査ポイントP2が「第2の接続用導体部上の検査ポイント」に相当する。
In this case, as shown in FIG. 2, the
また、図5に示すように、容量性素子40は、ボディ41の一方の端部に接続用電極42a(「一方の接続用電極」の他の一例)が設けられ、かつ、ボディ41の他方の端部に接続用電極42b(「他方の接続用電極」の他の一例)が設けられると共に、検査対象基板20の内層に形成された導体パターン23aに接続用電極42aが半田(図示せず)によって電気的に接続され、かつ、検査対象基板20の表面から内層にかけて形成された導体パターン23bに接続用電極42bが半田(図示せず)によって電気的に接続されている。また、導体パターン23aは、検査対象基板20の表面から内層にかけて形成された導体パターン23cに対して電気的に接続されている。なお、この例では、導体パターン23a,23cおよび半田が相まって「第1の接続用導体部」を構成し、一例として、導体パターン23c上に規定された検査ポイントP3が「第1の接続用導体部上の検査ポイント」に相当する。また、この例では、導体パターン23bおよび半田が相まって「第2の接続用導体部」を構成し、一例として、導体パターン23b上に規定された検査ポイントP4が「第2の接続用導体部上の検査ポイント」に相当する。
As shown in FIG. 5, the
一方、基板保持部2は、検査対象基板20を保持可能に構成されている。移動機構3は、制御部8の制御に従い、基板保持部2によって保持されている検査対象基板20に向けて検査用治具10を移動させることで、検査用治具10に配設されている各検査用プローブ11を検査対象基板20上の上記の検査ポイントP1〜P4等の各検査ポイントPにプロービングさせる(「検査用治具および検査対象基板の少なくとも一方」が「検査用治具」の構成の一例)。この場合、検査用治具10は、検査対象基板20の基板面に規定された各検査ポイントPの配置に応じて複数の検査用プローブ11が配設されて構成されている。この検査用プローブ11は、後述するように、測定部5による四端子法による物理量(電気的パラメータ)の測定を可能とするために、図2,5に示すように、先端部同士が非接触状態で極く近距離に近接させられた一対のプローブ11a,11bを備えて構成されている。
On the other hand, the
スキャナ4は、測定部5の制御に従い、検査用治具10に配設されている多数の検査用プローブ11のうちの任意の一対(2本のプローブ11aおよび2本のプローブ11b)を測定部5に選択的に接続する。測定部5は、制御部8の制御に従い、検査用治具10の各検査用プローブ11(プローブ11a,11b)を介して検査ポイントP,Pの間の「物理量」を測定し、その測定結果を制御部8に出力する。この場合、この基板検査装置1では、後述するように、測定部5が、容量性素子30,40の検査に際して、検査ポイントP,P間の誘電正接、および検査ポイントP,P間の静電容量を「物理量」として測定する構成が採用されている。操作部6は、基板検査装置1の動作条件(検査条件)を設定するための各種操作スイッチを備え、スイッチ操作に応じた操作信号を制御部8に出力する。表示部7は、制御部8の制御下で、基板検査装置1の動作条件(検査条件)を設定するための動作条件設定画面や、検査対象基板20(基板)についての検査結果を報知する検査結果報知画面などの各種表示画面(いずれも図示せず)を表示する。
The
制御部8は、基板検査装置1を総括的に制御する。具体的には、制御部8は、「検査処理部」に相当し、移動機構3を制御して、基板保持部2によって保持されている検査対象基板20に向けて検査用治具10を移動させることにより、検査対象基板20上に規定されている各検査ポイントPに検査用治具10の各検査用プローブ11をそれぞれプロービングさせる。また、制御部8は、測定部5を制御して、上記の誘電正接を測定する処理(「第1の測定処理」の一例)、および静電容量を測定する処理(「第2の測定処理」の一例)などの各種の測定処理を実行させる。さらに、制御部8は、測定部5による測定処理の結果に基づき、検査ポイントP,P間に不良が生じているか否かを判別して、その判別結果を検査結果データD1として記憶部9に記憶させる。
The
記憶部9は、検査対象基板20についての検査手順を記録した検査手順データD0や、検査対象基板20についての検査結果を示す検査結果データD1などを記憶する。この場合、本例の基板検査装置1が使用する検査手順データD0は、検査対象基板20上に規定された各検査ポイントP毎において予め規定された検査項目を特定可能に、「使用する検査用プローブ11のピン番号」と、「測定する物理量(電気的パラメータ)の種類」と、「良否判定用の下限値および上限値」とが各検査ステップ順にそれぞれ記録されたデータで構成されている。
The storage unit 9 stores inspection procedure data D0 in which an inspection procedure for the
具体的には、容量性素子30(または、容量性素子40)に関する検査ステップとしては、「使用する検査用プローブ11のピン番号」として「検査ポイントP1,P2(または、検査ポイントP3,P4)にプロービングさせられる検査用プローブ11のピン番号」が記録され、「測定する物理量(電気的パラメータ)の種類」として「静電容量」および「誘電正接」が記録され、「静電容量に基づく良否判定用の下限値および上限値」として「良品の容量性素子30(または、良品の容量性素子40)が実装された検査対象基板20から吸収した静電容量、または、容量性素子30(または、容量性素子40)の規格値(容量性素子の製造メーカが公開しているスペック)に基づいて規定した基準容量」および「基準容量に基づいて規定した下限値および上限値」が記録され、「誘電正接に基づく良否判定用の下限値」として「0」との値が記録され、「誘電正接に基づく良否判定用の上限値」として「容量性素子30(または、容量性素子40)のスペックに基づいて規定した値」が記録されている。
Specifically, the inspection step relating to the capacitive element 30 (or the capacitive element 40) includes “inspection points P1, P2 (or inspection points P3, P4) as“ pin numbers of the
この基板検査装置1による検査対象基板20の検査に際しては、まず、検査対象基板20を基板保持部2に保持させる。次いで、操作部6の図示しないスタートスイッチが操作されたときに、制御部8が検査対象基板20についての検査処理を開始する。具体的には、制御部8は、まず、移動機構3を制御することにより、基板保持部2によって保持されている検査対象基板20に向けて検査用治具10を移動させ、検査対象基板20上の各検査ポイントPに検査用治具10の各検査用プローブ11をそれぞれプロービングさせる。なお、検査対象基板20の検査に際しては、容量性素子30,40以外の各種電子部品に関する不良の有無や、導体パターン21a,21b,23a〜23c以外の導体パターンに関する不良の有無が検査されるが、「基板検査装置」および「基板検査方法」についての理解を容易とするために、容量性素子30,40に関連する検査項目以外の検査項目に関する説明を省略する。
When the
次いで、制御部8は、測定部5を制御することにより、記憶部9に記憶されている検査手順データD0内の各検査ステップ毎に各検査ポイントP,Pの間において規定された物理量を測定させる。この場合、容量性素子30に関する検査ステップ(検査ポイントP1,P2間の検査)に際して、測定部5は、制御部8の制御に従い、まず、スキャナ4を制御して検査ポイントP1,P2にプロービングされている一対の検査用プローブ11,11を測定部5に接続させる。次いで、測定部5は、一例として、両検査用プローブ11,11のプローブ11a,11aを介して検査ポイントP1,P2の間に測定用の定電圧を印加すると共に、その状態において、両検査用プローブ11,11のプローブ11b,11bの間を流れる電流値を測定する。続いて、測定部5は、印加した定電圧の電圧値(電圧波形)と、測定された電流値(電流波形)と、電圧波形および電流波形の位相差とに基づき、検査ポイントP1,P2の間の静電容量および誘電正接をそれぞれ測定し(演算し)、その測定結果を制御部8に出力する。
Next, the
これに応じて、制御部8は、検査手順データD0における容量性素子30の検査ステップに記録されている「静電容量に基づく良否判定用の下限値および上限値」および「誘電正接に基づく良否判定用の下限値および上限値」と、測定部5から出力された測定結果(静電容量および誘電正接の値)とに基づき、導体パターン21a,21bの間(容量性素子30)に不良が生じているか否かを判定する。
In response to this, the
この場合、図3に示すように、接続用電極32aと、この接続用電極32aが接続されているべき導体パターン21aとの間に半田付け不良(半田22aが接続用電極32aに対して不完全な状態で接している接続不良X1)が生じているときや、接続用電極32bと、この接続用電極32bが接続されているべき導体パターン21bとの間に半田付け不良(半田22bが導体パターン21bに対して不完全な状態で接している接続不良X2)が生じているときには、これらの不良が生じていないときよりも、検査ポイントP1,P2の間の抵抗が大きくなる。このため、同図に示す例の不良が生じているときには、測定部5によって測定される検査ポイントP1,P2の間の誘電正接が上限値を超えて大きな値となる。
In this case, as shown in FIG. 3, poor soldering between the
また、図4に示すように、接続用電極32aと導体パターン21aとを接続するための半田22aにクラックX3が生じているときや、容量性素子30のボディ31にクラックX4が生じているときには、これらの不良が生じていないときよりも、検査ポイントP1,P2の間の抵抗が大きくなる。このため、同図に示す例の不良が生じているときにも、測定部5によって測定される検査ポイントP1,P2の間の誘電正接が上限値を超えて大きな値となる。したがって、制御部8は、測定部5によって測定される検査ポイントP1,P2の間の誘電正接が上限値を超えて大きな値のとき(「予め規定された値を超える誘電正接が測定されたとき」の一例)に、導体パターン21a,21bの間に不良が生じていると判別して、その判別結果を検査ポイントP1,P2の検査ステップについての検査結果として記憶部9の検査結果データD1に記録する。
As shown in FIG. 4, when a crack X3 is generated in the
さらに、上記の接続不良X1,X2やクラックX3,X4などの不良が生じることなく、かつ、導体パターン21a,21bに良品の容量性素子における両接続用電極が正常に半田付けされて(接続されて)いたとしても、その容量性素子が品違い(容量性素子30とは容量が異なる素子)であったときには、検査ポイントP1,P2の間の静電容量が上限値を超えて大きな値となったり、検査ポイントP1,P2の間の静電容量が下限値を下回って小さな値となったりする。したがって、制御部8は、測定部5によって測定される検査ポイントP1,P2の間の静電容量が上限値を超えているとき、または下限値を下回っているとき(「予め規定された上限値を超える静電容量、および予め規定された下限値を下回る静電容量が測定されたとき」の一例)には、導体パターン21a,21bの間に不良が生じていると判別して、その判別結果を検査ポイントP1,P2の検査ステップについての検査結果として記憶部9の検査結果データD1に記録する。
Further, the connection electrodes X1 and X2 and the cracks X3 and X4 do not occur and the connection electrodes of the good capacitive element are properly soldered (connected) to the
一方、図2に示すように、上記の接続不良X1,X2やクラックX3,X4などの不良が生じることなく、かつ、導体パターン21a,21bに良品の容量性素子30における両接続用電極32a,32bが正常に半田付けされて(接続されて)いるときには、検査ポイントP1,P2の間の誘電正接および静電容量の両値がそれぞれ下限値以上、かつ上限値以下の値となる。したがって、制御部8は、測定部5によって測定される検査ポイントP1,P2の間の誘電正接および静電容量の両値がそれぞれ下限値以上、かつ上限値以下のときに、導体パターン21a,21bの間に不良が生じていないと判別して、その判別結果を検査ポイントP1,P2の検査ステップについての検査結果として記憶部9の検査結果データD1に記録する。
On the other hand, as shown in FIG. 2, both the
また、容量性素子40に関する検査ステップ(検査ポイントP3,P4間の検査)に際して、測定部5は、制御部8の制御に従い、まず、スキャナ4を制御して検査ポイントP3,P4にプロービングされている一対の検査用プローブ11,11を測定部5に接続させる。次いで、測定部5は、前述した検査ポイントP1,P2間についての測定処理時と同様にして、検査ポイントP3,P4の間の静電容量および誘電正接をそれぞれ測定し(演算し)、その測定結果を制御部8に出力する。これに応じて、制御部8は、検査手順データD0における容量性素子40の検査ステップに記録されている「静電容量に基づく良否判定用の下限値および上限値」および「誘電正接に基づく良否判定用の下限値および上限値」と、測定部5から出力された測定結果(静電容量および誘電正接の値)とに基づき、導体パターン23c,23bの間(容量性素子40)に不良が生じているか否かを判定する。
In the inspection step (inspection between inspection points P3 and P4) related to the
この場合、図6に示すように、接続用電極42aが接続されている導体パターン23aと、この導体パターン23aに接続されているべき導体パターン23cとの間に接続不良X5が生じているとき(導体パターン23cの形成不良が生じている例)や、接続用電極42bと、この接続用電極42bが接続されているべき導体パターン23bとの間に接続不良X6が生じているとき(導体パターン23bの形成不良が生じている例)には、これらの不良が生じていないときよりも、検査ポイントP3,P4の間の抵抗値が大きくなる。このため、同図に示す例の不良が生じているときには、測定部5によって測定される検査ポイントP3,P4の間の誘電正接が上限値を超えて大きな値となる。
In this case, as shown in FIG. 6, when a connection failure X5 occurs between the
同様にして、図7に示すように、接続用電極42aと、この接続用電極42aが接続されているべき導体パターン23aとの間に接続不良X7が生じているとき(接続用電極42aが導体パターン23aから離間した状態で容量性素子40が内蔵されている例)には、このような不良が生じていないときよりも、検査ポイントP3,P4の間の抵抗値が大きくなる。また、図8に示すように、容量性素子40のボディ41にクラックX8が生じているときには、このような不良が生じていないときよりも、検査ポイントP3,P4の間の抵抗値が大きくなる。このため、図7,8に示す例の不良が生じているときには、測定部5によって測定される検査ポイントP3,P4の間の誘電正接が上限値を超えて大きな値となる。
Similarly, as shown in FIG. 7, when a connection failure X7 occurs between the
したがって、制御部8は、測定部5によって測定される検査ポイントP3,P4の間の誘電正接が上限値を超えて大きな値のとき(「予め規定された値を超える誘電正接が測定されたとき」の他の一例)には、導体パターン23c,23bの間に不良が生じていると判別して、その判別結果を検査ポイントP3,P4の検査ステップについての検査結果として記憶部9の検査結果データD1に記録する。
Therefore, when the dielectric loss tangent between the inspection points P3 and P4 measured by the
さらに、上記の接続不良X5〜X7やクラックX8などの不良が生じることなく、かつ、導体パターン23a,23bに良品の容量性素子における両接続用電極が正常に半田付けされる(接続される)と共に、導体パターン23a,23cが正常に接続されていたとしても、その容量性素子が品違い(容量性素子40とは容量が異なる素子)であったときには、検査ポイントP3,P4の間の静電容量が上限値を超えて大きな値となったり、検査ポイントP3,P4の間の静電容量が下限値を下回って小さな値となったりする。したがって、制御部8は、測定部5によって測定される検査ポイントP3,P4の間の静電容量が上限値を超えているとき、または下限値を下回っているとき(「予め規定された上限値を超える静電容量、および予め規定された下限値を下回る静電容量が測定されたとき」の他の一例)には、導体パターン23c,23bの間に不良が生じていると判別して、その判別結果を検査ポイントP3,P4の検査ステップについての検査結果として記憶部9の検査結果データD1に記録する。
Further, the connection electrodes of the non-defective capacitive element are normally soldered (connected) to the
一方、図5に示すように、上記の接続不良X5〜X7やクラックX8などの不良が生じることなく、かつ、導体パターン23a,23bに良品の容量性素子における両接続用電極が正常に半田付けされる(接続される)と共に、導体パターン23a,23cが正常に接続されているときには、検査ポイントP3,P4の間の誘電正接および静電容量の両値がそれぞれ下限値以上かつ上限値以下の値となる。したがって、制御部8は、測定部5によって測定される検査ポイントP3,P4の間の誘電正接および静電容量の両値がそれぞれ下限値以上、かつ上限値以下のときに、導体パターン23c,23bの間に不良が生じていないと判別して、その判別結果を検査ポイントP3,P4の検査ステップについての検査結果として記憶部9の検査結果データD1に記録する。
On the other hand, as shown in FIG. 5, the connection electrodes X5 to X7, cracks X8 and the like do not occur, and the connection electrodes of the good capacitive elements are soldered to the
この後、制御部8は、検査手順データD0に従って測定部5を制御して他の検査ポイントP,Pを対象として各種の「物理量(電気的パラメータ)」を測定させると共に、測定部5による測定結果に基づき、各種電子部品や各導体パターンに関する不良の有無を検査する。また、検査手順データD0の各検査ステップの検査のすべてを終了したときに、制御部8は、移動機構3を制御して検査対象基板20から検査用治具10を離間させると共に、検査結果データD1に基づく検査結果を表示部7に表示させて、その検査対象基板20についての検査処理を終了する。
Thereafter, the
このように、この基板検査装置1、および基板検査装置1による基板検査方法では、容量性素子30(または、容量性素子40)が実装された検査対象基板20の検査時に、検査用治具10を検査対象基板20に対して移動させることにより、検査ポイントP1(または、検査ポイントP3)に各検査用プローブ11のうちの1つをプロービングさせ、かつ、検査ポイントP2(または、検査ポイントP4)に各検査用プローブ11のうちの他の1つをプロービングさせると共に、検査ポイントP1(または、検査ポイントP3)と検査ポイントP2(または、検査ポイントP4)との間の誘電正接を測定する「第1の測定処理」を実行し、予め規定された値を超える誘電正接が測定されたときに、導体パターン21a,21bの間(または、導体パターン23c,23bの間)に不良が生じていると判別する。
Thus, in this
したがって、この基板検査装置1、および基板検査装置1による基板検査方法によれば、検査ポイントP1,P2にプロービングさせた2本の検査用プローブ11だけで、容量性素子30の接続用電極32a,32bと導体パターン21a,21bとの間に接続不良が生じているか否かや、容量性素子30にクラック等の破損が生じているかを検査することができると共に、検査ポイントP3,P4にプロービングさせた2本の検査用プローブ11だけで、容量性素子40の接続用電極42a,42bと導体パターン23a,23bとの間および導体パターン23a,23cの間に接続不良が生じているか否かや、容量性素子40にクラック等の破損が生じているかを検査することができるため、容量性素子30,40の検査のために検査用治具10に配設する検査用プローブ11の本数が少ない分だけ、検査用治具10の製造コストを低減することができ、ひいては、検査対象基板20の検査コストを充分に低減することができる。また、接続用電極42a,42bに検査用プローブ11を直接プロービングすることができない「内蔵された容量性素子40」についても接続不良が生じているか否かを確実に検査することができる。
Therefore, according to the
また、この基板検査装置1、および基板検査装置1による基板検査方法では、容量性素子30,40が実装された検査対象基板20の検査時に、検査ポイントP1(または、検査ポイントP3)に1つの検査用プローブ11をプロービングさせ、かつ、検査ポイントP2(または、検査ポイントP4)に他の1つの検査用プローブ11をプロービングさせると共に、検査ポイントP1(または、検査ポイントP3)と検査ポイントP2(または、検査ポイントP4)との間の静電容量を測定する「第2の測定処理」を実行し、予め規定された上限値を超える静電容量、および予め規定された下限値を下回る静電容量が測定されたときに、検査ポイントP1(または、検査ポイントP3)と検査ポイントP2(または、検査ポイントP4)との間に不良が生じていると判別する。
Moreover, in this board |
したがって、この基板検査装置1、および基板検査装置1による基板検査方法によれば、検査ポイントP1,P2間の接続不良の有無や容量性素子30の破損の有無を検査するのに使用する一対の検査用プローブ11,11を使用して容量性素子30が品違いであるか否かについても検査することができると共に、検査ポイントP3,P4間の接続不良の有無や容量性素子40の破損の有無を検査するのに使用する一対の検査用プローブ11,11を使用して容量性素子40が品違いであるか否かについても検査することができるため、容量性素子30,40が品違いであるか否かを検査するために他の検査用プローブ11を別途配設しなくて済む分だけ、検査用治具10の製造コストを一層低減することができる。
Therefore, according to the
さらに、この基板検査装置1、および基板検査装置1による基板検査方法によれば、検査ポイントP1(または、検査ポイントP3)と検査ポイントP2(または、検査ポイントP4)との間に対する1回の電気信号の入出力によって検査ポイントP1(または、検査ポイントP3)と検査ポイントP2(または、検査ポイントP4)との間の誘電正接および静電容量をそれぞれ測定することにより、静電容量を測定するための定電圧の印加、および誘電正接を測定するための定電圧の印加を別個に行って静電容量および誘電正接をそれぞれ測定する構成と比較して、静電容量および誘電正接の測定に要する時間を充分に短縮することができ、これにより、検査対象基板20の検査に要する時間を充分に短縮することができる。
Furthermore, according to the substrate inspection method by the
なお、「基板検査装置」の構成や「基板検査方法」の具体的手順については、上記の基板検査装置1の構成や基板検査装置1による基板検査方法の手順の例に限定されない。例えば、移動機構3が検査対象基板20に向けて検査用治具10を移動させることで検査対象基板20の各検査ポイントPに各検査用プローブ11をそれぞれプロービングさせる構成・方法を例に挙げて説明したが、所定の位置に固定的に配設された検査用治具10に向けて検査対象基板20を移動させることで各検査ポイントPに各検査用プローブ11をそれぞれプロービングさせる構成・方法や、検査対象基板20に向けて検査用治具10を移動させつつ、検査用治具10に向けて検査対象基板20を移動させることで各検査ポイントPに各検査用プローブ11をプロービングさせる構成・方法を採用することもできる。このような構成を採用した場合においても、上記の基板検査装置1、および基板検査装置1による基板検査方法と同様の効果を奏することができる。
The configuration of the “substrate inspection apparatus” and the specific procedure of the “substrate inspection method” are not limited to the configuration of the
また、検査対象基板20に規定された各検査ポイントPの配置に応じて複数の検査用プローブ11を配設した検査用治具10を移動機構3によって移動させることで検査対象基板20を検査する構成・方法を例に挙げて説明したが、この検査用治具10および移動機構3に代えて、出願人が開示しているインサーキットテスタ(基板検査方法)のように、例えば一対の検査用プローブ11,11と、各検査用プローブ11を別個独立して移動させることが可能なX−Y−Z移動機構(図示せず)とを配設して、各検査ステップ毎に、「物理量」の測定に必要な検査ポイントP,Pに検査用プローブ11をそれぞれプロービングさせてこれを検査する構成・方法を採用することができる。
Further, the
上記のような基板検査装置においても、一対の検査用プローブ11,11を検査ポイントP1,P2にプロービングさせる1回のプロービング動作だけで、容量性素子30の接続用電極32a,32bと導体パターン21a,21bとの間に接続不良が生じているか否かや、容量性素子30にクラック等の破損が生じているかを検査することができると共に、一対の検査用プローブ11,11を検査ポイントP3,P4にプロービングさせる1回のプロービング動作だけで、容量性素子40の接続用電極42a,42bと導体パターン23a,23bとの間および導体パターン23a,23cの間に接続不良が生じているか否かや、容量性素子40にクラック等の破損が生じているかを検査することができるため、容量性素子30,40の検査のためのプロービング回数を充分に少なくすることができる結果、検査対象基板20の検査に要する時間を充分に短縮することができる。
Also in the board inspection apparatus as described above, the
また、接続不良の有無や容量性素子30の破損の有無を検査するために検査ポイントP1,P2にそれぞれプロービングさせた一対の検査用プローブ11,11を使用して容量性素子30が品違いであるか否かについても検査することができると共に、接続不良の有無や容量性素子40の破損の有無を検査するために検査ポイントP3,P4にそれぞれプロービングさせた一対の検査用プローブ11,11を使用して容量性素子40が品違いであるか否かについても検査することができるため、容量性素子30,40が品違いであるか否かを検査するために、接続不良等の検査時とは異なる検査ポイントPに検査用プローブ11,11をプロービングさせずに済む分だけ、検査対象基板20の検査に要する時間を一層短縮することができる。
Further, in order to inspect the presence or absence of a connection failure or the damage of the
1 基板検査装置
3 移動機構
5 測定部
8 制御部
9 記憶部
10 検査用治具
11 検査用プローブ
11a,11b プローブ
20 検査対象基板
21a,21b,23a〜23c 導体パターン
22a,22b 半田
30,40 容量性素子
31,41 ボディ
32a,32b,42a,42b 接続用電極
D0 検査手順データ
D1 検査結果データ
P1〜P4 検査ポイント
X1,X2,X5〜X7 接続不良
X3,X4,X8 クラック
DESCRIPTION OF
Claims (4)
前記検査処理部は、前記検査対象基板の検査時に、前記移動機構を制御して前記少なくとも一方を前記他方に対して移動させることにより、前記容量性素子における一方の接続用電極が接続されているべき第1の接続用導体部上に規定されている前記検査ポイントに前記各検査用プローブのうちの1つをプロービングさせ、かつ、当該容量性素子における他方の接続用電極が接続されているべき第2の接続用導体部上に規定されている前記検査ポイントに当該各検査用プローブのうちの他の1つをプロービングさせると共に、前記測定部を制御して前記第1の接続用導体部上の前記検査ポイントと前記第2の接続用導体部上の前記検査ポイントとの間の誘電正接を前記物理量として測定する第1の測定処理を実行させ、当該測定部によって予め規定された値を超える誘電正接が測定されたときに、前記第1の接続用導体部および前記第2の接続用導体部の間に不良が生じていると判別する基板検査装置。 At least one pair of inspection probes to be probed at a plurality of inspection points defined on the inspection target substrate on which the capacitive element is mounted, and at least one of each inspection probe and the inspection target substrate is moved with respect to the other A physical mechanism between each inspection point based on a moving mechanism for probing each inspection probe to each inspection point and an electric signal input / output to / from each inspection point via each inspection probe An inspection process for controlling the at least one movement by the moving mechanism and the measurement of the physical quantity by the measurement unit and determining the quality between the inspection points based on the measurement result of the measurement unit A board inspection apparatus comprising:
The inspection processing unit is connected to one connection electrode in the capacitive element by controlling the moving mechanism to move the at least one relative to the other during the inspection of the inspection target substrate. Probing one of the inspection probes to the inspection point defined on the first connecting conductor, and the other connection electrode of the capacitive element should be connected Probing another one of the inspection probes to the inspection point defined on the second connecting conductor portion, and controlling the measuring portion on the first connecting conductor portion A first measurement process for measuring a dielectric loss tangent between the inspection point of the second connection conductor portion and the inspection point on the second connection conductor portion as the physical quantity is executed by the measurement portion. When the dielectric loss tangent of greater than a defined value is measured, the first substrate inspecting apparatus for determining a failure occurs between the connecting conductor portion and the second connecting conductor part.
前記検査対象基板の検査時に、前記少なくとも一方を前記他方に対して移動させることにより、前記容量性素子における一方の接続用電極が接続されているべき第1の接続用導体部上に規定されている前記検査ポイントに前記各検査用プローブのうちの1つをプロービングさせ、かつ、当該容量性素子における他方の接続用電極が接続されているべき第2の接続用導体部上に規定されている前記検査ポイントに当該各検査用プローブのうちの他の1つをプロービングさせると共に、前記第1の接続用導体部上の前記検査ポイントと前記第2の接続用導体部上の前記検査ポイントとの間の誘電正接を前記物理量として測定する第1の測定処理を実行し、予め規定された値を超える誘電正接が測定されたときに、前記第1の接続用導体部および前記第2の接続用導体部の間に不良が生じていると判別する基板検査方法。 At least one of a pair of inspection probes probed at a plurality of inspection points defined on the inspection target substrate on which the capacitive element is mounted and the inspection target substrate is moved with respect to the other to each inspection point. Probing each inspection probe and measuring the physical quantity between the inspection points based on the electrical signals input to and output from the inspection points via the inspection probes. A substrate inspection method for determining pass / fail between each inspection point based on:
At the time of inspection of the substrate to be inspected, the at least one is moved with respect to the other, whereby one of the connection electrodes in the capacitive element is defined on the first connection conductor portion to be connected. Probing one of the inspection probes to the inspection point, and the other connection electrode of the capacitive element is defined on the second connection conductor portion to be connected Probing the inspection point with another one of the inspection probes, and the inspection point on the first connection conductor and the inspection point on the second connection conductor. A first measurement process for measuring a dielectric loss tangent between the first connection conductor and the front when a dielectric loss tangent exceeding a predetermined value is measured. Substrate inspection method to determine the failure occurs between the second connecting conductor part.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012157313A JP2014020815A (en) | 2012-07-13 | 2012-07-13 | Substrate inspection device and substrate inspection method |
| KR1020130077629A KR20140009027A (en) | 2012-07-13 | 2013-07-03 | Apparatus and method for inspecting board |
| CN201310292022.5A CN103543374A (en) | 2012-07-13 | 2013-07-12 | Substrate checking device and substrate checking method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012157313A JP2014020815A (en) | 2012-07-13 | 2012-07-13 | Substrate inspection device and substrate inspection method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014020815A true JP2014020815A (en) | 2014-02-03 |
Family
ID=49967006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012157313A Pending JP2014020815A (en) | 2012-07-13 | 2012-07-13 | Substrate inspection device and substrate inspection method |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2014020815A (en) |
| KR (1) | KR20140009027A (en) |
| CN (1) | CN103543374A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018186180A (en) * | 2017-04-26 | 2018-11-22 | 株式会社パラット | Soldering device and soldering method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6375661B2 (en) * | 2014-03-26 | 2018-08-22 | 日本電産リード株式会社 | Resistance measuring device, substrate inspection device, inspection method, and maintenance method for inspection jig |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01143974A (en) * | 1987-11-30 | 1989-06-06 | Toshiba Corp | In-circuit tester |
| JPH03267763A (en) * | 1990-03-16 | 1991-11-28 | Nippon Oil & Fats Co Ltd | Board tester |
| JPH0499011A (en) * | 1990-08-07 | 1992-03-31 | Nec Corp | Chip type solid-state electrolytic capacitor |
| JP2001004679A (en) * | 1999-06-23 | 2001-01-12 | Mitsubishi Electric Building Techno Service Co Ltd | Insulation monitoring system |
| JP2001183328A (en) * | 1999-12-27 | 2001-07-06 | Railway Technical Res Inst | Apparatus for measuring AC impedance of coating film and method for measuring AC impedance of coating film |
| JP2003090855A (en) * | 2001-09-17 | 2003-03-28 | Toshiba Corp | Electrode inspection device and electrode inspection method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03229178A (en) * | 1990-02-01 | 1991-10-11 | Nec Corp | Substrate inspecting device |
| US6255827B1 (en) * | 1999-04-30 | 2001-07-03 | International Business Machines Corporation | Search routine for 2-point electrical tester |
| JP2007178318A (en) * | 2005-12-28 | 2007-07-12 | Nidec-Read Corp | Substrate inspection device and method |
| JP2008002823A (en) * | 2006-06-20 | 2008-01-10 | Nidec-Read Corp | Substrate inspecting device and substrate inspection method |
| JP4843071B2 (en) * | 2009-06-04 | 2011-12-21 | マイクロクラフト株式会社 | Inspection apparatus and inspection method for printed wiring board |
| JP5391869B2 (en) * | 2009-06-26 | 2014-01-15 | 日本電産リード株式会社 | Board inspection method |
-
2012
- 2012-07-13 JP JP2012157313A patent/JP2014020815A/en active Pending
-
2013
- 2013-07-03 KR KR1020130077629A patent/KR20140009027A/en not_active Ceased
- 2013-07-12 CN CN201310292022.5A patent/CN103543374A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01143974A (en) * | 1987-11-30 | 1989-06-06 | Toshiba Corp | In-circuit tester |
| JPH03267763A (en) * | 1990-03-16 | 1991-11-28 | Nippon Oil & Fats Co Ltd | Board tester |
| JPH0499011A (en) * | 1990-08-07 | 1992-03-31 | Nec Corp | Chip type solid-state electrolytic capacitor |
| JP2001004679A (en) * | 1999-06-23 | 2001-01-12 | Mitsubishi Electric Building Techno Service Co Ltd | Insulation monitoring system |
| JP2001183328A (en) * | 1999-12-27 | 2001-07-06 | Railway Technical Res Inst | Apparatus for measuring AC impedance of coating film and method for measuring AC impedance of coating film |
| JP2003090855A (en) * | 2001-09-17 | 2003-03-28 | Toshiba Corp | Electrode inspection device and electrode inspection method |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018186180A (en) * | 2017-04-26 | 2018-11-22 | 株式会社パラット | Soldering device and soldering method |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103543374A (en) | 2014-01-29 |
| KR20140009027A (en) | 2014-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2019060768A (en) | Resistance measuring device, substrate inspection device, and resistance measuring method | |
| JP2008203077A (en) | Circuit inspection device and method | |
| JP2014020815A (en) | Substrate inspection device and substrate inspection method | |
| KR20090031663A (en) | Board inspection method and board inspection apparatus | |
| JP5191805B2 (en) | Inspection apparatus and inspection method | |
| JP5208787B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
| JP5875815B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
| JP6918659B2 (en) | Circuit board inspection equipment | |
| JP3784479B2 (en) | Circuit board inspection method | |
| JP2005315775A (en) | Four-terminal inspection method and single-terminal inspection jig using a single-sided moving probe | |
| JP6618826B2 (en) | Circuit board inspection equipment | |
| JP5420303B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
| JP6943648B2 (en) | Board inspection equipment and board inspection method | |
| JP6138660B2 (en) | Substrate inspection apparatus and substrate inspection method | |
| JP2010014597A (en) | Mobile contact inspection apparatus | |
| JP6999327B2 (en) | Board inspection equipment | |
| JP5988557B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
| JP2005049314A (en) | Probing test method and probe state detection device | |
| JP6520127B2 (en) | Substrate inspection apparatus, substrate inspection method, and substrate inspection jig | |
| JP5404113B2 (en) | Circuit board pass / fail judgment method | |
| JP2008185509A (en) | Circuit board inspection equipment | |
| JP2007322127A (en) | Method for inspecting substrate and substrate inspection system | |
| JP4597236B2 (en) | Circuit board inspection method and circuit board inspection apparatus | |
| JP2006200973A (en) | Circuit board inspection method and apparatus | |
| JP4282589B2 (en) | Circuit board inspection apparatus and circuit board inspection method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150626 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160531 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160929 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170124 |