[go: up one dir, main page]

JP2014017367A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2014017367A
JP2014017367A JP2012153620A JP2012153620A JP2014017367A JP 2014017367 A JP2014017367 A JP 2014017367A JP 2012153620 A JP2012153620 A JP 2012153620A JP 2012153620 A JP2012153620 A JP 2012153620A JP 2014017367 A JP2014017367 A JP 2014017367A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor element
insulating resin
semiconductor
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012153620A
Other languages
Japanese (ja)
Inventor
Akiko Nishiki
暁己 西木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012153620A priority Critical patent/JP2014017367A/en
Publication of JP2014017367A publication Critical patent/JP2014017367A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W72/0198
    • H10W72/30
    • H10W72/073
    • H10W72/075
    • H10W72/884
    • H10W90/756

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】低背型半導体装置を安価に提供する。
【解決手段】半導体装置1は、半導体素子2と、半導体素子2の裏面2bに対して接するように設けられる絶縁性樹脂部3と、半導体素子2と絶縁性樹脂部3を封止する封止材4と、を備える。絶縁性樹脂部3は、半導体装置1の裏面1bに露出している。半導体素子2は、半導体装置1の表面1aとの間に距離D1を有する高背部7と、半導体装置1の表面1aとの間に距離D1よりも大きい距離D2を有する低背部8と、を有する。絶縁性樹脂部3は、半導体素子2の裏面2bから低背部8の表面8aに至るまで延びている。
【選択図】図2
A low profile semiconductor device is provided at low cost.
A semiconductor device includes a semiconductor element, an insulating resin portion provided so as to be in contact with a back surface of the semiconductor element, and a sealing for sealing the semiconductor element and the insulating resin portion. The material 4 is provided. The insulating resin portion 3 is exposed on the back surface 1 b of the semiconductor device 1. The semiconductor element 2 includes a high back portion 7 having a distance D1 between the surface 1a of the semiconductor device 1 and a low back portion 8 having a distance D2 greater than the distance D1 between the surface 1a of the semiconductor device 1. . The insulating resin portion 3 extends from the back surface 2 b of the semiconductor element 2 to the surface 8 a of the low profile portion 8.
[Selection] Figure 2

Description

本発明は、半導体装置に関する。   The present invention relates to a semiconductor device.

この種の技術として、特許文献1は、ダイパッドを不要にして、薄型化を実現した半導体装置を開示している。この半導体装置は、半導体素子の裏面に予めコーティングした絶縁性樹脂層を半導体装置の裏面に露出させた構造を採っている。この半導体装置を製造するには、(1)半導体ウェハに絶縁性樹脂層をコーティングし、(2)半導体ウェハをダイシングにより個片化して半導体素子を得る。次に、(3)予めリードフレームを配置した樹脂フィルム上の所定エリアに半導体素子を接着する。そして、(4)ワイヤボンディングを経て、エポキシ樹脂等で封止し、(5)樹脂フィルムをピールオフする。そして、最後に、(6)ダイシング装置によって分割することで、半導体装置を得る。   As this type of technology, Patent Document 1 discloses a semiconductor device that does not require a die pad and is thin. This semiconductor device has a structure in which an insulating resin layer previously coated on the back surface of a semiconductor element is exposed on the back surface of the semiconductor device. To manufacture this semiconductor device, (1) an insulating resin layer is coated on a semiconductor wafer, and (2) the semiconductor wafer is separated into pieces by dicing to obtain a semiconductor element. Next, (3) a semiconductor element is bonded to a predetermined area on a resin film on which a lead frame is previously arranged. Then, (4) wire bonding is performed and sealing is performed with an epoxy resin or the like, and (5) the resin film is peeled off. Finally, (6) a semiconductor device is obtained by dividing by a dicing device.

特開2005−294443号公報JP 2005-294443 A

しかし、特許文献1の構成では、半導体ウェハの裏面にダイアタッチフィルム(絶縁性樹脂層)を貼り付けた上でダイシングにより個片化する、という特殊な工程を要するのでそれに対応した特別なマウント設備が必要となり、結果として、半導体装置の高コスト化を招いていた。   However, the configuration of Patent Document 1 requires a special process in which a die attach film (insulating resin layer) is attached to the back surface of the semiconductor wafer and then separated into pieces by dicing. As a result, the cost of the semiconductor device has been increased.

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   Other problems and novel features will become apparent from the description of the specification and the accompanying drawings.

第1の観点によれば、半導体素子と、前記半導体素子の裏面に対して接するように設けられる絶縁性樹脂部と、前記半導体素子と前記絶縁性樹脂部を封止する封止材と、を備えた半導体装置であって、前記絶縁性樹脂部は、前記半導体装置の裏面に露出しており、前記半導体素子は、前記半導体装置の表面との間に距離D1を有する高背部と、前記半導体装置の前記表面との間に前記距離D1よりも大きい距離D2を有する低背部と、を有し、前記絶縁性樹脂部は、前記半導体素子の前記裏面から前記低背部の表面に至るまで延びている、半導体装置が提供される。
第2の観点によれば、半導体素子と、前記半導体素子の裏面に対して接するように設けられる絶縁性樹脂部と、前記半導体素子と前記絶縁性樹脂部を封止する封止材と、を備えた半導体装置であって、前記絶縁性樹脂部は、前記半導体装置の裏面に露出しており、前記半導体素子は、前記半導体装置の表面との間に距離D1を有する高背部と、前記半導体装置の前記表面との間に前記距離D1よりも大きい距離D2を有する低背部と、を有し、前記絶縁性樹脂部は、前記半導体素子の前記裏面に配置される素子裏面部と、前記低背部の前記表面に配置される低背表面部と、前記素子裏面部と前記低背表面部とを連結する連結部と、を含んで構成されている、半導体装置が提供される。
第3の観点によれば、半導体素子と、前記半導体素子の裏面に対して接するように設けられる絶縁性樹脂部と、前記半導体素子と前記絶縁性樹脂部を封止する封止材と、を備えた半導体装置であって、前記絶縁性樹脂部は、前記半導体装置の裏面に露出しており、前記半導体素子は、前記半導体装置の表面側に位置する細部と、前記半導体装置の前記裏面側に位置し、前記細部よりも太い太部と、を有し、前記絶縁性樹脂部は、前記半導体素子の前記裏面に配置される素子裏面部と、前記半導体素子の前記太部を包み込むアンカー部と、を含んで構成されている、半導体装置が提供される。
According to a first aspect, a semiconductor element, an insulating resin portion provided so as to be in contact with a back surface of the semiconductor element, and a sealing material that seals the semiconductor element and the insulating resin portion, The insulating resin portion is exposed on the back surface of the semiconductor device, the semiconductor element has a high-back portion having a distance D1 between the semiconductor device and the semiconductor device, and the semiconductor A low-back portion having a distance D2 larger than the distance D1 between the front surface of the device, and the insulating resin portion extends from the back surface of the semiconductor element to the surface of the low-back portion. A semiconductor device is provided.
According to a second aspect, a semiconductor element, an insulating resin portion provided so as to be in contact with the back surface of the semiconductor element, and a sealing material that seals the semiconductor element and the insulating resin portion, The insulating resin portion is exposed on the back surface of the semiconductor device, the semiconductor element has a high-back portion having a distance D1 between the semiconductor device and the semiconductor device, and the semiconductor A low back portion having a distance D2 larger than the distance D1 between the front surface of the device, and the insulating resin portion is disposed on the back surface of the semiconductor element, and the low surface portion. A semiconductor device is provided that includes a low-profile surface portion disposed on the surface of the back portion, and a connecting portion that couples the element back surface portion and the low-profile surface portion.
According to a third aspect, a semiconductor element, an insulating resin portion provided so as to be in contact with the back surface of the semiconductor element, and a sealing material that seals the semiconductor element and the insulating resin portion, The insulating resin portion is exposed on a back surface of the semiconductor device, and the semiconductor element includes details located on the front surface side of the semiconductor device, and the back surface side of the semiconductor device. The insulating resin portion is disposed on the back surface of the semiconductor element, and the anchor portion wraps around the thick portion of the semiconductor element. And a semiconductor device configured to include:

低背型半導体装置を安価に提供することができる。   A low-profile semiconductor device can be provided at low cost.

図1は、半導体装置の断面図である。(第1実施形態)FIG. 1 is a cross-sectional view of a semiconductor device. (First embodiment) 図2は、半導体装置の断面図であって、形状を説明するためにハッチングを省略している。(第1実施形態)FIG. 2 is a cross-sectional view of the semiconductor device, and hatching is omitted for explaining the shape. (First embodiment) 図3は、半導体装置の断面図であって、形状を説明するためにハッチングを省略している。(第1実施形態)FIG. 3 is a cross-sectional view of the semiconductor device, and hatching is omitted for explaining the shape. (First embodiment) 図4は、半導体装置の底面図である。(第1実施形態)FIG. 4 is a bottom view of the semiconductor device. (First embodiment) 図5(a)は、樹脂フィルム上に絶縁性ペーストを塗布した状態を示す断面図である。図5(b)は、絶縁性ペースト上に半導体素子を搭載した状態を示す断面図である。図5(c)は、ワイヤボンディングした上で一括封止した状態を示す断面図である。(第1実施形態)FIG. 5 (a) is a cross-sectional view showing a state in which an insulating paste is applied on a resin film. FIG. 5 (b) is a cross-sectional view showing a state in which a semiconductor element is mounted on an insulating paste. FIG. 5 (c) is a cross-sectional view showing a state of being collectively sealed after wire bonding. (First embodiment) 図6(d)は、樹脂フィルムを剥がす様子を示す断面図である。図6(e)は、樹脂フィルムを剥がした状態を示す断面図である。図6(f)は、個別切断によって得られた半導体装置を示す断面図である。(第1実施形態)FIG. 6 (d) is a cross-sectional view showing a state where the resin film is peeled off. FIG. 6 (e) is a cross-sectional view showing a state where the resin film is peeled off. FIG. 6 (f) is a cross-sectional view showing a semiconductor device obtained by individual cutting. (First embodiment) 図7は、半導体装置の断面図である。(比較例)FIG. 7 is a cross-sectional view of the semiconductor device. (Comparative example) 図8は、樹脂フィルムを剥がす前の状態を示す断面図である。(比較例)FIG. 8 is a cross-sectional view showing a state before the resin film is peeled off. (Comparative example) 図9は、樹脂フィルムを剥がした状態を示す断面図である。(比較例)FIG. 9 is a cross-sectional view showing a state where the resin film is peeled off. (Comparative example) 図10は、半導体装置の断面図である。(第2実施形態)FIG. 10 is a cross-sectional view of the semiconductor device. (Second Embodiment) 図11は、半導体装置の断面図である。(第3実施形態)FIG. 11 is a cross-sectional view of the semiconductor device. (Third embodiment)

(第1実施形態)
図1に示すように、半導体装置1は、半導体素子2と、絶縁性樹脂部3と、封止材4と、複数の外部端子5と、複数のワイヤー6と、によって構成されている。
(First embodiment)
As shown in FIG. 1, the semiconductor device 1 includes a semiconductor element 2, an insulating resin portion 3, a sealing material 4, a plurality of external terminals 5, and a plurality of wires 6.

半導体装置1は、表面1a及び裏面1b、側面1cを有している。裏面1bは、表面1aと反対側の面である。表面1aと裏面1bは互いに平行である。側面1cは、表面1a及び裏面1bに対して直交する面である。   The semiconductor device 1 has a front surface 1a, a back surface 1b, and a side surface 1c. The back surface 1b is a surface opposite to the front surface 1a. The front surface 1a and the back surface 1b are parallel to each other. The side surface 1c is a surface orthogonal to the front surface 1a and the back surface 1b.

図2に示すように、半導体素子2は、半導体装置1の表面1aとの間に距離D1を有する高背部7と、半導体装置1の表面1aとの間に距離D1よりも大きい距離D2を有する低背部8と、を有している。半導体素子2は、高背部7と低背部8を有することにより、半導体装置1の裏面1bから表面1aに向かって凸となる先細り形状となっている。低背部8は、高背部7の周囲に形成されている。高背部7は、表面7a及び裏面7b、外周面7cを有している。高背部7の表面7aは、半導体装置1の表面1a側の面である。高背部7の裏面7bは、半導体装置1の裏面1b側の面である。低背部8は、表面8a及び裏面8b、外周面8cを有している。低背部8の表面8aは、半導体装置1の表面1a側の面である。低背部8の裏面8bは、半導体装置1の裏面1b側の面である。距離D1は、半導体装置1の表面1aと高背部7の表面7aとの間の距離である。距離D2は、半導体装置1の表面1aと低背部8の表面8aとの間の距離である。そして、本実施形態では、D1<D2が成立している。高背部7の表面7aと低背部8の表面8aは互いに平行である。高背部7の表面7aと低背部8の表面8aは同一面ではない。高背部7の裏面7bと低背部8の裏面8bは互いに平行である。高背部7の裏面7bと低背部8の裏面8bは、同一面を成している。高背部7の表面7aには、半導体素子2の電極2aが複数形成されている。   As shown in FIG. 2, the semiconductor element 2 has a distance D2 larger than the distance D1 between the high-back portion 7 having a distance D1 between the surface 1a of the semiconductor device 1 and the surface 1a of the semiconductor device 1. And a low back portion 8. The semiconductor element 2 has a tapered shape that protrudes from the back surface 1 b of the semiconductor device 1 toward the front surface 1 a by having the high back portion 7 and the low back portion 8. The low back portion 8 is formed around the high back portion 7. The high-back portion 7 has a front surface 7a, a back surface 7b, and an outer peripheral surface 7c. The surface 7 a of the high-back portion 7 is a surface on the surface 1 a side of the semiconductor device 1. The back surface 7 b of the high-profile portion 7 is a surface on the back surface 1 b side of the semiconductor device 1. The low-back portion 8 has a front surface 8a, a back surface 8b, and an outer peripheral surface 8c. The surface 8 a of the low profile portion 8 is a surface on the surface 1 a side of the semiconductor device 1. The back surface 8 b of the low profile portion 8 is a surface on the back surface 1 b side of the semiconductor device 1. The distance D1 is a distance between the surface 1a of the semiconductor device 1 and the surface 7a of the high-back portion 7. The distance D2 is a distance between the surface 1a of the semiconductor device 1 and the surface 8a of the low profile portion 8. In this embodiment, D1 <D2 is established. The surface 7a of the high back portion 7 and the surface 8a of the low back portion 8 are parallel to each other. The surface 7a of the high-back portion 7 and the surface 8a of the low-back portion 8 are not the same surface. The back surface 7b of the high profile portion 7 and the back surface 8b of the low profile portion 8 are parallel to each other. The back surface 7b of the high profile portion 7 and the back surface 8b of the low profile portion 8 are on the same plane. A plurality of electrodes 2 a of the semiconductor element 2 are formed on the surface 7 a of the high-back portion 7.

別の観点で言えば、図3に示すように、半導体素子2は、半導体装置1の表面1a側に位置する細部9と、半導体装置1の裏面1b側に位置し、細部9よりも太い太部10と、を有している。半導体素子2は、細部9と太部10を有することにより、半導体装置1の裏面1bから表面1aに向かって凸となる先細り形状となっている。細部9は、表面9a及び外周面9cを有している。細部9の表面9aは、半導体装置1の表面1a側の面である。太部10は、表面10a及び裏面10b、外周面10cを有している。太部10の表面10aは、半導体装置1の表面1a側の面である。太部10の裏面10bは、半導体装置1の裏面1b側の面である。細部9の表面9aには、半導体素子2の電極2aが複数形成されている。   From another viewpoint, as shown in FIG. 3, the semiconductor element 2 includes a detail 9 positioned on the front surface 1 a side of the semiconductor device 1 and a back surface 1 b side of the semiconductor device 1, and a thicker thickness than the detail 9. Part 10. The semiconductor element 2 has a detail 9 and a thick portion 10, and thus has a tapered shape that protrudes from the back surface 1 b to the front surface 1 a of the semiconductor device 1. The detail 9 has a surface 9a and an outer peripheral surface 9c. The surface 9 a of the detail 9 is a surface on the surface 1 a side of the semiconductor device 1. The thick portion 10 has a front surface 10a, a back surface 10b, and an outer peripheral surface 10c. The surface 10 a of the thick part 10 is a surface on the surface 1 a side of the semiconductor device 1. The back surface 10 b of the thick part 10 is a surface on the back surface 1 b side of the semiconductor device 1. A plurality of electrodes 2 a of the semiconductor element 2 are formed on the surface 9 a of the detail 9.

半導体素子2は、裏面2bを有している。図2において、半導体素子2の裏面2bは、高背部7の裏面7bと低背部8の裏面8bによって構成されている。図3において、半導体素子2の裏面2bは、太部10の裏面10bに相当している。   The semiconductor element 2 has a back surface 2b. In FIG. 2, the back surface 2 b of the semiconductor element 2 is constituted by a back surface 7 b of the high-back portion 7 and a back surface 8 b of the low-back portion 8. In FIG. 3, the back surface 2 b of the semiconductor element 2 corresponds to the back surface 10 b of the thick part 10.

図1に示すように、絶縁性樹脂部3は、例えばエポキシやシリコーンなどの絶縁性樹脂材によって形成されており、半導体素子2の裏面2bに対して接するように設けられている。詳しくは、図2に示すように、絶縁性樹脂部3は、半導体素子2の裏面2bから低背部8の表面8aに至るまで延びて形成されている。別の言葉で言えば、絶縁性樹脂部3は、半導体素子2の裏面2bに配置される素子裏面部3aと、低背部8の表面8aに配置される低背表面部3bと、素子裏面部3aと低背表面部3bとを連結する連結部3cと、を含んで構成されている。 As shown in FIG. 1, the insulating resin portion 3 is formed of an insulating resin material such as epoxy or silicone, and is provided in contact with the back surface 2 b of the semiconductor element 2. Specifically, as shown in FIG. 2, the insulating resin portion 3 is formed to extend from the back surface 2 b of the semiconductor element 2 to the surface 8 a of the low profile portion 8. In other words, the insulating resin portion 3 includes an element back surface portion 3a disposed on the back surface 2b of the semiconductor element 2, a low back surface portion 3b disposed on the surface 8a of the low back portion 8, and an element back surface portion. 3a and the connection part 3c which connects the low-profile surface part 3b.

図3を参照して説明すると、絶縁性樹脂部3は、半導体素子2の裏面2bに配置される素子裏面部3aと、半導体素子2の太部10を包み込むアンカー部3dと、を含んで構成されている。アンカー部3dは、図2の低背表面部3b及び連結部3cに相当している。絶縁性樹脂部3の素子裏面部3aとアンカー部3dは、太部10を、半導体装置1の表面1aに対して直交する方向で挟んでいる。アンカー部3dは、太部10の表面10aに引っ掛かっている。アンカー部3dは、太部10の表面10aと外周面10cに沿ってL字状に延びて形成されている。   Referring to FIG. 3, the insulating resin portion 3 includes an element back surface portion 3 a disposed on the back surface 2 b of the semiconductor element 2 and an anchor portion 3 d that wraps the thick portion 10 of the semiconductor element 2. Has been. The anchor portion 3d corresponds to the low-profile surface portion 3b and the connecting portion 3c in FIG. The element back surface portion 3 a and the anchor portion 3 d of the insulating resin portion 3 sandwich the thick portion 10 in a direction orthogonal to the surface 1 a of the semiconductor device 1. The anchor portion 3d is caught on the surface 10a of the thick portion 10. The anchor portion 3d is formed to extend in an L shape along the surface 10a and the outer peripheral surface 10c of the thick portion 10.

そして、絶縁性樹脂部3は、図1〜図4に示すように、半導体装置1の裏面1bに露出している。従って、半導体素子2から見て、半導体装置1の裏面1b側には、絶縁性樹脂部3しか存在しておらず、所謂アイランドレス型半導体装置を成している。   And the insulating resin part 3 is exposed to the back surface 1b of the semiconductor device 1, as shown in FIGS. Accordingly, when viewed from the semiconductor element 2, only the insulating resin portion 3 exists on the back surface 1 b side of the semiconductor device 1, thereby forming a so-called islandless semiconductor device.

図1に示すように、封止材4は、半導体素子2及び絶縁性樹脂部3、複数の外部端子5、複数のワイヤー6を封止するものである。   As shown in FIG. 1, the sealing material 4 seals the semiconductor element 2, the insulating resin portion 3, the plurality of external terminals 5, and the plurality of wires 6.

複数のワイヤー6は、半導体素子2の複数の電極2aと、複数の外部端子5を接続するためのものである。   The plurality of wires 6 are for connecting the plurality of electrodes 2 a of the semiconductor element 2 and the plurality of external terminals 5.

(製造方法)
次に、半導体装置1の製造方法を説明する。
(Production method)
Next, a method for manufacturing the semiconductor device 1 will be described.

図5(a)に示すように、例えばポリイミドやアクリルを材料とした樹脂フィルム11を用意する。樹脂フィルム11上には、リードフレーム12をセットする。このとき、リードフレーム12は、樹脂フィルム11に対して加熱もしくは加圧による貼付けすることで、樹脂フィルム11に対して固定される。 As shown in FIG. 5 (a), providing a resin film 11 where the polyimide or acrylic with product cost, for example. A lead frame 12 is set on the resin film 11. At this time, the lead frame 12 is fixed to the resin film 11 by being attached to the resin film 11 by heating or pressing.

次に、樹脂フィルム11上であって、リードフレーム12間に絶縁性樹脂ペースト13を適量塗布する。絶縁性樹脂ペースト13は、例えば、エポキシやシリコーンを素材としている。絶縁性樹脂ペースト13の粘度は、好ましくは、10〜30[Pa・s]である。 Next, an appropriate amount of insulating resin paste 13 is applied between the lead frames 12 on the resin film 11. The insulating resin paste 13 is made of, for example , epoxy or silicone . The viscosity of the insulating resin paste 13 is preferably 10 to 30 [Pa · s] .

次に、図5(b)に示すように、ステップカット装置によって予めステップカットした半導体素子2を樹脂フィルム11に設置する。具体的には、半導体素子2を絶縁性樹脂ペースト13に対して強く押し付ける。   Next, as shown in FIG. 5B, the semiconductor element 2 that has been step-cut in advance by a step-cut device is placed on the resin film 11. Specifically, the semiconductor element 2 is strongly pressed against the insulating resin paste 13.

次に、図5(c)に示すように、ワイヤーボンディング装置によってワイヤボンディングを施した後、一括封止にて封止する。   Next, as shown in FIG.5 (c), after performing wire bonding with a wire bonding apparatus, it seals by package sealing.

次に、図6(d)に示すように、樹脂フィルム11を引き剥がして除去する。   Next, as shown in FIG. 6D, the resin film 11 is peeled off and removed.

次に、図6(e)に示すように、図示しないブレードで個片切断することで、図6(f)に示す半導体装置1を得る。   Next, as shown in FIG. 6E, the semiconductor device 1 shown in FIG. 6F is obtained by cutting the individual pieces with a blade (not shown).

ここで、図7〜図9を参照して、本実施形態の比較例を説明する。図7の半導体装置100では、絶縁性樹脂部101は層状に形成されている。この場合、図8に示すように、有機質の絶縁性樹脂部101と有機質の樹脂フィルム102との間の接着力Xは、有機質の絶縁性樹脂部101と無機質の半導体素子103との間の接着力Yを上回る。従って、樹脂フィルム102を引き剥がす際、図9に示すように、絶縁性樹脂部101は、樹脂フィルム102上に留まり、半導体素子103から剥がれてしまうことがある。この結果、半導体素子103は、半導体装置1の外部に露出し、所望の機能を発揮することは不可能となる。   Here, a comparative example of the present embodiment will be described with reference to FIGS. In the semiconductor device 100 of FIG. 7, the insulating resin portion 101 is formed in a layer shape. In this case, as shown in FIG. 8, the adhesive force X between the organic insulating resin portion 101 and the organic resin film 102 is the adhesion between the organic insulating resin portion 101 and the inorganic semiconductor element 103. Over force Y. Therefore, when the resin film 102 is peeled off, the insulating resin portion 101 may remain on the resin film 102 and peel from the semiconductor element 103 as shown in FIG. As a result, the semiconductor element 103 is exposed to the outside of the semiconductor device 1 and cannot perform a desired function.

これに対し、本実施形態では、図2に示すように、低背表面部3b及び連結部3cによるアンカー効果により、素子裏面部3aは、半導体素子2の裏面2bから引き剥がされ難い。また、図3に示すように、アンカー部3dによるアンカー効果により、素子裏面部3aは、半導体素子2の裏面2bから引き剥がされ難い。更に言えば、低背表面部3bや連結部3c、アンカー部3dの存在により、半導体素子2と絶縁性樹脂部3との接触面積が大きいので、半導体素子2から絶縁性樹脂部3は剥がれ難くなっている。   On the other hand, in this embodiment, as shown in FIG. 2, the element back surface portion 3 a is hardly peeled off from the back surface 2 b of the semiconductor element 2 due to the anchor effect by the low-profile surface portion 3 b and the connecting portion 3 c. As shown in FIG. 3, the element back surface portion 3 a is hardly peeled off from the back surface 2 b of the semiconductor element 2 due to the anchor effect by the anchor portion 3 d. Furthermore, since the contact area between the semiconductor element 2 and the insulating resin part 3 is large due to the presence of the low-profile surface part 3b, the connecting part 3c, and the anchor part 3d, the insulating resin part 3 is difficult to peel off from the semiconductor element 2. It has become.

以上に、第1実施形態を説明したが、第1実施形態は、以下の特長を有している。
(1)半導体装置1は、半導体素子2と、半導体素子2の裏面2bに対して接するように設けられる絶縁性樹脂部3と、半導体素子2と絶縁性樹脂部3を封止する封止材4と、を備える。絶縁性樹脂部3は、半導体装置1の裏面1bに露出している。半導体素子2は、半導体装置1の表面1aとの間に距離D1を有する高背部7と、半導体装置1の表面1aとの間に距離D1よりも大きい距離D2を有する低背部8と、を有する。絶縁性樹脂部3は、半導体素子2の裏面2bから低背部8の表面8aに至るまで延びている。
(2)換言すれば、絶縁性樹脂部3は、半導体素子2の裏面2bに配置される素子裏面部3aと、低背部8の表面8aに配置される低背表面部3bと、素子裏面部3aと低背表面部3bとを連結する連結部3cと、を含んで構成されている。
(3)半導体装置1は、半導体素子2と、半導体素子2の裏面2bに対して接するように設けられる絶縁性樹脂部3と、半導体素子2と絶縁性樹脂部3を封止する封止材4と、を備える。絶縁性樹脂部3は、半導体装置1の裏面1bに露出している。半導体素子2は、半導体装置1の表面1a側に位置する細部9と、半導体装置1の裏面1b側に位置し、細部9よりも太い太部10と、を有している。絶縁性樹脂部3は、半導体素子2の裏面2bに配置される素子裏面部3aと、半導体素子2の太部10を包み込むアンカー部3dと、を含んで構成されている。
Although the first embodiment has been described above, the first embodiment has the following features.
(1) The semiconductor device 1 includes a semiconductor element 2, an insulating resin part 3 provided so as to be in contact with the back surface 2b of the semiconductor element 2, and a sealing material for sealing the semiconductor element 2 and the insulating resin part 3. 4. The insulating resin portion 3 is exposed on the back surface 1 b of the semiconductor device 1. The semiconductor element 2 includes a high back portion 7 having a distance D1 between the surface 1a of the semiconductor device 1 and a low back portion 8 having a distance D2 greater than the distance D1 between the surface 1a of the semiconductor device 1. . The insulating resin portion 3 extends from the back surface 2 b of the semiconductor element 2 to the surface 8 a of the low profile portion 8.
(2) In other words, the insulating resin portion 3 includes the element back surface portion 3a disposed on the back surface 2b of the semiconductor element 2, the low profile surface portion 3b disposed on the surface 8a of the low profile portion 8, and the element back surface portion. 3a and the connection part 3c which connects the low-profile surface part 3b.
(3) The semiconductor device 1 includes a semiconductor element 2, an insulating resin portion 3 provided so as to be in contact with the back surface 2b of the semiconductor element 2, and a sealing material that seals the semiconductor element 2 and the insulating resin portion 3. 4. The insulating resin portion 3 is exposed on the back surface 1 b of the semiconductor device 1. The semiconductor element 2 has a detail 9 located on the front surface 1 a side of the semiconductor device 1 and a thick portion 10 located on the back surface 1 b side of the semiconductor device 1 and thicker than the detail 9. The insulating resin portion 3 includes an element back surface portion 3 a disposed on the back surface 2 b of the semiconductor element 2 and an anchor portion 3 d that wraps the thick portion 10 of the semiconductor element 2.

また、絶縁性樹脂部3は、半導体素子2の電極2aに達しないので、半導体素子2の電極2aに対するワイヤボンディングを阻害することがない。   Further, since the insulating resin portion 3 does not reach the electrode 2a of the semiconductor element 2, wire bonding to the electrode 2a of the semiconductor element 2 is not hindered.

(第2実施形態)
次に、図10を参照しつつ、第2実施形態を説明する。ここでは、本実施形態が上記第1実施形態と異なる点を中心に説明し、重複する説明は適宜省略する。また、上記第1実施形態の各構成要素に対応する構成要素には原則として同一の符号を付すこととする。
(Second Embodiment)
Next, a second embodiment will be described with reference to FIG. Here, the present embodiment will be described with a focus on differences from the first embodiment, and overlapping descriptions will be omitted as appropriate. In addition, in principle, the same reference numerals are assigned to components corresponding to the respective components of the first embodiment.

本実施形態において、低背部8の表面8a(太部10の表面10a、図3を併せて参照)には、半導体装置1の表面1aから離れる方向へ窪む窪み部15が形成されている。窪み部15は、半導体素子2寄りに形成されている。絶縁性樹脂部3は、窪み部15内に充填される。以上の構成によれば、半導体素子2と絶縁性樹脂部3の接触面積を大きく確保できるので、樹脂フィルム11を引き剥がす際に、絶縁性樹脂部3が半導体素子2から剥がれてしまうことを抑制できる。   In the present embodiment, a recess 15 that is recessed in a direction away from the surface 1 a of the semiconductor device 1 is formed on the surface 8 a of the low-profile portion 8 (the surface 10 a of the thick portion 10, see also FIG. 3). The recess 15 is formed closer to the semiconductor element 2. The insulating resin part 3 is filled in the hollow part 15. According to the above configuration, since a large contact area between the semiconductor element 2 and the insulating resin portion 3 can be secured, the insulating resin portion 3 is prevented from being peeled off from the semiconductor element 2 when the resin film 11 is peeled off. it can.

(第3実施形態)
次に、図11を参照しつつ、第3実施形態を説明する。ここでは、本実施形態が上記第1実施形態と異なる点を中心に説明し、重複する説明は適宜省略する。また、上記第1実施形態の各構成要素に対応する構成要素には原則として同一の符号を付すこととする。
(Third embodiment)
Next, a third embodiment will be described with reference to FIG. Here, the present embodiment will be described with a focus on differences from the first embodiment, and overlapping descriptions will be omitted as appropriate. In addition, in principle, the same reference numerals are assigned to components corresponding to the respective components of the first embodiment.

本実施形態において、低背部8の表面8a(太部10の表面10a、図3を併せて参照)には、半導体装置1の表面1aから離れる方向へ窪む窪み部16が形成されている。窪み部16は、半導体素子2から遠い側に形成されている。絶縁性樹脂部3は、窪み部16内に充填される。以上の構成によれば、半導体素子2と絶縁性樹脂部3の接触面積を大きく確保できるので、樹脂フィルム11を引き剥がす際に、絶縁性樹脂部3が半導体素子2から剥がれてしまうことを抑制できる。   In the present embodiment, a recess 16 that is recessed in a direction away from the surface 1a of the semiconductor device 1 is formed on the surface 8a of the low-profile portion 8 (the surface 10a of the thick portion 10, see also FIG. 3). The recess 16 is formed on the side far from the semiconductor element 2. The insulating resin part 3 is filled in the hollow part 16. According to the above configuration, since a large contact area between the semiconductor element 2 and the insulating resin portion 3 can be secured, the insulating resin portion 3 is prevented from being peeled off from the semiconductor element 2 when the resin film 11 is peeled off. it can.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the embodiments already described, and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.

1 半導体装置
2 半導体素子
3 絶縁性樹脂部
4 封止材
5 外部端子
6 ワイヤー
7 高背部
8 低背部
9 細部
10 太部
DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Semiconductor element 3 Insulating resin part 4 Sealing material 5 External terminal 6 Wire 7 High back part 8 Low back part 9 Detail 10 Thick part

Claims (9)

半導体素子と、
前記半導体素子の裏面に対して接するように設けられる絶縁性樹脂部と、
前記半導体素子と前記絶縁性樹脂部を封止する封止材と、
を備えた半導体装置であって、
前記絶縁性樹脂部は、前記半導体装置の裏面に露出しており、
前記半導体素子は、前記半導体装置の表面との間に距離D1を有する高背部と、前記半導体装置の前記表面との間に前記距離D1よりも大きい距離D2を有する低背部と、を有し、
前記絶縁性樹脂部は、前記半導体素子の前記裏面から前記低背部の表面に至るまで延びている、
半導体装置。
A semiconductor element;
An insulating resin portion provided so as to be in contact with the back surface of the semiconductor element;
A sealing material for sealing the semiconductor element and the insulating resin portion;
A semiconductor device comprising:
The insulating resin portion is exposed on the back surface of the semiconductor device,
The semiconductor element has a high-back portion having a distance D1 between the surface of the semiconductor device and a low-back portion having a distance D2 larger than the distance D1 between the surface of the semiconductor device,
The insulating resin portion extends from the back surface of the semiconductor element to the surface of the low profile portion,
Semiconductor device.
請求項1に記載の半導体装置であって、
外部端子と、
前記外部端子と前記半導体素子を接続するワイヤーと、
を更に備え、
前記半導体素子の前記高背部の前記表面には、前記ワイヤーが接続される電極が形成されている、
半導体装置。
The semiconductor device according to claim 1,
An external terminal,
A wire connecting the external terminal and the semiconductor element;
Further comprising
An electrode to which the wire is connected is formed on the surface of the high profile portion of the semiconductor element.
Semiconductor device.
請求項1に記載の半導体装置であって、
前記半導体素子の前記低背部の前記表面には、前記半導体装置の前記表面から離れる方向へ窪む窪み部が形成されている、
半導体装置。
The semiconductor device according to claim 1,
On the surface of the low-profile portion of the semiconductor element, a recess is formed that is recessed in a direction away from the surface of the semiconductor device.
Semiconductor device.
半導体素子と、
前記半導体素子の裏面に対して接するように設けられる絶縁性樹脂部と、
前記半導体素子と前記絶縁性樹脂部を封止する封止材と、
を備えた半導体装置であって、
前記絶縁性樹脂部は、前記半導体装置の裏面に露出しており、
前記半導体素子は、前記半導体装置の表面との間に距離D1を有する高背部と、前記半導体装置の前記表面との間に前記距離D1よりも大きい距離D2を有する低背部と、を有し、
前記絶縁性樹脂部は、前記半導体素子の前記裏面に配置される素子裏面部と、前記低背部の前記表面に配置される低背表面部と、前記素子裏面部と前記低背表面部とを連結する連結部と、を含んで構成されている、
半導体装置。
A semiconductor element;
An insulating resin portion provided so as to be in contact with the back surface of the semiconductor element;
A sealing material for sealing the semiconductor element and the insulating resin portion;
A semiconductor device comprising:
The insulating resin portion is exposed on the back surface of the semiconductor device,
The semiconductor element has a high-back portion having a distance D1 between the surface of the semiconductor device and a low-back portion having a distance D2 larger than the distance D1 between the surface of the semiconductor device,
The insulating resin portion includes an element back surface portion disposed on the back surface of the semiconductor element, a low profile surface portion disposed on the surface of the low profile portion, the element back surface portion, and the low profile surface portion. And a connecting portion to be connected,
Semiconductor device.
請求項4に記載の半導体装置であって、
外部端子と、
前記外部端子と前記半導体素子を接続するワイヤーと、
を更に備え、
前記半導体素子の前記高背部の前記表面には、前記ワイヤーが接続される電極が形成されている、
半導体装置。
The semiconductor device according to claim 4,
An external terminal,
A wire connecting the external terminal and the semiconductor element;
Further comprising
An electrode to which the wire is connected is formed on the surface of the high profile portion of the semiconductor element.
Semiconductor device.
請求項4に記載の半導体装置であって、
前記半導体素子の前記低背部の前記表面には、前記半導体装置の前記表面から離れる方向へ窪む窪み部が形成されている、
半導体装置。
The semiconductor device according to claim 4,
On the surface of the low-profile portion of the semiconductor element, a recess is formed that is recessed in a direction away from the surface of the semiconductor device.
Semiconductor device.
半導体素子と、
前記半導体素子の裏面に対して接するように設けられる絶縁性樹脂部と、
前記半導体素子と前記絶縁性樹脂部を封止する封止材と、
を備えた半導体装置であって、
前記絶縁性樹脂部は、前記半導体装置の裏面に露出しており、
前記半導体素子は、前記半導体装置の表面側に位置する細部と、前記半導体装置の前記裏面側に位置し、前記細部よりも太い太部と、を有し、
前記絶縁性樹脂部は、前記半導体素子の前記裏面に配置される素子裏面部と、前記半導体素子の前記太部を包み込むアンカー部と、を含んで構成されている、
半導体装置。
A semiconductor element;
An insulating resin portion provided so as to be in contact with the back surface of the semiconductor element;
A sealing material for sealing the semiconductor element and the insulating resin portion;
A semiconductor device comprising:
The insulating resin portion is exposed on the back surface of the semiconductor device,
The semiconductor element has a detail located on the front side of the semiconductor device, and a thick part located on the back side of the semiconductor device and thicker than the detail,
The insulating resin portion includes an element back surface portion disposed on the back surface of the semiconductor element, and an anchor portion that wraps around the thick portion of the semiconductor element.
Semiconductor device.
請求項7に記載の半導体装置であって、
外部端子と、
前記外部端子と前記半導体素子を接続するワイヤーと、
を更に備え、
前記半導体素子の前記細部の前記表面には、前記ワイヤーが接続される電極が形成されている、
半導体装置。
The semiconductor device according to claim 7,
An external terminal,
A wire connecting the external terminal and the semiconductor element;
Further comprising
An electrode to which the wire is connected is formed on the surface of the detail of the semiconductor element.
Semiconductor device.
請求項7に記載の半導体装置であって、
前記半導体素子の前記太部の前記表面には、前記半導体装置の前記表面から離れる方向へ窪む窪み部が形成されている、
半導体装置。
The semiconductor device according to claim 7,
On the surface of the thick part of the semiconductor element, a recess is formed that is recessed in a direction away from the surface of the semiconductor device.
Semiconductor device.
JP2012153620A 2012-07-09 2012-07-09 Semiconductor device Pending JP2014017367A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012153620A JP2014017367A (en) 2012-07-09 2012-07-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012153620A JP2014017367A (en) 2012-07-09 2012-07-09 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2014017367A true JP2014017367A (en) 2014-01-30

Family

ID=50111810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012153620A Pending JP2014017367A (en) 2012-07-09 2012-07-09 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2014017367A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017044492A (en) * 2015-08-24 2017-03-02 京セラ株式会社 Sensor and bonded structure
WO2019021766A1 (en) * 2017-07-24 2019-01-31 株式会社デンソー Semiconductor device and method for producing semiconductor device
JP2019024084A (en) * 2017-07-24 2019-02-14 株式会社デンソー Semiconductor device and method for manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017044492A (en) * 2015-08-24 2017-03-02 京セラ株式会社 Sensor and bonded structure
WO2019021766A1 (en) * 2017-07-24 2019-01-31 株式会社デンソー Semiconductor device and method for producing semiconductor device
JP2019024084A (en) * 2017-07-24 2019-02-14 株式会社デンソー Semiconductor device and method for manufacturing semiconductor device
US11355357B2 (en) 2017-07-24 2022-06-07 Denso Corporation Semiconductor device and method for producing the semiconductor device

Similar Documents

Publication Publication Date Title
CN102344110B (en) Quad flat non-leaded package structure and method of micro electro mechanical system device
JP6370071B2 (en) Semiconductor device and manufacturing method thereof
JP2015517745A5 (en)
JP2002261228A (en) Lead frame
CN102347424A (en) Semiconductor device, lead frame assembly, and method for fabricating same
US8609467B2 (en) Lead frame and method for manufacturing circuit device using the same
JP2014017367A (en) Semiconductor device
JP2013138087A (en) Semiconductor module and manufacturing method of the same
TW201310713A (en) Light emitting diode packaging method
JP5497030B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN106373932A (en) Packaging device and manufacturing method
WO2011030368A1 (en) Semiconductor device and method for manufacturing same
JP2016062906A (en) Light-emitting device and manufacturing method thereof
US9178093B2 (en) Solar cell module on molded lead-frame and method of manufacture
TW200822315A (en) Sensor type semiconductor package and fabrication method thereof
JP2006066551A5 (en)
JP6651699B2 (en) Manufacturing method of side emission type light emitting device
JP2010087442A (en) Semiconductor device, and method of manufacturing the same
US9905498B2 (en) Electronic package
JPWO2011118787A1 (en) Method for manufacturing glass-embedded silicon substrate
TWI251887B (en) Chip-packaging process without lead frame
WO2012053131A1 (en) Semiconductor device, and manufacturing method for same
JP2012164798A (en) Semiconductor device and manufacturing method of the same
JP3831380B2 (en) Semiconductor device
TW201545378A (en) Package structure and its manufacturing method