[go: up one dir, main page]

JP2014011177A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2014011177A
JP2014011177A JP2012144336A JP2012144336A JP2014011177A JP 2014011177 A JP2014011177 A JP 2014011177A JP 2012144336 A JP2012144336 A JP 2012144336A JP 2012144336 A JP2012144336 A JP 2012144336A JP 2014011177 A JP2014011177 A JP 2014011177A
Authority
JP
Japan
Prior art keywords
electrode
conductivity type
type diffusion
semiconductor device
diffusion region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012144336A
Other languages
Japanese (ja)
Inventor
Yuki Sugano
勇希 菅野
Shinichi Kurita
信一 栗田
Takeshi Terakawa
武士 寺川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2012144336A priority Critical patent/JP2014011177A/en
Publication of JP2014011177A publication Critical patent/JP2014011177A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体装置を構成する各電極を簡易な方法で形成することのできる半導体装置を提供する。
【解決手段】表面に第1導電型半導体層を備えた半導体基板と、前記半導体層上に第2導電型の不純物を低濃度で拡散して形成した第2導電型の拡散領域と、該拡散領域上に形成したショットキー金属と、該ショットキー金属の表面に形成した第1電極と、前記半導体基板の裏面に形成した第2電極を備え、前記第1電極と第2電極は同一の金属材料で形成した。
【選択図】図1
Provided is a semiconductor device in which each electrode constituting the semiconductor device can be formed by a simple method.
A semiconductor substrate having a first conductivity type semiconductor layer on a surface, a second conductivity type diffusion region formed by diffusing a second conductivity type impurity at a low concentration on the semiconductor layer, and the diffusion A Schottky metal formed on the region; a first electrode formed on the surface of the Schottky metal; and a second electrode formed on the back surface of the semiconductor substrate, wherein the first electrode and the second electrode are the same metal. Made of material.
[Selection] Figure 1

Description

本発明は、半導体装置に係り、特に、ダイオードなどの整流素子を構成するに好適な半導体装置に関する。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device suitable for forming a rectifying element such as a diode.

近年では、自動車が排出するCOの排出量が規制され、これに伴い、エンジンで駆動されるオルタネータにおいても、整流時に発生する損失が低減された整流素子が望まれるようになった。 In recent years, the amount of CO 2 emitted by automobiles has been regulated, and accordingly, an alternator driven by an engine is desired to have a rectifying element with reduced loss generated during rectification.

特許文献1には、このような素子として、PN接合およびショットキー接合を併せ持つ量産化が可能な複合整流素子が提案されている。   Patent Document 1 proposes a composite rectifying element capable of mass production having both a PN junction and a Schottky junction as such an element.

特開平3−250670号公報JP-A-3-250670

前述のような複合整流素子は、例えば、図3に示すような方法で製作されている。まず高濃度N型基板1に、エピタキシャル層2、シリコン酸化膜6を形成した後、前記酸化膜に形成した開口を通してP型不純物を拡散してP型拡散層4を形成する(図3a)。   The composite rectifying element as described above is manufactured by a method as shown in FIG. 3, for example. First, an epitaxial layer 2 and a silicon oxide film 6 are formed on a high-concentration N-type substrate 1, and then a P-type impurity is diffused through an opening formed in the oxide film to form a P-type diffusion layer 4 (FIG. 3a).

次いで、前記シリコン酸化膜6を除去した後、P型不純物を低濃度で拡散して、前記P型拡散層4の間に低濃度P型拡散層5を形成する(図3b)。次に、前記P型拡散層4、低濃度P型拡散層5上にショットキー金属7を、蒸着法あるいはスパッタ法を用いて形成する(図3c)。   Next, after the silicon oxide film 6 is removed, P-type impurities are diffused at a low concentration to form a low-concentration P-type diffusion layer 5 between the P-type diffusion layers 4 (FIG. 3b). Next, a Schottky metal 7 is formed on the P-type diffusion layer 4 and the low-concentration P-type diffusion layer 5 by vapor deposition or sputtering (FIG. 3c).

その後、ショットキー金属7上に、はんだ電極8,9を蒸着法またはスパッタ法を用いて形成する(図3d)。その後、シリコン酸化膜6上に付着したショットキー金属7、はんだ電極8,9をフォトリソグラフィ技術を用いて除去する。その後、裏面にはんだ電極10,11を形成する(図3e)。   Thereafter, solder electrodes 8 and 9 are formed on the Schottky metal 7 by vapor deposition or sputtering (FIG. 3d). Thereafter, the Schottky metal 7 and the solder electrodes 8 and 9 attached on the silicon oxide film 6 are removed by using a photolithography technique. Thereafter, solder electrodes 10 and 11 are formed on the back surface (FIG. 3e).

このように、複合素子の生成に際して、基板上に拡散層を形成した後、ショットキーメタルを蒸着法またはスパッタ法を用いて形成し、その上にはんだ電極を蒸着法またはスパッタ法用いて形成する。その後絶縁膜上に付着したショットキー金属およびはんだ電極をフォトリソグラフィ技術を用いて除去した後、裏面にはんだ電極を形成する。   As described above, when the composite element is formed, after forming the diffusion layer on the substrate, the Schottky metal is formed using the vapor deposition method or the sputtering method, and the solder electrode is formed thereon using the vapor deposition method or the sputtering method. . Thereafter, the Schottky metal and the solder electrode adhering to the insulating film are removed using a photolithography technique, and then a solder electrode is formed on the back surface.

この方法によれば、アノード電極形成およびカソード電極形成のために、真空蒸着法またはスパッタ法を用いた電極形成作業を2度行わなくてはならない。   According to this method, the electrode forming operation using the vacuum evaporation method or the sputtering method must be performed twice for forming the anode electrode and the cathode electrode.

本発明は、このような問題に鑑みて成されたもので、半導体装置を構成する各電極を簡易な方法で形成することのできる半導体装置を提供するものである。   The present invention has been made in view of such a problem, and provides a semiconductor device in which each electrode constituting the semiconductor device can be formed by a simple method.

本発明は上記課題を解決するため、次のような手段を採用した。   In order to solve the above problems, the present invention employs the following means.

表面に第1導電型半導体層を備えた半導体基板と、前記半導体層上に第2導電型の不純物を低濃度で拡散して形成した第1導電型の拡散領域と、該拡散領域上に形成したショットキー金属と、該ショットキー金属の表面に形成した第1電極と、前記半導体基板の裏面に形成した第2電極を備え、前記第1電極と第2電極は同一の金属材料で形成した。   A semiconductor substrate having a first conductivity type semiconductor layer on the surface, a first conductivity type diffusion region formed by diffusing a second conductivity type impurity at a low concentration on the semiconductor layer, and formed on the diffusion region A Schottky metal, a first electrode formed on the surface of the Schottky metal, and a second electrode formed on the back surface of the semiconductor substrate, wherein the first electrode and the second electrode are formed of the same metal material. .

本発明は、以上の構成を備えるため、半導体装置を構成する各電極を簡易な方法で形成することができる。   Since the present invention has the above-described configuration, each electrode constituting the semiconductor device can be formed by a simple method.

第1の実施形態にかかる半導体装置を説明する図である。It is a figure explaining the semiconductor device concerning a 1st embodiment. 第2の実施形態にかかる半導体装置を説明する図である。It is a figure explaining the semiconductor device concerning a 2nd embodiment. 従来の半導体装置を説明する図である。It is a figure explaining the conventional semiconductor device. 接合電位を説明する図である。It is a figure explaining junction potential.

以下、本発明の実施形態を添付図面を参照しながら説明する。   Embodiments of the present invention will be described below with reference to the accompanying drawings.

(実施形態1)
実施形態1を、図1を用いて説明する。図1は、本実施形態にかかる半導体装置であるダイオードおよびその製法を説明する図である。
(Embodiment 1)
The first embodiment will be described with reference to FIG. FIG. 1 is a diagram for explaining a diode that is a semiconductor device according to the present embodiment and a method for manufacturing the diode.

まず、高濃度N型基板1に、高濃度N型基板1よりも低濃度のN型エピタキシャル層2、シリコン酸化膜6を形成して、シリコン酸化膜層6に開口を形成した後、該開口を通してN型不純物を拡散してN型エピタキシャル層2よりも高濃度のN型拡散層3を島状に複数個形成する(図1a)。次いで、前記開口を拡大した後、該開口を通してP型不純物を拡散してN型エピタキシャル層2よりも高濃度のP型拡散層4を島状に複数個、N型拡散層3の上部を含むように形成する。このとき、P型拡散層4とN型拡散層3によるPN接合Aが形成される(図1b)。   First, an N-type epitaxial layer 2 and a silicon oxide film 6 having a lower concentration than the high-concentration N-type substrate 1 are formed on the high-concentration N-type substrate 1, and an opening is formed in the silicon oxide film layer 6. A plurality of N-type diffusion layers 3 having a higher concentration than that of the N-type epitaxial layer 2 are formed in an island shape by diffusing the N-type impurities (FIG. 1a). Next, after the opening is enlarged, P-type impurities are diffused through the opening, and a plurality of P-type diffusion layers 4 having a higher concentration than the N-type epitaxial layer 2 are formed in an island shape, and the upper part of the N-type diffusion layer 3 is included. To form. At this time, a PN junction A is formed by the P-type diffusion layer 4 and the N-type diffusion layer 3 (FIG. 1b).

なお、P型拡散層4およびN型拡散層3の平面形状は、円またはストライプ状である。   The planar shape of the P-type diffusion layer 4 and the N-type diffusion layer 3 is a circle or a stripe.

次いで、前記シリコン酸化膜6を除去した後、P型不純物を低濃度で拡散して、前記P型拡散層4の間にP型拡散層4よりも低濃度の低濃度P型拡散層5を形成する(図1c)。   Next, after removing the silicon oxide film 6, P-type impurities are diffused at a low concentration, and a low-concentration P-type diffusion layer 5 having a lower concentration than the P-type diffusion layer 4 is formed between the P-type diffusion layers 4. Form (FIG. 1c).

次に、前記P型拡散層4、低濃度P型拡散層5上にショットキー電極7を、蒸着法あるいはスパッタ法を用いて形成し、低濃度P型拡散層5との間にショットキー接合Bを形成する(図1d)。なお、P型拡散層4とショットキー電極7間ではオーミック接合Cが形成される。また、シヨットキー電極7としては、モリブデン、チタン、白金等の金属を用いることができる。   Next, a Schottky electrode 7 is formed on the P-type diffusion layer 4 and the low-concentration P-type diffusion layer 5 by vapor deposition or sputtering, and a Schottky junction is formed between the P-type diffusion layer 4 and the low-concentration P-type diffusion layer 5. B is formed (FIG. 1d). An ohmic junction C is formed between the P-type diffusion layer 4 and the Schottky electrode 7. Moreover, as the shiyoto key electrode 7, metals, such as molybdenum, titanium, platinum, can be used.

図4は、接合電位を説明する図であり、図4(a)は従来技術による接合電位、図4(b)は本発明による接合電位を示す図である。   4A and 4B are diagrams for explaining the junction potential. FIG. 4A is a diagram showing the junction potential according to the prior art, and FIG. 4B is a diagram showing the junction potential according to the present invention.

図4(b)に示すように、ショットキー電極下にP−層(低濃度P型拡散層5に相当)をイオン注入法を用いて設け、ショットキー接合を金属/シリコン界面ではなく、P−層中のシリコン内部に形成するので、ショットキー電極/シリコン界面のダメージによる漏れ電流の増大を防止することができ、また、P−層のイオン注入量により、ショットキー接合高さを選択することが可能となる。   As shown in FIG. 4B, a P− layer (corresponding to the low-concentration P-type diffusion layer 5) is provided under the Schottky electrode by using the ion implantation method, and the Schottky junction is not a metal / silicon interface, but P -Since it is formed inside the silicon in the layer, an increase in leakage current due to damage of the Schottky electrode / silicon interface can be prevented, and the Schottky junction height is selected according to the ion implantation amount of the P- layer. It becomes possible.

次に、このようにしてショットキー電極が形成された基板をめっき液(例えばNiめっき液)に浸漬する。めっき液に浸漬することにより、基板表面のショットキー電極7上にはアノード電極8が形成され、基板1の裏面(下面)上にはカソード電極9が形成される(図1e)。   Next, the substrate on which the Schottky electrode is thus formed is immersed in a plating solution (for example, a Ni plating solution). By dipping in the plating solution, an anode electrode 8 is formed on the Schottky electrode 7 on the substrate surface, and a cathode electrode 9 is formed on the back surface (lower surface) of the substrate 1 (FIG. 1e).

このように、本実施形態では、めっき法(無電解Niめっき)を用いてアノード電極8およびカソード電極9を形成するので、基板をめっき液に浸漬するという作業のみで、アノード電極8およびカソード電極9を形成することが可能となる。   Thus, in this embodiment, since the anode electrode 8 and the cathode electrode 9 are formed using a plating method (electroless Ni plating), the anode electrode 8 and the cathode electrode can be obtained only by immersing the substrate in the plating solution. 9 can be formed.

また、絶縁膜であるシリコン酸化膜6上には、めっき液が付着することが無いため、従来技術のようにホトリソ技術を用いて金属を除去する必要が無くなる。このため、製造工程の簡略化が可能であり、且つ半導体装置の製造原価の低減も可能となる。   Further, since the plating solution does not adhere onto the silicon oxide film 6 which is an insulating film, it is not necessary to remove the metal using the photolithography technique as in the conventional technique. For this reason, the manufacturing process can be simplified, and the manufacturing cost of the semiconductor device can be reduced.

このように、本実施形態によれば、従来技術(真空蒸着法またはスパッタ法を用いてショットキー電極7上にアノード電極8および9を形成し、さらに、基板1の裏面には真空蒸着法またはスパッタ法を用いてカソード電極10および11を形成する)とは相違して、めっき法を用いてアノード電極8およびカソード電極9を形成するので、基板をめっき液に浸漬するという作業のみで、アノード電極8およびカソード電極9を簡易に形成することができる。また、アノード電極8を分離するために形成した絶縁膜(シリコン酸化膜)6上にはめっき液が付着することが無いため、形成された電極材料を除去する手間を省略することが可能である。   As described above, according to the present embodiment, the anode electrodes 8 and 9 are formed on the Schottky electrode 7 by using the conventional technique (vacuum deposition method or sputtering method, and further, the vacuum deposition method or Unlike the case where the cathode electrodes 10 and 11 are formed by using the sputtering method, the anode electrode 8 and the cathode electrode 9 are formed by using the plating method. The electrode 8 and the cathode electrode 9 can be easily formed. Moreover, since the plating solution does not adhere to the insulating film (silicon oxide film) 6 formed for separating the anode electrode 8, it is possible to omit the trouble of removing the formed electrode material. .

(実施形態2)
第2の実施形態を、図2を用いて説明する。図1に示す第1の実施形態では、ショットキー電極を構成する材料として、モリブデン、チタン、白金等の金属材料(アノード電極あるいはカソード電極を構成する材料とは異なる材料)を用いる例を示した。
(Embodiment 2)
A second embodiment will be described with reference to FIG. In the first embodiment shown in FIG. 1, an example in which a metal material such as molybdenum, titanium, or platinum (a material different from the material constituting the anode electrode or the cathode electrode) is used as the material constituting the Schottky electrode is shown. .

本実施形態では、ショットキー電極を構成する材料として,ダイオードのアノード電極あるいはカソード電極を構成する材料と同じ材料を用いる。また、各電極の形成に際してはめっき法を用いる。   In the present embodiment, the same material as that constituting the anode electrode or cathode electrode of the diode is used as the material constituting the Schottky electrode. Further, a plating method is used for forming each electrode.

この例の場合、基板表面のショットキーバリアダイオードを構成する低濃度P型拡散層5上およびP型拡散層4上にアノード電極8を形成すると同時に、基板裏面にカソード電極を形成することができる。すなわち、半導体基板を一度めっき液に浸漬するという作業で、ショットキー電極、アノード電極およびカソード電極を形成することができる。   In this example, the anode electrode 8 can be formed on the low-concentration P-type diffusion layer 5 and the P-type diffusion layer 4 constituting the Schottky barrier diode on the substrate surface, and at the same time, the cathode electrode can be formed on the back surface of the substrate. . That is, the Schottky electrode, the anode electrode, and the cathode electrode can be formed by the work of once immersing the semiconductor substrate in the plating solution.

図2において、まず、高濃度N型基板1に、N型エピタキシャル層2、シリコン酸化膜層6を形成した後、前記酸化膜層に形成した開口を通してN型不純物を拡散してN型拡散層3を形成する(図2a)。次いで前記開口を拡大した後、該開口を通してP型不純物を拡散してP型拡散層4を形成し、PN接合Aを形成する(図2b)。   In FIG. 2, first, an N-type epitaxial layer 2 and a silicon oxide film layer 6 are formed on a high-concentration N-type substrate 1, and then N-type impurities are diffused through openings formed in the oxide film layer. 3 is formed (FIG. 2a). Next, after expanding the opening, a P-type impurity is diffused through the opening to form a P-type diffusion layer 4 and a PN junction A is formed (FIG. 2b).

次いで、前記シリコン酸化膜6を除去した後、P型不純物を拡散して、前記P型拡散層4の間に低濃度P型拡散層5を形成する(図2c)。   Next, after removing the silicon oxide film 6, P-type impurities are diffused to form a low concentration P-type diffusion layer 5 between the P-type diffusion layers 4 (FIG. 2c).

次に、このようにして拡散層が形成された基板をめっき液(例えばNiめっき液)に浸漬する。めっき液に浸漬することにより、基板表面の拡散層が形成された領域、および基板裏面上にはめっき層が形成される。基板の表面に形成されためっき層は、ショットキー電極およびアノード電極7Aとして機能し、さらに基板裏面上に形成されためっき層はカソード電極9として機能する(図2d)。   Next, the substrate on which the diffusion layer is thus formed is immersed in a plating solution (for example, a Ni plating solution). By dipping in the plating solution, a plating layer is formed on the region where the diffusion layer is formed on the substrate surface and on the back surface of the substrate. The plating layer formed on the surface of the substrate functions as the Schottky electrode and the anode electrode 7A, and the plating layer formed on the back surface of the substrate functions as the cathode electrode 9 (FIG. 2d).

このように、ショットキー電極を構成する材料と、アノード電極を構成する材料、およびカソード電極を構成する材料を同一材料となるように選択すると、ショットキー電極、アノード電極、およびカソード電極を同時に形成することができる。   Thus, when the material constituting the Schottky electrode, the material constituting the anode electrode, and the material constituting the cathode electrode are selected to be the same material, the Schottky electrode, the anode electrode, and the cathode electrode are simultaneously formed. can do.

また、第1の実施形態と同様に、アノード電極8を分離するために形成した絶縁膜(シリコン酸化膜6)上には電極材料が形成されることはない。このためこれを除去する手間を省略することが可能である。   Similarly to the first embodiment, no electrode material is formed on the insulating film (silicon oxide film 6) formed to separate the anode electrode 8. For this reason, the trouble of removing this can be omitted.

なお、この例では、シヨットキー電極7およびカソード電極8は同一の金属であり、この金属は低濃度P型拡散層5との間ではショットキー接合Bを形成し、高濃度P型拡散層4との間ではオーミック接合Cを形成する。   In this example, the Shiyoto key electrode 7 and the cathode electrode 8 are the same metal, and this metal forms a Schottky junction B with the low concentration P type diffusion layer 5, and the high concentration P type diffusion layer 4. Between the two, an ohmic junction C is formed.

実施形態1ではシヨットキー電極7とアノード電極8とでは金属が異なるため電極形成を2回に分けて行わなければならない。しかし、実施形態2ではショットキー電極7、アノード電極8,カソード電極9が同じ金属材料で形成される。このため、ショットキー電極7、アノード電極8,カソード電極9を同時に形成することができる。また、絶縁膜(シリコン酸化膜)上には電極が付着しないため、更なる製造工程の簡略化、半導体装置の原価低減が可能となる。   In the first embodiment, the metal is different between the shiyotaki key electrode 7 and the anode electrode 8, and therefore, the electrode formation must be performed in two steps. However, in the second embodiment, the Schottky electrode 7, the anode electrode 8, and the cathode electrode 9 are formed of the same metal material. Therefore, the Schottky electrode 7, the anode electrode 8, and the cathode electrode 9 can be formed simultaneously. Further, since the electrode does not adhere on the insulating film (silicon oxide film), the manufacturing process can be further simplified and the cost of the semiconductor device can be reduced.

以上説明したように、本実施形態によれば、ショットキー電極、アノード電極、カソード電極を1回の作業で形成することができる。これにより、製造工程の簡略化および半導体装置の製造原価を低減させることが可能となる
なお、本発明は上記実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。例えば、図3に示した従来技術のように、N型拡散層3を形成しないダイオードであっても良い。また、以上の説明において示した導電型は一例であり、それぞれの実施形態において示される導電型(N型、P型)をそれぞれ逆導電型としても同様の効果が期待できる。
As described above, according to the present embodiment, the Schottky electrode, the anode electrode, and the cathode electrode can be formed by a single operation. As a result, the manufacturing process can be simplified and the manufacturing cost of the semiconductor device can be reduced. The present invention is not limited to the above-described embodiment, and includes various modifications. For example, the above-described embodiment has been described in detail for easy understanding of the present invention, and is not necessarily limited to one having all the configurations described. For example, a diode that does not form the N-type diffusion layer 3 as in the prior art shown in FIG. In addition, the conductivity types shown in the above description are merely examples, and the same effect can be expected even if the conductivity types (N type and P type) shown in the respective embodiments are respectively reversed conductivity types.

また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。   Further, a part of the configuration of an embodiment can be replaced with the configuration of another embodiment, and the configuration of another embodiment can be added to the configuration of an embodiment. In addition, it is possible to add, delete, and replace other configurations for a part of the configuration of each embodiment.

1 高濃度N型基板
2 N型エピタキシャル層
3 N型拡散層
4 P型拡散層
5 低濃度P型拡散層
6 シリコン酸化膜
7 ショットキー電極
8 アノード電極
9 カソード電極
DESCRIPTION OF SYMBOLS 1 High concentration N type board | substrate 2 N type epitaxial layer 3 N type diffusion layer 4 P type diffusion layer 5 Low concentration P type diffusion layer 6 Silicon oxide film 7 Schottky electrode 8 Anode electrode 9 Cathode electrode

Claims (7)

表面に第1導電型半導体層を備えた半導体基板と、
前記半導体層上に第2導電型の不純物を低濃度で拡散して形成した第2導電型の拡散領域と、
該拡散領域上に形成したショットキー金属と、
該ショットキー金属の表面に形成した第1電極と、
前記半導体基板の裏面に形成した第2電極を備え、
前記第1電極と第2電極は同一の金属材料で形成したことを特徴とする半導体装置。
A semiconductor substrate having a first conductivity type semiconductor layer on a surface;
A second conductivity type diffusion region formed by diffusing a second conductivity type impurity at a low concentration on the semiconductor layer;
A Schottky metal formed on the diffusion region;
A first electrode formed on the surface of the Schottky metal;
A second electrode formed on the back surface of the semiconductor substrate;
The semiconductor device, wherein the first electrode and the second electrode are formed of the same metal material.
表面に第1導電型半導体層を備えた半導体基板と、
前記半導体層上に島状に形成した複数の第1導電型の拡散領域と、
該拡散領域の上部を含むように形成した島状の第2導電型の拡散領域と、
該第2導電型の拡散領域間に第2導電型の不純物を低濃度で拡散して形成した第2導電型の拡散領域と、
前記島状の第2導電型の拡散領域および該第2導電型の拡散領域間に形成した第2導電型の拡散領域上に形成したショットキー金属と、
該ショットキー金属の表面に形成した第1電極と、
前記半導体基板の裏面に形成した第2電極を備え、
前記第1電極と第2電極は同一の金属材料で形成したことを特徴とする半導体装置。
A semiconductor substrate having a first conductivity type semiconductor layer on a surface;
A plurality of first conductivity type diffusion regions formed in an island shape on the semiconductor layer;
An island-shaped second conductivity type diffusion region formed so as to include the upper portion of the diffusion region;
A second conductivity type diffusion region formed by diffusing a second conductivity type impurity at a low concentration between the second conductivity type diffusion regions;
A Schottky metal formed on the island-shaped second conductivity type diffusion region and a second conductivity type diffusion region formed between the second conductivity type diffusion regions;
A first electrode formed on the surface of the Schottky metal;
A second electrode formed on the back surface of the semiconductor substrate;
The semiconductor device, wherein the first electrode and the second electrode are formed of the same metal material.
請求項2記載の半導体装置において、
前記第1導電型の拡散領域の平面形状は円またはストライプであることを特徴とする半導体装置。
The semiconductor device according to claim 2,
The semiconductor device according to claim 1, wherein the planar shape of the diffusion region of the first conductivity type is a circle or a stripe.
請求項1または2記載の半導体装置において、
前記第1電極と第2電極は同一の金属材料のめっきで形成したことを特徴とする半導体装置。
The semiconductor device according to claim 1 or 2,
The semiconductor device according to claim 1, wherein the first electrode and the second electrode are formed by plating the same metal material.
請求項1または2記載の半導体装置において、
前記第1電極と第2電極と、ショットキー金属は同一の金属材料で形成したことを特徴とする半導体装置。
The semiconductor device according to claim 1 or 2,
The semiconductor device, wherein the first electrode, the second electrode, and the Schottky metal are made of the same metal material.
表面に第1導電型半導体層を備えた半導体基板と、
前記半導体層上に島状に形成した複数の第1導電型の拡散領域と、
該拡散領域の上部を含むように形成した島状の第2導電型の拡散領域と、
該第2導電型の拡散領域間に第2導電型の不純物を低濃度で拡散して形成した第2導電型の拡散領域と、
前記島状の第2導電型の拡散領域および該第2導電型の拡散領域間に形成した第1導電型の拡散領域上に形成したショットキー金属と、
該ショットキー金属の表面に形成した第1電極と、
前記半導体基板の裏面に形成した第2電極を備えた半導体装置の製造方法において、
前記第1電極と第2電極は同一の金属材料であり、該金属材料をめっきにより形成することを特徴とする半導体装置の製造方法。
A semiconductor substrate having a first conductivity type semiconductor layer on a surface;
A plurality of first conductivity type diffusion regions formed in an island shape on the semiconductor layer;
An island-shaped second conductivity type diffusion region formed so as to include the upper portion of the diffusion region;
A second conductivity type diffusion region formed by diffusing a second conductivity type impurity at a low concentration between the second conductivity type diffusion regions;
A Schottky metal formed on the island-shaped second conductivity type diffusion region and a first conductivity type diffusion region formed between the second conductivity type diffusion regions;
A first electrode formed on the surface of the Schottky metal;
In a method for manufacturing a semiconductor device including a second electrode formed on the back surface of the semiconductor substrate,
The method of manufacturing a semiconductor device, wherein the first electrode and the second electrode are made of the same metal material, and the metal material is formed by plating.
請求項6記載の半導体装置の製造方法において、
前記第1電極と第2電極とショットキー金属は同一の金属材料であり、該金属材料をめっきにより形成することを特徴とする半導体装置の製造方法。
The method of manufacturing a semiconductor device according to claim 6.
The method of manufacturing a semiconductor device, wherein the first electrode, the second electrode, and the Schottky metal are the same metal material, and the metal material is formed by plating.
JP2012144336A 2012-06-27 2012-06-27 Semiconductor device Pending JP2014011177A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012144336A JP2014011177A (en) 2012-06-27 2012-06-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012144336A JP2014011177A (en) 2012-06-27 2012-06-27 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2014011177A true JP2014011177A (en) 2014-01-20

Family

ID=50107637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012144336A Pending JP2014011177A (en) 2012-06-27 2012-06-27 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2014011177A (en)

Similar Documents

Publication Publication Date Title
JP6884235B2 (en) Power semiconductor device
JP6411258B2 (en) Semiconductor device
JP2010050267A (en) Semiconductor device and method of manufacturing semiconductor device
KR101273108B1 (en) Semiconductor device and semiconductor device manufacturing method
JP5303819B2 (en) Semiconductor device and manufacturing method thereof
JP2003318413A (en) High voltage silicon carbide diode and method of manufacturing the same
JP2005229071A (en) Schottky barrier diode
JP4800239B2 (en) Manufacturing method of semiconductor device
JP2011142355A (en) Rectifying element
JP2009224641A (en) Silicon carbide semiconductor device and manufacturing method therefor
JP2009004566A (en) Semiconductor device and manufacturing method of semiconductor device
JP2013089907A (en) Silicon carbide semiconductor device
JP2014011177A (en) Semiconductor device
JP6013817B2 (en) Junction Barrier Schottky Diode Manufacturing Method
TW201431108A (en) A process of manufacturing an interdigitated back-contact solar cell
CN210272370U (en) Schottky diode chip
JP2012175090A (en) Schottky-barrier semiconductor device
JP5548527B2 (en) Semiconductor device manufacturing method and semiconductor device
JP4383250B2 (en) Schottky barrier diode and manufacturing method thereof
CN106158983A (en) The manufacture method of a kind of superjunction diode and superjunction diode
JP6256008B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2014212265A (en) Semiconductor device and method of manufacturing the same
JP2007235064A (en) Schottky barrier semiconductor device and manufacturing method thereof
JP2024090653A (en) Semiconductor device and method for manufacturing the same
JP4205609B2 (en) Schottky barrier diode and manufacturing method thereof

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131129