[go: up one dir, main page]

JP2014006482A - Substrate for display device, and display device having the same - Google Patents

Substrate for display device, and display device having the same Download PDF

Info

Publication number
JP2014006482A
JP2014006482A JP2012143994A JP2012143994A JP2014006482A JP 2014006482 A JP2014006482 A JP 2014006482A JP 2012143994 A JP2012143994 A JP 2012143994A JP 2012143994 A JP2012143994 A JP 2012143994A JP 2014006482 A JP2014006482 A JP 2014006482A
Authority
JP
Japan
Prior art keywords
wiring
display device
terminal
display
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012143994A
Other languages
Japanese (ja)
Inventor
Akira Yamamoto
晃 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012143994A priority Critical patent/JP2014006482A/en
Publication of JP2014006482A publication Critical patent/JP2014006482A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】異物により表示用配線に短絡のおそれがある基板を検出して、これに起因する市場での不良発生を未然に防止する。
【解決手段】ベース基板(21)上に設けられた電源配線(23Vgh)と、電源配線(23Vgh)を覆う絶縁膜(24)と、絶縁膜(24)上において平面視で電源配線(23Vgh)と重なる領域に該電源配線(23Vgh)に沿って設けられた検査用配線(29)と、電源配線(23Vgh)に電気的に接続された第1端子(27)と、検査用配線(29)に電気的に接続された第2端子(29t)とを備える。
【選択図】図4
An object of the present invention is to detect a substrate that may cause a short circuit in a display wiring line due to a foreign substance, and to prevent occurrence of defects in the market due to this.
A power supply wiring (23Vgh) provided on a base substrate (21), an insulating film (24) covering the power supply wiring (23Vgh), and a power supply wiring (23Vgh) in plan view on the insulating film (24) Inspection wiring (29) provided along the power supply wiring (23Vgh) in a region overlapping with the power supply wiring (23Vgh), a first terminal (27) electrically connected to the power supply wiring (23Vgh), and inspection wiring (29) And a second terminal (29t) electrically connected to the terminal.
[Selection] Figure 4

Description

本発明は、表示装置用基板及びそれを備えた表示装置に関し、特に、異物残存に起因する配線短絡の検査技術に関するものである。   The present invention relates to a display device substrate and a display device including the same, and more particularly to a technique for inspecting a wiring short circuit caused by a remaining foreign matter.

薄型、軽量、低消費電力で高画質な画像表示を行うことができる表示装置として、薄膜トランジスタ(Thin Film Transistor;TFT)を用いた液晶表示装置がパーソナルコンピュータや携帯電話、及びテレビ受像機などのディスプレイとして幅広く採用されている。   Liquid crystal display devices using thin film transistors (TFTs) are displays such as personal computers, mobile phones, and television receivers as thin, lightweight, low power consumption, high-quality image displays. Has been widely adopted.

液晶表示装置は、一般的に、互いに対向して配置されたTFT基板と対向基板との間に液晶層を封止してなる液晶表示パネルを備えている。TFT基板には、表示領域をなす各画素毎にTFT及び画素電極が設けられている。対向基板には、画素電極の群に対向する領域に共通電極が設けられている。   In general, a liquid crystal display device includes a liquid crystal display panel in which a liquid crystal layer is sealed between a TFT substrate and a counter substrate which are arranged to face each other. The TFT substrate is provided with a TFT and a pixel electrode for each pixel constituting the display area. On the counter substrate, a common electrode is provided in a region facing the group of pixel electrodes.

上記液晶表示パネルの外周縁部には、TFT基板が対向基板よりも突出した接続領域が設けられている。この接続領域には、ゲートドライバ集積回路(Integrated Circuit;IC)チップが実装されたゲートドライバTCP(Tape Carrier Package)と、ソースドライバICチップが実装されたソースドライバTCPとがパネル周縁に沿って複数枚接続されている。これら両ドライバTCPは、外部回路基板に接続され、該回路基板上の制御回路によって駆動が制御される。   A connection region in which the TFT substrate protrudes from the counter substrate is provided on the outer peripheral edge of the liquid crystal display panel. In this connection region, a plurality of gate drivers TCP (Tape Carrier Package) on which gate driver integrated circuit (IC) chips are mounted and source drivers TCP on which source driver IC chips are mounted along the periphery of the panel. Are connected. These two drivers TCP are connected to an external circuit board, and their driving is controlled by a control circuit on the circuit board.

このような液晶表示装置として、配線数を少なくし、実装にかかるコスト及び部品代を削減するために、ゲートドライバTCPを外部回路基板上に直接接続しない、いわゆるゲート基板レス型の液晶表示装置が知られている(例えば、特許文献1参照)。   As such a liquid crystal display device, there is a so-called gate substrate-less type liquid crystal display device in which the gate driver TCP is not directly connected to an external circuit board in order to reduce the number of wirings and reduce the cost and component cost for mounting. It is known (see, for example, Patent Document 1).

このゲート基板レス型の液晶表示装置では、1つのゲートドライバTCPに入力した信号等を隣接するゲートドライバTCPに順次伝送していく、いわゆる信号伝送方式が採用されており、隣り合うゲートドライバTCP同士を接続するためのゲートドライバ駆動用配線がその端子を除いて絶縁膜により覆われた状態でTFT基板に形成されている。   This gate substrate-less type liquid crystal display device employs a so-called signal transmission method in which a signal or the like input to one gate driver TCP is sequentially transmitted to adjacent gate drivers TCP. A gate driver driving wiring for connecting the two is formed on the TFT substrate in a state of being covered with an insulating film except for its terminals.

特開2006−343540号公報JP 2006-343540 A

ところで、TFT基板の製造過程において、上記ゲートドライバ駆動用配線の形成時に、製造装置の可動部分から発生する金属粉などの比較的大きな導電性の異物が同配線上に付着すると、その後に当該配線を覆うように形成した絶縁膜でも異物を覆いきれず、該異物が基板表面から突出した状態で残存する場合がある。   By the way, in the process of manufacturing the TFT substrate, when the gate driver driving wiring is formed, if relatively large conductive foreign matter such as metal powder generated from the movable part of the manufacturing apparatus adheres to the wiring, Even with an insulating film formed so as to cover the surface, the foreign material may not be covered, and the foreign material may remain protruding from the substrate surface.

このように異物が残存するTFT基板が組み込まれた液晶表示装置では、異物残存部分での共通電極までの間隔が異物が突出している分だけ狭くなるため、市場での物理的ストレスを受けた際に当該異物と共通電極とが接触しやすい。   In such a liquid crystal display device in which a TFT substrate in which foreign matter remains is incorporated, the distance to the common electrode at the foreign matter remaining portion is narrowed by the amount of foreign matter protruding, so when subjected to physical stress in the market The foreign matter and the common electrode are likely to come into contact with each other.

上記ゲートドライバ駆動用配線のうち特にゲートドライバIC駆動用の電源配線は一般的に高電位の直流で駆動されるため、当該電源配線上に異物が付着した場合には、その異物と共通電極とが接触すると、当該電源配線と共通電極との間に過電流が流れて発熱し、これらの接触部周辺が高温となって、偏光板が焼損するなどの重大な不良が市場で発生するおそれがある。   Among the gate driver driving wirings, in particular, the power source wiring for driving the gate driver IC is generally driven by a high potential direct current. Therefore, when foreign matter adheres to the power source wiring, the foreign matter, the common electrode, May cause overcurrent to flow between the power supply wiring and the common electrode and generate heat, resulting in high temperatures in the vicinity of these contact parts, and serious defects such as burning of the polarizing plate may occur in the market. is there.

本発明は、斯かる点に鑑みてなされたものであり、その目的とするところは、異物残存により表示用配線に短絡のおそれがある表示装置用基板を検出し、これに起因する市場での不良発生を未然に防止することにある。   The present invention has been made in view of such points, and the object of the present invention is to detect a display device substrate that may cause a short circuit in the display wiring due to the remaining foreign matter, and in the market caused by this. The purpose is to prevent the occurrence of defects.

上記の目的を達成するために、この発明では、表示用配線上に導電性の異物が存在し且つその異物が当該配線を覆う絶縁膜から突き出ているか否かを検査するための検査用パターンを新たに設けることとした。   In order to achieve the above object, according to the present invention, there is provided an inspection pattern for inspecting whether or not a conductive foreign matter exists on a display wiring and the foreign matter protrudes from an insulating film covering the wiring. It was decided to provide a new one.

具体的には、本発明は、TFT基板などの表示装置用基板及びそれを備えた表示装置を対象とし、以下の解決手段を講じたものである。   Specifically, the present invention is directed to a display device substrate such as a TFT substrate and a display device including the same, and the following solution is taken.

すなわち、第1の発明は、表示装置用基板であって、
外部回路に接続される接続領域を有するベース基板と、
上記ベース基板上に設けられた表示用配線と、
上記表示用配線を覆う絶縁膜と、
上記絶縁膜上において平面視で上記表示用配線と重なる領域に該表示用配線に沿って設けられ、上記外部回路と電気的に非接続状態にある導電層と、
上記接続領域に設けられ、上記表示用配線に電気的に接続された第1端子と、
上記接続領域に設けられ、上記導電層に電気的に接続された第2端子とを備える
ことを特徴とする。
That is, the first invention is a substrate for a display device,
A base substrate having a connection region connected to an external circuit;
Display wiring provided on the base substrate;
An insulating film covering the display wiring;
A conductive layer that is provided along the display wiring in a region overlapping the display wiring in a plan view on the insulating film, and is electrically disconnected from the external circuit;
A first terminal provided in the connection region and electrically connected to the display wiring;
And a second terminal provided in the connection region and electrically connected to the conductive layer.

なお、ここで「平面視」とは、ベース基板の厚さ方向に見ることを意味する。   Here, “plan view” means viewing in the thickness direction of the base substrate.

この第1の発明によると、第1端子と第2端子との間の電気抵抗を測定するだけで、表示用配線上に導電性の異物が存在し且つその異物が当該配線を覆う絶縁膜から突き出ているか否かを検査することができる。   According to the first aspect of the present invention, only by measuring the electrical resistance between the first terminal and the second terminal, there is a conductive foreign substance on the display wiring, and the foreign substance is removed from the insulating film covering the wiring. It can be inspected whether or not it sticks out.

すなわち、表示用配線上に製造過程で導電性の異物が付着していないか、付着していてもその異物が当該配線を覆う絶縁膜に埋没されていて市場での不良発生の原因とならない状態で残存している場合には、表示用配線と導電層とは絶縁状態にあるので、これら表示用配線及び導電層に電気的に接続された第1端子と第2端子との間では所定の絶縁抵抗値が測定される。一方、表示用配線上に製造過程で導電性の異物が付着し且つその異物が当該配線を覆う絶縁膜から突き出て市場での不良発生の原因となる状態で残存している場合には、その異物を介して表示用配線と導電層とが短絡するので、これら表示用配線及び導電層に電気的に接続された第1端子と第2端子との間では比較的低い導通レベルの電気抵抗値が測定される。   In other words, there is no conductive foreign matter on the display wiring during the manufacturing process, or even if it is attached, the foreign matter is buried in the insulating film that covers the wiring and does not cause defects in the market. Since the display wiring and the conductive layer are insulative, the predetermined distance between the first terminal and the second terminal electrically connected to the display wiring and the conductive layer is determined. The insulation resistance value is measured. On the other hand, if conductive foreign matter adheres to the display wiring during the manufacturing process and the foreign matter protrudes from the insulating film covering the wiring and remains in a state that causes defects in the market, Since the display wiring and the conductive layer are short-circuited through the foreign matter, an electrical resistance value having a relatively low conduction level between the first terminal and the second terminal electrically connected to the display wiring and the conductive layer. Is measured.

このように表示用配線上の異物の有無及びその残存状態に応じて第1端子と第2端子との間で測定される電気抵抗値が異なるので、これら両端子間で測定される電気抵抗値に基づき、表示用配線上に導電性の異物が存在し且つその異物が当該配線を覆う絶縁膜から突き出ているか否かを検査することができる。そしてこれにより、異物残存により表示用配線に短絡のおそれがある表示装置用基板を検出して、これに起因する市場での不良発生を未然に防止することができる。   As described above, since the electrical resistance value measured between the first terminal and the second terminal differs depending on the presence or absence of foreign matter on the display wiring and the remaining state thereof, the electrical resistance value measured between these two terminals. Based on the above, it is possible to inspect whether or not a conductive foreign matter exists on the display wiring and the foreign matter protrudes from the insulating film covering the wiring. As a result, it is possible to detect the display device substrate that may cause a short circuit in the display wiring due to the remaining foreign matter, and prevent the occurrence of defects in the market due to this.

また、第1の発明では、第1端子及び第2端子が2つとも外部回路に接続される接続領域に設けられているので、本発明に係る表示装置用基板が対向基板と貼り合わされて表示装置を構成する場合、これら両端子間の電気抵抗を測定する検査工程は、表示装置用基板と対向基板とを貼り合わせた後においても実施することができる。   In the first invention, since both the first terminal and the second terminal are provided in the connection region connected to the external circuit, the display device substrate according to the present invention is bonded to the counter substrate for display. When the device is configured, the inspection process for measuring the electrical resistance between these two terminals can be performed even after the display device substrate and the counter substrate are bonded together.

したがって、異物残存による表示用配線の短絡よりも発生確率が高い不良の検査、例えばTFT不良による点欠陥などの不良検査を先に行い、その後に、上記第1端子及び第2端子の間の電気抵抗を測定する検査工程を実施することができる。これにより、表示装置用基板の検査効率を高めることができる。   Therefore, a defect inspection having a higher probability of occurrence than a short circuit of the display wiring due to the remaining foreign matter, for example, a defect inspection such as a point defect due to a TFT defect, is performed first, and then the electrical connection between the first terminal and the second terminal is performed. An inspection process for measuring resistance can be performed. Thereby, the test | inspection efficiency of the board | substrate for display apparatuses can be improved.

第2の発明は、第1の発明の表示装置用基板において、
上記導電層、第1端子及び第2端子は、上記第1端子と上記第2端子との間の電気抵抗を測定することにより上記表示用配線と上記導電層との間の短絡の有無を検査するための検査用パターンを構成している
ことを特徴とする。
The second invention is the display device substrate of the first invention, wherein:
The conductive layer, the first terminal, and the second terminal are inspected for a short circuit between the display wiring and the conductive layer by measuring an electrical resistance between the first terminal and the second terminal. It is characterized in that an inspection pattern is formed.

この第2の発明によれば、第1の発明の作用効果が具体的に奏される。   According to the second invention, the operational effects of the first invention are specifically exhibited.

なお、上記導電層、第1端子及び第2端子は、検査用パターン専用の構成でなく、表示用配線を保護するための電磁シールドとして機能する導電パターンなどの他の用途と兼用する構成であってもよい。   The conductive layer, the first terminal, and the second terminal are not configured exclusively for the inspection pattern, but are configured to be used for other purposes such as a conductive pattern that functions as an electromagnetic shield for protecting the display wiring. May be.

第3の発明は、第1又は第2の発明の表示装置用基板において、
上記接続領域には、上記外部回路としてドライバICを備える複数枚のプリント回路基板が並んで接続されており、
上記表示用配線は、上記プリント回路基板同士を電気的に接続するためのドライバ駆動用配線である
ことを特徴とする。
A third invention is a substrate for a display device according to the first or second invention,
In the connection area, a plurality of printed circuit boards having driver ICs as the external circuit are connected side by side,
The display wiring is a driver driving wiring for electrically connecting the printed circuit boards to each other.

この第3の発明では、表示用配線がドライバ駆動用配線である。ドライバ駆動用配線は、ソースドライバを備えたプリント回路基板を外部回路基板に接続しない、いわゆるソース基板レス型、又はゲート基板レス型の表示装置用基板に形成される配線である。なかでもドライバIC駆動用の電源配線は一般的に高電位の直流で駆動されるので、該電源配線が異物を介して他の導電体と短絡した場合には、重大な不良が市場で発生するおそれがある。   In the third invention, the display wiring is a driver driving wiring. The driver driving wiring is wiring formed on a so-called source substrate-less type or gate substrate-less type display device substrate that does not connect a printed circuit board including a source driver to an external circuit board. In particular, since the power supply wiring for driving the driver IC is generally driven by a high potential direct current, if the power supply wiring is short-circuited to another conductor via a foreign substance, a serious defect occurs in the market. There is a fear.

これに対して、本発明によると、ドライバ駆動用配線を検査対象として異物残存による配線の短絡を検査できるので、ドライバ駆動用配線が短絡するおそれのある基板を検出して、これに起因する市場での重大な不良発生を未然に防止することができる。   On the other hand, according to the present invention, it is possible to inspect the short circuit of the wiring due to the remaining foreign matter with the driver driving wiring as an inspection target, so that a board that may cause the driver driving wiring to be short-circuited is detected and the market resulting therefrom It is possible to prevent the occurrence of serious defects in the case.

第4の発明は、第1又は第2の発明の表示装置用基板において、
上記表示用配線は、互いに平行に延びる複数本のゲート配線であり、
上記第1端子は、所定本数の上記ゲート配線毎に設けられ、当該所定本数のゲート配線に電気的に接続されており、
上記導電層は、上記ゲート配線毎に設けられ、
上記第2端子は、上記第1端子が電気的に接続された各ゲート配線に重なる領域に延びる所定本数の上記導電層毎に設けられ、当該所定本数の導電層に電気的に接続されている
ことを特徴とする。
4th invention is the board | substrate for display apparatuses of 1st or 2nd invention,
The display wiring is a plurality of gate wirings extending in parallel with each other,
The first terminal is provided for each predetermined number of the gate wirings and is electrically connected to the predetermined number of gate wirings.
The conductive layer is provided for each gate wiring,
The second terminal is provided for each of the predetermined number of conductive layers extending in a region overlapping each gate wiring to which the first terminal is electrically connected, and is electrically connected to the predetermined number of conductive layers. It is characterized by that.

この第4の発明では、ゲート配線を検査対象として異物残存による配線の短絡を検査できるので、ゲート配線が短絡するおそれのある表示装置用基板を検出して、これに起因する市場での不良発生を未然に防止することができる。   According to the fourth aspect of the present invention, the gate wiring can be inspected for a short circuit of the wiring due to the remaining foreign matter. Therefore, a display device substrate that may cause the gate wiring to be short-circuited is detected, and a defect in the market due to this is detected. Can be prevented in advance.

また、第4の発明では、所定本数のゲート配線毎に導電層、第1端子及び第2端子が設けられて、所定本数単位でゲート配線の短絡を検査できるので、個々のゲート配線に対して導電層、第1端子及び第2端子が設けられている場合に比べて、ゲート配線の短絡検査を効率的に行うことができる。   In the fourth invention, the conductive layer, the first terminal, and the second terminal are provided for each predetermined number of gate wirings, and a short circuit of the gate wiring can be inspected in a predetermined number unit. Compared with the case where the conductive layer, the first terminal, and the second terminal are provided, the short-circuit inspection of the gate wiring can be efficiently performed.

その上、第4の発明によると、異物残存によりゲート配線に短絡のおそれがあるか否かを所定本数単位で判断できるため、そのようなおそれのあるゲート配線を、特定のゲート配線群、つまり所定本数レベルまで絞り込むことができ、ゲート配線の異物残存部分をリペアする場合に、そのリペア箇所の検出作業を効率的に行うことができる。   In addition, according to the fourth aspect of the present invention, since it is possible to determine in units of a predetermined number whether or not there is a possibility that the gate wiring may be short-circuited due to remaining foreign matter, the gate wiring having such a possibility may be determined as a specific gate wiring group, that is, It is possible to narrow down to a predetermined number of levels, and when repairing the foreign matter remaining part of the gate wiring, the repair work of the repaired part can be efficiently performed.

第5の発明は、第1又は第2の発明の表示装置用基板において、
上記表示用配線は、互いに平行に延びる複数本の補助容量配線であり、それぞれ同一の上記第1端子に電気的に接続され、
上記導電層は、上記表示用配線毎に設けられ、それぞれ同一の上記第2端子に電気的に接続されている
ことを特徴とする。
A fifth invention is the display device substrate of the first or second invention,
The display wiring is a plurality of auxiliary capacitance wirings extending in parallel with each other, and each of the display wirings is electrically connected to the same first terminal,
The conductive layer is provided for each of the display wirings and is electrically connected to the same second terminal.

この第5の発明では、補助容量配線を検査対象として異物残存による配線の短絡を検査できるので、補助容量配線が短絡するおそれのある表示装置用基板を検出して、これに起因する市場での不良発生を未然に防止することができる。   In the fifth aspect of the present invention, the short circuit of the wiring due to the remaining foreign matter can be inspected with the auxiliary capacity wiring as the inspection target, so that the display device substrate that may cause the short circuit of the auxiliary capacity wiring is detected, and this is caused in the market. It is possible to prevent the occurrence of defects.

第6の発明は、第1〜第5の発明のいずれか1つの表示装置用基板において、
上記導電層は、上記表示用配線と同一幅又はそれよりも幅広に形成され、上記絶縁膜を介して上記表示用配線を幅方向全体に亘って覆っている
ことを特徴とする。
A sixth invention is the display device substrate according to any one of the first to fifth inventions,
The conductive layer is formed to have the same width as or wider than the display wiring and covers the display wiring over the entire width direction through the insulating film.

この第6の発明では、導電層が絶縁膜を介して表示用配線の幅方向全体を覆っているので、異物が表示用配線上に付着して絶縁膜から突出した状態で残存した場合に、該異物を導電層に確実に接触させることができる。したがって、異物残存により配線短絡のおそれがある表示装置用基板を確実に検出することができる。   In the sixth aspect of the invention, since the conductive layer covers the entire width direction of the display wiring via the insulating film, when foreign matter remains on the display wiring and protrudes from the insulating film, The foreign matter can be reliably brought into contact with the conductive layer. Therefore, it is possible to reliably detect the display device substrate that may cause a short circuit due to the remaining foreign matter.

第7の発明は、第1〜第6の発明のいずれか1つの表示装置用基板において、
上記導電層は透明導電性材料からなる
ことを特徴とする。
A seventh invention is the display device substrate according to any one of the first to sixth inventions,
The conductive layer is made of a transparent conductive material.

この第7の発明では、導電層が透明性を有するので、本発明に係る表示装置用基板が光硬化型や光及び熱併用硬化型のシール材を介して対向基板と貼り合わされて表示装置を構成する場合にも、導電層がシール材を硬化させる際におけるシール材への光照射の弊害となってシール材の硬化不良の要因となることを回避できる。   In the seventh aspect of the invention, since the conductive layer has transparency, the display device substrate according to the present invention is bonded to the counter substrate via a photo-curing type or light and heat combined curing type sealing material. Even in the case of the configuration, it is possible to avoid the conductive layer from causing light irradiation to the sealing material when the sealing material is cured and causing the sealing material to be hardened.

第8の発明は、第1〜第7の発明のいずれか1つの表示装置用基板において、
マトリクス状に配列された複数の画素電極をさらに備え、
上記導電層及び第2端子は、上記画素電極と同一膜から形成されている
ことを特徴とする。
The eighth invention is the display device substrate according to any one of the first to seventh inventions,
A plurality of pixel electrodes arranged in a matrix;
The conductive layer and the second terminal are formed of the same film as the pixel electrode.

この第8の発明では、導電層及び第2端子が既存の画素電極と同一膜から形成されているので、これら導電層及び第2端子を形成するために独立した成膜工程と該成膜工程により成膜した導電膜をパターニングするパターニング工程とを追加せずに済み、工程数を増加させることなく、導電層及び第2端子を形成することができる。   In the eighth invention, since the conductive layer and the second terminal are formed of the same film as the existing pixel electrode, an independent film forming step and the film forming step for forming the conductive layer and the second terminal are provided. The conductive layer and the second terminal can be formed without increasing the number of steps without adding a patterning step of patterning the conductive film formed by the above.

第9の発明は、表示装置であって、
第1〜第8の発明のいずれか1つの表示装置用基板と、
上記表示装置用基板に対向して配置された対向基板と、
上記表示装置用基板と上記対向基板との間に設けられた表示媒体層とを備え、
上記対向基板の上記表示用配線に対向する領域には電極が形成されている
ことを特徴とする。
A ninth invention is a display device,
A substrate for a display device according to any one of the first to eighth inventions;
A counter substrate disposed to face the display device substrate;
A display medium layer provided between the display device substrate and the counter substrate;
An electrode is formed in a region of the counter substrate facing the display wiring.

この第9の発明によると、第1〜第8の発明の表示装置用基板が、異物残存により表示用配線に短絡のおそれがあるか否かを検出することができる、という優れた特性を備えているので、物理的ストレスが加えられた際の表示用配線とこれに対向する対向基板に形成された電極との電気的接触による市場での不良発生を未然に防止することができる。   According to the ninth invention, the display device substrates of the first to eighth inventions have an excellent characteristic that it is possible to detect whether or not there is a risk of short-circuiting the display wiring due to residual foreign matter. Therefore, it is possible to prevent the occurrence of defects in the market due to electrical contact between the display wiring when a physical stress is applied and the electrode formed on the counter substrate facing the display wiring.

第10の発明は、第9の発明の表示装置において、
画像表示を行う表示領域と、該表示領域の外側に位置する非表示領域とを有し、
上記表示用配線、絶縁膜及び導電層の積層構造は、上記非表示領域に形成されている
ことを特徴とする。
The tenth invention is the display device of the ninth invention,
A display area for displaying an image and a non-display area located outside the display area;
The laminated structure of the display wiring, the insulating film, and the conductive layer is formed in the non-display region.

この第10の発明によれば、非表示領域に形成された表示用配線を検査対象として、異物残存による配線短絡を検査できる。   According to the tenth aspect of the present invention, it is possible to inspect a wiring short circuit due to the remaining foreign matter, with the display wiring formed in the non-display area as an inspection target.

第11の発明は、第9又は第10の発明の表示装置において、
上記表示媒体層は液晶層である
ことを特徴とする。
The eleventh invention is the display device of the ninth or tenth invention,
The display medium layer is a liquid crystal layer.

この第11の発明では、表示媒体層として液晶層を備えた液晶表示装置が構成される。この液晶表示装置においても、第1の発明の作用効果が有効に奏される。   In the eleventh aspect of the invention, a liquid crystal display device including a liquid crystal layer as a display medium layer is configured. Also in this liquid crystal display device, the effects of the first invention are effectively exhibited.

本発明によれば、表示用配線を覆う絶縁膜上において平面視で表示用配線と重なる領域に該表示用配線に沿って設けられた導電層と、表示用配線に電気的に接続された第1端子と、導電層に電気的に接続された第2端子とを備え、第1端子と第2端子との間の電気抵抗を測定するだけで、表示用配線上に導電性の異物が存在し且つその異物が当該配線を覆う絶縁膜から突き出ているか否かを検査することができる。そしてこれによって、異物残存による配線短絡のおそれがある基板を検出して、これに起因する市場での不良発生を未然に防止することができる。   According to the present invention, the conductive layer provided along the display wiring in a region overlapping the display wiring in a plan view on the insulating film covering the display wiring, and the first electrically connected to the display wiring. There is one terminal and a second terminal electrically connected to the conductive layer, and only by measuring the electrical resistance between the first terminal and the second terminal, there is a conductive foreign matter on the display wiring. In addition, it is possible to inspect whether the foreign matter protrudes from the insulating film covering the wiring. As a result, it is possible to detect a substrate that may cause a wiring short circuit due to the remaining foreign matter, and to prevent occurrence of defects in the market due to this.

図1は、実施形態1に係る液晶表示装置の概略構成を示す平面図である。FIG. 1 is a plan view illustrating a schematic configuration of the liquid crystal display device according to the first embodiment. 図2は、図1のII−II線における断面構造を示す断面図である。FIG. 2 is a cross-sectional view showing a cross-sectional structure taken along the line II-II in FIG. 図3は、実施形態1に係る液晶表示パネルのゲートドライバ駆動用配線の引き回し構成を示す平面図である。FIG. 3 is a plan view showing a routing configuration of the gate driver driving wiring of the liquid crystal display panel according to the first embodiment. 図4は、実施形態1に係る検査用パターンの構成について端子部分を拡大して示す平面図である。FIG. 4 is an enlarged plan view illustrating a terminal portion in the configuration of the inspection pattern according to the first embodiment. 図5は、実施形態1に係る液晶表示パネルにおけるゲートドライバIC駆動用の電源配線対応箇所の断面構造を示す断面図である。FIG. 5 is a cross-sectional view showing a cross-sectional structure of a portion corresponding to the power supply wiring for driving the gate driver IC in the liquid crystal display panel according to the first embodiment. 図6は、実施形態1に係る液晶表示パネルにおいて、ゲートドライバIC駆動用の電源配線上に異物が残存した場合の同配線対応箇所の断面構造を示す断面図である。FIG. 6 is a cross-sectional view showing a cross-sectional structure of a portion corresponding to the wiring when a foreign object remains on the power supply wiring for driving the gate driver IC in the liquid crystal display panel according to the first embodiment. 図7は、実施形態2に係る液晶表示パネルのゲート配線の引き出し構成を示す平面図である。FIG. 7 is a plan view showing a lead wiring configuration of the liquid crystal display panel according to the second embodiment. 図8は、実施形態2に係る検査用パターンの構成について端子部分を拡大して示す平面図である。FIG. 8 is an enlarged plan view showing a terminal portion in the configuration of the inspection pattern according to the second embodiment. 図9は、実施形態3に係る液晶表示パネルの補助容量配線の引き出し構成を示す平面図である。FIG. 9 is a plan view showing a configuration for drawing out the auxiliary capacity wiring of the liquid crystal display panel according to the third embodiment. 図10は、実施形態3に係る検査用パターンの構成について端子部分を拡大して示す平面図である。FIG. 10 is an enlarged plan view illustrating a terminal portion in the configuration of the test pattern according to the third embodiment. 図11(a)は、従来構成の液晶表示装置において、ゲートドライバ駆動用配線上に異物が残存した場合の同配線対応箇所の断面構造を示す断面図である。図11(b)は、従来構成の液晶表示装置において、異物残存箇所が物理的ストレスを受けた際の状態を示すゲートドライバ駆動用配線対応箇所の断面構造を示す断面図である。FIG. 11A is a cross-sectional view showing a cross-sectional structure of a portion corresponding to the wiring when a foreign substance remains on a gate driver driving wiring in a liquid crystal display device having a conventional configuration. FIG. 11B is a cross-sectional view showing a cross-sectional structure of a portion corresponding to a gate driver driving wiring showing a state when a foreign matter remaining portion is subjected to physical stress in a liquid crystal display device having a conventional configuration.

以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The present invention is not limited to the following embodiments.

《発明の実施形態1》
この実施形態1では、本発明に係る表示装置の一例として、液晶組成物を利用して光を変調することにより画像表示を行う液晶表示装置Sについて説明する。
Embodiment 1 of the Invention
In Embodiment 1, a liquid crystal display device S that displays an image by modulating light using a liquid crystal composition will be described as an example of a display device according to the present invention.

図1は、液晶表示装置Sの概略構成を示す平面図である。図2は、図1のII−II線における断面構造を示す断面図である。なお、図1では、図2に示す対向基板40上の偏光板17の図示を省略している。   FIG. 1 is a plan view showing a schematic configuration of the liquid crystal display device S. FIG. FIG. 2 is a cross-sectional view showing a cross-sectional structure taken along the line II-II in FIG. 1, illustration of the polarizing plate 17 on the counter substrate 40 shown in FIG. 2 is omitted.

本実施形態の液晶表示装置Sは、テレビ受像機やパーソナルコンピュータなどのOA(Office Automation)機器、スマートフォンなどの携帯情報端末のディスプレイとして用いられるものである。   The liquid crystal display device S of this embodiment is used as a display of an OA (Office Automation) device such as a television receiver or a personal computer, or a portable information terminal such as a smartphone.

−液晶表示装置Sの構成−
液晶表示装置Sは、図1及び図2に示すように、ゲート基板レス型のものであって、液晶表示パネル10と、該液晶表示パネル10を構成する基板20表面に実装されたプリント回路基板である複数枚(図1に示す例では3枚ずつ)のゲートドライバTCP50及びソースドライバTCP60と、各ソースドライバTCP60が直接に接続された外部回路基板70とを備えている、なお、液晶表示装置Sは、ゲートドライバTCP50が直接に接続される外部回路基板は備えていない。
-Configuration of liquid crystal display device S-
As shown in FIGS. 1 and 2, the liquid crystal display device S is of a gate substrate-less type, and includes a liquid crystal display panel 10 and a printed circuit board mounted on the surface of the substrate 20 constituting the liquid crystal display panel 10. A plurality of (three in the example shown in FIG. 1) gate driver TCP50 and source driver TCP60, and an external circuit board 70 to which each source driver TCP60 is directly connected. S does not include an external circuit board to which the gate driver TCP50 is directly connected.

またその他、液晶表示装置Sが透過型若しくは半透過型(反射透過両用型とも呼ばれる)の液晶表示装置である場合、液晶表示装置Sは、上記液晶表示パネル10の背面側に、該液晶表示パネル10側に面状光を出射するように構成された面状光源装置としてのバックライトユニット(不図示)をさらに備えている。   In addition, when the liquid crystal display device S is a transmissive or semi-transmissive liquid crystal display device (also referred to as a reflection / transmission type), the liquid crystal display device S is disposed on the back side of the liquid crystal display panel 10. A backlight unit (not shown) as a planar light source device configured to emit planar light to the 10 side is further provided.

<液晶表示パネル10の構成>
上記液晶表示パネル10は、例えば矩形状に形成され、互いに対向して配置されたTFT基板20及び対向基板40を備え、これら両基板20,40の外周縁部同士が例えば矩形枠状のシール材11によって接着され、TFT基板20及び対向基板40の間でシール材11の内側に形成された空間に表示媒体層として液晶層13が封入された構造を有している。
<Configuration of Liquid Crystal Display Panel 10>
The liquid crystal display panel 10 includes a TFT substrate 20 and a counter substrate 40 which are formed, for example, in a rectangular shape and are opposed to each other, and the outer peripheral edges of both the substrates 20, 40 are, for example, a rectangular frame-shaped sealing material. 11, and a liquid crystal layer 13 is sealed as a display medium layer in a space formed inside the sealing material 11 between the TFT substrate 20 and the counter substrate 40.

TFT基板20及び対向基板40の互いに対向する内側表面には配向膜(不図示)がそれぞれ設けられている。また、これら両基板20,40の外側表面には、図2に示すように、透光軸を互いに90°異ならせた偏光板15,17がそれぞれ設けられている。上記シール材11は、例えばエポキシ樹脂などを含む光硬化型や光及び熱併用硬化型の樹脂からなる。上記液晶層13は、電気光学特性を有する例えばネマチックの液晶組成物からなる。   Alignment films (not shown) are provided on the inner surfaces of the TFT substrate 20 and the counter substrate 40 facing each other. Further, as shown in FIG. 2, polarizing plates 15 and 17 having light transmission axes different from each other by 90 ° are provided on the outer surfaces of both the substrates 20 and 40, respectively. The sealing material 11 is made of, for example, a photo-curing type resin including an epoxy resin or the like, and a light and heat combined curing type resin. The liquid crystal layer 13 is made of, for example, a nematic liquid crystal composition having electro-optical characteristics.

上記液晶表示パネル10は、TFT基板20及び対向基板40が重なり合う領域であってシール材11の内側領域、つまり液晶層13が設けられた領域に、画像表示を行う例えば矩形状の表示領域(図1で斜線を付した領域)10Dを有している。この表示領域10Dは、図示しないが、画像表示の最小単位である画素がマトリクス状に複数配列されてなる。   The liquid crystal display panel 10 is an area where the TFT substrate 20 and the counter substrate 40 overlap and is an inner area of the sealing material 11, that is, an area where the liquid crystal layer 13 is provided. 1) (hatched area 1) 10D. Although not shown, the display area 10D includes a plurality of pixels that are the minimum unit for image display arranged in a matrix.

また、液晶表示パネル10は、表示領域10Dの周囲に、非表示領域である例えば矩形枠状の額縁領域10Fを有している。そして、この額縁領域10Fの隣り合う二辺側(図1で上辺側及び右辺側)には、TFT基板20が対向基板40から一部突出してその対向基板40側表面を露出させた接続領域10Tが設けられている。   In addition, the liquid crystal display panel 10 includes a frame region 10F having a rectangular frame shape, for example, which is a non-display region, around the display region 10D. Then, on the two adjacent sides (the upper side and the right side in FIG. 1) of the frame region 10F, a connection region 10T in which the TFT substrate 20 partially protrudes from the counter substrate 40 and the surface of the counter substrate 40 is exposed. Is provided.

<TFT基板20の構成>
TFT基板20は、接続領域10Tを構成する分だけ対向基板40よりも一回り大きく形成されている。このTFT基板20は、ガラス基板などの透明性を有するベース基板21を備え、該ベース基板21上に薄膜を積層して構成された各種配線や素子を含む積層構造体22を有する表示装置用基板である。
<Configuration of TFT substrate 20>
The TFT substrate 20 is formed to be slightly larger than the counter substrate 40 by the amount constituting the connection region 10T. The TFT substrate 20 includes a base substrate 21 having transparency such as a glass substrate, and a display device substrate having a laminated structure 22 including various wirings and elements formed by laminating thin films on the base substrate 21. It is.

TFT基板20の表示領域10Dには、図示しないが、表示用配線として、ゲート配線とソース配線とがゲート絶縁膜を介して互いに交差するようにそれぞれ多数本形成されている。これら両配線は、全体として格子状をなすように設けられており、上記各画素を区画している。   Although not shown, a large number of gate lines and source lines are formed in the display region 10D of the TFT substrate 20 so as to intersect with each other via a gate insulating film. These two wirings are provided so as to form a lattice shape as a whole, and partition each pixel.

さらに、TFT基板20の表示領域10Dには、個々のゲート配線に沿って延びる補助容量配線が形成されている。各補助容量配線は、ゲート配線と同一膜から形成され、対応するゲート配線に沿って整列する複数の画素に亘って例えばそれら各画素の中央部分を横断するように延びている。   Further, in the display area 10 </ b> D of the TFT substrate 20, auxiliary capacitance lines extending along the individual gate lines are formed. Each auxiliary capacitance line is formed of the same film as the gate line, and extends across a plurality of pixels aligned along the corresponding gate line so as to cross the central portion of each pixel, for example.

そして、TFT基板20は、各画素毎に、対応するゲート配線及びソース配線に接続されたTFT、及び該TFTのドレイン電極に接続された画素電極並びに補助容量素子を備えている。   The TFT substrate 20 includes, for each pixel, a TFT connected to the corresponding gate wiring and source wiring, a pixel electrode connected to the drain electrode of the TFT, and an auxiliary capacitance element.

TFT及び補助容量素子は層間絶縁膜によって覆われている。画素電極は、この層間絶縁膜上にマトリクス状に配列され、ITO(Indium Tin Oxide)又はIZO(Indium Zinc Oxide)などの透明導電性材料からなる。これら各画素電極は、上記層間絶縁膜に形成されたコンタクトホールを介して同じ画素に設けられたTFTのドレイン電極に電気的に接続されている。   The TFT and the auxiliary capacitance element are covered with an interlayer insulating film. The pixel electrodes are arranged in a matrix on the interlayer insulating film and are made of a transparent conductive material such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide). Each of these pixel electrodes is electrically connected to a drain electrode of a TFT provided in the same pixel through a contact hole formed in the interlayer insulating film.

上記補助容量素子は、下部電極と上部電極とが誘電層を介して対向する構造を有している。下部電極は、補助容量配線の一部によって構成されている。上部電極は、同じ画素に設けられたTFTのドレイン電極と同一膜から形成され、該ドレイン電極と一体に構成されている。誘電層は、ゲート配線とソース配線との交差部に介在するゲート絶縁膜と共通の膜によって構成されている。   The auxiliary capacitive element has a structure in which a lower electrode and an upper electrode face each other with a dielectric layer interposed therebetween. The lower electrode is constituted by a part of the auxiliary capacitance wiring. The upper electrode is formed from the same film as the drain electrode of the TFT provided in the same pixel, and is configured integrally with the drain electrode. The dielectric layer is composed of a film common to the gate insulating film interposed at the intersection of the gate wiring and the source wiring.

図3は、本実施形態で検査対象とするゲートドライバ駆動用配線23の引き回し構成を示す平面図である。   FIG. 3 is a plan view showing a routing configuration of the gate driver driving wiring 23 to be inspected in the present embodiment.

上記TFT基板20の額縁領域10Fには、図3に示すように、表示用配線として、接続領域10Tの角部を挟んで隣り合うゲートドライバTCP50並びにソースドライバTCP60、及び隣り合うゲートドライバTCP50同士を電気的に接続するためのゲートドライバ駆動用配線23が設けられている。   In the frame region 10F of the TFT substrate 20, as shown in FIG. 3, the gate driver TCP50, the source driver TCP60, and the adjacent gate drivers TCP50 adjacent to each other across the corner of the connection region 10T are arranged as display wirings. Gate driver driving wirings 23 for electrical connection are provided.

ゲートドライバTCP50寄りの1枚のソースドライバTCP60と複数枚のゲートドライバTCP50とは、ゲートドライバ駆動用配線23により直列に接続されて、ソースドライバTCP60を経由して入力された表示制御信号が隣り合うゲートドライバTCP50にリレー方式で順次伝送されるようになっている。   One source driver TCP60 close to the gate driver TCP50 and a plurality of gate drivers TCP50 are connected in series by a gate driver driving wiring 23, and display control signals input via the source driver TCP60 are adjacent to each other. The data is sequentially transmitted to the gate driver TCP 50 by a relay method.

ゲートドライバ駆動用配線23としては、例えば、ゲートドライバIC52駆動用の電源配線23Vghの他、クロック信号用配線、スタートパルス信号用配線などが挙げられる。   Examples of the gate driver driving wiring 23 include a clock signal wiring, a start pulse signal wiring, and the like, in addition to the power source wiring 23Vgh for driving the gate driver IC 52.

各ゲートドライバ駆動用配線23は、シール材11の内部領域、つまり液晶層13が設けられた領域を経由するように接続領域10Tにおいて上記ドライバTCP50,60が接続される部分間を引き回されたパターンを有し、その全体が額縁領域10Fに形成されている。これら各ゲートドライバ駆動用配線23は、上記ゲート配線と同一膜から形成されており、上記ゲート絶縁膜及び層間絶縁膜が積層されてなる積層絶縁膜24(後に参照する図5に示す)によって覆われている。   Each gate driver driving wiring 23 is routed between portions where the driver TCPs 50 and 60 are connected in the connection region 10T so as to pass through the inner region of the sealing material 11, that is, the region where the liquid crystal layer 13 is provided. The entire pattern is formed in the frame region 10F. Each of these gate driver driving wirings 23 is formed of the same film as the gate wiring, and is covered with a laminated insulating film 24 (shown in FIG. 5 referred later) in which the gate insulating film and the interlayer insulating film are laminated. It has been broken.

各ゲートドライバ駆動用配線23における基板20端縁に位置する両端には、ゲートドライバTCP50又はソースドライバTCP60に接続するための端子(不図示)が設けられている。これら各ゲートドライバ駆動用配線23の端子は、同配線23の先端部が積層絶縁膜24に形成されたコンタクトホールを介して当該絶縁膜24上に設けられた接続端子パッドに接続された構造を有する。   Terminals (not shown) for connecting to the gate driver TCP 50 or the source driver TCP 60 are provided at both ends of each gate driver driving wiring 23 located at the edge of the substrate 20. The terminal of each of these gate driver driving wirings 23 has a structure in which the tip of the wiring 23 is connected to a connection terminal pad provided on the insulating film 24 through a contact hole formed in the laminated insulating film 24. Have.

さらにその他、TFT基板20の額縁領域10Fには、図示しないが、上記ゲート配線、ソース配線及び補助容量配線が表示領域10Dから接続領域10Tにまで引き出されている。これら各種配線における基板20端縁に位置する引き出し先端には、ゲートドライバTCP50又はソースドライバTCP60に接続するための端子が基板20端縁に沿って整列して設けられている。   In addition, although not shown, the gate wiring, the source wiring, and the auxiliary capacitance wiring are drawn from the display area 10D to the connection area 10T in the frame area 10F of the TFT substrate 20. Terminals for connection to the gate driver TCP 50 or the source driver TCP 60 are provided in alignment along the edge of the substrate 20 at the leading end of the various wirings positioned at the edge of the substrate 20.

<対向基板40の構成>
上記対向基板40は、図2に示すように、ガラス基板などの透明性を有するベース基板41を備え、該ベース基板41上にブラックマトリクス43やカラーフィルタ44、共通電極45を積層して構成されたカラーフィルタ基板である。
<Configuration of counter substrate 40>
As shown in FIG. 2, the counter substrate 40 includes a transparent base substrate 41 such as a glass substrate, and a black matrix 43, a color filter 44, and a common electrode 45 are stacked on the base substrate 41. Color filter substrate.

ブラックマトリクス43は、ベース基板41の外周縁部に位置する枠部43fと、該枠部43fの内側で上記ゲート配線及びソース配線に対応する格子部(不図示)とからなる。カラーフィルタ44は、このブラックマトリクス(格子部)43の格子間に周期的に配列するように設けられた複数色のフィルタ層、例えば赤色層、緑色層及び青色層からなる。共通電極45は、これら各カラーフィルタ44を覆い上記画素電極の群と対向するように設けられている。   The black matrix 43 includes a frame portion 43f located at the outer peripheral edge portion of the base substrate 41, and a lattice portion (not shown) corresponding to the gate wiring and the source wiring inside the frame portion 43f. The color filter 44 includes a plurality of color filter layers, for example, a red layer, a green layer, and a blue layer, which are provided so as to be periodically arranged between the lattices of the black matrix (lattice portion) 43. The common electrode 45 is provided so as to cover the color filters 44 and to face the group of pixel electrodes.

上記ブラックマトリクス43の枠部43fは、シール材11に対応する領域にシール材11よりも幅広に形成されており、シール材11の内側領域(液晶層13が設けられた領域)に位置する各ゲートドライバ駆動用配線23部分の全体に重なるように設けられている。また、上記共通電極45は、このブラックマトリクス43の枠部43f上にも形成され、ゲートドライバ駆動用配線23に対向する領域にも配置されている。   The frame portion 43f of the black matrix 43 is formed in a region corresponding to the sealing material 11 so as to be wider than the sealing material 11, and each frame region 43f is located in an inner region (region where the liquid crystal layer 13 is provided) of the sealing material 11. The gate driver driving wiring 23 is provided so as to overlap the entire portion. The common electrode 45 is also formed on the frame portion 43 f of the black matrix 43 and is also disposed in a region facing the gate driver driving wiring 23.

<ゲートドライバTCP50・ソースドライバTCP60の構成>
上記複数枚のゲートドライバTCP50は、接続領域10Tの一辺側(図1で右側辺)に基板20端縁に沿って並んで接続されている。各ゲートドライバTCP50は、配線パターンが形成されたフレキシブルプリント配線板51上に、外部回路としてのゲートドライバIC52がTAB(Tape Automated Bonding)実装方式により実装された電子部品である。
<Configuration of Gate Driver TCP50 / Source Driver TCP60>
The plurality of gate drivers TCP50 are connected side by side along the edge of the substrate 20 on one side (the right side in FIG. 1) of the connection region 10T. Each gate driver TCP 50 is an electronic component in which a gate driver IC 52 as an external circuit is mounted on a flexible printed wiring board 51 on which a wiring pattern is formed by a TAB (Tape Automated Bonding) mounting method.

ゲートドライバIC52は、その駆動により、各ゲート配線に対して線順次にゲート信号を供給するように構成されている。各ゲートドライバTCP50は、TFT基板20に形成されたゲートドライバ駆動用配線23によりソースドライバTCP60を経由して外部回路基板70に電気的に接続されており、該外部回路基板70から伝送される表示制御信号に基づき駆動されるようになっている。   The gate driver IC 52 is configured to supply a gate signal line-sequentially to each gate wiring by driving. Each gate driver TCP 50 is electrically connected to an external circuit board 70 via a source driver TCP 60 by a gate driver drive wiring 23 formed on the TFT substrate 20, and a display transmitted from the external circuit board 70. It is driven based on the control signal.

上記複数枚のソースドライバTCP60は、接続領域10Tの他辺側(図1で上辺側)に基板20端縁に沿って並んで接続されている。各ソースドライバTCP60は、配線パターンが形成されたフレキシブルプリント配線板61上に、外部回路としてのソースドライバIC62がTAB実装方式により実装された電子部品である。   The plurality of source drivers TCP60 are connected side by side along the edge of the substrate 20 on the other side (upper side in FIG. 1) of the connection region 10T. Each source driver TCP 60 is an electronic component in which a source driver IC 62 as an external circuit is mounted on a flexible printed wiring board 61 on which a wiring pattern is formed by a TAB mounting method.

ソースドライバIC62は、その駆動により、各ソース配線に一斉にソース信号を供給するように構成されている。各ソースドライバTCP60は、外部回路基板70に直接接続されており、該外部回路基板70から伝送される表示制御信号に基づき駆動されるようになっている。   The source driver IC 62 is configured to supply source signals to the source lines all at once by driving. Each source driver TCP 60 is directly connected to the external circuit board 70 and is driven based on a display control signal transmitted from the external circuit board 70.

<液晶表示装置Sの作動>
上記構成の液晶表示装置Sでは、各画素において、ゲートドライバTCP50からゲート信号がゲート配線を介してTFTに送られ、該TFTがオン状態になったときに、ソースドライバTCP60からソース信号がソース配線を介してオン状態のTFTに送られ、該TFTを介して画素電極に所定の電荷が書き込まれると共に補助容量素子が充電される。このとき、TFT基板20の各画素電極と対向基板40の共通電極45との間において電位差が生じ、液晶層13に所定の電圧が印加される。そして、液晶表示装置Sでは、各画素毎に液晶層13に印加する電圧の大きさを制御して液晶分子の配向状態を変えることにより、液晶層13での光透過率を調整して画像が表示される。
<Operation of the liquid crystal display device S>
In the liquid crystal display device S configured as described above, in each pixel, a gate signal is sent from the gate driver TCP50 to the TFT via the gate wiring, and when the TFT is turned on, the source signal is sent from the source driver TCP60 to the source wiring. To the on-state TFT, a predetermined charge is written to the pixel electrode via the TFT, and the auxiliary capacitance element is charged. At this time, a potential difference is generated between each pixel electrode of the TFT substrate 20 and the common electrode 45 of the counter substrate 40, and a predetermined voltage is applied to the liquid crystal layer 13. In the liquid crystal display device S, by controlling the magnitude of the voltage applied to the liquid crystal layer 13 for each pixel and changing the alignment state of the liquid crystal molecules, the light transmittance in the liquid crystal layer 13 is adjusted, and the image is displayed. Is displayed.

<検査用パターン25の構成>
図4は、本実施形態における検査用パターン25の構成について端子部分及びその周辺(図3中に参照符合Aで示す領域)を拡大して示す平面図である。図5は、ゲートドライバ駆動用配線23のうちゲートドライバIC52駆動用の電源配線23Vgh対応箇所の断面構造を示す断面図である。
<Configuration of Inspection Pattern 25>
FIG. 4 is an enlarged plan view showing the terminal portion and its periphery (region indicated by reference symbol A in FIG. 3) in the configuration of the test pattern 25 in the present embodiment. FIG. 5 is a cross-sectional view showing a cross-sectional structure of a portion corresponding to the power supply wiring 23Vgh for driving the gate driver IC 52 in the gate driver driving wiring 23. As shown in FIG.

本実施形態における液晶表示パネル10の額縁領域10Fには、図4及び図5に示す検査用パターン25が形成されている。検査用パターン25は、独立したゲートドライバ駆動用配線23のパターン毎に設けられている。   The test pattern 25 shown in FIGS. 4 and 5 is formed in the frame region 10F of the liquid crystal display panel 10 in the present embodiment. The inspection pattern 25 is provided for each pattern of the independent gate driver driving wiring 23.

各検査用パターン25は、ゲートドライバIC52駆動用の電源配線23Vghに電気的に接続された第1端子27と、導電層である検査用配線29と、該検査用配線29に電気的に接続された第2端子29tとを備え、ゲートドライバIC52駆動用の電源配線23Vghと検査用配線29との間の短絡の有無を検査可能に構成されている。   Each inspection pattern 25 is electrically connected to the first terminal 27 electrically connected to the power supply wiring 23Vgh for driving the gate driver IC 52, the inspection wiring 29 which is a conductive layer, and the inspection wiring 29. The second terminal 29t is configured to be capable of inspecting whether or not there is a short circuit between the power supply wiring 23Vgh for driving the gate driver IC 52 and the inspection wiring 29.

第1端子27は、接続領域10Tに設けられて、ゲートドライバIC52駆動用の電源配線23VghにおけるゲートドライバTCP50接続用の端子よりも若干だけ基板20内方に配置されている。ゲートドライバIC52駆動用の電源配線23Vghは、図4に示すように、当該電源配線23Vghからその側方に分岐して延びる分岐線23bを有している。第1端子27は、積層絶縁膜24上に分岐線23bよりも幅広に形成された接続端子パッド27によって構成され、積層絶縁膜24に形成されたコンタクトホール24hを介して分岐線23bの先端部23tに接続されている。   The first terminal 27 is provided in the connection region 10T and is disposed slightly inside the substrate 20 than the terminal for connecting the gate driver TCP50 in the power supply wiring 23Vgh for driving the gate driver IC52. As shown in FIG. 4, the power supply wiring 23Vgh for driving the gate driver IC 52 has a branch line 23b extending from the power supply wiring 23Vgh to the side. The first terminal 27 is constituted by a connection terminal pad 27 formed on the laminated insulating film 24 so as to be wider than the branch line 23 b, and the front end of the branched line 23 b is formed through a contact hole 24 h formed in the laminated insulating film 24. 23t.

検査用配線29は、図4及び図5に示すように、積層絶縁膜24上において平面視でゲートドライバ駆動用の電源配線23Vghと重なる領域に、該電源配線23Vghに沿って延びるように設けられている。なお、ここで「平面視」とは、ベース基板21の厚さ方向に見ることを意味する。このことは以降の実施形態においても同じである。   As shown in FIGS. 4 and 5, the inspection wiring 29 is provided on the laminated insulating film 24 so as to extend along the power supply wiring 23Vgh in a region overlapping the power supply wiring 23Vgh for driving the gate driver in plan view. ing. Here, “plan view” means viewing in the thickness direction of the base substrate 21. This is the same in the following embodiments.

検査用配線29は、積層絶縁膜24においてゲートドライバIC52駆動用の電源配線23Vghに対応して該電源配線23Vghの略全長に亘って設けられている。そして、検査用配線29は、当該電源配線23Vghよりも若干幅広に形成され、積層絶縁膜24を介して当該電源配線23Vghを幅方向全体に亘って覆っている。   The inspection wiring 29 is provided over the substantially entire length of the power supply wiring 23Vgh corresponding to the power supply wiring 23Vgh for driving the gate driver IC 52 in the laminated insulating film 24. The inspection wiring 29 is formed to be slightly wider than the power supply wiring 23Vgh and covers the power supply wiring 23Vgh across the entire width direction with the laminated insulating film 24 interposed therebetween.

この検査用配線29は、ゲートドライバ駆動用の電源配線23Vghに対しても、その他の表示用配線(ゲート配線、ソース配線、補助容量配線)やTFT等に対しても電気的に非接続状態にあって、TFT基板20上で電気的に独立している。また、検査用配線29は、ゲートドライバTCP50及びソースドライバTCP60とも電気的に非接続状態にある。   The inspection wiring 29 is not electrically connected to the power supply wiring 23Vgh for driving the gate driver and to other display wiring (gate wiring, source wiring, auxiliary capacitance wiring), TFT, and the like. Thus, it is electrically independent on the TFT substrate 20. Further, the inspection wiring 29 is not electrically connected to the gate driver TCP50 and the source driver TCP60.

第2端子29tは、図4に示すように、積層絶縁膜24上においてゲートドライバIC52駆動用の電源配線23Vghに対応する領域から外れた接続領域10Tに第1端子27と並べて設けられている。検査用配線29は、接続領域10Tにおいて、当該検査用配線29からその側方に上記分岐線23bに沿って延出する延出部29eを有している。第2端子29tは、この延出部29eの先端に一体に接続されており、該延出部29eよりも幅広に形成された接続端子パッド29tによって構成されている。   As shown in FIG. 4, the second terminal 29 t is provided side by side with the first terminal 27 in the connection region 10 </ b> T outside the region corresponding to the power supply wiring 23 </ b> Vgh for driving the gate driver IC 52 on the stacked insulating film 24. The inspection wiring 29 has an extending portion 29e extending along the branch line 23b on the side of the inspection wiring 29 in the connection region 10T. The second terminal 29t is integrally connected to the tip of the extending portion 29e, and is constituted by a connection terminal pad 29t formed wider than the extending portion 29e.

上記第1端子27、検査用配線29及び第2端子29tは、ITOやIZOなどの透明導電性材料からなり、上記画素電極と同一膜から形成されている。   The first terminal 27, the inspection wiring 29, and the second terminal 29t are made of a transparent conductive material such as ITO or IZO, and are formed of the same film as the pixel electrode.

図6は、ゲートドライバIC52駆動用の電源配線23Vgh上に異物Xが残存した場合の同配線23Vgh対応箇所の断面構造を示す断面図である。図11(a)は、従来構成の液晶表示装置Sにおいて、ゲートドライバIC52駆動用の電源配線23Vgh上に異物Xが残存した場合の同配線23Vgh対応箇所の断面構造を示す断面図である。図11(b)は、従来構成の液晶表示装置Sにおいて、異物X残存箇所が物理的ストレスを受けた際の状態を示すゲートドライバIC52駆動用の電源配線23Vgh対応箇所の断面構造を示す断面図である。なお、図11(a),(b)では、便宜上、本実施形態の液晶表示装置Sにおける各構成要素に相当する箇所には本実施形態の液晶表示装置Sと同じ参照符合を付している。   FIG. 6 is a cross-sectional view showing a cross-sectional structure of a portion corresponding to the wiring 23Vgh when the foreign object X remains on the power supply wiring 23Vgh for driving the gate driver IC 52. FIG. 11A is a cross-sectional view showing a cross-sectional structure of a portion corresponding to the wiring 23Vgh when the foreign substance X remains on the power supply wiring 23Vgh for driving the gate driver IC 52 in the liquid crystal display device S having a conventional configuration. FIG. 11B is a cross-sectional view showing a cross-sectional structure of a portion corresponding to the power supply wiring 23Vgh for driving the gate driver IC 52 in a liquid crystal display device S having a conventional configuration, showing a state when the remaining portion of the foreign matter X receives physical stress. It is. In FIGS. 11A and 11B, for the sake of convenience, the same reference numerals as those of the liquid crystal display device S of the present embodiment are given to portions corresponding to the respective constituent elements in the liquid crystal display device S of the present embodiment. .

上記検査用パターン25を用いれば、液晶表示装置Sの製造過程において第1端子27と第2端子29tとの間の電気抵抗を測定するだけで、ゲートドライバIC52駆動用の電源配線23Vgh上に導電性の異物Xが付着し且つ該異物Xが市場での不良発生の原因となる状態で残存しているか否かを検査することができる。   If the test pattern 25 is used, the electrical resistance between the first terminal 27 and the second terminal 29t is measured in the manufacturing process of the liquid crystal display device S, and the conductive pattern is electrically connected to the power supply wiring 23Vgh for driving the gate driver IC 52. It is possible to inspect whether or not the alien substance X adheres and remains in a state that causes a defect in the market.

つまり、ゲートドライバIC52駆動用の電源配線23Vgh上に製造過程で導電性の異物Xが付着していないか、付着していてもその異物Xが当該電源配線23Vghを覆う積層絶縁膜24に埋没されていて、市場での不良発生の原因とならない状態で残存している場合には、ゲートドライバIC52駆動用の電源配線23Vghと検査用配線29とは絶縁状態にあるので、これら各配線23Vgh,29に電気的に接続された第1端子27と第2端子29tとの間では所定の絶縁抵抗値が測定される。一方、図6に示すように、ゲートドライバIC52駆動用の電源配線23Vgh上に製造過程で導電性の異物Xが付着し且つその異物Xが当該電源配線23Vghを覆う積層絶縁膜24から突き出て市場での不良発生の原因となる状態で残存している場合には、その異物Xを介してゲートドライバIC52駆動用の電源配線23Vghと検査用配線29とが短絡するので、これら各配線23Vgh,29に電気的に接続された第1端子27と第2端子29tとの間では比較的低い導通レベルの電気抵抗値が測定される。   That is, the conductive foreign matter X does not adhere to the power supply wiring 23Vgh for driving the gate driver IC 52 in the manufacturing process, or even if it adheres, the foreign matter X is buried in the laminated insulating film 24 covering the power supply wiring 23Vgh. If the power supply wiring 23Vgh for driving the gate driver IC 52 and the inspection wiring 29 are in an insulated state when they remain in a state that does not cause defects in the market, these wirings 23Vgh, 29 A predetermined insulation resistance value is measured between the first terminal 27 and the second terminal 29t that are electrically connected to each other. On the other hand, as shown in FIG. 6, conductive foreign matter X adheres to the power supply wiring 23Vgh for driving the gate driver IC 52 in the manufacturing process, and the foreign matter X protrudes from the laminated insulating film 24 covering the power supply wiring 23Vgh. If the power source wiring 23Vgh for driving the gate driver IC 52 and the inspection wiring 29 are short-circuited through the foreign matter X, the wiring 23Vgh, 29 A relatively low electrical resistance value is measured between the first terminal 27 and the second terminal 29t that are electrically connected to each other.

このようにゲートドライバIC52駆動用の電源配線23Vgh上の異物Xの有無及びその残存状態に応じて第1端子27と第2端子29tとの間で測定される電気抵抗値が異なるので、これら両端子27,29t間で測定される電気抵抗値に基づき、ゲートドライバIC52駆動用の電源配線23Vgh上に導電性の異物Xが存在し且つその異物Xが当該電源配線23Vghを覆う積層絶縁膜24から突き出ているか否かを検査することができる。   As described above, the measured electrical resistance value differs between the first terminal 27 and the second terminal 29t depending on the presence / absence of the foreign matter X on the power supply wiring 23Vgh for driving the gate driver IC 52 and the remaining state thereof. Based on the electrical resistance value measured between the elements 27 and 29t, the conductive foreign matter X is present on the power supply wiring 23Vgh for driving the gate driver IC 52, and the foreign matter X covers the power supply wiring 23Vgh. It can be inspected whether or not it sticks out.

従来構成の液晶表示装置Sでは、上記検査用パターン25を備えておらず、ゲートドライバIC52駆動用の電源配線23Vghの異物X残存による短絡検査を行えていなかったので、図11(a)に示すように当該電源配線23Vgh上に導電性の異物Xが積層絶縁膜24から突き出た状態で残存した場合であっても、このようなTFT基板20を備えた液晶表示装置Sがそのまま市場に流通するため、図11(b)に示すように液晶表示パネル10が市場での物理的ストレスを受けた際に当該異物Xと共通電極45とが接触しやすく、これに起因して偏光板15,17が焼損するなどの重大な不良が市場で発生するおそれがある。   Since the liquid crystal display device S having the conventional configuration does not include the inspection pattern 25 and the short circuit inspection due to the foreign matter X remaining in the power supply wiring 23Vgh for driving the gate driver IC 52 cannot be performed, the liquid crystal display device S shown in FIG. Thus, even when the conductive foreign matter X remains on the power supply wiring 23Vgh in a state of protruding from the laminated insulating film 24, the liquid crystal display device S including such a TFT substrate 20 is distributed in the market as it is. Therefore, as shown in FIG. 11B, when the liquid crystal display panel 10 is subjected to physical stress in the market, the foreign matter X and the common electrode 45 are likely to come into contact with each other. Serious defects such as burning may occur in the market.

これに対して、本実施形態の液晶表示装置Sでは、ゲートドライバIC52駆動用の電源配線23Vghと検査用配線29との間の短絡の有無を検査可能な検査用パターン25を備えているので、異物X残存によりゲートドライバIC52駆動用の電源配線23Vghに短絡のおそれがあるTFT基板20、又は該TFT基板20を備える液晶表示パネル10を検出して、これに起因する市場での不良発生を未然に防止することができる。   On the other hand, the liquid crystal display device S of the present embodiment includes the inspection pattern 25 that can inspect the presence or absence of a short circuit between the power supply wiring 23Vgh for driving the gate driver IC 52 and the inspection wiring 29. The TFT substrate 20 or the liquid crystal display panel 10 including the TFT substrate 20 that may be short-circuited to the power source wiring 23Vgh for driving the gate driver IC 52 due to the remaining foreign matter X is detected, and the occurrence of defects in the market due to this is detected. Can be prevented.

−液晶表示装置Sの製造方法−
上記液晶表示装置Sを製造するには、まず、TFT基板20及び対向基板40をそれぞれ作製する。
-Manufacturing method of liquid crystal display device S-
In order to manufacture the liquid crystal display device S, first, the TFT substrate 20 and the counter substrate 40 are respectively produced.

TFT基板20は、予め準備したガラス基板などのベース基板21上に、上述した各種配線(ゲート配線、ソース配線、補助容量配線、ゲートドライバ駆動用配線23、検査用配線29等)並びにそれらの端子(第1端子27、第2端子29t等)、画素電極及び各種素子(補助容量素子、TFT)などを、フォトリソグラフィーを用いた成膜工程と、該成膜工程により成膜した膜をパターニングするパターニング工程とを繰り返し行う周知の方法で形成することにより作製することができる。   The TFT substrate 20 is formed on a base substrate 21 such as a glass substrate prepared in advance, and the above-described various wirings (gate wiring, source wiring, auxiliary capacitance wiring, gate driver driving wiring 23, inspection wiring 29, etc.) and their terminals. (First terminal 27, second terminal 29t, etc.), pixel electrode and various elements (auxiliary capacitor element, TFT), etc., a film forming process using photolithography and a film formed by the film forming process are patterned. It can be manufactured by forming by a well-known method of repeatedly performing the patterning step.

このとき、検査用パターン25を構成する第1端子27、検査用配線29及び第2端子29tは、画素電極と同一膜から形成する。これにより、検査用パターン25を形成するために独立した成膜工程及びパターニング工程を追加せずに済むので、工程数を増加させることなく検査用パターン25を形成することができる。   At this time, the first terminal 27, the inspection wiring 29, and the second terminal 29t constituting the inspection pattern 25 are formed from the same film as the pixel electrode. Thereby, it is not necessary to add an independent film forming step and patterning step for forming the inspection pattern 25, and thus the inspection pattern 25 can be formed without increasing the number of steps.

また、対向基板40は、予め準備したガラス基板などのベース基板41上に、ブラックマトリクス43、カラーフィルタ44及び共通電極45を、フォトリソグラフィーを用いた周知の方法で形成することにより作製することができる。   The counter substrate 40 can be manufactured by forming the black matrix 43, the color filter 44, and the common electrode 45 on a base substrate 41 such as a glass substrate prepared in advance by a well-known method using photolithography. it can.

次に、TFT基板20及び対向基板40の表面に対して、印刷法などにより配向膜をそれぞれ形成した後、必要に応じてラビング処理を行う。その後、TFT基板20又は対向基板40の表面に対して、ディスペンサなどにより例えば紫外線硬化型や紫外線及び熱併用硬化型の樹脂からなるシール材11を枠状に描画し、続いて、該シール材11の内側領域に液晶材料を所定量滴下する。   Next, after forming alignment films on the surfaces of the TFT substrate 20 and the counter substrate 40 by a printing method or the like, a rubbing process is performed as necessary. Thereafter, the sealing material 11 made of, for example, an ultraviolet curable resin or an ultraviolet and heat combined type curable resin is drawn in a frame shape on the surface of the TFT substrate 20 or the counter substrate 40 with a dispenser or the like. A predetermined amount of liquid crystal material is dropped on the inner region of the substrate.

そして、TFT基板20と対向基板40とをシール材11及び液晶材料を介して減圧下で貼り合わせて液晶層13を構成した後、その貼り合わせた貼合体を大気圧下に開放することにより、貼合体の表面を加圧する。さらに、その状態でTFT基板20側からシール材11に紫外線を照射し、その後に、必要に応じて上記貼合体ごとシール材11を加熱することにより、該シール材11を硬化させる。   Then, after the TFT substrate 20 and the counter substrate 40 are bonded together under reduced pressure via the sealing material 11 and the liquid crystal material to form the liquid crystal layer 13, the bonded bonded body is released under atmospheric pressure, Pressurize the surface of the bonded body. Further, in this state, the sealing material 11 is cured by irradiating the sealing material 11 with ultraviolet rays from the TFT substrate 20 side, and then heating the sealing material 11 together with the bonded body as necessary.

このとき、TFT基板20におけるシール材11の対応箇所には検査用配線29が形成されているが、該検査用配線29は、透明性を有するので、シール材11への紫外線照射を遮ることがなく、シール材11が硬化不良を引き起こす要因とはならない。   At this time, the inspection wiring 29 is formed at the corresponding portion of the sealing material 11 on the TFT substrate 20. However, since the inspection wiring 29 has transparency, it can block the irradiation of ultraviolet rays to the sealing material 11. In other words, the sealing material 11 does not cause a curing failure.

このようにしてTFT基板20と対向基板40とを接着して液晶表示パネル10を作製する。しかる後に、液晶表示パネル10の両面、つまりTFT基板20及び対向基板40の外側表面に偏光板15,17をそれぞれ貼り付ける。   Thus, the liquid crystal display panel 10 is manufactured by bonding the TFT substrate 20 and the counter substrate 40 together. Thereafter, polarizing plates 15 and 17 are attached to both surfaces of the liquid crystal display panel 10, that is, the outer surfaces of the TFT substrate 20 and the counter substrate 40, respectively.

なお、本実施形態では、TFT基板20と対向基板40との貼り合わせ前にシール材11を描画した基板上に液晶材料を滴下しておくことにより、これら両基板20,40を貼り合わせた後にシール材11の内側に形成される空間に液晶材料が充填されるようにする、いわゆる滴下注入法(One Drop Fill;ODF)により液晶表示パネル10を作製するとしているが、TFT基板20又は対向基板40に切れ目を有する略枠状にシール材を描画し、該シール材を介しこれら両基板20,40を貼り合わせて空隙セルを有する貼合体を構成し、該貼合体の空隙セルにシール材の切れ目により構成された注入口から真空引きによる気圧差を利用して液晶材料を注入し、その後に、封止材により注入口を封止する、いわゆる真空注入法により液晶表示パネル10を作製してもよい。   In the present embodiment, the liquid crystal material is dropped on the substrate on which the sealing material 11 is drawn before the TFT substrate 20 and the counter substrate 40 are bonded, so that the substrates 20 and 40 are bonded to each other. The liquid crystal display panel 10 is manufactured by a so-called drop drop method (ODF) in which a liquid crystal material is filled in a space formed inside the sealing material 11. A sealing material is drawn in a substantially frame shape having a cut line at 40, and both substrates 20 and 40 are bonded via the sealing material to form a bonded body having void cells, and the sealing material is formed in the void cells of the bonded body. A liquid crystal material is injected from the inlet formed by the cut using a pressure difference caused by evacuation, and then the inlet is sealed with a sealing material. Nell 10 may be produced.

次いで、液晶表示パネル10に対して検査工程を実施する。この検査工程では、まず、TFT不良による点欠陥などの不良を検査する点灯表示検査を行い、その後に、液晶表示パネル10に形成された検査用パターン25を用いて、ゲートドライバIC52駆動用の電源配線23Vghが検査用配線29と短絡していないか否か検査する短絡検査を実施する。   Next, an inspection process is performed on the liquid crystal display panel 10. In this inspection process, first, a lighting display inspection for inspecting defects such as point defects due to TFT defects is performed, and then a power source for driving the gate driver IC 52 is used by using an inspection pattern 25 formed on the liquid crystal display panel 10. A short circuit inspection is performed to inspect whether or not the wiring 23Vgh is short-circuited with the inspection wiring 29.

この短絡検査では、公知の電気抵抗測定器を使用して液晶表示パネル10の接続領域10Tに形成された第1端子27と第2端子29tとの間の電気抵抗を測定し、測定された電気抵抗値に基づきゲートドライバIC52駆動用の電源配線23Vghの短絡の有無を検査する。   In this short circuit inspection, the electrical resistance between the first terminal 27 and the second terminal 29t formed in the connection region 10T of the liquid crystal display panel 10 is measured using a known electrical resistance measuring instrument, and the measured electrical resistance is measured. Based on the resistance value, the presence or absence of a short circuit in the power supply wiring 23Vgh for driving the gate driver IC 52 is inspected.

具体的には、第1端子27と第2端子29tとの間で測定された電気抵抗値が所定の絶縁抵抗値である場合には、ゲートドライバIC52駆動用の電源配線23Vghと検査用配線29とは短絡していないと判断して、合格品カセットに収納し、次の偏光板貼付工程に投入する。一方、これら両端子27,29t間で測定された電気抵抗値が比較的低い導通レベルである場合には、ゲートドライバIC52駆動用の電源配線23Vghと検査用配線29とは短絡していると判断して、修正対象品カセットに収納し、当該電源配線23Vghの短絡をリペアする修正工程に投入する。   Specifically, when the electrical resistance value measured between the first terminal 27 and the second terminal 29t is a predetermined insulation resistance value, the power supply wiring 23Vgh for driving the gate driver IC 52 and the inspection wiring 29 Is judged not to be short-circuited, and is stored in an acceptable product cassette and put into the next polarizing plate attaching step. On the other hand, when the electrical resistance value measured between these terminals 27 and 29t is a relatively low conduction level, it is determined that the power supply wiring 23Vgh for driving the gate driver IC 52 and the inspection wiring 29 are short-circuited. Then, it is stored in the correction target product cassette, and is put into a correction process for repairing the short circuit of the power supply wiring 23Vgh.

上記検査工程を経て偏光板貼付工程に投入された液晶表示パネル10については、その両面に偏光板15,17をそれぞれ貼り付ける。続いて、液晶表示パネル10の接続領域10Tに対し、ゲートドライバTCP50及びソースドライバTCP60接続部分にACFを貼り付け、該ACFを介してゲートドライバTCP50及びソースドライバTCP60を熱圧着により接続する。しかる後、ドライバTCP50,60が接続された液晶表示パネル10を必要に応じてバックライトユニット等と組み合わせることにより、液晶表示装置Sが完成される。   About the liquid crystal display panel 10 thrown into the polarizing plate sticking process through the said inspection process, the polarizing plates 15 and 17 are stuck on both surfaces, respectively. Subsequently, an ACF is attached to the connection region 10T of the liquid crystal display panel 10 at the connection portion of the gate driver TCP50 and the source driver TCP60, and the gate driver TCP50 and the source driver TCP60 are connected by thermocompression bonding via the ACF. After that, the liquid crystal display device S is completed by combining the liquid crystal display panel 10 to which the drivers TCP 50 and 60 are connected with a backlight unit or the like as necessary.

なお、ここでは液晶表示パネル10を作製した後に、TFT基板20に形成された検査用パターン25を用いて短絡検査を実施するとしたが、これに限らず、液晶表示パネル10を作製する前に、TFT基板20に対して検査用パターン25を用いた短絡検査を実施しても構わない。   Here, after the liquid crystal display panel 10 is manufactured, the short circuit inspection is performed using the inspection pattern 25 formed on the TFT substrate 20, but not limited thereto, before the liquid crystal display panel 10 is manufactured, A short circuit inspection using the inspection pattern 25 may be performed on the TFT substrate 20.

−実施形態1の効果−
この実施形態1によると、ゲートドライバIC52駆動用の電源配線23Vghと検査用配線29との間の短絡の有無を検査可能な検査用パターン25を備えているので、この検査用パターン25が備える電源配線23Vghに電気的に接続された第1端子27と検査用配線29に電気的に接続された第2端子29tとの間の電気抵抗を測定するだけで、ゲートドライバIC52駆動用の電源配線23Vgh上に導電性の異物Xが存在し且つその異物Xが当該電源配線23Vghを覆う積層絶縁膜24から突き出ているか否かを検査することができる。そしてこれによって、異物X残存によりゲートドライバIC52駆動用の電源配線23Vghに短絡のおそれがあるTFT基板20、又は該TFT基板20を備えた液晶表示パネル10を検出して、これに起因する市場での不良発生を未然に防止することができる。
-Effect of Embodiment 1-
According to the first embodiment, since the test pattern 25 capable of inspecting the presence / absence of a short circuit between the power supply wiring 23Vgh for driving the gate driver IC 52 and the test wiring 29 is provided, the power supply provided in the test pattern 25 The power supply wiring 23Vgh for driving the gate driver IC 52 can be obtained simply by measuring the electrical resistance between the first terminal 27 electrically connected to the wiring 23Vgh and the second terminal 29t electrically connected to the inspection wiring 29. It is possible to inspect whether or not the conductive foreign matter X is present and the foreign matter X protrudes from the laminated insulating film 24 covering the power supply wiring 23Vgh. As a result, the TFT substrate 20 or the liquid crystal display panel 10 including the TFT substrate 20 that may cause a short circuit in the power supply wiring 23Vgh for driving the gate driver IC 52 due to the remaining foreign matter X is detected, and this is caused in the market. It is possible to prevent the occurrence of defects.

《発明の実施形態2》
図7は、この実施形態2に係る液晶表示パネル10のゲート配線31の引き出し構成を示す平面図である。図8は、この実施形態2に係る検査用パターン25の構成について端子部分及びその周辺(図7中に参照符合Bで示す領域)を拡大して示す平面図である。
<< Embodiment 2 of the Invention >>
FIG. 7 is a plan view showing a lead-out configuration of the gate wiring 31 of the liquid crystal display panel 10 according to the second embodiment. FIG. 8 is an enlarged plan view showing the terminal portion and its periphery (region indicated by reference numeral B in FIG. 7) in the configuration of the test pattern 25 according to the second embodiment.

なお、以降の各実施形態では、検査用パターン25の構成が上記実施形態1と異なる他は液晶表示装置Sについて上記実施形態1と同様に構成されているので、構成の異なる検査用パターン25及びその関連部分についてのみ説明し、同一の構成箇所は図1〜図6に基づく上記実施形態1の説明に譲ることにして、その詳細な説明を省略する。   In each of the following embodiments, the configuration of the test pattern 25 is the same as that of the first embodiment except that the configuration of the test pattern 25 is different from that of the first embodiment. Only the relevant part will be described, and the same components will be left to the description of the first embodiment based on FIGS. 1 to 6 and the detailed description thereof will be omitted.

上記実施形態1では、各ゲートドライバIC52駆動用の電源配線23Vghを検査対象として検査用パターン25が設けられているとしたが、本実施形態では、ゲート配線31を検査対象として検査用パターン25が設けられている。   In the first embodiment, the inspection pattern 25 is provided with the power supply wiring 23Vgh for driving each gate driver IC 52 as an inspection target. However, in the present embodiment, the inspection pattern 25 is provided with the gate wiring 31 as an inspection target. Is provided.

ゲート配線31は、図7に示すように、TFT基板20の表示領域10Dに互いに平行に延びるように複数本形成されており、一端側(図7で右端側)が接続領域10Tにまで引き出されている。各ゲート配線31の引き出し先端には、ゲートドライバTCP50に接続するための端子(不図示)が設けられている。   As shown in FIG. 7, a plurality of gate wirings 31 are formed in the display region 10D of the TFT substrate 20 so as to extend in parallel with each other, and one end side (the right end side in FIG. 7) is led out to the connection region 10T. ing. A terminal (not shown) for connecting to the gate driver TCP 50 is provided at the leading end of each gate wiring 31.

本実施形態の液晶表示パネル10における接続領域10Tには、図8に示すように、ゲート配線31と交差する方向に延びるゲート接続線33が設けられている。このゲート接続線33は、所定本数のゲート配線31毎に設けられて、これら所定本数のゲート配線31と該配線31の端子よりも若干だけ基板20内方に位置する部分で交差し一体に形成されている。これにより、ゲート接続線33は、ゲート配線31を所定本数ずつ互いに電気的に接続して、検査単位配線群32を構成している。   In the connection region 10T in the liquid crystal display panel 10 of the present embodiment, a gate connection line 33 extending in a direction intersecting with the gate wiring 31 is provided as shown in FIG. The gate connection line 33 is provided for each predetermined number of gate wirings 31, and the predetermined number of gate wirings 31 intersect with each other at a portion located slightly inward of the substrate 20 from the terminal of the wiring 31 and are integrally formed. Has been. As a result, the gate connection line 33 electrically connects a predetermined number of gate wirings 31 to each other to form an inspection unit wiring group 32.

本実施形態の検査用パターン25は、図8に示すように、第1端子35、検査用配線29及び第2端子29tを備え、上記検査単位配線群32毎に設けられている。   As shown in FIG. 8, the inspection pattern 25 of the present embodiment includes a first terminal 35, an inspection wiring 29, and a second terminal 29t, and is provided for each inspection unit wiring group 32 described above.

第1端子35は、接続領域10Tに設けられて、ゲート接続線33の一端部に接続されている。すなわち、検査単位配線群32を構成する各ゲート配線31は、同一の第1端子35に電気的に接続されている。この第1端子35は、積層絶縁膜24上にゲート接続線33よりも幅広に形成された接続端子パッド35によって構成され、積層絶縁膜24に形成されたコンタクトホール24hを介してゲート接続線33の一端部33tに接続されている。   The first terminal 35 is provided in the connection region 10 </ b> T and is connected to one end of the gate connection line 33. That is, the gate lines 31 constituting the inspection unit line group 32 are electrically connected to the same first terminal 35. The first terminal 35 is constituted by a connection terminal pad 35 formed on the laminated insulating film 24 so as to be wider than the gate connecting line 33, and the gate connecting line 33 is formed through a contact hole 24 h formed in the laminated insulating film 24. Is connected to one end 33t.

検査用配線29は、各ゲート配線31毎に設けられ、積層絶縁膜24上において平面視で各ゲート配線31に重なる領域に、これら各ゲート配線31に沿って延びるように形成されている。これら各検査用配線29は、積層絶縁膜24においてゲート配線31に対応して該ゲート配線31の略全長に亘って設けられていると共に、当該ゲート配線31よりも幅広に形成され、積層絶縁膜24を介して当該ゲート配線31を幅方向全体に亘って覆っている。   The inspection wiring 29 is provided for each gate wiring 31 and is formed on the laminated insulating film 24 so as to extend along the gate wiring 31 in a region overlapping the gate wiring 31 in plan view. Each of these inspection wirings 29 is provided over the substantially entire length of the gate wiring 31 corresponding to the gate wiring 31 in the laminated insulating film 24 and is formed wider than the gate wiring 31. 24, the gate wiring 31 is covered over the entire width direction.

上記各検査用配線29は、上記実施形態1と同様に、TFT基板20上で電気的に独立しており、ゲートドライバTCP50及びソースドライバTCP60とも電気的に非接続状態にある。   Each inspection wiring 29 is electrically independent on the TFT substrate 20 as in the first embodiment, and is not electrically connected to the gate driver TCP50 and the source driver TCP60.

さらに、接続領域10Tには、ゲート接続線33に沿って延びる検査用接続線29cが設けられている。この検査用接続線29cは、上記検査単位配線群32毎に設けられて、該検査単位配線群32を構成する各ゲート配線31に対応する検査用配線29と交差し一体に形成されている。これにより、検査用接続線29cは、検査用配線29を所定本数ずつ互いに電気的に接続して、検査用配線群30を構成している。   In addition, an inspection connection line 29c extending along the gate connection line 33 is provided in the connection region 10T. The inspection connection line 29 c is provided for each inspection unit wiring group 32 and intersects with the inspection wirings 29 corresponding to the gate wirings 31 constituting the inspection unit wiring group 32 and is integrally formed. As a result, the inspection connection line 29c electrically connects a predetermined number of inspection wirings 29 to each other to form an inspection wiring group 30.

第2端子29tは、検査用接続線29cの一端部に接続されている。すなわち、各第2端子29tは、検査用配線群30を構成する各検査用配線29毎に設けられ、これら各検査用配線29は、同一の第2端子29tに電気的に接続されている。第2端子29tは、積層絶縁膜24上においてゲート配線31に対応する領域から外れた接続領域10Tに第1端子35と並べて設けられている。この第2端子29tは、検査用接続線29cよりも幅広に形成された接続端子パッド29tによって構成されている。   The second terminal 29t is connected to one end of the inspection connection line 29c. That is, each second terminal 29t is provided for each inspection wiring 29 constituting the inspection wiring group 30, and each of these inspection wirings 29 is electrically connected to the same second terminal 29t. The second terminal 29t is provided side by side with the first terminal 35 in the connection region 10T outside the region corresponding to the gate wiring 31 on the stacked insulating film 24. The second terminal 29t is constituted by a connection terminal pad 29t formed wider than the inspection connection line 29c.

上記ゲート接続線33は、ゲート配線31と同一膜から形成されている。また、上記第1端子35、検査用配線29、検査用接続線29c及び第2端子29tは、ITOやIZOなどの透明導電材料からなり、上記画素電極と同一膜から形成されている。   The gate connection line 33 is formed of the same film as the gate wiring 31. The first terminal 35, the inspection wiring 29, the inspection connection line 29c, and the second terminal 29t are made of a transparent conductive material such as ITO or IZO, and are formed of the same film as the pixel electrode.

上記検査用パターン25を用いれば、液晶表示装置Sの製造過程において、検査用パターン25毎に第1端子35と第2端子29tとの間の電気抵抗を測定するだけで、各ゲート配線31上に導電性の異物Xが付着し且つ該異物Xが市場での不良発生の原因となる状態で残存しているか否かを検査することができる。   If the test pattern 25 is used, the electrical resistance between the first terminal 35 and the second terminal 29t is measured for each test pattern 25 in the manufacturing process of the liquid crystal display device S. It is possible to inspect whether or not the conductive foreign matter X adheres to and remains in a state that causes a defect in the market.

なお、本実施形態の液晶表示装置Sを製造する場合には、上記検査用パターン25を用いた短絡検査を実施した後に、レーザー照射等により個々のゲート配線31間でゲート接続線33を分断して各検査単位配線群32をなすゲート配線31同士を電気的に分離する必要がある。   In the case of manufacturing the liquid crystal display device S of the present embodiment, after performing a short circuit inspection using the inspection pattern 25, the gate connection lines 33 are divided between the individual gate lines 31 by laser irradiation or the like. Thus, it is necessary to electrically isolate the gate wirings 31 forming each inspection unit wiring group 32.

−実施形態2の効果−
この実施形態2によると、ゲート配線31を検査対象として検査用パターン25が設けられているので、この検査用パターン25を用いた検査工程を実施すれば、異物X残存によりゲート配線31に短絡のおそれがあるTFT基板20、又は該TFT基板20を備えた液晶表示パネル10を検出して、これに起因する市場での不良発生を未然に防止することができる。
-Effect of Embodiment 2-
According to the second embodiment, the inspection pattern 25 is provided with the gate wiring 31 as an inspection target. Therefore, if the inspection process using the inspection pattern 25 is performed, the foreign matter X remains and the gate wiring 31 is short-circuited. The TFT substrate 20 or the liquid crystal display panel 10 provided with the TFT substrate 20 may be detected to prevent occurrence of defects in the market due to this.

また、所定本数のゲート配線31が互いに電気的に接続された検査単位配線群32毎に検査用パターン25が設けられていて、検査単位配線群32毎にゲート配線31の短絡を検査できるので、個々のゲート配線31に対して検査用パターン25が設けられている場合に比べて、当該検査用パターン25を用いたゲート配線31の短絡検査を効率的に行うことができる。   Further, since the inspection pattern 25 is provided for each inspection unit wiring group 32 in which a predetermined number of gate wirings 31 are electrically connected to each other, a short circuit of the gate wiring 31 can be inspected for each inspection unit wiring group 32. Compared with the case where the inspection pattern 25 is provided for each gate wiring 31, the short-circuit inspection of the gate wiring 31 using the inspection pattern 25 can be performed efficiently.

その上、異物X残存によりゲート配線31に短絡のおそれがあるか否かを検査単位配線群32毎に判断できるため、そのようなおそれのあるゲート配線31を特定の検査単位配線群32のレベルまで絞り込むことができる。これにより、ゲート配線31上における異物X残存部分をリペアする場合には、そのリペア箇所の検出作業を効率的に行うことができる。   In addition, since it can be determined for each inspection unit wiring group 32 whether or not there is a possibility that the gate wiring 31 may be short-circuited due to the foreign matter X remaining, Can be narrowed down to. Thereby, when repairing the foreign substance X remaining part on the gate wiring 31, the repair work of the repair location can be performed efficiently.

その他は、上記実施形態1と同様な効果を得ることができる。   In other respects, the same effects as those of the first embodiment can be obtained.

《発明の実施形態3》
図9は、この実施形態3に係る液晶表示パネル10の補助容量配線37の引き出し構成を示す平面図である。図10は、この実施形態3に係る検査用パターン25の構成について端子部分及びその周辺(図9中に参照符合Cで示す領域)を拡大して示す平面図である。
<< Embodiment 3 of the Invention >>
FIG. 9 is a plan view showing a lead-out configuration of the auxiliary capacitance wiring 37 of the liquid crystal display panel 10 according to the third embodiment. FIG. 10 is an enlarged plan view showing the terminal portion and its periphery (region indicated by reference symbol C in FIG. 9) in the configuration of the test pattern 25 according to the third embodiment.

本実施形態では、補助容量配線37を検査対象として検査用パターン25が設けられている。   In the present embodiment, the inspection pattern 25 is provided with the auxiliary capacitance wiring 37 as an inspection target.

補助容量配線37は、図9に示すように、TFT基板20の表示領域10Dに互いに平行に延びるように複数本形成されている。これら複数本の補助容量配線37の一端部は、シール材11内側の液晶層13が設けられた額縁領域10F部分(図9に示すブラックマトリクス43の枠部43f対応箇所)に延びるコモン接続配線38によって互いに電気的に接続されている。   As shown in FIG. 9, a plurality of auxiliary capacitance lines 37 are formed in the display region 10D of the TFT substrate 20 so as to extend in parallel to each other. One end portion of the plurality of auxiliary capacitance wires 37 is a common connection wire 38 extending to a frame region 10F portion (corresponding to the frame portion 43f of the black matrix 43 shown in FIG. 9) where the liquid crystal layer 13 inside the sealing material 11 is provided. Are electrically connected to each other.

コモン接続配線38は、各補助容量配線37の延在方向に対し直交する方向に延びて、これら各補助容量配線37の一端部と連結されて一体に形成されている。また、このコモン接続配線38は、接続領域10Tにまで引き出されており、その引き出し先端にソースドライバTCP60に接続するための端子(不図示)が設けられている。   The common connection wiring 38 extends in a direction orthogonal to the extending direction of each auxiliary capacitance wiring 37 and is connected to one end of each auxiliary capacitance wiring 37 to be integrally formed. The common connection wiring 38 is led out to the connection region 10T, and a terminal (not shown) for connecting to the source driver TCP 60 is provided at the leading end of the common connection wiring 38.

本実施形態の検査用パターン25は、図10に示すように、第1端子39、検査用配線29及び第2端子29tを備え、補助容量配線37全体に対して1つだけ設けられている。   As shown in FIG. 10, the test pattern 25 of the present embodiment includes a first terminal 39, a test wiring 29 and a second terminal 29 t, and only one is provided for the entire auxiliary capacitance wiring 37.

第1端子39は、接続領域10Tに設けられて、コモン接続配線38におけるソースドライバTCP60接続用の端子よりも若干だけ基板20内方に配置されている。コモン接続配線38は、当該接続配線38からその側方に分岐して延びる分岐線38bを有している。第1端子39は、積層絶縁膜24上に分岐線38bよりも幅広に形成された接続端子パッド39によって構成され、積層絶縁膜24に形成されたコンタクトホール24hを介して分岐線38bの先端部38tに接続されている。すなわち、各補助容量配線37は、同一の第1端子39に電気的に接続されている。   The first terminal 39 is provided in the connection region 10 </ b> T and is disposed slightly inside the substrate 20 than the terminal for connecting the source driver TCP 60 in the common connection wiring 38. The common connection wiring 38 has a branch line 38 b extending from the connection wiring 38 to the side. The first terminal 39 is constituted by a connection terminal pad 39 formed on the laminated insulating film 24 so as to be wider than the branch line 38 b, and the front end portion of the branch line 38 b through the contact hole 24 h formed in the laminated insulating film 24. 38t. That is, each auxiliary capacitance line 37 is electrically connected to the same first terminal 39.

検査用配線29は、各補助容量配線37毎に設けられ、積層絶縁膜24上において平面視で各補助容量配線37と重なる領域に、これら各補助容量配線37に沿って延びるように形成されている。これら各検査用配線29は、積層絶縁膜24において補助容量配線37に対応して該補助容量配線37の略全長に亘って設けられていると共に、当該補助容量配線37よりも幅広に形成され、積層絶縁膜24を介して当該補助容量配線37,38を幅方向全体に亘って覆っている。   The inspection wiring 29 is provided for each auxiliary capacitance wiring 37 and is formed on the laminated insulating film 24 so as to extend along the auxiliary capacitance wiring 37 in a region overlapping the auxiliary capacitance wiring 37 in plan view. Yes. Each of these inspection wirings 29 is provided over the entire length of the auxiliary capacitance wiring 37 corresponding to the auxiliary capacitance wiring 37 in the laminated insulating film 24 and is formed wider than the auxiliary capacitance wiring 37. The auxiliary capacitance lines 37 and 38 are covered over the entire width direction through the laminated insulating film 24.

また、検査用配線29は、コモン接続配線38に対しても設けられ、各補助容量配線37に対応する各検査用配線29を互いに電気的に接続している。コモン接続配線38に対して設けられた検査用配線29は、積層絶縁膜24上において平面視でコモン接続配線38と重なる領域に、該コモン接続配線38に沿ってその略全長に亘って延びるように形成されていると共に、当該コモン接続配線38よりも幅広に形成され、積層絶縁膜24を介して当該コモン接続配線を幅方向全体に亘って覆っている。   The inspection wiring 29 is also provided for the common connection wiring 38, and electrically connects the inspection wirings 29 corresponding to the auxiliary capacitance wirings 37 to each other. The inspection wiring 29 provided for the common connection wiring 38 extends over the substantially entire length along the common connection wiring 38 in a region overlapping the common connection wiring 38 in plan view on the laminated insulating film 24. And is formed wider than the common connection wiring 38 and covers the common connection wiring over the entire width direction with the laminated insulating film 24 interposed therebetween.

上記各検査用配線29は、上記実施形態1と同様に、TFT基板20上で電気的に独立しており、ゲートドライバTCP50及びソースドライバTCP60とも電気的に非接続状態にある。   Each inspection wiring 29 is electrically independent on the TFT substrate 20 as in the first embodiment, and is not electrically connected to the gate driver TCP50 and the source driver TCP60.

第2端子29tは、積層絶縁膜24上においてコモン接続配線38に対応する領域から外れた接続領域10Tに第1端子39と並べて設けられている。コモン接続配線38に対して設けられた検査用配線29は、接続領域10Tにおいて、当該検査用配線29からその側方に上記分岐線38bに沿って延出する延出部29eを有している。第2端子29tは、この延出部29eの先端に接続されており、該延出部29eよりも幅広に形成された接続端子パッド29tによって構成されている。すなわち、補助容量配線37に対応する各検査用配線29は、同一の第2端子29tに電気的に接続されている。   The second terminal 29 t is provided side by side with the first terminal 39 in the connection region 10 T that is out of the region corresponding to the common connection wiring 38 on the stacked insulating film 24. The inspection wiring 29 provided for the common connection wiring 38 has an extending portion 29e extending from the inspection wiring 29 to the side along the branch line 38b in the connection region 10T. . The second terminal 29t is connected to the tip of the extension portion 29e, and is constituted by a connection terminal pad 29t formed wider than the extension portion 29e. That is, each inspection wiring 29 corresponding to the auxiliary capacitance wiring 37 is electrically connected to the same second terminal 29t.

上記コモン接続配線38は、補助容量配線37と同一膜から形成されている。また、上記第1端子39、検査用配線29及び第2端子29tは、ITOやIZOなどの透明導電性材料からなり、上記画素電極と同一膜から形成されている。   The common connection wiring 38 is formed of the same film as the auxiliary capacitance wiring 37. The first terminal 39, the inspection wiring 29, and the second terminal 29t are made of a transparent conductive material such as ITO or IZO, and are formed of the same film as the pixel electrode.

上記検査用パターン25を用いれば、液晶表示装置Sの製造過程において、第1端子39と第2端子29tとの間の電気抵抗を測定するだけで、各補助容量配線37及びコモン接続配線38上に導電性の異物Xが市場での不良発生の原因となる状態で残存しているか否かを検査することができる。   If the test pattern 25 is used, only the electrical resistance between the first terminal 39 and the second terminal 29t is measured in the manufacturing process of the liquid crystal display device S. In addition, it is possible to inspect whether or not the conductive foreign matter X remains in a state that causes a failure in the market.

−実施形態3の効果−
この実施形態3によると、補助容量配線37を検査対象として検査用パターン25が設けられているので、この検査用パターン25を用いた検査工程を実施すれば、異物X残存により補助容量配線37に短絡のおそれがあるTFT基板20、又は該TFT基板20を備えた液晶表示パネル10を検出でき、これに起因する市場での不良発生を未然に防止することができる。
-Effect of Embodiment 3-
According to the third embodiment, since the inspection pattern 25 is provided with the auxiliary capacitance wiring 37 as an inspection target, if the inspection process using the inspection pattern 25 is performed, the foreign matter X remains on the auxiliary capacitance wiring 37. It is possible to detect the TFT substrate 20 or the liquid crystal display panel 10 including the TFT substrate 20 that is likely to be short-circuited, and prevent the occurrence of defects in the market due to this.

また、その他は上記実施形態1と同様な効果を得ることができる。   In addition, the same effects as those of the first embodiment can be obtained.

なお、上記各実施形態では、検査用配線29が検査対象の表示用配線(ゲートドライバIC52駆動用の電源配線23Vgh、ゲート配線31又は補助容量配線37)よりも若干幅広に形成されているとしたが、これに限らない。   In each of the above embodiments, the inspection wiring 29 is formed to be slightly wider than the display wiring to be inspected (the power supply wiring 23Vgh for driving the gate driver IC 52, the gate wiring 31 or the auxiliary capacitance wiring 37). However, it is not limited to this.

検査用配線29は、検査対象の表示用配線と同一幅に形成されていてもよく、異物X残存により表示用配線に短絡のおそれがあるTFT基板20を確実に検出する観点から、当該表示用配線を幅方向全体に亘って覆っていることが好ましい。   The inspection wiring 29 may be formed to have the same width as the display wiring to be inspected, and from the viewpoint of reliably detecting the TFT substrate 20 that may be short-circuited to the display wiring due to the foreign matter X remaining, It is preferable to cover the wiring over the entire width direction.

またその他、検査用配線29は、積層絶縁膜24上において検査対象とする表示用配線に重なる領域に該表示用配線に沿って延びるように設けられていれば、当該表示用配線よりも若干幅狭に形成されていても構わない。   In addition, if the inspection wiring 29 is provided on the laminated insulating film 24 so as to extend along the display wiring in a region overlapping the display wiring to be inspected, the inspection wiring 29 is slightly wider than the display wiring. It may be formed narrowly.

また、上記各実施形態では、第1端子27,35,39が、検査対象の表示用配線(ゲートドライバIC52駆動用の電源配線23Vgh、ゲート配線31又は補助容量配線37)におけるドライバTCP50,60接続用の端子とは別個に形成されている形態について説明したが、当該ドライバTCP50,60接続用の端子が第1端子27,35,39として兼用されても構わない。   In each of the above embodiments, the first terminals 27, 35, and 39 are connected to the driver TCPs 50 and 60 in the display wiring to be inspected (the power supply wiring 23 Vgh for driving the gate driver IC 52, the gate wiring 31, or the auxiliary capacitance wiring 37). However, the driver TCP 50 and 60 connection terminals may be used as the first terminals 27, 35, and 39.

以上、本発明の好ましい実施形態について説明したが、本発明の技術的範囲は上記各実施形態に記載の範囲に限定されない。上記各実施形態が例示であり、それらの各構成要素や各処理プロセスの組合せに、さらにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。   As mentioned above, although preferable embodiment of this invention was described, the technical scope of this invention is not limited to the range as described in each said embodiment. It is understood by those skilled in the art that the above embodiments are examples, and that various modifications can be made to the combinations of the respective constituent elements and processing processes, and such modifications are within the scope of the present invention. It is a place.

例えば、上記各実施形態では、液晶表示パネル10に対するゲートドライバIC52及びソースドライバIC62の実装方式がTAB実装方式のものを例に挙げて説明したが、これに限らない。   For example, in each of the above embodiments, the mounting method of the gate driver IC 52 and the source driver IC 62 on the liquid crystal display panel 10 has been described as an example of the TAB mounting method, but the present invention is not limited thereto.

ドライバICチップ52,62の実装方式としては、ゲートドライバTCP50に代えてフィルム回路基板上にゲートドライバIC52が実装されたゲートドライバCOF(Chip On Film)を、ソースドライバTCP60に代えてフィルム回路基板上にソースドライバIC62が実装されたソースドライバCOFをそれぞれ用いるCOF実装方式が採用されていてもよい。   As the mounting method of the driver IC chips 52 and 62, a gate driver COF (Chip On Film) in which the gate driver IC 52 is mounted on the film circuit board is used instead of the gate driver TCP50, and a film circuit board is used instead of the source driver TCP60. A COF mounting method using source drivers COF each having a source driver IC 62 mounted thereon may be employed.

またその他、液晶表示パネル10は、ゲートドライバIC及びソースドライバICがTFT基板20に一体に作り込まれたモノリシック型の表示パネルに構成されていても構わない。   In addition, the liquid crystal display panel 10 may be configured as a monolithic display panel in which a gate driver IC and a source driver IC are integrally formed on the TFT substrate 20.

また、上記各実施形態では、TFT基板20を備えたアクティブマトリクス駆動方式の液晶表示パネル10を例に挙げて説明しているが、液晶表示パネル10の液晶モードや画素構造、駆動方式は任意であり、該表示パネル10としては任意の液晶表示パネルを用いることが可能である。   In each of the above embodiments, the active matrix driving type liquid crystal display panel 10 including the TFT substrate 20 is described as an example. However, the liquid crystal mode, the pixel structure, and the driving method of the liquid crystal display panel 10 are arbitrary. In addition, as the display panel 10, any liquid crystal display panel can be used.

さらに、本発明に係る表示装置の構成は、液晶表示装置Sだけでなく、表示媒体層としてEL(Electro Luminescence)層を備えた有機EL(Electro Luminescence)表示装置や無機EL表示装置、表示媒体層としてネオンガス又はキセノンガスなどのガス層を備えたプラズマ表示装置にも適用することができ、その他、FED(Field Emission Display;電界放出ディスプレイ)、SED(Surface-conduction Electron-emitter Display;表面電界ディスプレイ)、エレクトロウェッティング表示装置などの各種表示装置及びこれらを構成する表示装置用基板にも広く適用することができる。   Furthermore, the configuration of the display device according to the present invention includes not only the liquid crystal display device S, but also an organic EL (Electro Luminescence) display device having an EL (Electro Luminescence) layer as a display medium layer, an inorganic EL display device, and a display medium layer. It can be applied to a plasma display device having a gas layer such as neon gas or xenon gas as well as FED (Field Emission Display) and SED (Surface-conduction Electron-emitter Display). The present invention can also be widely applied to various display devices such as electrowetting display devices and display device substrates constituting these display devices.

以上説明したように、本発明は、表示装置用基板及びそれを備えた表示装置について有用であり、特に、異物残存により表示用配線に短絡のおそれがある基板を検出して、これに起因する市場での不良発生を未然に防止することが要望される表示装置用基板及びそれを備えた表示装置に適している。   As described above, the present invention is useful for a display device substrate and a display device including the same, and in particular, a substrate that may cause a short circuit in display wiring due to residual foreign matter is detected and caused thereby. The present invention is suitable for a display device substrate and a display device including the substrate that are required to prevent occurrence of defects in the market.

S 液晶表示装置
X 異物
10 液晶表示パネル
10D 表示領域
10F 額縁領域(非表示領域)
10T 接続領域
11 シール材
13 液晶層(表示媒体層)
15,17 偏光板
20 TFT基板(表示装置用基板)
21 ベース基板
22 積層構造体
23 ゲートドライバ駆動用配線(表示用配線)
23b 分岐線
23t 分岐線の先端部
23Vgh ゲートドライバIC駆動用の電源配線(表示用配線)
24 積層絶縁膜
24h コンタクトホール
25 検査用パターン
27,35,39 第1端子
29 検査用配線(導電層)
29e 延出部
29t 第2端子
29c 検査用接続線
31 ゲート配線(表示用配線)
33 ゲート接続線
33t ゲート接続線の一端部
37 補助容量配線(表示用配線)
38 コモン接続配線
38b 分岐線
38t 分岐線の先端部
40 対向基板
41 ベース基板
43 ブラックマトリクス
43f ブラックマトリクスの枠部
45 共通電極
50 ゲートドライバTCP(プリント回路基板)
51 フレキシブル配線板
52 ゲートドライバIC(外部回路;ドライバ集積回路)
60 ソースドライバTCP(プリント回路基板)
61 フレキシブル配線板
62 ソースドライバIC(外部回路;ドライバ集積回路)
70 外部回路基板
S liquid crystal display device X foreign matter 10 liquid crystal display panel 10D display area 10F frame area (non-display area)
10T connection region 11 sealing material 13 liquid crystal layer (display medium layer)
15, 17 Polarizing plate 20 TFT substrate (display device substrate)
21 Base substrate 22 Laminated structure 23 Gate driver drive wiring (display wiring)
23b Branch line 23t Branch line tip 23Vgh Power supply wiring for gate driver IC drive (display wiring)
24 Laminated insulating film 24h Contact hole 25 Inspection pattern 27, 35, 39 First terminal 29 Inspection wiring (conductive layer)
29e extension part 29t second terminal 29c inspection connection line 31 gate wiring (display wiring)
33 Gate connection line 33t One end of the gate connection line 37 Auxiliary capacitance wiring (display wiring)
38 Common connection wiring 38b Branch line 38t Branch line tip 40 Counter substrate 41 Base substrate 43 Black matrix 43f Black matrix frame 45 Common electrode 50 Gate driver TCP (printed circuit board)
51 Flexible Wiring Board 52 Gate Driver IC (External Circuit; Driver Integrated Circuit)
60 Source Driver TCP (Printed Circuit Board)
61 Flexible wiring board 62 Source driver IC (external circuit; driver integrated circuit)
70 External circuit board

Claims (11)

外部回路に接続される接続領域を有するベース基板と、
上記ベース基板上に設けられた表示用配線と、
上記表示用配線を覆う絶縁膜と、
上記絶縁膜上において平面視で上記表示用配線と重なる領域に該表示用配線に沿って設けられ、上記外部回路と電気的に非接続状態にある導電層と、
上記接続領域に設けられ、上記表示用配線に電気的に接続された第1端子と、
上記接続領域に設けられ、上記導電層に電気的に接続された第2端子とを備える
ことを特徴とする表示装置用基板。
A base substrate having a connection region connected to an external circuit;
Display wiring provided on the base substrate;
An insulating film covering the display wiring;
A conductive layer that is provided along the display wiring in a region overlapping the display wiring in a plan view on the insulating film, and is electrically disconnected from the external circuit;
A first terminal provided in the connection region and electrically connected to the display wiring;
A display device substrate comprising: a second terminal provided in the connection region and electrically connected to the conductive layer.
請求項1に記載の表示装置用基板において、
上記導電層、第1端子及び第2端子は、上記第1端子と上記第2端子との間の電気抵抗を測定することにより上記表示用配線と上記導電層との間の短絡の有無を検査するための検査用パターンを構成している
ことを特徴とする表示装置用基板。
The display device substrate according to claim 1,
The conductive layer, the first terminal, and the second terminal are inspected for a short circuit between the display wiring and the conductive layer by measuring an electrical resistance between the first terminal and the second terminal. A substrate for a display device, characterized in that an inspection pattern is formed.
請求項1又は2に記載の表示装置用基板において、
上記接続領域には、上記外部回路としてドライバ集積回路を備える複数枚のプリント回路基板が並んで接続されており、
上記表示用配線は、上記プリント回路基板同士を電気的に接続するためのドライバ駆動用配線である
ことを特徴とする表示装置用基板。
The display device substrate according to claim 1 or 2,
In the connection region, a plurality of printed circuit boards each including a driver integrated circuit as the external circuit are connected side by side,
The display device substrate, wherein the display wire is a driver drive wire for electrically connecting the printed circuit boards.
請求項1又は2に記載の表示装置用基板において、
上記表示用配線は、互いに平行に延びる複数本のゲート配線であり、
上記第1端子は、所定本数の上記ゲート配線毎に設けられ、当該所定本数のゲート配線に電気的に接続されており、
上記導電層は、上記ゲート配線毎に設けられ、
上記第2端子は、上記第1端子が電気的に接続された各ゲート配線に重なる領域に延びる所定本数の上記導電層毎に設けられ、当該所定本数の導電層に電気的に接続されている
ことを特徴とする表示装置用基板。
The display device substrate according to claim 1 or 2,
The display wiring is a plurality of gate wirings extending in parallel with each other,
The first terminal is provided for each predetermined number of the gate wirings and is electrically connected to the predetermined number of gate wirings.
The conductive layer is provided for each gate wiring,
The second terminal is provided for each of the predetermined number of conductive layers extending in a region overlapping each gate wiring to which the first terminal is electrically connected, and is electrically connected to the predetermined number of conductive layers. A substrate for a display device.
請求項1又は2に記載の表示装置用基板において、
上記表示用配線は、互いに平行に延びる複数本の補助容量配線であり、それぞれ同一の上記第1端子に電気的に接続され、
上記導電層は、上記表示用配線毎に設けられ、それぞれ同一の上記第2端子に電気的に接続されている
ことを特徴とする表示装置用基板。
The display device substrate according to claim 1 or 2,
The display wiring is a plurality of auxiliary capacitance wirings extending in parallel with each other, and each of the display wirings is electrically connected to the same first terminal,
The display device substrate, wherein the conductive layer is provided for each of the display wirings and is electrically connected to the same second terminal.
請求項1〜5のいずれか1項に記載の表示装置用基板において、
上記導電層は、上記表示用配線と同一幅又はそれよりも幅広に形成され、上記絶縁膜を介して上記表示用配線を幅方向全体に亘って覆っている
ことを特徴とする表示装置用基板。
In the display device substrate according to any one of claims 1 to 5,
The display device substrate, wherein the conductive layer is formed to have the same width as or wider than the display wiring, and covers the display wiring over the entire width direction through the insulating film. .
請求項1〜6のいずれか1項に記載の表示装置用基板において、
上記導電層は透明導電性材料からなる
ことを特徴とする表示装置用基板。
In the display device substrate according to any one of claims 1 to 6,
The display device substrate, wherein the conductive layer is made of a transparent conductive material.
請求項1〜7のいずれか1項に記載の表示装置用基板において、
マトリクス状に配列された複数の画素電極をさらに備え、
上記導電層及び第2端子は、上記画素電極と同一膜から形成されている
ことを特徴とする表示装置用基板。
In the display device substrate according to any one of claims 1 to 7,
A plurality of pixel electrodes arranged in a matrix;
The display device substrate, wherein the conductive layer and the second terminal are formed of the same film as the pixel electrode.
請求項1〜8のいずれか1項に記載の表示装置用基板と、
上記表示装置用基板に対向して配置された対向基板と、
上記表示装置用基板と上記対向基板との間に設けられた表示媒体層とを備え、
上記対向基板の上記表示用配線に対向する領域には電極が形成されている
ことを特徴とする表示装置。
A substrate for a display device according to any one of claims 1 to 8,
A counter substrate disposed to face the display device substrate;
A display medium layer provided between the display device substrate and the counter substrate;
A display device, wherein an electrode is formed in a region of the counter substrate facing the display wiring.
請求項9に記載の表示装置において、
画像表示を行う表示領域と、該表示領域の外側に位置する非表示領域とを有し、
上記表示用配線、絶縁膜及び導電層の積層構造は、上記非表示領域に形成されている
ことを特徴とする表示装置。
The display device according to claim 9, wherein
A display area for displaying an image and a non-display area located outside the display area;
The display device, wherein the display wiring, the insulating film and the conductive layer are stacked in the non-display region.
請求項9又は10に記載の表示装置において、
上記表示媒体層は液晶層である
ことを特徴とする表示装置。
The display device according to claim 9 or 10,
The display device, wherein the display medium layer is a liquid crystal layer.
JP2012143994A 2012-06-27 2012-06-27 Substrate for display device, and display device having the same Pending JP2014006482A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012143994A JP2014006482A (en) 2012-06-27 2012-06-27 Substrate for display device, and display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012143994A JP2014006482A (en) 2012-06-27 2012-06-27 Substrate for display device, and display device having the same

Publications (1)

Publication Number Publication Date
JP2014006482A true JP2014006482A (en) 2014-01-16

Family

ID=50104224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012143994A Pending JP2014006482A (en) 2012-06-27 2012-06-27 Substrate for display device, and display device having the same

Country Status (1)

Country Link
JP (1) JP2014006482A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110352452A (en) * 2017-02-28 2019-10-18 夏普株式会社 Wiring substrate and display device
JP2021043457A (en) * 2020-11-13 2021-03-18 株式会社ジャパンディスプレイ Display device
US11275461B2 (en) 2016-01-19 2022-03-15 Japan Display Inc. Display device
CN114255683A (en) * 2021-12-21 2022-03-29 武汉华星光电技术有限公司 Display panel

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11275461B2 (en) 2016-01-19 2022-03-15 Japan Display Inc. Display device
US11842001B2 (en) 2016-01-19 2023-12-12 Japan Display Inc. Display device
CN110352452A (en) * 2017-02-28 2019-10-18 夏普株式会社 Wiring substrate and display device
JP2021043457A (en) * 2020-11-13 2021-03-18 株式会社ジャパンディスプレイ Display device
JP7051982B2 (en) 2020-11-13 2022-04-11 株式会社ジャパンディスプレイ Display device
CN114255683A (en) * 2021-12-21 2022-03-29 武汉华星光电技术有限公司 Display panel
CN114255683B (en) * 2021-12-21 2024-03-22 武汉华星光电技术有限公司 Display panel

Similar Documents

Publication Publication Date Title
CN102099847B (en) Active matrix substrate, display device, inspection method of active matrix substrate, and inspection method of display device
US8493345B2 (en) Display device
CN101443700B (en) Active matrix substrate, display device, and inspection method of active matrix substrate
EP2275861B1 (en) Active matrix substrate, display device, method for inspecting active matrix substrate, and method for inspecting display device
US9097921B2 (en) Active matrix display device
KR101871773B1 (en) Plastic panel and flat panel display device using the same
US10455693B2 (en) Display device comprising remaining portion of inspection line with cut edge
US8391020B2 (en) Electro-optical device, electro-optical panel, and electronic apparatus
JP2009237410A (en) Liquid crystal panel, liquid crystal display and method for manufacturing liquid crystal panel
CN109991769B (en) Display device, manufacturing method of display device, and inspection method of display device
US10353253B2 (en) Mounting substrate and display device
US20140368763A1 (en) Liquid crystal display apparatus and manufacturing method of the liquid crystal display apparatus
WO2014084092A1 (en) Liquid crystal display device
JP2014006482A (en) Substrate for display device, and display device having the same
KR102381908B1 (en) Display panel and electrostatic discharging method thereof
JP3119357B2 (en) Liquid crystal display
KR101682363B1 (en) Flat panel display device and manufacturing method the same
KR20110109027A (en) Flat panel display and manufacturing method thereof
CN101581865B (en) Display panel and repair method thereof
JP7094810B2 (en) Display device
CN113341620B (en) Display device
JP2011013626A (en) Method of manufacturing display
JP2008185870A (en) Electro-optical device, method for manufacturing the same, and electronic equipment
JP5164669B2 (en) Electro-optical panel, electro-optical device, and electronic apparatus equipped with the same
JP2012073473A (en) Liquid crystal display device