[go: up one dir, main page]

JP2014003053A - Thermistor - Google Patents

Thermistor Download PDF

Info

Publication number
JP2014003053A
JP2014003053A JP2012135516A JP2012135516A JP2014003053A JP 2014003053 A JP2014003053 A JP 2014003053A JP 2012135516 A JP2012135516 A JP 2012135516A JP 2012135516 A JP2012135516 A JP 2012135516A JP 2014003053 A JP2014003053 A JP 2014003053A
Authority
JP
Japan
Prior art keywords
layer
thermistor
base
external electrode
average thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012135516A
Other languages
Japanese (ja)
Other versions
JP5712970B2 (en
Inventor
Takatomo Katsuki
隆与 勝木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012135516A priority Critical patent/JP5712970B2/en
Priority to TW101127500A priority patent/TWI442418B/en
Priority to CN201210269699.2A priority patent/CN102956335B/en
Publication of JP2014003053A publication Critical patent/JP2014003053A/en
Application granted granted Critical
Publication of JP5712970B2 publication Critical patent/JP5712970B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a thermistor in a rectangular parallelepiped shape, capable of suppressing generation of cracking.SOLUTION: A thermistor matrix 12 has two end faces S1 and S2 facing each other and is in a rectangular parallelepiped shape. External electrodes 14a and 14b are respectively arranged at the end faces S1 and S2. The external electrodes 14a and 14b respectively include a Cr layer, a Ni/Cu layer, an Ag layer, and a Sn layer. The Cr layer is in ohmic contact with the thermistor matrix 12. The Ni/Cu layer is arranged on the Cr layer. The Ag layer is arranged on the Ni/Cu layer and has an average thickness of 0.7 μm or more and 2 μm or less. A chamfering process is executed to the thermistor matrix 12 and the external electrodes 14a and 14b.

Description

本発明は、サーミスタに関し、より特定的には、直方体状のサーミスタに関する。   The present invention relates to a thermistor, and more particularly to a rectangular parallelepiped thermistor.

従来のサーミスタとしては、例えば、特許文献1に記載のモータ起動用部品に用いられているサーミスタが知られている。該サーミスタは、サーミスタ基体及び2つの外部電極により構成されている。サーミスタ基体は、円柱状をなしている。外部電極は、サーミスタの両端面に設けられている。特許文献1に記載のモータ起動用回路は、サーミスタの体積等を所定の条件とすることにより、低消費電力化を図っている。   As a conventional thermistor, for example, a thermistor used in a motor starting component described in Patent Document 1 is known. The thermistor is composed of a thermistor base and two external electrodes. The thermistor base has a cylindrical shape. The external electrodes are provided on both end faces of the thermistor. The motor starting circuit described in Patent Document 1 achieves low power consumption by setting the thermistor volume or the like as a predetermined condition.

ところで、円柱状のサーミスタに対して、直方体状のサーミスタが知られている。直方体状のサーミスタは、以下に説明するように、多数個を同時に製造できる点において優れている。より詳細には、板状のマザー素体の両主面にスパッタやめっき等によって外部電極を形成する。そして、ダイサー等によってマザー素体をカットすることによって、複数のサーミスタを得る。最後に、サーミスタ基体の欠け等を防止するために、サーミスタにはバレル研磨加工によって面取り加工が施される。   By the way, a rectangular parallelepiped thermistor is known with respect to a cylindrical thermistor. The rectangular parallelepiped thermistor is excellent in that a large number of thermistors can be manufactured simultaneously as described below. More specifically, external electrodes are formed on both main surfaces of the plate-like mother element body by sputtering or plating. A plurality of thermistors are obtained by cutting the mother body with a dicer or the like. Finally, the thermistor is chamfered by barrel polishing to prevent chipping of the thermistor base.

しかしながら、長方形状のサーミスタでは、以下に説明するように、高い電圧が印加された際に、サーミスタ基体に破損が発生するおそれがある。図10は、直方体状のサーミスタ500の断面構造図である。   However, in the rectangular thermistor, as described below, the thermistor base may be damaged when a high voltage is applied. FIG. 10 is a cross-sectional view of a thermistor 500 having a rectangular parallelepiped shape.

サーミスタ500は、図10に示すように、サーミスタ基体502及び外部電極504a,504bを備えている。サーミスタ基体502は、直方体状をなしている。外部電極504a,504bはそれぞれ、図10の左右方向の両端に位置するサーミスタ基体502の2つの端面に設けられている。また、サーミスタ500には、バレル研磨による面取り加工が施されているため、サーミスタ基体502の角は丸くなっている。また、外部電極504a,504bは、バレル研磨加工により削られており、サーミスタ基体502の角には形成されていない。以下では、外部電極504bの下側の端部を端部Aと呼び、サーミスタ基体502の右下の角を角Bと呼ぶ。   As shown in FIG. 10, the thermistor 500 includes a thermistor base 502 and external electrodes 504a and 504b. The thermistor base 502 has a rectangular parallelepiped shape. The external electrodes 504a and 504b are provided on two end faces of the thermistor base 502 located at both ends in the left-right direction in FIG. Further, since the thermistor 500 is chamfered by barrel polishing, the corners of the thermistor base 502 are rounded. The external electrodes 504 a and 504 b are cut by barrel polishing and are not formed at the corners of the thermistor base 502. Hereinafter, the lower end portion of the external electrode 504b is referred to as an end portion A, and the lower right corner of the thermistor base 502 is referred to as a corner B.

ここで、外部電極504bの端部Aは、サーミスタ基体502の角Bよりも上側に位置している。そのため、外部電極504bの端部Aには、上方、側方及び下方から電流が流れ込んでくる。外部電極504bの端部Aは、バレル研磨加工により削られているので非常に薄くなっており、高い抵抗値を有している。したがって、外部電極504bの端部Aに電流が集中すると、外部電極504bの端部Aが発熱する。   Here, the end A of the external electrode 504 b is positioned above the corner B of the thermistor base 502. Therefore, current flows into the end A of the external electrode 504b from above, from the side, and from below. The end A of the external electrode 504b is very thin because it is cut by barrel polishing, and has a high resistance value. Therefore, when the current concentrates on the end A of the external electrode 504b, the end A of the external electrode 504b generates heat.

一方、サーミスタ基体502の角Bには、外部電極504bが設けられていないので、殆ど電流が流れない。したがって、サーミスタ基体502の角Bの温度は殆ど上昇しない。よって、端部Aにおけるサーミスタ基体502の温度と角Bにおけるサーミスタ基体502の温度との差が大きくなってしまう。その結果、端部Aと角Bとの間においてサーミスタ基体502にクラックが発生するおそれがある。   On the other hand, since the external electrode 504b is not provided at the corner B of the thermistor base 502, almost no current flows. Therefore, the temperature at the corner B of the thermistor base 502 hardly rises. Therefore, the difference between the temperature of the thermistor base 502 at the end A and the temperature of the thermistor base 502 at the corner B becomes large. As a result, a crack may occur in the thermistor base 502 between the end A and the corner B.

特開2006−60992号公報JP 2006-60992 A

そこで、本発明の目的は、クラックが発生することを抑制できる直方体状のサーミスタを提供することである。   Then, the objective of this invention is providing the rectangular parallelepiped thermistor which can suppress that a crack generate | occur | produces.

本発明の一形態に係るサーミスタは、互いに対向している2つの端面を有している直方体状のサーミスタ基体と、前記2つの端面のそれぞれに設けられている第1の外部電極及び第2の外部電極と、を備えており、前記第1の外部電極及び前記第2の外部電極はそれぞれ、前記サーミスタ基体にオーミック接触している第1の層と、Agを含有し、かつ、前記第1の層よりも上層に設けられている第2の層であって、0.7μm以上2μm以下の平均厚みを有する第2の層と、を含んでおり、前記サーミスタ基体、前記第1の外部電極及び前記第2の外部電極には、面取り加工が施されていること、を特徴とする。   A thermistor according to an embodiment of the present invention includes a rectangular parallelepiped thermistor base having two end faces facing each other, a first external electrode and a second external electrode provided on each of the two end faces. An external electrode, and each of the first external electrode and the second external electrode includes a first layer that is in ohmic contact with the thermistor base, Ag, and the first electrode. And a second layer having an average thickness of 0.7 μm or more and 2 μm or less, and the thermistor substrate and the first external electrode. Further, the second external electrode is chamfered.

本発明によれば、クラックが発生することを抑制できる。   According to the present invention, the occurrence of cracks can be suppressed.

本発明の一実施形態に係るサーミスタを平面視した図である。It is the figure which planarly viewed the thermistor which concerns on one Embodiment of this invention. 図1のCの断面構造図である。FIG. 2 is a cross-sectional structure diagram of C in FIG. 1. 図1のサーミスタの製造工程を示した図である。It is the figure which showed the manufacturing process of the thermistor of FIG. 図1のサーミスタの製造工程を示した図である。It is the figure which showed the manufacturing process of the thermistor of FIG. 第2の実験結果を示したグラフである。It is the graph which showed the 2nd experiment result. 表2をグラフ化した図である。FIG. 3 is a graph of Table 2. 変形例に係るサーミスタを上方から平面視した図である。It is the figure which planarly viewed the thermistor which concerns on a modification from upper direction. (a)は図7の円Dで囲んだ部分の断面の拡大図であり、(b)は図7のサーミスタにおける熱伝導経路を示す図である。(A) is an enlarged view of a cross section of a portion surrounded by a circle D in FIG. 7, and (b) is a diagram showing a heat conduction path in the thermistor in FIG. Snめっき処理によるSn膜厚の変化を示す図である。It is a figure which shows the change of Sn film thickness by Sn plating process. 直方体状のサーミスタの断面構造図である。It is a cross-section figure of a rectangular parallelepiped thermistor.

以下に、本発明の一形態に係るサーミスタについて図面を参照しながら説明する。   A thermistor according to one embodiment of the present invention will be described below with reference to the drawings.

(サーミスタの構成)
まず、サーミスタの構成について説明する。図1は、サーミスタ10を平面視した図である。図1において、サーミスタ10の長手方向をx軸方向と定義し、サーミスタ10の幅方向をy軸方向と定義し、サーミスタ10の高さ方向をz軸方向と定義する。
(Thermistor configuration)
First, the structure of the thermistor will be described. FIG. 1 is a plan view of the thermistor 10. In FIG. 1, the longitudinal direction of the thermistor 10 is defined as the x-axis direction, the width direction of the thermistor 10 is defined as the y-axis direction, and the height direction of the thermistor 10 is defined as the z-axis direction.

サーミスタ10は、例えば、冷蔵庫のコンプレッサに使用されるモータの起動用回路に用いられ、図1に示すように、サーミスタ基体12及び外部電極14a,14bを備えている。サーミスタ基体12は、正の抵抗温度特性を有する半導体材料(例えば、チタン酸バリウム系半導体セラミック)により作製されており、図1に示すように、長さLが2.5mm、幅Wが1.2mm、高さTが1.2mmである直方体状をなしている。ただし、長さLは、2.30mm以上2.70mm以下であればよい。また、幅W及び高さTは、0.9mm以上1.5mm以下であればよい。以下では、サーミスタ基体12のx軸方向の正方向側の面を端面S1と呼び、サーミスタ基体12のx軸方向の負方向側の面を端面S2と呼ぶ。端面S1と端面S2とは互いに対向している。長さLとは、端面S1,S2間の距離を意味する。   The thermistor 10 is used, for example, in a circuit for starting a motor used in a compressor of a refrigerator, and includes a thermistor base 12 and external electrodes 14a and 14b as shown in FIG. The thermistor base 12 is made of a semiconductor material having a positive resistance temperature characteristic (for example, barium titanate semiconductor ceramic). As shown in FIG. 1, the length L is 2.5 mm and the width W is 1. It has a rectangular parallelepiped shape with 2 mm and a height T of 1.2 mm. However, the length L should just be 2.30 mm or more and 2.70 mm or less. Moreover, the width W and the height T should just be 0.9 mm or more and 1.5 mm or less. Hereinafter, the surface on the positive direction side in the x-axis direction of the thermistor base 12 is referred to as an end surface S1, and the surface on the negative direction side in the x-axis direction of the thermistor base 12 is referred to as an end surface S2. The end surface S1 and the end surface S2 face each other. The length L means the distance between the end faces S1 and S2.

外部電極14a,14bはそれぞれ、端面S1,S2に設けられており、端面S1,S2からはみ出していない。また、サーミスタ基体12及び外部電極14a,14bは、バレル研磨加工による面取り加工が施されている。そのため、図1に示すように、サーミスタ基体12の角は丸くなっている。サーミスタ基体12の角には、45μm以上76.6μm以下の曲率半径を有するように面取り加工が施されている。更に、外部電極14a,14bの外縁は、バレル研磨加工により削られて、サーミスタ基体12の角から離れた位置にある。   The external electrodes 14a and 14b are provided on the end surfaces S1 and S2, respectively, and do not protrude from the end surfaces S1 and S2. Further, the thermistor base 12 and the external electrodes 14a and 14b are chamfered by barrel polishing. Therefore, as shown in FIG. 1, the corners of the thermistor base 12 are rounded. The corners of the thermistor base 12 are chamfered so as to have a radius of curvature of 45 μm or more and 76.6 μm or less. Further, the outer edges of the external electrodes 14 a and 14 b are scraped by barrel polishing and are located away from the corners of the thermistor base 12.

ここで、外部電極14a,14bは、複数の層が重なることにより構成されている。以下に、外部電極14aを例にとって説明する。図2は、図1のCの断面構造図である。   Here, the external electrodes 14a and 14b are configured by overlapping a plurality of layers. Hereinafter, the external electrode 14a will be described as an example. FIG. 2 is a cross-sectional structure diagram of C in FIG.

外部電極14aは、図2に示すように、Cr層16a、Ni/Cu(モネル)層18a、Ag層20a及びSn層22aを含んでいる。Cr層16aは、サーミスタ基体12に対してオーミック接触している。Cr層16aは、外部電極14aの端面S1にスパッタリング等の工法によって形成される。Cr層16aの平均厚みは、0.14μmである。ただし、Cr層16aの平均厚みは、0.05μm以上0.40μm以下であればよい。なお、平均厚みとは、外部電極14aの面取りが施された外縁部分を除く領域の平均の厚みを意味する。該領域の一例としては、外部電極14aの中央部分における高さが0.6mmであり、幅が0.6mmである矩形状の領域である。   As shown in FIG. 2, the external electrode 14a includes a Cr layer 16a, a Ni / Cu (monel) layer 18a, an Ag layer 20a, and a Sn layer 22a. The Cr layer 16 a is in ohmic contact with the thermistor base 12. The Cr layer 16a is formed on the end surface S1 of the external electrode 14a by a method such as sputtering. The average thickness of the Cr layer 16a is 0.14 μm. However, the average thickness of the Cr layer 16a may be 0.05 μm or more and 0.40 μm or less. The average thickness means the average thickness of the region excluding the outer edge portion where the external electrode 14a is chamfered. An example of the region is a rectangular region having a height of 0.6 mm and a width of 0.6 mm at the central portion of the external electrode 14a.

Ni/Cu層18aは、Cr層16a上に設けられている。Ni/Cu層18aは、Cr層16a上にスパッタリング等の工法によって形成される。Ni/Cu層18aの平均厚みは、0.85μmである。ただし、Ni/Cu層18aの平均厚みは、0.35μm以上1.0μm以下であればよい。   The Ni / Cu layer 18a is provided on the Cr layer 16a. The Ni / Cu layer 18a is formed on the Cr layer 16a by a method such as sputtering. The average thickness of the Ni / Cu layer 18a is 0.85 μm. However, the average thickness of the Ni / Cu layer 18a may be 0.35 μm or more and 1.0 μm or less.

Ag層20aは、Cr層16aよりも上層に設けられており、具体的には、Ni/Cu層18a上に設けられている。Ag層20aは、Ni/Cu層18a上にスパッタリング等の工法によって形成される。Ag層20aの平均厚みは、0.70μmである。ただし、Ag層20aの平均厚みは、0.70μm以上2.0μm以下であればよい。   The Ag layer 20a is provided above the Cr layer 16a. Specifically, the Ag layer 20a is provided on the Ni / Cu layer 18a. The Ag layer 20a is formed on the Ni / Cu layer 18a by a method such as sputtering. The average thickness of the Ag layer 20a is 0.70 μm. However, the average thickness of the Ag layer 20a may be 0.70 μm or more and 2.0 μm or less.

Sn層22aは、Ag層20a上に設けられている。Sn層22aは、Ag層20a上にめっき等の工法によって形成される。Sn層22aの平均厚みは、3.5μmである。ただし、Sn層22aの平均厚みは、1.4μm以上14.5μm以下であればよい。   The Sn layer 22a is provided on the Ag layer 20a. The Sn layer 22a is formed on the Ag layer 20a by a method such as plating. The average thickness of the Sn layer 22a is 3.5 μm. However, the average thickness of the Sn layer 22a may be 1.4 μm or more and 14.5 μm or less.

(サーミスタの製造方法)
次に、サーミスタ10の製造方法について図面を参照しながら説明する。図3及び図4は、サーミスタ10の製造工程を示した図である。
(Thermistor manufacturing method)
Next, a method for manufacturing the thermistor 10 will be described with reference to the drawings. 3 and 4 are views showing the manufacturing process of the thermistor 10.

まず、図3(a)に示すように、チタン酸バリウム系半導体セラミックからなるマザーサーミスタ基体112を作製する。具体的には、チタン酸バリウム系半導体の粉末を成形して成形体を得た後、成形体に焼成及びラップ研磨を施して、マザーサーミスタ基体112を得る。   First, as shown in FIG. 3A, a mother thermistor substrate 112 made of a barium titanate semiconductor ceramic is produced. Specifically, after a barium titanate-based semiconductor powder is molded to obtain a molded body, the molded body is fired and lapped to obtain the mother thermistor substrate 112.

次に、図3(b)に示すように、マザーサーミスタ基体112のz軸方向の両側の主面に対してスパッタリングによりCr層116a,116b、Ni/Cu層118a,118b及びAg層120a,120bをこの順に形成する。   Next, as shown in FIG. 3B, Cr layers 116a and 116b, Ni / Cu layers 118a and 118b, and Ag layers 120a and 120b are sputtered on the principal surfaces on both sides in the z-axis direction of the mother thermistor base 112. Are formed in this order.

次に、図3(c)に示すように、マザーサーミスタ基体112をダイサー等により点線に沿ってカットすることによって、複数のサーミスタ基体12を得る。   Next, as shown in FIG. 3C, the mother thermistor base body 112 is cut along a dotted line with a dicer or the like to obtain a plurality of thermistor base bodies 12.

次に、図4(a)に示すように、サーミスタ基体12に対して、バレル研磨加工によって面取り加工を施す。これにより、サーミスタ基体12の角が丸くなると共に、Cr層16a,16b、Ni/Cu層18a,18b及びAg層20a,20bの外縁が削られる。   Next, as shown in FIG. 4A, the thermistor base 12 is chamfered by barrel polishing. Thereby, the corners of the thermistor base 12 are rounded, and the outer edges of the Cr layers 16a and 16b, the Ni / Cu layers 18a and 18b, and the Ag layers 20a and 20b are scraped.

次に、図4(b)に示すように、Ag層20a上にめっきによりSn層22aを形成する。以上の工程を経て、サーミスタ10が完成する。   Next, as shown in FIG. 4B, an Sn layer 22a is formed on the Ag layer 20a by plating. The thermistor 10 is completed through the above steps.

(効果)
以上のように構成されたサーミスタ10によれば、以下に説明するように、サーミスタ基体12にクラックが発生することを抑制できる。図7に示すサーミスタ500に高い電圧が印加されると、端部Aと角Bとの間においてサーミスタ基体502にクラックが発生するおそれがある。具体的には、外部電極504bの端部Aは、サーミスタ基体502の角Bよりも上側に位置している。そのため、外部電極504bの端部には、上方、側方及び下方から電流が流れ込んでくる。外部電極504bの端部Aは、バレル研磨加工により削られているので非常に薄くなっている。したがって、外部電極504bの端部Aに電流が集中すると、外部電極504bの端部Aが発熱する。
(effect)
According to the thermistor 10 configured as described above, it is possible to suppress the occurrence of cracks in the thermistor base 12 as described below. When a high voltage is applied to the thermistor 500 shown in FIG. 7, cracks may occur in the thermistor base 502 between the end A and the corner B. Specifically, the end A of the external electrode 504 b is located above the corner B of the thermistor base 502. Therefore, a current flows into the end portion of the external electrode 504b from above, from the side, and from below. The end A of the external electrode 504b is very thin because it is cut by barrel polishing. Therefore, when the current concentrates on the end A of the external electrode 504b, the end A of the external electrode 504b generates heat.

一方、サーミスタ基体502の角Bには、外部電極504bが設けられていないので、殆ど電流が流れない。したがって、サーミスタ基体502の角Bの温度は殆ど上昇しない。端部Aにおけるサーミスタ基体502の温度と角Bにおけるサーミスタ基体502の温度との差が大きくなってしまう。その結果、端部Aと角Bとの間においてサーミスタ基体502にクラックが発生するおそれがある。   On the other hand, since the external electrode 504b is not provided at the corner B of the thermistor base 502, almost no current flows. Therefore, the temperature at the corner B of the thermistor base 502 hardly rises. The difference between the temperature of the thermistor base 502 at the end A and the temperature of the thermistor base 502 at the corner B becomes large. As a result, a crack may occur in the thermistor base 502 between the end A and the corner B.

そこで、サーミスタ10では、Ag層20a及びSn層22aが通常よりも厚めに形成されている。具体的には、Ag層20は、0.7μm以上2μm以下の平均厚みを有している。これにより、外部電極14a,14bの面抵抗が通常よりも低くなる。その結果、外部電極14a,14bにおいて発生する熱量が減少し、外部電極14a,14bの温度の上昇も抑制される。よって、サーミスタ基体12における外部電極14a,14bの外縁近傍の温度とサーミスタ基体12の角の温度との差が大きくなることが抑制される。その結果、サーミスタ基体12にクラックが発生することが抑制される。   Therefore, in the thermistor 10, the Ag layer 20a and the Sn layer 22a are formed thicker than usual. Specifically, the Ag layer 20 has an average thickness of 0.7 μm or more and 2 μm or less. Thereby, the surface resistance of the external electrodes 14a and 14b becomes lower than usual. As a result, the amount of heat generated in the external electrodes 14a and 14b is reduced, and an increase in the temperature of the external electrodes 14a and 14b is also suppressed. Therefore, the difference between the temperature in the vicinity of the outer edges of the external electrodes 14a and 14b in the thermistor base 12 and the temperature of the corners of the thermistor base 12 is suppressed. As a result, the occurrence of cracks in the thermistor base 12 is suppressed.

また、Sn層22が、1.4μm以上14.5μm以下の平均厚みを有していることによっても、外部電極14a,14bの面抵抗が通常よりも低くなる。その結果、サーミスタ基体12にクラックが発生することが抑制される。   In addition, the surface resistance of the external electrodes 14a and 14b is lower than usual even when the Sn layer 22 has an average thickness of 1.4 μm or more and 14.5 μm or less. As a result, the occurrence of cracks in the thermistor base 12 is suppressed.

また、Ag層20及びSn層22が通常よりも厚めに形成されているので、外部電極14a,14bの熱容量が通常よりも大きくなる。その結果、外部電極14a,14bの温度の上昇が抑制される。よって、サーミスタ基体12にクラックが発生することが抑制される。   Further, since the Ag layer 20 and the Sn layer 22 are formed thicker than usual, the heat capacities of the external electrodes 14a and 14b become larger than usual. As a result, the temperature rise of the external electrodes 14a and 14b is suppressed. Therefore, the occurrence of cracks in the thermistor base 12 is suppressed.

(実験)
本願発明者は、サーミスタ10が奏する効果をより明確にするために、以下に説明する実験を行った。
(Experiment)
The inventor of the present application conducted an experiment described below in order to clarify the effect of the thermistor 10.

まず、第1の実験として、Ag層20の平均厚みが0.70μm以上であることが好ましいことを確認するための実験を行った。具体的には、外部電極が以下に示す構成を有する第1〜第4のサンプルをそれぞれ20個作製し、第1〜第4のサンプルに電圧を印加した。第1のサンプルは、比較例に相当し、第2〜第4のサンプルは、実施例に相当する。第1のサンプルと第2〜第4のサンプルとの相違点は、Ag層の厚みである。第1〜第4のサンプルには、サーミスタ基体の角が76.6μmの曲率半径を有するように面取り加工が施されており、Sn層は設けられていない。そして、電圧を大きくしていき、クラックが発生しなかった第1〜第4のサンプルの数を調べた。電圧の印加方法については、JIS規格「JIS Z 8601」に準拠している。   First, as a first experiment, an experiment was performed to confirm that the average thickness of the Ag layer 20 is preferably 0.70 μm or more. Specifically, 20 first to fourth samples each having the following configuration of external electrodes were produced, and a voltage was applied to the first to fourth samples. The first sample corresponds to a comparative example, and the second to fourth samples correspond to examples. The difference between the first sample and the second to fourth samples is the thickness of the Ag layer. The first to fourth samples are chamfered so that the thermistor base has a radius of curvature of 76.6 μm, and no Sn layer is provided. And the voltage was increased and the number of the 1st-4th sample in which the crack did not generate | occur | produce was investigated. The voltage application method conforms to the JIS standard “JIS Z 8601”.

第1のサンプル
Cr層:0.14μm
Ni/Cu層:0.55μm
Ag層:0.35μm
第2のサンプル
Cr層:0.14μm
Ni/Cu層:0.60μm
Ag層:0.70μm
第3のサンプル
Cr層:0.14μm
Ni/Cu層:0.60μm
Ag層:1.00μm
第4のサンプル
Cr層:0.14μm
Ni/Cu層:0.60μm
Ag層:1.90μm
First sample Cr layer: 0.14 μm
Ni / Cu layer: 0.55 μm
Ag layer: 0.35 μm
Second sample Cr layer: 0.14 μm
Ni / Cu layer: 0.60 μm
Ag layer: 0.70 μm
Third sample Cr layer: 0.14 μm
Ni / Cu layer: 0.60 μm
Ag layer: 1.00 μm
Fourth sample Cr layer: 0.14 μm
Ni / Cu layer: 0.60 μm
Ag layer: 1.90 μm

表1は、第1の実験の実験結果を示した表である。   Table 1 is a table showing the experimental results of the first experiment.

ここで、サーミスタ10は、例えば、冷蔵庫のコンプレッサのモータ起動用回路に用いられる。そのため、電源が供給する交流電圧は、200V〜220Vである。200V〜220Vの交流電圧が印加される場合には、交流電圧にばらつきが発生することから、350Vの交流電圧が印加されてもクラックが発生しないようにサーミスタ10が設計される必要がある。そこで、表1を参照すると、Ag層の平均厚みが0.35μmであるとき(すなわち、第1のサンプル)では、350Vの交流電圧が印加されるとクラックが発生するサンプルが多いことが分かる。一方、Ag層の平均厚みが0.70μm以上であるとき(すなわち、第2〜第4のサンプル)では、350V以下の交流電圧が印加されてもクラックが発生するサンプルが殆ど存在しないことが分かる。よって、Ag層の平均厚みが0.70μm以上であれば、サーミスタ基体12にクラックが発生することが抑制されることが分かる。   Here, the thermistor 10 is used, for example, in a motor starting circuit of a compressor of a refrigerator. Therefore, the AC voltage supplied by the power source is 200V to 220V. When an AC voltage of 200 V to 220 V is applied, variations occur in the AC voltage, and thus the thermistor 10 needs to be designed so that cracks do not occur even when an AC voltage of 350 V is applied. Therefore, referring to Table 1, when the average thickness of the Ag layer is 0.35 μm (that is, the first sample), it can be seen that there are many samples in which cracks occur when an AC voltage of 350 V is applied. On the other hand, when the average thickness of the Ag layer is 0.70 μm or more (that is, the second to fourth samples), it can be seen that there are almost no samples that generate cracks even when an AC voltage of 350 V or less is applied. . Therefore, it can be seen that if the average thickness of the Ag layer is 0.70 μm or more, the thermistor substrate 12 is prevented from being cracked.

なお、製造コストの観点から、Ag層の平均厚みは、2μm以下であることが好ましいことが分かっている。   From the viewpoint of manufacturing cost, it has been found that the average thickness of the Ag layer is preferably 2 μm or less.

次に、第2の実験として、サーミスタ基体12の角の曲率半径が76.6μm以下であることが好ましいことを確認するための実験を行った。具体的には、サーミスタ基体の角の曲率半径を45μm〜76.6μmの範囲で変化させた複数種類のサンプルを作製し、各サンプルに電圧を印加した。そして、電圧を大きくしていき、各サンプルにクラックが発生しなかった上限の電圧を調べた。   Next, as a second experiment, an experiment was conducted to confirm that the corner radius of curvature of the thermistor substrate 12 is preferably 76.6 μm or less. Specifically, a plurality of types of samples in which the radius of curvature of the thermistor base was changed in the range of 45 μm to 76.6 μm were produced, and a voltage was applied to each sample. Then, the voltage was increased, and the upper limit voltage at which no crack occurred in each sample was examined.

図5は、第2の実験結果を示したグラフである。縦軸は電圧を示し、横軸はサーミスタ基体の角の曲率半径を示す。また、「平均」とは、各サンプルにおいて、クラックが発生しなかった上限の電圧の平均値を意味し、「最低」とは、各サンプルにおいて、クラックが発生しなかった上限の電圧の最低値を意味している。   FIG. 5 is a graph showing the results of the second experiment. The vertical axis represents voltage, and the horizontal axis represents the radius of curvature of the thermistor base. In addition, “average” means the average value of the upper limit voltage at which cracks did not occur in each sample, and “minimum” means the minimum value of the upper limit voltage at which cracks did not occur in each sample. Means.

図5によれば、サーミスタ基体の角の曲率半径が大きくなるに従って、クラックが発生する電圧が低下していることが分かる。そして、サーミスタ基体の角の曲率半径が76.6μmのときに、約350Vの交流電圧が印加されてもクラックが発生するサンプルが存在しないことが分かる。   As can be seen from FIG. 5, the voltage at which cracks occur decreases as the corner radius of curvature of the thermistor base increases. And when the curvature radius of the corner of the thermistor base is 76.6 μm, it can be seen that there is no sample in which cracks occur even when an AC voltage of about 350 V is applied.

なお、本願発明者は、図5に示すように、サーミスタ基体12の角の曲率半径が45μmであるサンプルを作製し、サーミスタ基体12にクラック等の問題が発生しないことを確認した。よって、サーミスタ基体12の角の曲率半径は、45μm以上であることが好ましいことが分かる。   In addition, as shown in FIG. 5, the inventor of the present application manufactured a sample with a corner radius of curvature of 45 μm of the thermistor base 12, and confirmed that problems such as cracks did not occur in the thermistor base 12. Therefore, it can be seen that the corner radius of curvature of the thermistor substrate 12 is preferably 45 μm or more.

次に、第3の実験として、Sn層22の平均厚みが1.4μm以上であることが好ましいことを確認するための実験を行った。具体的には、外部電極が以下に示す構成を有する第5のサンプルないし第13のサンプルをそれぞれ20個作製し、第5のサンプルないし第13のサンプルに電圧を印加した。第5のサンプルは、比較例に相当し、第6のサンプルないし第13のサンプルは、実施例に相当する。第5のサンプルは、第2のサンプルと同じ仕様である。第5ないし第13のサンプルとの相違点は、Sn層の厚みである。そして、電圧を大きくしていき、第5のサンプルないし第13のサンプルにクラックが発生しなかった第5ないし第13のサンプルの数を調べた。電圧の印加方法については、JIS規格「JIS Z 8601」に準拠している。   Next, as a third experiment, an experiment was performed to confirm that the average thickness of the Sn layer 22 is preferably 1.4 μm or more. Specifically, 20 samples of the fifth to thirteenth samples each having the following configuration of the external electrode were produced, and a voltage was applied to the fifth sample to the thirteenth sample. The fifth sample corresponds to a comparative example, and the sixth to thirteenth samples correspond to examples. The fifth sample has the same specifications as the second sample. The difference from the fifth to thirteenth samples is the thickness of the Sn layer. Then, the voltage was increased, and the number of the fifth to thirteenth samples in which no crack was generated in the fifth to thirteenth samples was examined. The voltage application method conforms to the JIS standard “JIS Z 8601”.

第5のサンプルのSn層の平均厚み:0μm
第6のサンプルのSn層の平均厚み:0.8μm
第7のサンプルのSn層の平均厚み:1.4μm
第8のサンプルのSn層の平均厚み:3.0μm
第9のサンプルのSn層の平均厚み:4.8μm
第10のサンプルのSn層の平均厚み:6.7μm
第11のサンプルのSn層の平均厚み:8.9μm
第12のサンプルのSn層の平均厚み:11.5μm
第13のサンプルのSn層の平均厚み:14.5μm
Average thickness of the Sn layer of the fifth sample: 0 μm
Average thickness of the Sn layer of the sixth sample: 0.8 μm
Average thickness of Sn layer of seventh sample: 1.4 μm
Average thickness of Sn layer of eighth sample: 3.0 μm
Average thickness of Sn layer of the ninth sample: 4.8 μm
Average thickness of Sn layer of 10th sample: 6.7 μm
Average thickness of the Sn layer of the eleventh sample: 8.9 μm
Average thickness of Sn layer of 12th sample: 11.5 μm
Average thickness of Sn layer of 13th sample: 14.5 μm

表2は、第3の実験結果を示した表である。図6は、表2をグラフ化した図である。縦軸は電圧を示し、横軸は膜厚を示す。また、「平均」とは、各サンプルにおいて、クラックが発生しなかった上限の電圧の平均値を意味し、「最低」とは、各サンプルにおいて、クラックが発生しなかった上限の電圧の最低値を意味している。   Table 2 is a table showing the results of the third experiment. FIG. 6 is a graph of Table 2. The vertical axis represents voltage, and the horizontal axis represents film thickness. In addition, “average” means the average value of the upper limit voltage at which cracks did not occur in each sample, and “minimum” means the minimum value of the upper limit voltage at which cracks did not occur in each sample. Means.

ここで、350Vの交流電圧が印加されてもクラックが発生しないようにサーミスタ10が設計される必要がある。そこで、表2及び図6を参照すると、Sn層の平均厚みが1.4μm以上であれば、350Vの交流電圧が印加されてもクラックが発生するサンプルが存在しないことが分かる。   Here, it is necessary to design the thermistor 10 so that cracks do not occur even when an AC voltage of 350 V is applied. Therefore, referring to Table 2 and FIG. 6, it can be seen that if the average thickness of the Sn layer is 1.4 μm or more, there is no sample in which cracks occur even when an AC voltage of 350 V is applied.

なお、製造コストの観点から、Sn層の平均厚みは、14.5μm以下であることが好ましいことが分かっている。   From the viewpoint of manufacturing cost, it has been found that the average thickness of the Sn layer is preferably 14.5 μm or less.

(サーミスタの変形例)
次に、サーミスタの変形例について説明する。図7は、変形例に係るサーミスタ40を上方から平面視した図である。図7において、サーミスタ40は、上記サーミスタ10と比較すると、外部電極14a,14bの代わりに外部電極44a,44bを備える点で相違する。これ以外に相違点は無いので、図7において、図1の構成に相当するものには同一の参照符号を付け、それぞれの説明を省略する。
(Thermistor variants)
Next, a modified example of the thermistor will be described. FIG. 7 is a plan view of the thermistor 40 according to the modification from above. In FIG. 7, the thermistor 40 is different from the thermistor 10 in that it includes external electrodes 44a and 44b instead of the external electrodes 14a and 14b. Since there is no difference other than this, in FIG. 7, the thing equivalent to the structure of FIG. 1 is attached with the same referential mark, and description of each is abbreviate | omitted.

外部電極44a,44bは、以下の相違点を除き、外部電極14a,14bと同様である。それゆえ、以下には、外部電極14a,14bとの相違点のみを説明し、共通部分については説明を省略する。   The external electrodes 44a and 44b are the same as the external electrodes 14a and 14b except for the following differences. Therefore, only differences from the external electrodes 14a and 14b will be described below, and description of common parts will be omitted.

外部電極44a,44bはそれぞれ、複数の層が重なることにより構成されている。外部電極44a,44bは同様の構造を有するため、以下、図8及び図9を参照して、外部電極44aについて代表的に説明する。   Each of the external electrodes 44a and 44b is configured by overlapping a plurality of layers. Since the external electrodes 44a and 44b have the same structure, the external electrode 44a will be representatively described below with reference to FIGS.

図8(a)には、図7のサーミスタ40の角B(円Dで囲んだ部分)の断面が拡大して示されている。図8(a)中、外部電極44aは、下地電極46aと、Sn層48aとを含む。   FIG. 8A shows an enlarged cross section of a corner B (portion surrounded by a circle D) of the thermistor 40 in FIG. In FIG. 8A, the external electrode 44a includes a base electrode 46a and an Sn layer 48a.

下地電極46aは、Cr層、Ni/Cu(モネル)層及びAg層からなる。これら3層については、図2を参照して上記実施形態にて詳説されているので、ここではその説明を省略する。   The base electrode 46a includes a Cr layer, a Ni / Cu (monel) layer, and an Ag layer. Since these three layers are described in detail in the above embodiment with reference to FIG. 2, the description thereof is omitted here.

Sn層48aは、下地電極46aを構成するAg層上に、めっき等の工法によって形成される。Sn層48aの平均厚みは、図示した例では6.7μmであるが、Sn層48aの平均厚みは、上記実施形態に記載の3.5μm以上で、14.5μm以下であればよい。このように、Sn層48aの平均厚みを相対的に大きくすれば、Sn層48aは下地電極46aを完全に覆い、さらには、Sn層48aの外縁は角Bに到達するようになる。   The Sn layer 48a is formed on the Ag layer constituting the base electrode 46a by a method such as plating. The average thickness of the Sn layer 48a is 6.7 μm in the illustrated example, but the average thickness of the Sn layer 48a may be 3.5 μm or more and 14.5 μm or less as described in the above embodiment. As described above, if the average thickness of the Sn layer 48a is relatively increased, the Sn layer 48a completely covers the base electrode 46a, and the outer edge of the Sn layer 48a reaches the corner B.

(変形例のサーミスタの製造方法)
サーミスタ40の製造方法は、上記のものと比較すると、Snめっき処理が長時間行われ、それによって平均厚みの大きなSn層48aを形成している点で相違する。それ以外に相違点は無いので、共通の工程についてはそれぞれの説明を省略する。Snめっき処理を長時間にすると、図9に示すように、Snの膜厚が徐々に大きくなり、下地電極46aを覆うようにSnが析出する。めっき処理をさらに続けると、Snの外縁がサーミスタ基体12の角Bに到達する。こうして、Sn層48aは形成される。
(Manufacturing method of thermistor of modification)
The method of manufacturing the thermistor 40 is different from that described above in that the Sn plating process is performed for a long time, thereby forming the Sn layer 48a having a large average thickness. Since there is no difference other than that, description about each common process is abbreviate | omitted. When the Sn plating process is performed for a long time, as shown in FIG. 9, the thickness of Sn gradually increases, and Sn is deposited so as to cover the base electrode 46a. When the plating process is further continued, the outer edge of Sn reaches the corner B of the thermistor base 12. Thus, the Sn layer 48a is formed.

(変形例の効果)
以上のように構成されたサーミスタ40によれば、サーミスタ基体12へのクラック発生をさらに抑制できる。その理由を以下に述べる。図8(b)において、下地電極46aで発生した熱は、下地電極46aの上方(Sn層48a)に伝わり、さらに、Sn層48aの外縁に伝わる(点線矢印Eを参照)。このように、下地電極46aの熱はSn層48aに逃げるため、下地電極46aの温度上昇が抑制される。
(Effect of modification)
According to the thermistor 40 configured as described above, the occurrence of cracks in the thermistor base 12 can be further suppressed. The reason is described below. In FIG. 8B, the heat generated in the base electrode 46a is transmitted above the base electrode 46a (Sn layer 48a), and further transmitted to the outer edge of the Sn layer 48a (see the dotted arrow E). In this way, the heat of the base electrode 46a escapes to the Sn layer 48a, so that the temperature rise of the base electrode 46a is suppressed.

また、Sn層48aの外縁に伝わった熱により、サーミスタ基体12の角Bの温度が上昇する。その結果、下地電極46aの端部Aとサーミスタ基体12の角Bの温度差が小さくなり、フラッシュ耐圧が向上する。これにより、サーミスタ基体12にクラックが発生することを抑制することが可能となる。   Further, the temperature at the corner B of the thermistor base 12 rises due to the heat transferred to the outer edge of the Sn layer 48a. As a result, the temperature difference between the end A of the base electrode 46a and the corner B of the thermistor base 12 is reduced, and the flash withstand voltage is improved. Thereby, it is possible to suppress the occurrence of cracks in the thermistor base 12.

以上のように、本発明は、サーミスタに有用であり、特に、クラックが発生することを抑制できる点において優れている。   As described above, the present invention is useful for a thermistor, and is particularly excellent in that it can suppress the occurrence of cracks.

S1,S2 端面
10,40 サーミスタ
12 サーミスタ基体
14a,14b 外部電極
16a Cr層
18a Ni/Cu層
20a Ag層
22a,48a Sn層
112 マザーサーミスタ基体
116a Cr層
118a Ni/Cu層
120a Ag層
46a 下地電極
S1, S2 End face 10, 40 Thermistor 12 Thermistor base 14a, 14b External electrode 16a Cr layer 18a Ni / Cu layer 20a Ag layer 22a, 48a Sn layer 112 Mother thermistor base 116a Cr layer 118a Ni / Cu layer 120a Ag layer 46a Base electrode

Claims (7)

互いに対向している2つの端面を有している直方体状のサーミスタ基体と、
前記2つの端面のそれぞれに設けられている第1の外部電極及び第2の外部電極と、
を備えており、
前記第1の外部電極及び前記第2の外部電極はそれぞれ、
前記サーミスタ基体にオーミック接触している第1の層と、
Agを含有し、かつ、前記第1の層よりも上層に設けられている第2の層であって、0.7μm以上2μm以下の平均厚みを有する第2の層と、
を含んでおり、
前記サーミスタ基体、前記第1の外部電極及び前記第2の外部電極には、面取り加工が施されていること、
を特徴とするサーミスタ。
A rectangular parallelepiped thermistor base having two end faces facing each other;
A first external electrode and a second external electrode provided on each of the two end faces;
With
The first external electrode and the second external electrode are respectively
A first layer in ohmic contact with the thermistor substrate;
A second layer containing Ag and provided above the first layer, the second layer having an average thickness of 0.7 μm or more and 2 μm or less;
Contains
The thermistor base, the first external electrode, and the second external electrode are chamfered,
Thermistor characterized by.
前記サーミスタ基体の角は、45μm以上76.6μm以下の曲率半径を有していること、
を特徴とする請求項1に記載のサーミスタ。
The corner of the thermistor base has a radius of curvature of 45 μm or more and 76.6 μm or less,
The thermistor according to claim 1.
前記第1の外部電極及び前記第2の外部電極はそれぞれ、
Snを含有し、かつ、前記第2の層上に設けられている第3の層であって、1.4μm以上14.5μm以下の平均厚みを有する第3の層と、
を更に含んでいること、
を特徴とする請求項1又は請求項2のいずれかに記載のサーミスタ。
The first external electrode and the second external electrode are respectively
A third layer containing Sn and provided on the second layer, the third layer having an average thickness of 1.4 μm or more and 14.5 μm or less;
Further including,
The thermistor in any one of Claim 1 or Claim 2 characterized by these.
前記第3の層は、前記第1及び前記第2の層の全体を覆っており、該第3の層の外縁は前記サーミスタ基体の角に達していること、
を特徴とする請求項3に記載のサーミスタ。
The third layer covers the entirety of the first and second layers, and an outer edge of the third layer reaches a corner of the thermistor base;
The thermistor according to claim 3.
前記第1の層は、Crを含有していること、
を特徴とする請求項1ないし請求項4のいずれかに記載のサーミスタ。
The first layer contains Cr;
The thermistor in any one of Claims 1 thru | or 4 characterized by these.
前記第1の外部電極及び前記第2の外部電極はそれぞれ、
Ni及びCuを含有しており、かつ、前記第1の層上に設けられている第4の層を、
更に含んでおり、
前記第2の層は、前記第4の層上に設けられていること、
を特徴とする請求項1ないし請求項5のいずれかに記載のサーミスタ。
The first external electrode and the second external electrode are respectively
A fourth layer containing Ni and Cu and provided on the first layer;
In addition,
The second layer is provided on the fourth layer;
The thermistor according to any one of claims 1 to 5, wherein
前記サーミスタ基体の前記端面の幅及び高さは、0.9mm以上1.5mm以下であり、
前記サーミスタ基体の前記端面間の長さは、2.30mm以上2.70mm以下であること、
を特徴とする請求項1ないし請求項6のいずれかに記載のサーミスタ。
The width and height of the end face of the thermistor base are 0.9 mm or more and 1.5 mm or less,
The length between the end faces of the thermistor base is 2.30 mm or more and 2.70 mm or less,
The thermistor according to claim 1, wherein:
JP2012135516A 2011-08-09 2012-06-15 Thermistor Expired - Fee Related JP5712970B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012135516A JP5712970B2 (en) 2011-08-09 2012-06-15 Thermistor
TW101127500A TWI442418B (en) 2011-08-09 2012-07-30 Thermal resistance
CN201210269699.2A CN102956335B (en) 2011-08-09 2012-07-31 thermistor

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011173906 2011-08-09
JP2011173906 2011-08-09
JP2012117349 2012-05-23
JP2012117349 2012-05-23
JP2012135516A JP5712970B2 (en) 2011-08-09 2012-06-15 Thermistor

Publications (2)

Publication Number Publication Date
JP2014003053A true JP2014003053A (en) 2014-01-09
JP5712970B2 JP5712970B2 (en) 2015-05-07

Family

ID=50035986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012135516A Expired - Fee Related JP5712970B2 (en) 2011-08-09 2012-06-15 Thermistor

Country Status (1)

Country Link
JP (1) JP5712970B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232105A (en) * 1996-02-19 1997-09-05 Murata Mfg Co Ltd Thermistor element and thermistor using the same
JPH10199752A (en) * 1997-01-14 1998-07-31 Matsushita Electric Ind Co Ltd Multilayer ceramic electronic components
JP2001210545A (en) * 2000-01-26 2001-08-03 Murata Mfg Co Ltd Chip electrical component and chip capacitor
JP2006310700A (en) * 2005-05-02 2006-11-09 Tdk Corp Electronic components
WO2009096333A1 (en) * 2008-01-29 2009-08-06 Murata Manufacturing Co., Ltd. Chip-type semiconductor ceramic electronic component
JP2012191159A (en) * 2011-03-09 2012-10-04 Samsung Electro-Mechanics Co Ltd Multilayer ceramic capacitor and manufacturing method for the same
JP2012209540A (en) * 2011-03-15 2012-10-25 Murata Mfg Co Ltd Ceramic electronic component

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232105A (en) * 1996-02-19 1997-09-05 Murata Mfg Co Ltd Thermistor element and thermistor using the same
JPH10199752A (en) * 1997-01-14 1998-07-31 Matsushita Electric Ind Co Ltd Multilayer ceramic electronic components
JP2001210545A (en) * 2000-01-26 2001-08-03 Murata Mfg Co Ltd Chip electrical component and chip capacitor
JP2006310700A (en) * 2005-05-02 2006-11-09 Tdk Corp Electronic components
WO2009096333A1 (en) * 2008-01-29 2009-08-06 Murata Manufacturing Co., Ltd. Chip-type semiconductor ceramic electronic component
JP2012191159A (en) * 2011-03-09 2012-10-04 Samsung Electro-Mechanics Co Ltd Multilayer ceramic capacitor and manufacturing method for the same
JP2012209540A (en) * 2011-03-15 2012-10-25 Murata Mfg Co Ltd Ceramic electronic component

Also Published As

Publication number Publication date
JP5712970B2 (en) 2015-05-07

Similar Documents

Publication Publication Date Title
US9131625B2 (en) Multilayer ceramic electronic component, series of electronic components stored in a tape, and method of manufacturing multilayer ceramic electronic component
CN101622727A (en) Multilayer Piezoelectric Elements
US9899152B2 (en) Electronic component
US9842693B2 (en) Multilayer ceramic capacitor
JP2006253371A (en) Multi-terminal multilayer capacitor and its manufacturing method
CN101142642B (en) Laminated ceramic capacitor
JP2017079333A (en) Method for manufacturing multilayer device and multilayer device
TWI442418B (en) Thermal resistance
US10037838B2 (en) Thermistor element
JP5712970B2 (en) Thermistor
JP5278476B2 (en) Multilayer capacitor
JP6338011B2 (en) NTC thermistor for substrate embedding and manufacturing method thereof
JP2013165181A (en) Multi-layered electronic member
JP6107062B2 (en) Chip thermistor
JP5758506B2 (en) Electric laminated element
CN114203388B (en) Wire Wound Inductor Parts
JP2015015500A (en) Ceramic electronic component and mounting structure thereof
CN107408621A (en) The manufacture method of female piezoelectric element and Piezoelektrisches mehrschichtelement and Piezoelektrisches mehrschichtelement
JPWO2016084457A1 (en) Thermistor element and circuit board
US20150213958A1 (en) Capacitor and method of manufacturing capacitor
JP5915567B2 (en) Chip-type positive temperature coefficient thermistor element
JP6939895B2 (en) Thermistor element and its manufacturing method
CN114521277B (en) Thin film capacitor element
JP6551346B2 (en) Electronic component and method of manufacturing electronic component
JP2014029922A (en) Ceramic electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150223

R150 Certificate of patent or registration of utility model

Ref document number: 5712970

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees