JP2014099693A - 撮像素子、撮像装置、半導体素子、および読み出し方法 - Google Patents

Abstract

【課題】画素信号の暗電流成分を抑制することができるようにする。
【解決手段】本技術の撮像素子は、入射光を光電変換する受光部から伝送された電荷を蓄積するフローティングディフュージョンに蓄積された電荷量を信号レベルとして読み出す読み出し部と、前記読み出し部を制御し、前記フローティングディフュージョンに蓄積されたＰ相とＤ相の電荷量を読み出す読み出し動作を複数回行わせる読み出し制御部と、前記読み出し制御部により制御されて複数回行われた前記読み出し動作により得られた信号レベル同士の差分を求める演算部とを備える。また、本技術は、例えば、撮像装置等の任意の装置にも適用することができる。
【選択図】図６

Description

本技術は、撮像素子、撮像装置、半導体素子、および読み出し方法に関し、特に、画素信号の暗電流成分を抑制することができるようにした撮像素子、撮像装置、半導体素子、および読み出し方法に関する。

従来、撮像素子においては、蓄積時間に応じてフォトダイオードに蓄積された電荷が画素信号の信号レベルとして読み出され、A/D変換される。このような画素信号の読み出しの方法として、これまで様々な方法が提案された（例えば、特許文献１参照）。

特許文献１に記載の方法では、例えば、ｎ行の読出期間の画素信号と、この画素信号をデジタル化する参照信号とを比較するとともに、この比較処理と並行してダウン／アップの何れかのモードでカウント処理を行ない、比較処理が完了した時点のカウント値を保持する。次に、このｎ行のカウント処理結果を初期値として、ｎ＋１行の読出期間の画素信号と、この画素信号をデジタル化する参照信号とを比較するとともに、ダウン／アップの何れかのモードでカウント処理を行ない、比較処理が完了した時点のカウント値を保持する。ｎ＋１行のカウント処理後のカウント値は、ｎ＋１行のカウント処理のモードをｎ行におけるカウントモードと逆にすれば減算結果となり、同じにすれば加算結果となる。

このような画素信号の読み出し方法を採用することにより、A/D変換器の回路規模や伝送信号線の数をコンパクトにしつつ、積和演算処理も効率的に行うことができる。

特開２００６−０３３４５２号公報

しかしながら、従来の方法の場合、MOS（Metal Oxide Semiconductor）トランジスタのゲート動作に起因して暗電流が発生したり、ジャンクションリークが発生したりする恐れがあった。

これらの要因によりフローティングディフュージョンに蓄積される電荷が、フォトダイオード等から転送される電荷（信号電荷）に上乗せされることにより、遮光状態では白点として、光の入射時では輝点として、出力レベルが高い点欠陥として撮像画像に現れてしまう恐れがあった。そして、これにより撮像画像の画質が低減する恐れがあった。

本技術は、このような状況に鑑みて提案されたものであり、画素信号の暗電流成分を抑制することを目的とする。

本技術の一側面は、入射光を光電変換する受光部から伝送された電荷を蓄積するフローティングディフュージョンに蓄積された電荷量を信号レベルとして読み出す読み出し部と、前記読み出し部を制御し、前記フローティングディフュージョンに蓄積されたＰ相とＤ相の電荷量を読み出す読み出し動作を複数回行わせる読み出し制御部と、前記読み出し制御部により制御されて複数回行われた前記読み出し動作により得られた信号レベル同士の差分を求める演算部とを備える撮像素子である。

前記読み出し制御部は、前記複数回の読み出し動作を１水平同期期間内に行わせることができる。

前記読み出し制御部は、前記１水平同期期間内に、前記読み出し動作を２回行わせることができる。

前記読み出し制御部は、１回目の前記読み出し動作を行わせた後、前記受光部を初期化せずに２回目の前記読み出し動作を行わせることができる。

前記読み出し部は、前記フローティングディフュージョンの初期化を制御するリセットトランジスタと、前記受光部から前記フローティングディフュージョンへの電荷の移動を制御する読み出しトランジスタとを備えることができる。

前記読み出し制御部は、各回の前記読み出し動作において、前記リセットトランジスタをオンにして前記フローティングディフュージョンを初期化してからＰ相の電荷量の読み出しを行わせ、その後、前記読み出しトランジスタをオンにして前記受光部の電荷を前記フローティングディフュージョンへ移動させてからＤ相の電荷量の読み出しを行わせることができる。

前記読み出し制御部は、前記読み出し動作を複数回行わせた後、前記リセットトランジスタおよび前記読み出しトランジスタをオンにして、前記受光部および前記フローティングディフュージョンを初期化することができる。

前記読み出し部は、前記フローティングディフュージョンに蓄積された電荷量を増幅して前記信号レベルに変換する増幅トランジスタと、前記信号レベルの前記演算部への供給を制御するセレクトトランジスタをさらに備え、前記読み出し制御部は、複数回の前記読み出し動作の間、前記セレクトトランジスタをオンにすることができる。

前記読み出し制御部は、前記読み出し動作を１回行う場合よりもフレームレートを落として前記読み出し動作を複数回行わせることができる。

前記演算部は、初回の読み出し動作により得られた信号レベルについては、０を初期値として前記信号レベルをカウントし、２回目の読み出し動作により得られた信号レベルについては、前記初回の読み出し動作により得られた信号レベルのカウント値を初期値とし、前記信号レベルを前回と逆向きにカウントし、３回目以降の読み出し動作により得られた信号レベルについては、前回までに得られた信号レベルの差分値を初期値とし、前記信号レベルを前回と逆向きにカウントすることができる。

前記演算部は、初回の読み出し動作により得られた信号レベルについては、０を初期値として前記信号レベルをカウントし、２回目の読み出し動作により得られた信号レベルについては、前記初回の読み出し動作により得られた信号レベルのカウント値の正負を反転して初期値とし、前記信号レベルを前回と同じ向きにカウントし、３回目以降の読み出し動作により得られた信号レベルについては、前回までに得られた信号レベルの差分値の正負を反転して初期値とし、前記信号レベルを前回と同じ向きにカウントすることができる。

前記演算部は、Ｐ相の読み出しにより得られた信号レベルとＤ相の読み出しにより得られた信号レベルとの差分を、前記読み出し動作により得られた信号レベルとして求めることができる。

本技術の他の側面は、入射光を光電変換する受光部から伝送された電荷を蓄積するフローティングディフュージョンに蓄積された電荷量を信号レベルとして読み出す読み出し部と、前記読み出し部を制御し、前記フローティングディフュージョンに蓄積されたＰ相とＤ相の電荷量を読み出す読み出し動作を複数回行わせる読み出し制御部と、前記読み出し制御部により制御されて複数回行われた前記読み出し動作により得られた信号レベル同士の差分を求める演算部とを備える撮像素子と、前記撮像素子において光電変換された被写体の画像を画像処理する画像処理部とを備える撮像装置である。

本技術のさらに他の側面は、入射光を光電変換する受光部から伝送された電荷を蓄積するフローティングディフュージョンに蓄積された電荷量を信号レベルとして読み出す、他の半導体基板に設けられた読み出し部を制御し、前記フローティングディフュージョンに蓄積されたＰ相とＤ相の電荷量を読み出す読み出し動作を複数回行わせる読み出し制御部と、前記読み出し制御部により制御されて複数回行われた前記読み出し動作により得られた信号レベル同士の差分を求める演算部とを備える半導体素子である。

本技術のさらに他の側面は、撮像素子から、入射光を光電変換する受光部から伝送された電荷を蓄積するフローティングディフュージョンに蓄積された電荷量に対応する信号レベルを読み出す読み出し方法であって、入射光を光電変換する受光部から伝送された電荷を蓄積するフローティングディフュージョンに蓄積されたＰ相とＤ相の電荷量を信号レベル読み出す読み出し動作を複数回行い、複数回行われた前記読み出し動作により得られた信号レベル同士の差分を求める読み出し方法である。

本技術の一側面若しくはさらに他の側面においては、入射光を光電変換する受光部から伝送された電荷を蓄積するフローティングディフュージョンに蓄積されたＰ相とＤ相の電荷量が信号レベルとして複数回読み出され、複数回行われた前記読み出し動作により得られた信号レベル同士の差分が求められる。

本技術の他の側面においては、入射光を光電変換する受光部から伝送された電荷を蓄積するフローティングディフュージョンに蓄積されたＰ相とＤ相の電荷量が信号レベルとして複数回読み出され、複数回行われた前記読み出し動作により得られた信号レベル同士の差分が求められ、前記差分として得られた被写体の画像が画像処理される。

本技術によれば、画素信号の暗電流成分を抑制することができる。

CMOSイメージセンサの主な構成例を示す図である。 単位画素の主な構成例を示す図である。 カラムADCの主な構成例を示す図である。 従来の信号読み出しの様子の例を説明する図である。 従来の信号読み出しの様子の例を説明する図である。 画素信号読み出し処理の流れの例を説明するフローチャートである。 第１の画素信号読み出し処理の流れの例を説明するフローチャートである。 第２の画素信号読み出し処理の流れの例を説明するフローチャートである。 信号読み出しの様子の例を説明する図である。 信号読み出しの様子の例を説明する図である。 カラムADCの他の構成例を示す図である。 信号読み出しの他の例を説明する図である。 撮像装置の主な構成例を示すブロック図である。 コンピュータの主な構成例を示すブロック図である。

以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（撮像素子）
２．第２の実施の形態（撮像装置）
３．第３の実施の形態（コンピュータ）

＜１．第１の実施の形態＞
［CMOSイメージセンサ］
図１は、本技術を適用したイメージセンサの一部の構成例を示すブロック図である。図１に示されるCMOS（Complementary Metal Oxide Semiconductor）イメージセンサ１００は、被写体を撮像し、撮像画像のデジタルデータを得る撮像素子である。

CMOSイメージセンサ１００は、互いに階調の異なる参照信号を用いてA/D変換を行う複数のA/D変換部を１垂直信号線に対して設けることにより、フレームレートを犠牲にせずに部分的に高階調なA/D変換動作を実現する。

以下に、より具体的に説明する。

図１に示されるように、CMOSイメージセンサ１００は、半導体基板（以下、「チップ」と記述する場合もある）１０１上に形成された画素アレイ部１０２と、当該画素アレイ部１０２と同じチップ１０１上に集積された周辺回路部とを有する構成となっている。本例では、周辺回路部として、例えば、行走査部１０３、カラム処理部１０４、列走査部１０５、およびシステム制御部１０６が設けられている。

画素アレイ部１０２には、入射光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換素子を有する単位画素（以下、単に「画素」と記述する場合もある）１２０が行列状に２次元配置されている。図１において画素アレイ部１０２中の正方形がそれぞれ画素１２０を示している。なお、図１においては、行列状に配列された画素１２０の内、左右上端の画素１２０にのみ符号をふっているが、特に区別して説明する必要が無い場合、行列状に配列されたどの画素も「画素１２０」と称する。

画素アレイ部１０２にはさらに、行列状の画素配列に対して画素行ごとに画素駆動線１０７が水平方向／行方向（画素行の画素の配列方向）に沿って配線され、画素列ごとに垂直信号線１０８が垂直方向／列方向（画素列の画素の配列方向）に沿って配線されている。画素駆動線１０７は、画素から信号を読み出すための駆動を行う駆動信号を伝送する。図１では、画素駆動線１０７について１本の配線として図示しているが、１本に限られるものではない。画素駆動線１０７の一端は、行走査部１０３の各行に対応した出力端に接続されている。

行走査部１０３は、シフトレジスタやアドレスデコーダ等によって構成され、画素アレイ部１０２の各画素１２０を、全画素同時あるいは行単位等で駆動する画素駆動部である。この行走査部１０３はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。

読出し走査系は、単位画素から信号を読み出すために、画素アレイ部１０２の単位画素を行単位で順に選択走査する。単位画素から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。

この掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換素子から不要な電荷が掃出されることで、当該光電変換素子がリセットされる。そして、この掃出し走査系による不要電荷の掃出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。

読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積期間（露光期間）となる。

行走査部１０３によって選択走査された画素行の各画素１２０から出力される信号は、垂直信号線１０８の各々を通してカラム処理部１０４に供給される。カラム処理部１０４は、画素アレイ部１０２の画素列ごとに、行走査部１０３による選択行の各画素１２０から垂直信号線１０８を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。

具体的には、カラム処理部１０４は、単位画素１２０の信号を受けて当該信号に対してCDS(Correlated Double Sampling;相関二重サンプリング）によるノイズ除去や、信号増幅や、A/D変換等の信号処理を行う。

CDSによるノイズ除去処理は、例えば、単位画素（実際には、後述するフローティングディフュージョン部）をリセットしたときに読み出されるリセットレベルと、光電変換素子で光電変換した信号電荷に応じて読み出される信号レベルとの差分をとることによって行われる。このノイズ除去処理により、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。なお、ここで例示した信号処理は一例に過ぎず、信号処理としてはこれらに限られるものではない。

図１に示されるように、カラム処理部１０４は、参照信号生成部１３１、比較器１３２、およびU/Dカウンタ１３３を有する。参照信号生成部１３１は、１つだけ設けられているが、比較器１３２およびU/Dカウンタ１３３は、画素アレイの列（カラム）毎に設けられている。

参照信号生成部１３１は、画素信号との比較に用いられる、ランプ波形の参照信号を生成し、それを各比較器１３２に供給する。

比較器１３２は、参照信号生成部１３１が生成する参照信号と、自身が対応する画素列（カラム）の、行走査部１０３により選択された画素から読み出された画素信号とを比較し、その比較結果として、どちらが大きいかを示す２値の信号を、自身と同じ画素列（カラム）に対応するU/Dカウンタ１３３に供給する。

U/Dカウンタ１３３は、比較器１３２が比較を開始してから（つまり比較結果の出力を開始してから）、比較結果の値が変化するまでの期間をカウントを行う。参照信号はランプ波形であるので、比較器１３２は、その信号レベルが画素信号の信号レベルに達するまで、画素信号の方が大きいことを示す信号値を出力する。そして、参照信号の信号レベルが画素信号の信号レベルに達すると、比較器１３２は、出力する信号値を反転させる。

つまり、比較器１３２からの信号出力が開始されてからその出力信号の信号レベルが反転するまでの時間が画素信号の信号レベルを示す。したがって、U/Dカウンタ１３３は、その時間中、所定のペースで単位時間をカウントすることにより、その時間の長さを測定する。つまり、このカウント値が、時間の長さ、すなわち画素信号の信号レベルを表す。

U/Dカウンタ１３３は、カウント値をインクリメントするアップカウントを行うこともできるし、カウント値をデクリメントするダウンカウントを行うこともできる。U/Dカウンタ１３３は、例えば、互いに逆方向に連続してカウントを行うことによりカウント値の差分値を求めることができる。例えば、アップカウントした後、そのカウント値を初期値としてダウンカウントを行うことにより得られたカウント値が、アップカウントしたカウント値とダウンカウントしたカウント値との差分値である。

なお、U/Dカウンタ１３３は、例えば、アップカウントした後、そのカウント値の正負を反転させ、その値を初期値として、続けて、アップカウントを行うことによっても、これら２つのカウント値の差分値を求めることができる。もちろん、ダウンカウントの場合も同様に差分値を求めることができる。

カラム処理部１０４の動作は、列走査部１０５やシステム制御部１０６により制御される。

列走査部１０５は、シフトレジスタやアドレスデコーダ等によって構成され、カラム処理部１０４の画素列に対応する単位回路を順番に選択する。この列走査部１０５による選択走査により、カラム処理部１０４で信号処理された画素信号が順番に水平バス１０９に出力され、当該水平バス１０９を介して出力端子（Vout）１１０に供給され、その出力端子１１０から半導体基板１０１（CMOSイメージセンサ１００）の外部へ伝送される。

システム制御部１０６は、半導体基板１０１の外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、CMOSイメージセンサ１００の内部情報などのデータを出力する。システム制御部１０６はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に、直接的または間接的に、行走査部１０３、カラム処理部１０４、および列走査部１０５などの周辺回路部の駆動制御を行う。

なお、図１においては、上述した構成が全て１枚の半導体基板１０１に形成されるように説明したが、これらの構成が複数の半導体基板に形成されるようにしてもよい。例えば、画素アレイ部１０２と、行走査部１０３、カラム処理部１０４、列走査部１０５、およびシステム制御部１０６とが互いに異なる基板に形成されるようにし、CMOSイメージセンサ１００が、その２枚の基板が積層される積層型の撮像素子として形成されるようにしてもよい。

［画素構成］
図２は、画素１２０の回路構成の一例を示す回路図である。図２に示されるように、画素１２０は、光電変換部（受光部）である例えばフォトダイオード１２１に加えて、例えば読み出しトランジスタ１２２、リセットトランジスタ１２３、増幅トランジスタ１２４、およびセレクトトランジスタ１２５の４つのトランジスタを有する。

ここでは、この４つのトランジスタ（読み出しトランジスタ１２２乃至セレクトトランジスタ１２５）として、例えばＮチャネルのMOS（Metal Oxide Semiconductor）トランジスタを用いている。ただし、ここで例示した読み出しトランジスタ１２２、リセットトランジスタ１２３、増幅トランジスタ１２４、およびセレクトトランジスタ１２５の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

この画素１２０に対して、画素駆動線１０７として、例えば、転送線１０７−１、リセット線１０７−２および選択線１０７−３の３本の駆動配線が同一画素行の各画素について共通に設けられている。これら転送線１０７−１、リセット線１０７−２、および選択線１０７−３は、各一端が行走査部１０３の各画素行に対応した出力端に画素行単位で接続されており、画素１２０を駆動する駆動信号である転送パルスφTRF、リセットパルスφRST、および選択パルスφSELを伝送する。

フォトダイオード１２１は、アノード電極が負側電源(例えば、グランド)に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード１２１のカソード電極は、読み出しトランジスタ１２２を介して増幅トランジスタ１２４のゲート電極と電気的に接続されている。増幅トランジスタ１２４のゲート電極と電気的に繋がったノード１２６をFD（フローティングディフュージョン）部と呼ぶ。

読み出しトランジスタ１２２は、フォトダイオード１２１のカソード電極とFD部１２６との間に接続されている。読み出しトランジスタ１２２のゲート電極には、高レベル（例えば、Vddレベル）がアクティブ（以下、「Highアクティブ」と記述する）の転送パルスφTRFが転送線１０７−１を介して与えられる。これにより、読み出しトランジスタ１２２はオン状態となり、フォトダイオード１２１で光電変換された光電荷をFD部１２６に転送する。

リセットトランジスタ１２３は、ドレイン電極が画素電源Vddに、ソース電極がFD部１２６にそれぞれ接続されている。リセットトランジスタ１２３のゲート電極には、HighアクティブのリセットパルスφRSTがリセット線１０７−２を介して与えられる。これにより、リセットトランジスタ１２３はオン状態となり、FD部１２６の電荷を画素電源Vddに捨てることによって当該FD部１２６をリセットする。

増幅トランジスタ１２４は、ゲート電極がFD部１２６に、ドレイン電極が画素電源Vddにそれぞれ接続されている。そして、増幅トランジスタ１２４は、リセットトランジスタ１２３によってリセットした後のFD部１２６の電位をリセット信号（リセットレベル）として出力する。増幅トランジスタ１２４はさらに、読み出しトランジスタ１２２によって信号電荷を転送した後のFD部１２６の電位を光蓄積信号（信号レベル）として出力する。

セレクトトランジスタ１２５は、例えば、ドレイン電極が増幅トランジスタ１２４のソース電極に、ソース電極が垂直信号線１０８にそれぞれ接続されている。セレクトトランジスタ１２５のゲート電極には、Highアクティブの選択パルスφSELが選択線１０７−３を介して与えられる。これにより、セレクトトランジスタ１２５はオン状態となり、画素１２０を選択状態として増幅トランジスタ１２４から出力される信号を垂直信号線１０８に中継する。

なお、セレクトトランジスタ１２５については、画素電源Vddと増幅トランジスタ１２４のドレインとの間に接続した回路構成を採ることも可能である。

また、画素１２０としては、上記構成の４つのトランジスタからなる画素構成のものに限られるものではない。例えば、増幅トランジスタ１２４とセレクトトランジスタ１２５とを兼用した３つのトランジスタからなる画素構成のものなどであっても良く、その画素回路の構成は問わない。

［カラムADC］
図１のカラム処理部１０４は、垂直信号線１０８を介して伝送される画素信号（アナログ信号）を受け取り、画素信号（デジタル信号）を出力する。すなわち、カラム処理部１０４は、各画素列（カラム）から伝送される画素信号をA/D変換する。つまり、カラム処理部１０４は、画素列（カラム）毎にA/D変換器を有する。このA/D変換器をカラムADC（Analog Digital Converter）と称する。

つまり、図３に示されるように、ある画素列に対応するカラムADC１３０は、全画素列で共有する参照信号生成部１３１と、その画素列に対応する比較器１３２およびU/Dカウンタ１３３とを有する。

［従来の画素信号読み出しの様子］
従来の画素信号の読み出し方式においては、まず、フローティングディフュージョンの電荷をリセットすることで、基準となるポテンシャル状態にする。このポテンシャルを増幅トランジスタ及び負荷MOS（Metal Oxide Semiconductor）から構成されるソースフォロア回路を用いて、電圧変換を行う。この電圧の状態をＰ相と称する。

次に、カラムADC１３０を用いてＰ相のデジタル値を抽出する。その際、カウントの方式をダウンカウントさせ、カウンタに保持させる。続いて、フォトダイオードに蓄積された信号電荷を、フローティングディフュージョンへ転送するために、読み出しゲートを開く。フォトダイオードからの電荷が転送された、フローティングディヒフュージョン電荷をＰ相と同様にソースフォロア回路を用いて電圧変換する。この電圧状態をＤ相と称する。

このＤ相においても、カラムADC１３０によりデジタル値へ変換する。Ｐ相をダウンカウントでカウントし保持した状態から、Ｄ相値をアップカウントすることで、P相/D相の電圧差をデジタル値として抽出することができる。このデジタル値が、フォトダイオードに蓄積された電荷量のデジタル値となる。

この読み出し動作によって、フローティングディフュージョンをリセットする時に発生するリセットノイズはCDS（Correlated Double Sampling）され除外されたものとなる。

しかしながら、フローティングディフュージョンの電荷をリセットしても、例えばN型拡散層であるフローティングディフュージョンと周囲のP型拡散層との間に、急峻な電界を持つなどして、フローティングディフュージョンのポテンシャル構造に起因した、ジャンクションリークが発生させることがある。このリークが継続的にフローティングディフュージョンへ電荷を供給することで、信号電荷に上乗せされることがあった（暗電流の発生）。この上乗せされた電荷が、遮光状態では白点として、光の入射時は輝点として出力レベルが高い点欠陥として撮像画像に現れる恐れがあった。

暗時（画素信号レベルが０の場合）の画素信号読み出しの例を図４に示す。図４に示されるように、１水平同期期間（１Ｈ）内において、Ｐ相とＤ相の読み出しが行われるので、参照信号の波形は曲線１５１（DAC）のようになる。

暗時であるので、これに対して、垂直信号線１０８から読み出される画素信号（VSL）は、本来、点線１５２のように一定値（信号レベル０）を保つ筈である。しかしながら、実際には、ジャンクションリークの発生により、継続的にフローティングディフュージョンへ電荷が供給されるので、画素信号（VSL）の波形は、曲線１５３のように変化してしまう恐れがあった。

また、フォトダイオードに蓄積された電荷をフローティングディフュージョンへ転送する際、読み出しトランジスタ（読み出しゲート）をオンさせることにより、例えばゲート下のポテンシャル構造で電界が急峻になり、電荷が加速されることでSi原子に衝突し電子正孔対が発生する。発生した電荷がフローティングディフュージョンへ注入される恐れがあった。

この注入電荷が、信号電荷に上乗せされることによって、遮光状態では白点として、光の入射時は輝点として出力レベルが高い点欠陥として撮像画像に現れる恐れがあった。

暗時（画素信号レベルが０の場合）の画素信号読み出しの例を図５に示す。図５に示されるように、１水平同期期間（１Ｈ）内において、Ｐ相とＤ相の読み出しが行われるので、参照信号の波形は曲線１５１（DAC）のようになる（図４と同様）。

暗時であるので、これに対して、垂直信号線１０８から読み出される画素信号（VSL）は、本来、点線１５２のように一定値（信号レベル０）を保つ筈である（図４と同様）。しかしながら、実際には、上述したように、読み出し動作によって電荷がフローティングディフュージョンに注入されるので、画素信号（VSL）の波形は、曲線１５４のように変化してしまう恐れがあった。

以上のように、Ｐ相読み出し時とＤ相読み出し時とで、画素信号（VSL）の信号レベルが変化すると、暗時であっても、両者の画素信号の差分が０にならず、その差分値が暗電流成分として、画素信号に含まれることになる。

そのため、このような暗電流が、遮光状態では白点として、光の入射時は輝点として出力レベルが高い点欠陥として撮像画像に現れ、撮像画像の画質を劣化する恐れがあった。

特に、暗時の場合、信号電荷が少ないので相対的に暗電流の割合が増大する。また、暗時の場合、周囲の画素の画素値も小さいことが多い。そのため、白点欠陥等のように画質劣化が顕著になりやすい。

MOSトランジスタのゲート動作に起因する暗電流の発生、若しくは、ジャンクションリークの発生は、半導体として避けて通れない物理現象である。そこで、これらの暗電流発生を抑えるものではなく、読み出し動作に起因する電荷、及びジャンクションリークによってフローティングディフュージョンに注入される余剰の電荷を一連の読み出し動作により検出、減算し、撮像画像からリジェクトするようにする。

つまり、入射光を光電変換する受光部から伝送された電荷を蓄積するフローティングディフュージョンに蓄積された電荷量を信号レベルとして読み出す読み出し部を制御し、フローティングディフュージョンに蓄積されたＰ相とＤ相の電荷量を読み出す読み出し動作を複数回行わせ、その複数回行われた読み出し動作により得られた信号レベル同士の差分を求めるようにする。

例えば、従来の信号電荷の読み出しおよびA/D変換しデジタル値を保持した状態から、連続してフォトダイオードの読み出しおよびA/D変換を行なう動作を追加する。その際、追加した読み出し動作のA/D変換時にカウンタの動作を、P相でアップカウント、D相でダウンカウントさせる。

この追加読み出し動作によって、読み出しゲート起因の電荷のフローティングディフュージョンへの注入や、リセット後のフローティングディフュージョンのポテンシャル構造によって注入される電荷といった、ノイズ成分が負のデジタル値として抽出される。

なお、ここでは、フォトダイオードの信号電荷読み出しと同一の1H期間に追加駆動を行なうことで、フォトダイオードでの光電変換、電荷の蓄積時間を微小な時間におさえることができるため、フォトダイオードの暗電流成分及び光電変換成分の影響を受けていない読み出し動作に起因する暗電流成分のみを抽出することが可能になる。

また、従来の信号電荷を読み出した、信号電荷＋駆動に起因する暗電流成分が混在したデジタル値を保持した状態で、追加した読み出し駆動により、駆動に起因する暗電流成分を負のデジタル値として抽出され、同時に「信号電荷＋駆動に起因する暗電流成分」、「駆動に起因する暗電流成分」のデジタル値の加算処理が行なわれる。結果的に暗電流成分が除外され、蓄積時間に応じた信号成分のみをデジタル値として出力することが出来る。

以上のように、読み出しゲートの動作起因、フローティングディフュージョン起因の暗信号が除外されることによって、低照度時に駆動起因の暗信号による白点欠陥の軽減が行なえ、画質の改善が可能となる。また、フローティングディフュージョンを複数画素で共有している時、共有形状に発生する連続点欠陥の発生を軽減することができ、画質の改善及び後段での点欠陥補正が容易になる。さらに、画素共有をしている白黒品においては、隣接画素を用いて点欠陥補正するため、１箇所の発生でNG判断され易いが、本技術を適用した点欠陥補正により、救済することが可能となる。また、点欠陥に対する選別が緩和されることによって、生産性の向上が可能となる。

［画素信号読み出し処理の流れ］
次に、具体的な処理の流れの例について説明する。最初に、画素信号読み出し処理の流れの例について、図６のフローチャートを参照して説明する。なお、この画素信号読み出し処理は、１画素についての処理であるが、実際には、画素アレイ部１０２の全ての画素に対して、所定の順序で、同様の処理が行われる。

画素信号読み出し処理が開始されると、CMOSイメージセンサ１００は、ステップＳ１０１において、第１の画素信号読み出しを行い、１回目の画素信号読み出しを行う。この画素信号読み出しは、フローティングディフュージョンに蓄積された電荷を電圧（信号レベル）として読み出し、A/D変換する処理であり、Ｐ相の読み出しとＤ相の読み出しの両方を含む。処理の詳細については後述する。

ステップＳ１０２において、CMOSイメージセンサ１００は、U/Dカウンタ１３３のカウント方向を、ステップＳ１０１の処理の場合と逆にして、第２の画素信号読み出しを行う。この第２の画素信号読み出し処理は、ステップＳ１０１の第１の画素信号読み出し処理と基本的に同様の処理であるが、カウントの方向が互いに逆である。つまり、Ｐ相読み出しの際のカウントと、Ｄ相読み出しの際のカウントの向きが、それぞれ、ステップＳ１０１の処理と逆向きになる。また、この処理は、ステップＳ１０１の処理の後、フォトダイオード１２１がリセットされずに開始される。

以上のように、２回読み出しを行うと、システム制御部１０６は、ステップＳ１０３において、行走査部１０３を制御して、処理対象であるカレント画素のリセットトランジスタ１２３と読み出しトランジスタ１２２の両方をオンにして、フォトダイオード１２１およびフローティングディフュージョン（FD部）１２６を初期化する。

ステップＳ１０３の処理が終了すると、画素信号読み出し処理が終了する。

［第１の画素信号読み出し処理の流れ］
次に、図７のフローチャートを参照して、図６のステップＳ１０１において実行される第１の画素信号読み出し処理の流れの例を説明する。

第１の画素信号読み出し処理が開始されると、ステップＳ１２１において、行走査部１０３は、リセットトランジスタ１２３をオンにしてフローティングディフュージョン１２６を初期化する。

ステップＳ１２２において、行走査部１０３は、フォトダイオード１２１から信号電荷が伝送される前の状態において、フローティングディフュージョン１２６に蓄積された電荷を電圧（画素信号の信号レベル）として読み出す。

ステップＳ１２３において、U/Dカウンタ１３３は、リセットされた状態から（０を初期値として）、ステップＳ１２２において読み出された画素信号の信号レベルをダウンカウントする。ステップＳ１２４において、U/Dカウンタ１３３は、そのカウント値を保持する。

以上のステップＳ１２１乃至ステップＳ１２４の各処理が、Ｐ相に関する処理である。

ステップＳ１２５において、行走査部１０３は、読み出しトランジスタ１２２をオンにし、フォトダイオード１２１に蓄積された電荷をフローティングディフュージョン１２６に伝送する（読み出しゲートを開く）。

ステップＳ１２６において、行走査部１０３は、フォトダイオード１２１から信号電荷が伝送された状態において、フローティングディフュージョン１２６に蓄積された電荷を電圧（画素信号の信号レベル）として読み出す。

ステップＳ１２７において、U/Dカウンタ１３３は、ステップＳ１２４において保持した値（Ｐ相のカウント値）を初期値として、ステップＳ１２６において読み出された画素信号の信号レベルをアップカウントする。これにより、Ｐ相とＤ相のカウント値の差分がカウント値として得られる。

ステップＳ１２８において、U/Dカウンタ１３３は、そのカウント値（第１の差分値）を保持する。

以上のステップＳ１２５乃至ステップＳ１２８の各処理が、Ｄ相に関する処理である。

ステップＳ１２８の処理が終了すると、第１の画素信号読み出し処理が終了し、処理は、図６に戻る。

［第２の画素信号読み出し処理の流れ］
次に、図８のフローチャートを参照して、図６のステップＳ１０２において実行される第２の画素信号読み出し処理の流れの例を説明する。

第２の画素信号読み出し処理が開始されると、ステップＳ１４１において、行走査部１０３は、リセットトランジスタ１２３をオンにしてフローティングディフュージョン１２６を初期化する。

ステップＳ１４２において、行走査部１０３は、フォトダイオード１２１から信号電荷が伝送される前の状態において、フローティングディフュージョン１２６に蓄積された電荷を電圧（画素信号の信号レベル）として読み出す。

ステップＳ１４３において、U/Dカウンタ１３３は、ステップＳ１２２において読み出された画素信号の信号レベルをアップカウントする。なお、この処理を開始する際、U/Dカウンタ１３３は初期化されておらず、カウント値は、第１の差分値のままである（図７のステップＳ１２８）。つまり、U/Dカウンタ１３３は、この第１の差分値を初期値としてアップカウントを行う。また、第１の画素信号読み出し処理においてはダウンカウントしたのに対し（図７のステップＳ１２３）、ここでは、アップカウントする。つまり、U/Dカウンタ１３３は、第１の画素信号読み出し処理の場合と逆向きにカウントを行う。

ステップＳ１４４において、U/Dカウンタ１３３は、そのカウント値（第２の差分値）を保持する。以上のステップＳ１４１乃至ステップＳ１４４の各処理が、Ｐ相に関する処理である。

ステップＳ１４５において、行走査部１０３は、読み出しトランジスタ１２２をオンにし、フォトダイオード１２１に蓄積された電荷をフローティングディフュージョン１２６に伝送する（読み出しゲートを開く）。

なお、フォトダイオード１２１は、第１の画素信号読み出し処理が行われてから初期化されていない。つまり、この処理により、図７のステップＳ１２５の処理の後にフォトダイオード１２１に蓄積された信号電荷がフローティングディフュージョンに伝送される。しかしながら、このステップＳ１４５の処理は、図７のステップＳ１２５の処理が行われてから、１水平同期期間（１Ｈ）内に行われる。したがって、フォトダイオード１２１に蓄積される電荷量は極わずかであり、特に暗時の場合、無視できる程度であるものとする。

ステップＳ１４６において、行走査部１０３は、フォトダイオード１２１から信号電荷が伝送された状態において、フローティングディフュージョン１２６に蓄積された電荷を電圧（画素信号の信号レベル）として読み出す。

ステップＳ１４７において、U/Dカウンタ１３３は、ステップＳ１４４において保持した値（第２の差分値）を初期値として、ステップＳ１４６において読み出された画素信号の信号レベルをダウンカウントする。これにより、Ｐ相とＤ相のカウント値の差分がカウント値として得られる。つまり、U/Dカウンタ１３３は、ここでも、第１の画素信号読み出し処理の場合（図７のステップＳ１２７）と逆向きにカウントを行う。

ステップＳ１４８において、U/Dカウンタ１３３は、そのカウント値（第３の差分値）を保持する。

以上のステップＳ１４５乃至ステップＳ１４８の各処理が、Ｄ相に関する処理である。

ステップＳ１４８の処理が終了すると、第２の画素信号読み出し処理が終了し、処理は、図６に戻る。

［画素信号読み出しの様子］
以上のように画素信号を２回読み出すことにより、図９に示されるように、参照信号は、曲線１６１のように同じ波形が繰り返すことになる。これに対して、ジャンクションリークによるフローティングディフュージョンへの電荷の注入も同様に繰り返す。したがって画素信号（VSL）の波形は、曲線１６２のように、同じ波形を繰り返す。

つまり、画素信号の１回目と２回目のカウントを互いに逆にすることにより、このジャンクションリークによるフローティングディフュージョンへの電荷の注入を相殺することができる。実際には、このような暗電流成分とともに、フォトダイオード１２１に蓄積された信号電荷の成分も検出されるが、上述したように、１回目の読み出しの後、フォトダイオード１２１を初期化せずに２回目の読み出しを行うので、この信号電荷の成分は、相殺されない。つまり、暗電流成分が低減され、この信号電荷の成分が主に抽出されることになる。

読み出し動作に起因するフローティングディフュージョンへの電荷の注入も同様である。図１０に示されるように、読み出し動作に起因するフローティングディフュージョンへの電荷の注入が繰り返すことにより、画素信号（VSL）の波形は、曲線１６３のように、同じ波形を繰り返す。

つまり、画素信号の１回目と２回目のカウントを互いに逆にすることにより、この読み出し動作に起因するフローティングディフュージョンへの電荷の注入を相殺することができる。実際には、このような暗電流成分とともに、フォトダイオード１２１に蓄積された信号電荷の成分も検出されるが、上述したように、１回目の読み出しの後、フォトダイオード１２１を初期化せずに２回目の読み出しを行うので、この信号電荷の成分は、相殺されない。つまり、暗電流成分が低減され、この信号電荷の成分が主に抽出されることになる。

以上のように各処理を行うことにより、CMOSイメージセンサ１００は、画素信号の暗電流成分を抑制することができる。

以上においては、画素信号同士の差分を、カウントの向きを逆にすることにより求めるように説明したが、画素信号同士の差分の求め方は、任意であり、これに限らない。例えば、カウントの向きは所定の１方向とし、前回の読み出しにおいて得られたカウント値（若しくは差分値）の正負を反転させるようにしてもよい。また、各回のカウント値を求めてから、カウント値同士を減算して差分を求めるようにしてもよい。

また、以上に説明したカウントの向き（アップ若しくはダウン）は、一例であり、全体として整合が取れている限り、アップカウントであってもよいし、ダウンカウントであってもよい。

また、以上においては、Ｐ相およびＤ相の読み出し処理を２回繰り返すように説明したが、この繰り返し回数は任意であり、３回以上であってもよい。その場合も、カウントの方向を前回と逆向きに行えばよい。より多数回読み出し処理を繰り返すことにより、各回の読み出し処理において発生し得る突発的な誤差による影響を抑制することができ、寄り安定的な、画素信号の暗電流成分の抑制を実現することができる。

また、以上のように信号レベルの差分を求める複数回の読み出し処理は、１水平同期期間内に行われなくても良い。さらに、フォトダイオードに蓄積される信号電荷の読み出しは、何回目の読み出しにおいて行われるようにしてもよい。

さらに、上述したように、本技術を用いた信号読み出しの場合、複数回読み出しを行う必要があり、従来よりも処理数が多い。そこで、１水平同期期間内に処理を全ての読み出し処理を終了するために、本技術を適用した信号読み出しを行う場合は、動作クロックを速くする（周波数を上げる）ようにしてもよい。また、例えば、暗時の撮像のためのモードにおいて、露光時間を長くするためにフレームレートを下げる場合がある。このようなモードにおいてのみ、本技術を適用した信号読み出しを行うことができるようにしてもよい。つまり、本技術を適用した信号読み出しを行う場合、フレームレートを落とすようにしてもよい。

［並列読み出し］
また、１画素列に対して、図１１に示されるように、複数のカラムADCを設けるようにしてもよい。図１１に示される例においては、１画素列（画素１２０−１乃至画素１２０−１２）に対して４つのカラムADC（カラムADC１３０−１乃至カラムADC１３０−４）が設けられている。このようにすることにより、図１２に示されるように、垂直信号線、カウンタの同一経路を使うのが４Ｈ後となるため、読み出しに４Ｈ分の時間が使えるようになる。したがって、フレームレートを低減させずに、画素信号の暗電流成分を抑制することができる。

＜２．第２の実施の形態＞
［撮像装置］
図１３は、本技術を適用した撮像装置の主な構成例を示す図である。図１３に示される撮像装置５００は、被写体を撮像し、その被写体の画像を電気信号として出力する装置である。図１３に示されるように、撮像装置５００は、レンズ群５０１等を含む光学系、撮像素子５０２、カメラ信号処理部であるDSP（Digital Signal Processor）５０３、フレームメモリ５０４、表示装置５０５、記録装置５０６、操作系５０７、および電源系５０８等を有する。そして、DSP５０３、フレームメモリ５０４、表示装置５０５、記録装置５０６、操作系５０７、および電源系５０８がバスライン５０９を介して相互に接続されている。

レンズ群５０１は、被写体からの入射光（像光）を取り込んで撮像素子５０２の撮像面上に結像する。撮像素子５０２は、レンズ群５０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子５０２として、上述した実施形態に係るCMOSイメージセンサ１００等の固体撮像装置を用いることができる。DSP５０３は、周知のカメラ信号処理を行う。

表示装置５０５は、液晶表示装置や有機EL(electro luminescence)表示装置等よりなり、撮像素子５０２で撮像された動画または静止画を表示する。記録装置５０６は、撮像素子５０２で撮像された動画または静止画を、ビデオテープやDVD(Digital Versatile Disc)等の記録媒体に記録する。

操作系５０７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系５０８は、DSP５０３、フレームメモリ５０４、表示装置５０５、記録装置５０６、および操作系５０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

このような撮像装置５００は、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けのカメラモジュールに適用される。撮像素子５０２として上述したCMOSイメージセンサ１００を用いることにより、撮像装置５００は、画素信号の暗電流成分を抑制することができ、より高画質な撮像画像を得ることができる。

なお、本技術を適用した撮像装置は、上述した構成に限らず、他の構成であってもよい。例えば、デジタルスチルカメラやビデオカメラだけでなく、携帯電話機、スマートホン、タブレット型デバイス、パーソナルコンピュータ等の、撮像機能を有する情報処理装置であってもよい。また、他の情報処理装置に装着して使用される（若しくは組み込みデバイスとして搭載される）カメラモジュールであってもよい。

＜３．第３の実施の形態＞
［コンピュータ］
上述した一連の処理は、ハードウエアにより実行させることもできるし、ソフトウエアにより実行させることもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、コンピュータにインストールされる。ここでコンピュータには、専用のハードウエアに組み込まれているコンピュータや、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータ等が含まれる。

図１４は、上述した一連の処理をプログラムにより実行するコンピュータのハードウエアの構成例を示すブロック図である。

図１４に示されるコンピュータ６００において、CPU（Central Processing Unit）６０１、ROM（Read Only Memory）６０２、RAM（Random Access Memory）６０３は、バス６０４を介して相互に接続されている。

バス６０４にはまた、入出力インタフェース６１０も接続されている。入出力インタフェース６１０には、入力部６１１、出力部６１２、記憶部６１３、通信部６１４、およびドライブ６１５が接続されている。

入力部６１１は、例えば、キーボード、マウス、マイクロホン、タッチパネル、入力端子などよりなる。出力部６１２は、例えば、ディスプレイ、スピーカ、出力端子などよりなる。記憶部６１３は、例えば、ハードディスク、RAMディスク、不揮発性のメモリなどよりなる。通信部６１４は、例えば、ネットワークインタフェースよりなる。ドライブ６１５は、磁気ディスク、光ディスク、光磁気ディスク、または半導体メモリなどのリムーバブルメディア６２１を駆動する。

以上のように構成されるコンピュータ６００では、CPU６０１が、例えば、記憶部６１３に記憶されているプログラムを、入出力インタフェース６１０およびバス６０４を介して、RAM６０３にロードして実行することにより、上述した一連の処理が行われる。RAM６０３にはまた、CPU６０１が各種の処理を実行する上において必要なデータなども適宜記憶される。

コンピュータ（CPU６０１）が実行するプログラムは、例えば、パッケージメディア等としてのリムーバブルメディア６２１に記録して適用することができる。また、プログラムは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供することができる。

コンピュータでは、プログラムは、リムーバブルメディア６２１をドライブ６１５に装着することにより、入出力インタフェース６１０を介して、記憶部６１３にインストールすることができる。また、プログラムは、有線または無線の伝送媒体を介して、通信部６１４で受信し、記憶部６１３にインストールすることができる。その他、プログラムは、ROM６０２や記憶部６１３に、あらかじめインストールしておくことができる。

なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。

また、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

また、本明細書において、システムとは、複数の構成要素（装置、モジュール（部品）等）の集合を意味し、全ての構成要素が同一筐体中にあるか否かは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、及び、１つの筐体の中に複数のモジュールが収納されている１つの装置は、いずれも、システムである。

また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。

以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。

例えば、本技術は、１つの機能を、ネットワークを介して複数の装置で分担、共同して処理するクラウドコンピューティングの構成をとることができる。

また、上述のフローチャートで説明した各ステップは、１つの装置で実行する他、複数の装置で分担して実行することができる。

さらに、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの装置で実行する他、複数の装置で分担して実行することができる。

なお、本技術は以下のような構成も取ることができる。
（１） 入射光を光電変換する受光部から伝送された電荷を蓄積するフローティングディフュージョンに蓄積された電荷量を信号レベルとして読み出す読み出し部と、
前記読み出し部を制御し、前記フローティングディフュージョンに蓄積されたＰ相とＤ相の電荷量を読み出す読み出し動作を複数回行わせる読み出し制御部と、
前記読み出し制御部により制御されて複数回行われた前記読み出し動作により得られた信号レベル同士の差分を求める演算部と
を備える撮像素子。
（２） 前記読み出し制御部は、前記複数回の読み出し動作を１水平同期期間内に行わせる
（１）乃至（１５）のいずれかに記載の撮像素子。
（３） 前記読み出し制御部は、前記１水平同期期間内に、前記読み出し動作を２回行わせる
（１）乃至（１５）のいずれかに記載の撮像素子。
（４） 前記読み出し制御部は、１回目の前記読み出し動作を行わせた後、前記受光部を初期化せずに２回目の前記読み出し動作を行わせる
（１）乃至（１５）のいずれかに記載の撮像素子。
（５） 前記読み出し部は、前記フローティングディフュージョンの初期化を制御するリセットトランジスタと、前記受光部から前記フローティングディフュージョンへの電荷の移動を制御する読み出しトランジスタとを備える
（１）乃至（１５）のいずれかに記載の撮像素子。
（６） 前記読み出し制御部は、各回の前記読み出し動作において、前記リセットトランジスタをオンにして前記フローティングディフュージョンを初期化してからＰ相の電荷量の読み出しを行わせ、その後、前記読み出しトランジスタをオンにして前記受光部の電荷を前記フローティングディフュージョンへ移動させてからＤ相の電荷量の読み出しを行わせる
（１）乃至（１５）のいずれかに記載の撮像素子。
（７） 前記読み出し制御部は、前記読み出し動作を複数回行わせた後、前記リセットトランジスタおよび前記読み出しトランジスタをオンにして、前記受光部および前記フローティングディフュージョンを初期化する
（１）乃至（１５）のいずれかに記載の撮像素子。
（８） 前記読み出し部は、前記フローティングディフュージョンに蓄積された電荷量を増幅して前記信号レベルに変換する増幅トランジスタと、前記信号レベルの前記演算部への供給を制御するセレクトトランジスタをさらに備え、
前記読み出し制御部は、複数回の前記読み出し動作の間、前記セレクトトランジスタをオンにする
（１）乃至（１５）のいずれかに記載の撮像素子。
（９） 前記読み出し制御部は、前記読み出し動作を１回行う場合よりもフレームレートを落として前記読み出し動作を複数回行わせる
（１）乃至（１５）のいずれかに記載の撮像素子。
（１０） 前記演算部は、
初回の読み出し動作により得られた信号レベルについては、０を初期値として前記信号レベルをカウントし、
２回目の読み出し動作により得られた信号レベルについては、前記初回の読み出し動作により得られた信号レベルのカウント値を初期値とし、前記信号レベルを前回と逆向きにカウントし、
３回目以降の読み出し動作により得られた信号レベルについては、前回までに得られた信号レベルの差分値を初期値とし、前記信号レベルを前回と逆向きにカウントする
（１）乃至（１５）のいずれかに記載の撮像素子。
（１１） 前記演算部は、
初回の読み出し動作により得られた信号レベルについては、０を初期値として前記信号レベルをカウントし、
２回目の読み出し動作により得られた信号レベルについては、前記初回の読み出し動作により得られた信号レベルのカウント値の正負を反転して初期値とし、前記信号レベルを前回と同じ向きにカウントし、
３回目以降の読み出し動作により得られた信号レベルについては、前回までに得られた信号レベルの差分値の正負を反転して初期値とし、前記信号レベルを前回と同じ向きにカウントする
（１）乃至（１５）のいずれかに記載の撮像素子。
（１２） 前記演算部は、Ｐ相の読み出しにより得られた信号レベルとＤ相の読み出しにより得られた信号レベルとの差分を、前記読み出し動作により得られた信号レベルとして求める
（１）乃至（１５）のいずれかに記載の撮像素子。
（１３） 入射光を光電変換する受光部から伝送された電荷を蓄積するフローティングディフュージョンに蓄積された電荷量を信号レベルとして読み出す読み出し部と、
前記読み出し部を制御し、前記フローティングディフュージョンに蓄積されたＰ相とＤ相の電荷量を読み出す読み出し動作を複数回行わせる読み出し制御部と、
前記読み出し制御部により制御されて複数回行われた前記読み出し動作により得られた信号レベル同士の差分を求める演算部と
を備える撮像素子と、
前記撮像素子において光電変換された被写体の画像を画像処理する画像処理部と
を備える撮像装置。
（１４） 入射光を光電変換する受光部から伝送された電荷を蓄積するフローティングディフュージョンに蓄積された電荷量を信号レベルとして読み出す、他の半導体基板に設けられた読み出し部を制御し、前記フローティングディフュージョンに蓄積されたＰ相とＤ相の電荷量を読み出す読み出し動作を複数回行わせる読み出し制御部と、
前記読み出し制御部により制御されて複数回行われた前記読み出し動作により得られた信号レベル同士の差分を求める演算部と
を備える半導体素子。
（１５） 撮像素子から、入射光を光電変換する受光部から伝送された電荷を蓄積するフローティングディフュージョンに蓄積された電荷量に対応する信号レベルを読み出す読み出し方法であって、
入射光を光電変換する受光部から伝送された電荷を蓄積するフローティングディフュージョンに蓄積されたＰ相とＤ相の電荷量を信号レベル読み出す読み出し動作を複数回行い、
複数回行われた前記読み出し動作により得られた信号レベル同士の差分を求める
読み出し方法。

１００ CMOSイメージセンサ， １０１ 半導体基板， １０２ 画素アレイ部， １０４ カラム処理部， １０６ システム制御部， １０８ 垂直信号線， １２０ 画素， １２１ フォトダイオード， １２２ 読み出しトランジスタ， １２３ リセットトランジスタ， １２４ 増幅トランジスタ， １２５ セレクトトランジスタ， １２６フローティングディフュージョン， １３１ 参照信号生成部， １３２ 比較器， １３３ U/Dカウンタ， ５００ 撮像装置， ５０２ 撮像素子， ５０３ DSP

Claims (15)

1. 入射光を光電変換する受光部から伝送された電荷を蓄積するフローティングディフュージョンに蓄積された電荷量を信号レベルとして読み出す読み出し部と、
   前記読み出し部を制御し、前記フローティングディフュージョンに蓄積されたＰ相とＤ相の電荷量を読み出す読み出し動作を複数回行わせる読み出し制御部と、
   前記読み出し制御部により制御されて複数回行われた前記読み出し動作により得られた信号レベル同士の差分を求める演算部と
   を備える撮像素子。
2. 前記読み出し制御部は、前記複数回の読み出し動作を１水平同期期間内に行わせる
   請求項１に記載の撮像素子。
3. 前記読み出し制御部は、前記１水平同期期間内に、前記読み出し動作を２回行わせる
   請求項２に記載の撮像素子。
4. 前記読み出し制御部は、１回目の前記読み出し動作を行わせた後、前記受光部を初期化せずに２回目の前記読み出し動作を行わせる
   請求項３に記載の撮像素子。
5. 前記読み出し部は、前記フローティングディフュージョンの初期化を制御するリセットトランジスタと、前記受光部から前記フローティングディフュージョンへの電荷の移動を制御する読み出しトランジスタとを備える
   請求項１に記載の撮像素子。
6. 前記読み出し制御部は、各回の前記読み出し動作において、前記リセットトランジスタをオンにして前記フローティングディフュージョンを初期化してからＰ相の電荷量の読み出しを行わせ、その後、前記読み出しトランジスタをオンにして前記受光部の電荷を前記フローティングディフュージョンへ移動させてからＤ相の電荷量の読み出しを行わせる
   請求項５に記載の撮像素子。
7. 前記読み出し制御部は、前記読み出し動作を複数回行わせた後、前記リセットトランジスタおよび前記読み出しトランジスタをオンにして、前記受光部および前記フローティングディフュージョンを初期化する
   請求項５に記載の撮像素子。
8. 前記読み出し部は、前記フローティングディフュージョンに蓄積された電荷量を増幅して前記信号レベルに変換する増幅トランジスタと、前記信号レベルの前記演算部への供給を制御するセレクトトランジスタをさらに備え、
   前記読み出し制御部は、複数回の前記読み出し動作の間、前記セレクトトランジスタをオンにする
   請求項５に記載の撮像素子。
9. 前記読み出し制御部は、前記読み出し動作を１回行う場合よりもフレームレートを落として前記読み出し動作を複数回行わせる
   請求項１に記載の撮像素子。
10. 前記演算部は、
    初回の読み出し動作により得られた信号レベルについては、０を初期値として前記信号レベルをカウントし、
    ２回目の読み出し動作により得られた信号レベルについては、前記初回の読み出し動作により得られた信号レベルのカウント値を初期値とし、前記信号レベルを前回と逆向きにカウントし、
    ３回目以降の読み出し動作により得られた信号レベルについては、前回までに得られた信号レベルの差分値を初期値とし、前記信号レベルを前回と逆向きにカウントする
    請求項１に記載の撮像素子。
11. 前記演算部は、
    初回の読み出し動作により得られた信号レベルについては、０を初期値として前記信号レベルをカウントし、
    ２回目の読み出し動作により得られた信号レベルについては、前記初回の読み出し動作により得られた信号レベルのカウント値の正負を反転して初期値とし、前記信号レベルを前回と同じ向きにカウントし、
    ３回目以降の読み出し動作により得られた信号レベルについては、前回までに得られた信号レベルの差分値の正負を反転して初期値とし、前記信号レベルを前回と同じ向きにカウントする
    請求項１に記載の撮像素子。
12. 前記演算部は、Ｐ相の読み出しにより得られた信号レベルとＤ相の読み出しにより得られた信号レベルとの差分を、前記読み出し動作により得られた信号レベルとして求める
    請求項１に記載の撮像素子。
13. 入射光を光電変換する受光部から伝送された電荷を蓄積するフローティングディフュージョンに蓄積された電荷量を信号レベルとして読み出す読み出し部と、
    前記読み出し部を制御し、前記フローティングディフュージョンに蓄積されたＰ相とＤ相の電荷量を読み出す読み出し動作を複数回行わせる読み出し制御部と、
    前記読み出し制御部により制御されて複数回行われた前記読み出し動作により得られた信号レベル同士の差分を求める演算部と
    を備える撮像素子と、
    前記撮像素子において光電変換された被写体の画像を画像処理する画像処理部と
    を備える撮像装置。
14. 入射光を光電変換する受光部から伝送された電荷を蓄積するフローティングディフュージョンに蓄積された電荷量を信号レベルとして読み出す、他の半導体基板に設けられた読み出し部を制御し、前記フローティングディフュージョンに蓄積されたＰ相とＤ相の電荷量を読み出す読み出し動作を複数回行わせる読み出し制御部と、
    前記読み出し制御部により制御されて複数回行われた前記読み出し動作により得られた信号レベル同士の差分を求める演算部と
    を備える半導体素子。
15. 撮像素子から、入射光を光電変換する受光部から伝送された電荷を蓄積するフローティングディフュージョンに蓄積された電荷量に対応する信号レベルを読み出す読み出し方法であって、
    入射光を光電変換する受光部から伝送された電荷を蓄積するフローティングディフュージョンに蓄積されたＰ相とＤ相の電荷量を信号レベル読み出す読み出し動作を複数回行い、
    複数回行われた前記読み出し動作により得られた信号レベル同士の差分を求める
    読み出し方法。

Images