JP2014095689A

JP2014095689A - 結合されたｆｍｃｗおよびｆｍパルス−圧縮レーダー・システム及び方法

Info

Publication number: JP2014095689A
Application number: JP2013184656A
Authority: JP
Inventors: David C Vacanti; デーヴィッド・シー・ヴァキャンティ
Original assignee: Honeywell International Inc
Current assignee: Honeywell International Inc
Priority date: 2012-09-10
Filing date: 2013-09-06
Publication date: 2014-05-22
Anticipated expiration: 2033-09-06
Also published as: CN103675809A; JP6529712B2; US9194946B1; EP2706373B1; EP2706373A1

Abstract

【課題】近いおよび遠いレンジで作動することができる効率的なレーダー・システムを提供する。
【解決手段】クロック信号およびモード信号を生成するコントローラ、シンセサイザを有する送信機および二重モード送信機を含む。シンセサイザおよび送信機は、クロックまたはモード信号に基づいて第１または第２のモード（周波数レンジ）の信号を生成する。アンテナは、生成された信号を送信し、送信された信号に基づいてリターン信号を受信する。生成された少なくとも一つのクロック信号またはモード信号に基づいて、レシーバは第１又は第２のモードに従って受け取られるリターン信号を処理する。プロセッサは、被処理リターン信号に含まれる目標の存在を決定する。出力装置（例えば表示装置）は、判定に基づいてプレゼンテーションを出力する。システムは、FMCWまたはパルス・モードにおいて作動する。
【選択図】図５−２

Description

同時係属出願
[0001] 本出願は、2012年9月10日に出願の米国特許出願第61/698,903号の利益を享受し、2012年9月24日に出願の米国特許一部継続出願第13/625,785号に関し、いずれも本願明細書にリファレンスとして組み入れられる。

[0002] 現在、海洋および航空両方のアプリケーションが、3〜10フィート程度の非常に高域の分解能で適度な範囲（5-7 NMI）に非常に短い最小範囲（<10フィート）に加えて、長距離と適度な範囲の分解能の組み合わせを提供することができるレーダ装置が存在しない。現在の商用海のレーダー・システムは、適当な高レンジ解像度を備えたロングレンジ能力に抑えるためのパルスまたはパルス圧縮方法のいずれかを採用する。例えば、Honeywell社のRDR4000非線形周波数変調（NLFM）パルス圧縮レーダー、ケルビンヒューズLFMパルス圧縮マリンレーダー、JRSソリッドステート海洋レーダー、およびNGC/スペリーマリンソリッドステートパルス圧縮レーダシステムを含む。海洋レーダーは現在、パルス（すべてのサプライヤー）タイプ、または、周波数変調連続波（FMCW）（Navico）タイプのシステムである。

[0003] 本発明は、近い及び遠いレンジで作動するレーダー・システムを提供する。典型的なレーダー・システムは、クロック信号またはモード信号のうちの少なくとも1つを生成するコントローラと、シンセサイザを備えた送信機と、二重モード送信機を含む。シンセサイザおよび二重モード送信機は第1のモードまたは第２のモード（周波数レンジ）の信号を生成し、生成された少なくとも一つのクロック信号またはモード信号に基づく。システムはまた、
生成された信号を送信し、送信された信号に基づいてリターン信号を受信するアンテナと、
生成されたクロック信号またはモード信号のうちの少なくとも１つに基いて、第１又は第２のモードによって、受信されたリターン信号を処理するレシーバと、
処理されたリターン信号に包含されるターゲットの存在を判断するプロセッサと、
判定に基づいて、プレゼンテーションを出力する出力デバイス（例えば表示装置）と
を含む。

[0004] 第１のモードは、周波数変調連続波（FMCW）モードまたはストレッチパルス圧縮モードである。第２のモードは、線形または非線形周波数変調（LFM、NLFM）パルス圧縮モードである。

[0005] 本発明のある態様では、シンセサイザはフラクショナルNシンセサイザまたはダイレクトデジタルシンセサイザベース位相ロックループである。
[0006] 本発明の別の態様では、二重モード送信機は、可変減衰器、複数のアンプ、モジュレータおよび低域フィルタを含む。二重モード送信機は、SおよびX周波数帯の信号を生成する。

[0007] 本発明の更に別の態様では、レシーバはFMCWおよびストレッチパルス圧縮信号のため、および、LFMおよびNLFMパルス圧縮信号のための別々のレシーバを含む。
[0008] 本発明の更に別の態様では、システムは、以下のモードにおいて作動することができる：FMCW、パルス、周波数シフト符合化（FSK）パルス、LFMパルス、NLFMパルス。NLFMのパルスは、DDSに基づく位相ロックループ（PLL）変調を必要とすることができる。

[0009] 本発明の利点は、パーツおよび製造費用の減少を含む。
[0010] 本発明の好適な他の実施形態は、以下の図面に関して以下に詳細に記載される。

[0011] 図１は、本発明の実施形態に従って形成されるさまざまなシステムのブロック図を例示する。図１は、本発明の実施形態に従って形成されるさまざまなシステムのブロック図を例示する。図２は、本発明の実施形態に従って形成されるさまざまなシステムのブロック図を例示する。図２は、本発明の実施形態に従って形成されるさまざまなシステムのブロック図を例示する。図３は、本発明の実施形態に従って形成されるさまざまなシステムのブロック図を例示する。図４は、本発明の実施形態に従って形成されるさまざまなシステムのブロック図を例示する。図５は、本発明の実施形態に従って形成されるさまざまなシステムのブロック図を例示する。図５は、本発明の実施形態に従って形成されるさまざまなシステムのブロック図を例示する。

[0012] 本発明は、（DPLLで周波数ロックを維持する）連続波（CW）ドライバステージを有する窒化ガリウム（GaN）ハイパワー（すなわち、40Wピーク）送信機と組み合わせて使用されるデジタル位相ロックループ（DPLL）ベースシンセサイザーまたはフラクショナルNシンセサイザと、周波数変調連続波（FMCW）モードに関して低電圧、低電流CWオペレーションまたは高電圧／高電流パルスオペレーションのいずれかを提供するデュアルモード変調器を包含する。

[0013] 図1-1は、本発明の実施形態に従って形成される典型的なシステム30のブロック図を示す。システム30は、（例えば上記記載のような）送信機34、アンテナ36、コントローラ38、ミキサー40、スイッチ42、FMCW/ストレッチパルスレシーバ44、非線形または線形周波数変調（NLFMまたはLFM）パルス圧縮レシーバ46、ディジタル信号プロセッサ（DSP）48、出力装置50、サーキュレータ56、および、任意に、第２のシンセサイザ52および第２のスイッチを含む。

[0014] コントローラ38は、送信機34、52およびスイッチ42、54に制御および／またはクロック信号を送る。コントローラ38からの信号に基づいて、送信機34はサーキュレータ56を経たアンテナ36に、線状であるか非線形パルスまたはFMCW信号を出力する。アンテナ36によって受け取られる信号は、直接、または、スイッチ54を介して第２のシンセサイザ52からの信号か、送信機34からの遅延信号のいずれかと混合して得るためにサーキュレータ56を介してミキサー40に送られる。

[0015] コントローラ38からの信号によって制御されるとき、スイッチ42は、レシーバ44、46のうちの１つにミキサー40の出力を送る。第２のシンセサイザ52が使われる場合、第２のシンセサイザ52はパルス-圧縮レシーバ46に、信号を送る。パルス-圧縮レシーバ46に送られる信号は、第２のシンセサイザ52がミキサー40に送った信号に関する。レシーバ44、46は、デジタル変換を実行し、デジタル化された信号をDSP 48に送信する前に受け取られる信号でアナログ信号処理を実行する。DSP 48は、周波数ドメインにデジタル信号を変換し、または、前処理を実行したレシーバ44、46が（コントローラ38からの信号を見る）のに依存して、相互関係処理を実行する。DSP 48は、それから、プレゼンテーションのための出力装置50に送られる出力を生成する。DSP 48によって実行される前処理および機能は、それらの生成セパレートFMCWまたはパルス・システムに公知である。

[0016] 図1-2は、送信機34の典型的なコンポーネントを示す。送信機34は、シンセサイザ60および二重モード送信機64を含む。シンセサイザ60は、二重モード送信機64に、ベース周波数送信機信号を、および、ベース周波数送信機信号の遅延をミキサー40または第２のスイッチ54に出力するコントローラ38からの信号を受け取る。実施形態によっては、遅延信号は、生成されず、送られない。二重モード送信機64は受け取られるベース周波数送信機信号に基づいて、レーダー伝達を生成し、そして、コントローラ38からの信号はそれからサーキュレータ56を介してアンテナ36に、レーダー伝達を送る。

[0017] シンセサイザー60は、（リファレンスにより本明細書に組み込まれる米国特許第7239266号または第7161527号に記載されている）DPLL、または、内蔵LFM（LFMセグメントを備えた近似NLFM）を備えたフラクショナルNシンセサイザのいずれかを包含する。典型的なフラクショナルNシンセサイザは、「直接変調波形」機能（アナログ・デバイス）またはヒッタイト自己完結型フラクショナルNシンセサイザ（HMC769LP6CE、9.05から10+ GHzオペレーション）を備えたADF4159 13GHzフラクショナルNシンセサイザを包含する。

[0018] フラクショナルシンセサイザは、FMCWモードをインプリメントし、最低限で線形FMCWまたはLFMパルス圧縮を生成するために用いられる。適切な変更については、例えば、非線形FM変調は、タンジェント関数というフォームをとる。これは、結合されたエンド-to-エンドが、必要とされる正接関数（または他の形状）を形成するとき、いくつかの小さな線形FMセグメントで近似できることができる。この近似値は、比較的長い波形のために作用するだけであり、短いパルスの制限で、DDSだけはNLFM波形を作成することができた。また、シンセサイザは、同様に、NLFMレーダー・システムを作成するために用いることができる。

[0019] 110MHz以上の周波数で作動する内部位相周波数ディテクタ（PFD）を提供するシンセサイザだけで、必要とされた波形を生成するためにフラクショナルNシンセサイザが使用されることができる。

[0020] フラクショナルNシンセサイザを使用する場合、（数百万Hz外のHzオーダーの）非常に小さな周波数ステップ・サイズは、LFM生成時に、フラクショナルNシンセサイザのLFM周波数"階段（staircase）"に起因する受信スペクトル破損の問題を回避するために使用される。

[0021] 図2-1および2-2は、LFMまたはNLFMを使用している二重モード（パルス、FMCW）オペレーションを実行するコントローラおよび出力装置を除外した典型的なシステム130の概略ブロック図を示す。システム130は、SおよびXバンドの信号を出すことができる。Sバンドは、2.9-3.1GHzである。Xバンドは、9.2乃至9.5GHzである。システム130は、13GHzまで信号を出力することができる。

[0022] システム130は、FMCWまたはLFMストレッチ圧縮モードで動作するように指令されると、スイッチ154は、コントローラ（すなわち、Hittite Microwave Corporationによって生成されるようなフィールド・プログラマブル・ゲート・アレイ（FPGA）、および／または、クロック（clk））からの信号に基づいて、第１のシンセサイザ160が出力する信号に関連付けられた遅延信号および分割された（パワー）信号をミキサ140に送信するのを許容する。ミキサー140は、サーキュレータ156を介してアンテナ138から処理されたリターン信号と分割と遅延した信号を結合する。FMCWがされている場合、コントローラは、バイパス176 LFM伸張圧縮モードまたは出力を選択している場合は、サーキュレータ156から出力されたリターン信号は、低雑音増幅器（LNA）174に出力する受信器保護装置172に送られ、選択された。トランスミッタ164が発火するとき、数ワットの電力は、アンテナ138から反射し、レシーバLNA174または受信ミキサー140に到達し、それらを破壊することができる。そのため、PINダイオード（デバイス172）は、レシーバの入力にわたってシャントに配置される。大きな電圧が送信パルスから表れるとすぐに、ダイオードが導通し、受信機から離れてエネルギーを反映する。バイパス176は、コントローラ38（例えばFPGA）によって制御される。

[0023] リターン信号は、シンセサイザ160及びコントローラから受信した信号に応じて、送信機164によって出力されたFMCW又はLFMストレッチ圧縮信号に基づいている。ある実施形態では、送信機164が可変減衰器180、モジュレータ182、２つのアンプ186、188および低出力フィルタ（LPF）190を含む。コントローラによって制御されるとき、可変減衰器180は、ドライブ・レベルを2つのモードに関して送信機164にセットする。ドライブパワーの全てが最大限の力に達するようにアンプに達するために、強力なモードにおいて、減衰器180はゼロにセットされる。FMCWモードにおいて、送信機バイアス・レベルは実質的に減少し、減衰器180は送信機を0.1Wの出力レベルに駆動するレベルにセットされる。FPGAからの制御信号は、上記の通りに減衰器をセットする。

[0024] 伸縮LFMモード中、送信器164がオフにパルスされるとき、減衰器は、PLLの固定負荷として使用される。減衰器180は、FMCWモードにおけるHPA186および188のための駆動レベルが自己ジャミングを防止するレベルに送信パワーを低減するために調整される。FMCWモードにおいて、HPAバイアスは、CWオペレーションおよびより下方の電圧レベルに設定される。減衰器180は、適当なオペレーションのためのHPAの最小限の増加/最低限電圧を考慮に入れ、必要とされた最終的な低出力出力を提供するために低いドライブ・レベルを決める。減衰器180がまた、温度および製造変化の上の必須の固定された出力力を維持するためにサーキュレータ156への入力で、電力検出器を有する閉ループ構成において使われる。

[0025] 減衰器180の出力は第1のアンプ186に、そして、それから第２のアンプ188に送信される。そして、それはモジュレータ182によって両方とも調整される。変調は、コンポーネントに所望の周波数帯の信号を出させる。モジュレータ182は、制御するバイアス・レベルがアンプ186、188の力を伝動することを調整する。ある実施形態では、アンプ186、188はGaNアンプである。LPF 190は、サーキュレータ156を介してアンテナ138に、それを送る前に第２のアンプ188から出力される信号にフィルターをかける。ある実施形態において、送信パワーはレンジの関数として調整される。パルスおよびCWオペレーション間のパワー比率は、最高26dBである。

[0026] まだFMCW/ LFMストレッチモードでは、スイッチ142は、FMCW/ストレッチレシーバ144にミキサー140の出力を送信する。FMCW/ストレッチ受信機144は、知られているアナログ受信信号の前処理を行い、デジタル処理された結果は、その後DSP148にデジタル信号を送るに変換する。DSP 148は、受け取られるアンテナ角度情報（そして、可能な他の情報（例えばコントローラ信号））に基づいて、デジタル化された信号を周波数ドメインに変換するためにデジタル化された信号上の高速フーリエ変換（FFT）を実行する。DSP148は、周波数領域の信号から対象を識別し、出力装置又は他の車両システムにその情報を送信する。

[0027] システム130がNLFMまたはLFMパルス-圧縮モードにおいて作動するよう命令されるとき、スイッチ154はLNA 174からリターン信号と混ざるように第２のシンセサイザ152からミキサー140まで減らされた信号を送る。スイッチ142はパルス・レシーバ146にミキサー140の出力を送り、それはまた、信号（すなわち第２のシンセサイザ152によって発生する信号の一部）を受信する。パルス・レシーバ146は、更に第２のシンセサイザ152から直接受け取られる信号を分けて、スイッチ142および分かれた信号からの信号に基づいて、I/Q復調を実行する。NLFMモードにおいて、非線形波形は、周波数ステップレートを調整するためにFPGAを使用しているシンセサイザ160、152によって作成される。

[0028] パルスモードでのチャープ帯域幅は第2の受信機146内のアナログ-デジタル変換器のクロックレートによって設定される。FMCWモードのチャープバンド幅は、レーダーのレンジ解像度をセットする。IFバンド幅は、チャープバンド幅、チャープの期間およびレーダーの最大範囲で測定される。チャープバンド幅は、DDSまたはFractional Synthesizerに、命令で測定される。シンセサイザによって生成される最大周波数は、クロック周波数の１／２より小さい。パルスストレッチLFMモードでチャープ帯域幅は法的帯域幅によって設定され、最大範囲でのIF帯域幅される。法的帯域幅は、アプリケーションのための国際条約によって設定される。マリンレーダーSバンドにおける最大許容帯域幅は200 MHzおよびXバンドである。

[0029] 図2-2は、I/Q復調を実行するための典型的なコンポーネント200を示す。コンポーネント200は、スイッチ142から受け取られるリターン信号201を分割するスプリッタ204を含む。デバイス206は、第２のシンセサイザ152から受信した信号202を分割し、位相は、スプリット信号の一方をシフトする。デバイス206およびスプリッタ204からの出力は、I/Q信号を生成するためのコンバイナ210、212に送信される。生成されたI/Q信号は、それから増幅され、DSP 148に送信される前にデジタル化される。DSP 148は、目標を検出するためにデジタル化されたI/Q信号上の相互関係処理を実行する。

[0030] FMCWにおいて、送信機164のモード・バイアスは、低いゲインのためモジュレータ182によって減少する。送信パワーは、〜20 dBmに設定される。
[0031] LFMモードでは、送信機164は無効になったが、波形は、基準ストレッチ処理を使用して局部発振器（LO）として継続される。送信機が停止した後、DPLLがまだ機能しているため、送信機が停止した後、局部発振器信号は、受信ミキサに供給される。ストレッチ処理は、受信に時間信号を返す時に存在する基準信号を必要とする。可変減衰器180は、最大限の力に設定される。FMCW方式に関して同じであるように、第2シンセサイザ/送信機152は不要である。

[0032] NLFMモードにおいて、DSP 148は測距することを提供し、それと同様の圧縮はハネウェルのRDR-4000によって実行される。
[0033] LFMパルス・モードにおいて、DSP 148は測距および圧縮を提供する。

[0034] FSKのパルスおよびパルス・モードにおいて、第２のシンセサイザ/送信機152は、受信ができるようにするために固定する周波数局部発振器信号を出力する。DSP148は、測距とパルス間の統合を提供する。FSKは、干渉軽減または改善されたレンジ解像度（LFMに対するパルス-パルス周波数ステップ近似）に関して使用される。

[0035] 図3は、NLFMまたはLFMパルス圧縮モードで動作するシステム230を示すのではなく、FMCWやストレッチパルス圧縮モードである。システム230はシステム230を除き、システム130（図2-1）はFMCW/ストレッチ受信機144は、第1または第2のスイッチ142、154、バイパス176を含まないように、すべて同じコンポーネントが含まれている。システム230は、電力分割器または遅延装置を含まないシンセサイザ160-1を含む。

[0036] 図4は、FMCWまたはストレッチパルス-圧縮モードだけにおいて作動するシステム280を示す。システム280は、第２のシンセサイザ152、スイッチ142、154、バイパス176またはパルス・レシーバ146を含まない。

[0037] 全ての実施形態は任意に、FPGAはDSPから信号を受け取る。
[0038] ある実施形態では、フラクショナルシンセサイザの代わりに、DPLLが使われるとき、ダイレクトデジタルシンセサイザが使われる。典型的なDDS駆動DPLLは、2008年10月22日に出願のアメリカ特許出願第12/256,392号、および、2011年1月21日に出願のアメリカ特許出願第13/011,771号に記載され、いずれも本願明細書にリファレンスとして組み入れられる。

[0039] ある実施形態では、二重モード送信機64は、構成される複合型カプラが設けられ、パルス送信機コンポーネントおよび下方パワーFMCW/ストレッチパルス送信機部品のオペレーションを制御するように構成されている。デュアルモード送信機のこのタイプの例は、米国特許の同時係属出願第13/625,785号に記載されており（代理人整理番号HOOO-1-1904）、その内容はリファレンスとして本明細書に組み込まれる。

[0040] 図5-1および5-2は、送信機310を含むレーダー・システム300を例示する。送信機310は、コントローラ330（例えば、FPGA）からのクロック328（例えば、384/128 MHzクロック）と制御信号からクロック信号の両方を受信したフラクショナルNシンセサイザ320およびDDS326を含む送信シンセサイザ314を含む。フラクショナルNシンセサイザ320の出力は、アンプ338に出力を送信するVCO336（例えば、1950.4または1990.4 MHz）に入力される前に、ループフィルタ334によってフィルタリングされる。増幅された出力は、カプラ340を介して電力分割器342に送られる。カプラ340は、フラクショナルNシンセサイザ320に、一部の増幅された出力を戻す。周波数デバイダ344は、第1のミキサー350のための入力（例えば487.6-497.6MHz）を生成するために所定の因子（例えば4）によって、電力分割器342の出力を分ける。

[0041] DDS 326の出力は、クロック信号と混ざるための第２のミキサー356に、LPF 354（例えば72-128 MHz）を通過する。BPF 358は、ミキサー356の出力にフィルターをかける（例えば462-512 MHz）。第１のミキサー350で分割された周波数出力と混ざる前に、混合信号は、次いで、アンプ360によって増幅される。BPF 364は、第1のミキサー350の出力にフィルターをかける（例えば949.6-1009.6 MHz）。他のミキサー370は、電力分割器342から信号（例えば1950.4または1990.4MHz）を有するBPF 364の増幅された（アンプ366によって）出力を混合する。ミキサー370の出力は、それからアンプ372によって増幅されて、それからBPF 374（例えば2900-3000 MHz）によってフィルタリングされる。BPF 374の出力は、送信機コンポーネント380に送られる。

[0042] それは、フラクショナルNシンセサイザおよびDDSを使用するのにより低コストである。また、DDSはより高性能変調能力を提供する。
[0043] ある実施形態では、VCO336は、ヒッタイトによって作られた8-10 GHz VCOであり、3に対するVCOヒッタイトプログラマブル1,3分周器を設定することにより、3 GHzまで分割され、Xバンドは1に分周器を設定し、カプラー340はSおよびXバンド周波数をカバーするために広帯域カプラである。組み合わさられたSおよびXバンド送信機/シンセサイザが、次いで、SおよびXバンドに共通である周波数独立モジュールになる。カプラ340は二重バンドまたはブロードバンド・デザインであり、ドライバ・アンプ338は3/9GHzをカバーするブロードバンドである。

[0044] システム300は、N=4及び7377.6 GHzのVCO周波数を用いて、同様にして、9.3乃至9.4ギガヘルツ（または、その他100 MHz幅セグメント）からX帯域に変換される。追加的なVCO周波数を用いて200MHzのバンド幅の方へ伸びることが可能である。DDS 326は、パルスに高速変調能力および周波数ホッピングパルスを提供する。低コストフラクショナルNシンセサイザおよび周波数デバイダは、マイクロ波信号および局部発振器信号（フラクショナルNシンセサイザ）を生成する。最後の二つのBPF364、374は、全体の送信帯域幅能力に対応している。

[0045] フラクショナルNシンセサイザのシフトが、それがうまく収まるように、予め計画される限り、システム300は、50 MHzまでの広いチャープおよび100MHzにわたる周波数ホッピングを許容する。PLLに基づき、DDSには基づかないシステムは、周波数ホップ後に再ロックする時間が必要です。周波数の大きいステップ変化が命令される場合、PLLはアンロックする。その後、最終的には「リング」とは、新たな指令周波数にセトリングし、周波数ステップ変化とPLLループゲインの設計に応じて、数マイクロ秒からミリ秒までかかる。

[0046] シンセサイザ314は、SまたはXバンド・ブロックの一部になることを必要とし、「共通の」エレクトロニクスのパートでない。クロックおよびDDSだけは、SおよびXバンド・システムに共通である。典型的なフラクショナルNシンセサイザは、最高13GHzのオペレーションができる。XおよびSは、FMCWおよびPulseモード能力を有する。
非共通のパーツは、特別な周波数であり−例えば、HPA（高い電力増幅器または送信機）はSバンドまたはXバンドに固有な設計である。それは、SおよびXのために使われなくて、特定のGaNトランジスタを有するそのバンドに固有な設計である。

[0047] ある実施形態では、システム314は100MHzのSまたはXバンド全体のオペレーションを収める。VCO 336は、最初の50MHzのための1950.4および第２の50MHzのための1990.4まで命令される。100MHzのバンドは、周波数限界に対応するために下部および上部バンドにバラバラにされる。これは、DDSは、高調波が含まれていない周波数帯域で使用されるように行われる。

[0048] 本発明の好ましい実施形態が例示されて、上記したように、記載されると共に、多くの変化は本発明の精神と範囲から逸脱することなく、なされることができる。したがって、本発明の範囲は、好ましい実施形態の開示によって制限されない。その代わりに、あとの請求の範囲を参照することで、本発明は完全に決定されなければならない。

[0049] 本発明の実施形態の権利範囲は、次のように定められる。

Claims

クロック信号またはモード信号のうちの少なくとも一方を生成するように構成されたコントローラと、
送信機であって、
フラクショナルＮシンセサイザからなる位相ロックループ（ＰＬＬ）と、
ダイレクトデジタルシンセサイザ（ＤＤＳ）と
からなるシンセサイザと、
二重モード送信機と、
を有し、前記シンセサイザと前記二重モード送信機が、生成されたクロック信号又はモード信号のうちの少なくとも一方に基いて、第１のモードまたは第２のモードの信号を生成するように構成されたことを特徴とする送信機と、
生成された信号を送信し、送信された信号に基づいてリターン信号を受信するように構成されたアンテナと、
シンセサイザよって生成された一方と同等な信号に基づいて、および、生成されたクロック信号又はモード信号の少なくとも一方に基いて、第１又は第２のモードによって受信されたリターン信号を処理するように構成されたレシーバと、
処理されたリターン信号に包含されるターゲットの存在を判断するように構成されたプロセッサと、
前記判断に基づいてプレゼンテーションを出力するように構成された出力デバイスと、
を有することを特徴とするレーダーシステム。
前記ダイ１のモードが、周波数変調連続波（ＦＭＣＷ）モード、または、ストレッチパルス圧縮モードの少なくとも一方からなり、
前記ダイ２のモードが、線形または非線形の周波数変調（ＬＦＭ、ＮＬＦＭ）パルス圧縮モードの少なくとも一方からなり、
前記レシーバが、
ＦＭＣＷおよびストレッチパルス圧縮信号を予め処理するように構成された第１のレシーバと、
ＬＦＭおよびＮＬＦＭパルス圧縮信号を予め処理するように構成された第２のレシーバと、
を有することを特徴とし、
前記システムが更に、
前記第２のレシーバによって使用するための第２の信号およびリターン信号と組み合わせるために第１の信号を生成するように構成された第２のシンセサイザと、
前記第２のシンセサイザによって生成された信号または第１の信号の少なくとも一方と前記リターン信号とを組み合わせるように構成されたミキサと、
を有することを特徴とする、請求項１に記載のシステム。
コントローラで、クロック信号またはモード信号の少なくとも１つを生成するステップと、
フラクショナルＮシンセサイザと、位相ロックループ（ＰＬＬ）と、ダイレクトデジタルシンセサイザ（ＤＤＳ）とを備えたシンセサイザで、及び、二重モード送信機で、生成されたクロック信号及びモード信号に基いて第１のモード又は第２のモードの信号を生成するステップと、
アンテナで、生成された信号を送信するステップと、
レシーバで、送信された信号に基いてリターン信号を受信するステップと、
シグナルプロセッサで、生成されたクロック信号又はモード信号のうちの１つに基いて第１又は第２のモードによって、受信されたリターン信号を予め処理するステップと、
シグナルプロセッサで、予め処理されたリターン信号に包含されたターゲットの存在を判断するステップと、
出力デバイスで、前記判断に基づいてプレゼンテーションを出力するステップと
を有することを特徴とする方法。