JP2014090088A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】複数回の露光工程において分割線が位置することによる、パターンの寸法や形状などの精度悪化が抑制された半導体装置およびその製造方法を提供する。
【解決手段】半導体基板ＳＵＢと、複数の受光素子ＴＭＩとを備える。受光素子ＴＭＩは、半導体基板ＳＵＢの主表面に配置されている。複数の受光素子ＴＭＩが配置される半導体基板ＳＵＢの主表面において、複数の受光素子ＴＭＩが行列状に配置される複数の領域が配置されている。複数の受光素子ＴＭＩが並ぶ第１の方向に沿うように延在する領域間の境界となる分割線ＳＰＬを跨いで隣り合う受光素子の間の、第１の方向に交差する第２の方向のピッチＰ２は、領域内の隣り合う受光素子の間の繰り返しピッチＰ１よりも大きい。
【選択図】図３

Description

本発明は、半導体装置およびその製造方法に関し、特に、撮像素子を有する半導体装置およびその製造方法に関するものである。

大判チップの固体撮像素子は、１回の露光工程にてそのパターンを形成することが困難であるため、一般に複数のマスクを用いて複数回の露光工程を経ることによりパターンが形成される。

固体撮像素子を構成する複数の受光素子の微細化が進むにつれ、複数回の露光工程のそれぞれにおいて露光される領域の境界部としての分割線の位置設定が困難になっている。分割線が位置するのはマスクの外周部に相当する。このマスクの外周部と、マスクにより形成されるパターンのエッジとの距離が短くなると、形成されるパターンの寸法や形状などの精度が悪化する。形成されるパターンすなわち受光素子の寸法や形状などの精度が悪化すれば、当該受光素子による画質が劣化する。以上のような分割線とパターンのエッジとの距離が短くなることによる劣化を抑制するため、分割線がパターンのエッジから極力離れた場所に位置するよう取り組まれている。

分割線の近傍において形成されるパターンの寸法や形状などの精度が悪化する旨は、たとえば特開２００５−１８３６００号公報（特許文献１）および特開２００５−２２３７０７号公報（特許文献２）に開示されている。

特開２００５−１８３６００号公報 特開２００５−２２３７０７号公報

分割線がパターンのエッジから極力離れた場所に位置するようにするため、たとえば画素としての受光素子の中央部に分割線を位置するようによる複数回の露光方法が試みられている。しかしながら受光素子の微細化が急速に進めば、上記の方法を用いても根本的な解決につながらない場合がある。

なお上記の各特許文献においては、複数回の露光工程において分割線が位置することにより、パターンの寸法や形状などの精度悪化の発生を前提とした対策がなされているが、精度悪化自体を抑制する技術については開示も示唆もされていない。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、半導体装置は、半導体基板と、複数の受光素子とを備える。受光素子は、半導体基板の主表面に配置されている。複数の受光素子が行列状に配置される領域は、複数の受光素子が並ぶ第１の方向に沿うように延在する分割線によって複数の領域に分割される。分割線を跨いで隣り合う受光素子の間のピッチは、分割線を跨がず、第１の方向に交差する第２の方向に隣り合う複数の受光素子の間の繰り返しピッチよりも大きい。

他の実施の形態によれば、半導体装置の製造方法においては、まず半導体基板の主表面の第１の領域に行列状に配置される複数の受光素子が露光形成される。上記主表面の、第１の領域と隣り合うように配置される第２の領域に行列状に配置される複数の受光素子が露光形成される。上記第２の領域に受光素子が露光形成される工程においては、第１の領域と第２の領域との境界となり、複数の受光素子が並ぶ第１の方向に沿うように延在する分割線が位置する。複数の受光素子が行列状に配置される領域内において、分割線を跨いで隣り合う受光素子の間のピッチは、分割線を跨がず、第１の方向に交差する第２の方向に隣り合う複数の受光素子の間の繰り返しピッチよりも大きい。

一実施の形態の半導体装置、および他の実施の形態の半導体装置の製造方法は、分割線ＳＰＬを跨ぐ領域における受光素子のパターンのエッジと分割線との距離が短くなることを抑制するため、受光素子のパターンの精度の悪化が抑制され、当該精度の悪化に起因する画質の劣化が抑制される。

本発明に係る半導体装置であってウェハの状態を示す概略平面図である。 図１中の点線で囲まれた領域ＩＩの概略拡大平面図である。 実施の形態１の半導体装置としての固体撮像素子の構成を示す概略平面図である。 実施の形態１の半導体装置の製造方法である、複数回の露光工程のうちの第１工程を示す概略断面図である。 実施の形態１の半導体装置の製造方法である、複数回の露光工程のうちの第２工程を示す概略断面図である。 実施の形態１の半導体装置の製造方法である、複数回の露光工程のうちの第３工程を示す概略断面図である。 実施の形態１の半導体装置の製造方法である、図６に続く第４工程を示す概略断面図である。 図９〜図２２の各図が示す領域の構成を示す概略平面図である。 実施の形態１における半導体装置の製造方法の第１工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第２工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第３工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第４工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第５工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第６工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第７工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第８工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第９工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第１０工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第１１工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第１２工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第１３工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第１４工程を示す概略断面図である。 図３のＸＸＩＩＩＡ−ＸＸＩＩＩＡ線に沿う部分の概略断面図（Ａ）と、図３のＸＸＩＩＩＢ−ＸＸＩＩＩＢ線に沿う部分の概略断面図（Ｂ）と、である。 第１の比較例の半導体装置としての固体撮像素子の構成を示す概略平面図である。 図２４のＸＸＶＡ−ＸＸＶＡ線に沿う部分の概略断面図（Ａ）と、図２４のＸＸＶＢ−ＸＸＶＢ線に沿う部分の概略断面図（Ｂ）と、である。 第２の比較例の半導体装置としての固体撮像素子の構成を示す概略平面図である。 図２６のＸＸＶＩＩＡ−ＸＸＶＩＩＡ線に沿う部分の概略断面図（Ａ）と、図２６のＸＸＶＩＩＢ−ＸＸＶＩＩＢ線に沿う部分の概略断面図（Ｂ）と、である。 実施の形態２の半導体装置としての固体撮像素子の構成を示す概略平面図である。 実施の形態２の半導体装置の製造方法を兼ね示す、図２８のＸＸＩＸＡ−ＸＸＩＸＡ線に沿う部分の概略断面図（Ａ）と、図２８のＸＸＩＸＢ−ＸＸＩＸＢ線に沿う部分の概略断面図（Ｂ）と、である。 実施の形態３の半導体装置としての固体撮像素子の構成を示す概略平面図である。 実施の形態３の半導体装置の製造方法を兼ね示す、図３０のＸＸＸＩＡ−ＸＸＸＩＡ線に沿う部分の概略断面図（Ａ）と、図３０のＸＸＸＩＢ−ＸＸＸＩＢ線に沿う部分の概略断面図（Ｂ）と、である。 実施の形態４の第１例の半導体装置としての固体撮像素子の構成を示す概略平面図である。 実施の形態４の第１例の半導体装置の製造方法を兼ね示す、図３２のＸＸＸＩＩＩＡ−ＸＸＸＩＩＩＡ線に沿う部分の概略断面図（Ａ）と、図３２のＸＸＸＩＩＩＢ−ＸＸＸＩＩＩＢ線に沿う部分の概略断面図（Ｂ）と、である。 実施の形態４の第２例の半導体装置としての固体撮像素子の構成を示す概略平面図である。 実施の形態４の第２例の半導体装置の製造方法を兼ね示す、図３４のＸＸＸＶＡ−ＸＸＸＶＡ線に沿う部分の概略断面図（Ａ）と、図３４のＸＸＸＶＢ−ＸＸＸＶＢ線に沿う部分の概略断面図（Ｂ）と、である。 実施の形態４の第３例の半導体装置としての固体撮像素子の構成を示す概略平面図である。 実施の形態４の第３例の半導体装置の製造方法を兼ね示す、図３６のＸＸＸＶＩＩＡ−ＸＸＸＶＩＩＡ線に沿う部分の概略断面図（Ａ）と、図３６のＸＸＸＶＩＩＢ−ＸＸＸＶＩＩＢ線に沿う部分の概略断面図（Ｂ）と、である。 実施の形態５の第１例の半導体装置としての固体撮像素子の構成を示す概略平面図である。 実施の形態５の第２例の半導体装置としての固体撮像素子の構成を示す概略平面図である。 実施の形態６の半導体装置としての固体撮像素子の構成を示す概略平面図である。 実施の形態２の半導体装置の製造方法を兼ね示す、図４０のＸＬＩＡ−ＸＬＩＡ線に沿う部分の概略断面図（Ａ）と、図４０のＸＬＩＢ−ＸＬＩＢ線に沿う部分の概略断面図（Ｂ）と、である。 一実施の形態の要点を抽出した概略平面図である。 一実施の形態の要点を抽出した概略平面図である。

以下、一実施の形態について図に基づいて説明する。
（実施の形態１）
まず、一実施の形態としてウェハ状態の半導体装置について説明する。

図１を参照して、半導体ウェハＳＷには、複数の固体撮像素子用のチップ領域ＩＭＣが形成されている。複数のチップ領域ＩＭＣの各々は矩形の平面形状を有し、行列状に配置されている。

図１および図２を参照して、複数のチップ領域ＩＭＣの各々には、複数の受光素子から構成されている固体撮像素子が形成される。ただし各々のチップ領域ＩＭＣの外周近傍においては、たとえばフォトダイオードなどの受光素子を制御するための周辺回路が形成されている。周辺回路は、たとえばチップ領域ＩＭＣのうち受光素子が複数形成される領域の外周領域に、いわゆるＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタ回路として形成されている。

半導体ウェハＳＷにおいては、複数のチップ領域ＩＭＣの間に、ダイシングライン領域ＤＬＲが形成されている。半導体ウェハＳＷがダイシングライン領域ＤＬＲでダイシングされることにより、半導体ウェハＳＷは複数個の半導体チップに分割される。

固体撮像素子などの半導体装置が形成される際に用いられるマークＭＫ（位置合わせ用マークもしくは位置合わせずれ検査用マーク）が、通常はダイシングライン領域ＤＬＲ上に形成される。しかしマークＭＫはチップ領域ＩＭＣ上に形成される場合もある。マークＭＫがチップ領域ＩＭＣ上に形成される場合は、チップ領域ＩＭＣの端部の近傍にマークＭＫが形成されることが好ましい。

図３を参照して、複数のチップ領域ＩＭＣすなわちダイシングされた半導体チップの各々は、たとえばシリコンからなる半導体基板として構成される。ただしシリコンの代わりにたとえばゲルマニウムを用いるなど、固体撮像素子の使用時に入射する光の波長に応じて異なる半導体材料からなる半導体基板が用いられてもよい。チップ領域ＩＭＣの主表面には、複数の受光素子ＴＭＩが配置されている。

チップ領域ＩＭＣには、複数の受光素子ＴＭＩが図の上下方向（第１の方向）およびこれに交差（たとえばほぼ直交）する図の左右方向（第２の方向）の双方に関して複数並んでいる。すなわちチップ領域ＩＭＣには複数の受光素子ＴＭＩが行列状に配置されている。

チップ領域ＩＭＣの主表面には、受光素子ＴＭＩのそれぞれの近傍に、他のトランジスタとして、リセットトランジスタＲＭＩ、選択トランジスタＳＭＩおよび増幅トランジスタＡＭＩが配置されている。チップ領域ＩＭＣの主表面には、それらの他にも多数の周辺回路ＰＭＩが配置されている。上記のように受光素子ＴＭＩが行列状に配置されるため、これらのトランジスタＲＭＩ，ＳＭＩ，ＡＭＩも行列状に配置されていることが好ましい。

受光素子ＴＭＩは、光電変換領域としてのフォトダイオードＰＤの一部を含んでいる。ここでフォトダイオードＰＤの一部とは、後述するようにｐ型領域と、ｐ型領域に接するｎ型領域とのｐｎ接合により構成される領域を意味する。フォトダイオードＰＤは、ｐｎ接合により、受けた光を電気信号すなわち電子などの電荷に変換するために用いられる。言い換えれば、受光素子ＴＭＩは、フォトダイオードＰＤに接続されることにより、フォトダイオードＰＤにより変換された電荷を電圧に変換したうえで他のトランジスタ（増幅トランジスタＡＭＩなど）に転送するための転送トランジスタとして機能する。

具体的には受光素子ＴＭＩは、フォトダイオードＰＤと、転送トランジスタ用ゲート電極ＴＧＥと、容量領域ＦＤとを有している。フォトダイオードＰＤの一部は光を受けることにより電荷を供給する領域であるため、いわゆるＭＯＳ（Metal Oxide Semiconductor）トランジスタのソース領域に相当する。転送トランジスタ用ゲート電極ＴＧＥは一般のＭＯＳトランジスタのゲート電極に相当し、一般のＭＯＳトランジスタのゲート電極と同様の機能を有する。容量領域ＦＤはフォトダイオードＰＤが供給する電荷を電気信号（電圧）に変換して他のトランジスタに転送するため、一般のＭＯＳトランジスタのドレイン領域に相当する。このため受光素子ＴＭＩは全体で、ＭＯＳトランジスタと同様の構成を有する転送トランジスタと考えることができる。

リセットトランジスタＲＭＩ、選択トランジスタＳＭＩおよび増幅トランジスタＡＭＩは、いずれも一般のＭＯＳトランジスタと同様の構成を有しており、図３においてはこれらの各トランジスタのソース領域、ドレイン領域およびチャネル領域に相当する活性領域ＡＣＲは一直線に並ぶように配置されている。また図３においてはリセットトランジスタＲＭＩのゲート電極であるリセットトランジスタ用ゲート電極ＲＧＥ、選択トランジスタＳＭＩのゲート電極である選択トランジスタ用ゲート電極ＳＧＥおよび増幅トランジスタＡＭＩのゲート電極である増幅トランジスタ用ゲート電極ＡＧＥが一直線に並ぶように配置されている。

リセットトランジスタＲＭＩは、容量領域ＦＤに供給された電荷をリセットする機能を有し、選択トランジスタＳＭＩは、複数の受光素子ＴＭＩが配列された行および列のうち、任意の１行または１列を選択するためのトランジスタである。増幅トランジスタＡＭＩは、選択トランジスタＳＭＩまたは周辺回路ＰＭＩとしての昇圧回路により増幅トランジスタＡＭＩのドレイン領域に印加された電圧を、増幅トランジスタＡＭＩのソース領域から、増幅された信号として読みだすために用いられる。なお周辺回路ＰＭＩも他と同様にたとえば一般のＭＯＳトランジスタとして用いられ得る。

特に大判の固体撮像素子としてのチップ領域ＩＭＣを形成する際には、パターンの異なる複数のマスクを用いて複数回の露光工程が行なわれる。すなわち当該チップ領域ＩＭＣには、互いに異時に露光されることにより形成された複数、たとえばここでは領域Ａ、領域Ｂ、領域Ｃの３つの領域が形成されている。次に図４〜図７を参照して、複数回の露光工程の手順および態様について、より詳細に説明する。

図４を参照して、具体的には、たとえばチップ領域ＩＭＣを構成するシリコンの単結晶などからなる半導体基板ＳＵＢの主表面に、パターンを形成するための薄膜ＦＬＭが形成される。ここではパターンを形成するための多結晶シリコンやシリコン酸化膜などを総括して薄膜ＦＬＭと表現している。次に薄膜ＦＬＭの上に感光材としてのフォトレジストＰＨＲが塗布される。

次に、マスクパターンＭＰ_Ａが形成されたマスクＭＫ_Ａを用いて、半導体基板ＳＵＢの主表面のうちの領域Ａ（第１の領域）のみに通常の露光工程がなされる。この処理により、たとえば領域ＡのフォトレジストＰＨＲが、感光部ＰＨＲ_Ａと非感光部ＰＨＲ_Ｂとを有する状態になる。なおこのとき領域Ｂ（第２の領域）および領域Ｃには露光がなされないため、これらの領域のフォトレジストＰＨＲは未処理部ＰＨＲ_Ｃとして初期の状態を維持している。

図５を参照して、次に、マスクパターンＭＰ_Ｂが形成されたマスクＭＫ_Ｂを用いて、半導体基板ＳＵＢの主表面のうちの領域Ｂ（第１の領域）のみに通常の露光工程がなされる。この処理により、たとえば領域ＢのフォトレジストＰＨＲが、感光部ＰＨＲ_Ａと非感光部ＰＨＲ_Ｂとを有する状態になり、領域Ｃ（第２の領域）のフォトレジストＰＨＲは依然未処理部ＰＨＲ_Ｃとして維持されている。

図６を参照して、次に、マスクパターンＭＰ_Ｃが形成されたマスクＭＫ_Ｃを用いて、半導体基板ＳＵＢの主表面のうちの領域Ｃのみに通常の露光工程がなされることにより、領域ＣのフォトレジストＰＨＲが、感光部ＰＨＲ_Ａと非感光部ＰＨＲ_Ｂとを有する状態になる。

図７を参照して、領域Ａ、領域Ｂ、領域Ｃのすべてのフォトレジストが、通常の現像工程により図示されないレジストパターンとして形成され、このレジストパターンを用いた通常のエッチングにより、薄膜ＦＬＭのパターンがパターンＦＬＰとして形成される。

なお、図３においては領域Ａ、領域Ｂ、領域Ｃのそれぞれを形成するためのマスクが異なることが容易に理解できるように、領域Ａ、領域Ｂ、領域Ｃの周辺回路ＰＭＩをすべて異なる態様として図示している。このことは、図４〜図７においても同様である。

一実施の形態においては、複数の受光素子ＴＭＩが行列状に配置される領域内において、領域Ａと領域Ｂと、および領域Ｂと領域Ｃとの境界部を含む領域における、図の左右方向に関する受光素子ＴＭＩのピッチＰ２は、上記境界部を含む領域以外の領域における、図の左右方向に関する受光素子ＴＭＩの繰り返しピッチＰ１よりも大きい。

ここで図の左右方向の繰り返しピッチＰ１とは、たとえば領域Ａの複数の受光素子ＴＭＩのうち１つの受光素子ＴＭＩを構成する任意の１つの点Ａと、１つの受光素子ＴＭＩと図の左右方向に関して隣り合う他の受光素子ＴＭＩにおける、上記点Ａと同一の場所に対応する他の点Ｂとの、図の左右方向に関する距離を意味する。したがって図中の点Ｂと点Ｃとの図の左右方向に関する距離も当該繰り返しピッチＰ１に該当する。

領域Ａと領域Ｂとは互いに隣り合うように配置しており、領域Ｂと領域Ｃとは互いに隣り合うように配置している。ここで領域Ａと領域Ｂとの境界部、および領域Ｂと領域Ｃとの境界部には、図の上下方向に沿うように延在する分割線ＳＰＬが存在すると考える。このとき、複数の受光素子ＴＭＩが行列状に配置される領域内において、分割線ＳＰＬを横切る、図の左右方向に関して互いに隣り合う１対の受光素子ＴＭＩの、図の左右方向に関するピッチＰ２は、分割線ＳＰＬを横切らない、図の左右方向に関して互いに隣り合う１対の受光素子ＴＭＩの、図の左右方向に関する繰り返しピッチＰ１よりも大きい。

言いかえれば、図３の点Ｂと点Ｃとの距離は、図３の点Ａと点Ｂとの距離よりも大きい。以後ここでは、繰り返しピッチを考える際に、分割線ＳＰＬを含む（横切る）ピッチで定義される領域を分割線ＳＰＬを跨ぐピッチ（たとえば図３のＰ２）といい、分割線ＳＰＬを含まない（横切らない）領域でのピッチで定義される領域を繰り返しピッチ（たとえば図３のＰ１）、言い換えれば分割線ＳＰＬを跨がないピッチＰ１ということにする。

次に図の左右方向に関して隣り合う１対の受光素子ＴＭＩの間隔について考える。ここで間隔とは、１つの受光素子とそれに隣り合う他の受光素子とのそれぞれの外周部であるエッジＥＤＧ（図７参照）に挟まれた素子分離領域ＳＰＴ（図７参照）の（図の左右方向に関する）幅の最小値を意味する。このエッジＥＤＧに挟まれた素子分離領域ＳＰＴには、受光素子ＴＭＩや活性領域ＡＣＲなどのパターンが形成されない。

このとき、複数の受光素子ＴＭＩが行列状に配置される領域内において、分割線ＳＰＬを横切る、図の左右方向に関して互いに隣り合う１対の受光素子ＴＭＩの、図の左右方向に関する間隔ｄ２は、分割線ＳＰＬを横切らない、図の左右方向に関して互いに隣り合う１対の受光素子ＴＭＩの、図の左右方向に関する間隔ｄ１よりも大きい。以後ここでは、上記の間隔を考える際に、分割線ＳＰＬを含む（横切る）間隔で定義される領域における間隔を分割線を跨ぐ間隔（たとえば図３のｄ２）といい、たとえば領域Ａにおける分割線ＳＰＬを含まない（横切らない）間隔（たとえば図３のｄ１）、言い換えれば分割線ＳＰＬを跨がない間隔ｄ１と区別することにする。

再度図３を参照して、分割線を跨ぐ領域における図の左右方向に関する間隔ｄ２は、領域Ａにおける図の左右方向に関する間隔ｄ１の２倍以上であることがより好ましい。たとえば間隔ｄ１が１μｍである場合には、間隔ｄ２は２μｍ以上であることがより好ましい。なお実際には、上記の分割線ＳＰＬは、異時に形成された２つの露光領域の境界線に相当し、分割線ＳＰＬはいわゆる分割線ＳＰＬとしてチップ領域ＩＭＣの主表面に形成されるため、実製品のチップ領域ＩＭＣから分割線を検証することは可能である。この分割線上においては表面の段差が形成され、この段差は図の左右方向に関して分割線を横切った際にも確認できる。

次に、図９〜図２３を参照しながら、一実施の形態の半導体装置の製造方法について説明する。なお図８を参照して、図９（Ａ）〜図２２（Ａ）のそれぞれは、図８中のＡ−Ａ線に沿う部分、すなわち受光素子ＴＭＩが形成される各工程ごとの態様を示しており、図９（Ｂ）〜図２２（Ｂ）のそれぞれは、図８中のＢ−Ｂ線に沿う部分、すなわちリセットトランジスタＲＭＩ、選択トランジスタＳＭＩおよび増幅トランジスタＡＭＩが形成される各工程ごとの態様を示している。

図９（Ａ）、（Ｂ）を参照して、まず主表面を有する半導体基板ＳＵＢが準備される。半導体基板ＳＵＢはたとえばｎ型不純物を有するシリコンの単結晶からなる半導体ウェハＳＷ（図１参照）であることが好ましい。次に、応力の発生を緩和し、半導体基板ＳＵＢの主表面を保護するため、たとえば熱酸化法によりシリコン酸化膜ＯＸがパッド酸化膜として形成される。またたとえばＣＶＤ（Chemical Vapor Deposition）法によりシリコン窒化膜ＮＦがシリコン酸化膜ＯＸ上に積層形成される。

次にシリコン窒化膜ＮＦ上に、感光性有機分子からなるフォトレジストＰＨＲが塗布され、通常の写真製版技術およびエッチングにより、素子分離領域ＳＰＴを形成したい領域のシリコン窒化膜ＮＦが除去される。なお除去されたシリコン窒化膜ＮＦの真下のシリコン酸化膜ＯＸが少し薄くなる程度にエッチングされてもよい。

図１０（Ａ）、（Ｂ）を参照して、フォトレジストＰＨＲが酸化され二酸化炭素ＣＯ₂に分解除去された後、シリコン窒化膜ＮＦが除去された領域のシリコン酸化膜ＯＸが酸化される。この酸化によりシリコン酸化膜ＯＸが成長して厚みが増し、素子分離領域ＳＰＴとなる。素子分離領域ＳＰＴは、受光素子ＴＭＩや他のトランジスタなどが形成される領域間を電気的に分離するものである。

なおこの酸化に用いられる酸素雰囲気はシリコン窒化膜ＮＦを通過しないので、シリコン窒化膜ＮＦの直下のシリコン酸化膜ＯＸは酸化されない。その後、シリコン窒化膜ＮＦおよびその直下のシリコン酸化膜ＯＸがエッチングにより除去される。

図１１（Ａ）、（Ｂ）を参照して、まず通常の写真製版技術により、おおむね素子分離領域ＳＰＴの表面を覆うようにフォトレジストＰＨＲのパターンが形成される。次にこのフォトレジストＰＨＲのパターンを用いて、通常のイオン注入技術および熱処理により半導体基板ＳＵＢの内部にたとえばボロンなどのｐ型ウェル領域ＰＷＬが形成される。

次にｐ型ウェル領域ＰＷＬの表面のほぼ全面に、通常のイオン注入技術により、追加でｐ型ウェル領域ＰＷＬとは逆の導電型すなわちｎ型の不純物が、ｐ型ウェル領域ＰＷＬよりも薄い不純物濃度となるように注入される。このｎ型不純物が注入された領域は、図中に「Ｘ」で示される、ｐ型ウェル領域ＰＷＬの表面近傍の比較的浅い領域である。この処理はいわゆるチャネルドープであり、形成後のトランジスタの閾値を調整するための処理である。

図１２（Ａ）、（Ｂ）を参照して、半導体基板ＳＵＢの主表面に、通常の熱酸化法によりたとえばシリコン酸化膜が形成され、シリコン酸化膜を覆うように、通常のＣＶＤ法によりたとえば多結晶シリコン膜が形成される。次にフォトレジストＰＨＲを用いた通常の写真製版技術およびエッチングにより、所望の領域に残存するようにこれらのシリコン酸化膜および多結晶シリコン膜がパターニングされる。その結果これらは、受光素子が形成される領域においてはそれぞれゲート絶縁膜ＧＩおよび転送トランジスタ用ゲート電極ＴＧＥとなる。またリセットトランジスタが形成される領域においてはそれぞれゲート絶縁膜ＧＩおよびリセットトランジスタ用ゲート電極ＲＧＥとなり、選択トランジスタが形成される領域においてはそれぞれゲート絶縁膜ＧＩおよび選択トランジスタ用ゲート電極ＳＧＥとなり、増幅トランジスタが形成される領域においてはそれぞれゲート絶縁膜ＧＩおよび増幅トランジスタ用ゲート電極ＡＧＥとなる。

なおこれらのゲート電極ＴＧＥなどは、多結晶シリコン膜に導電性不純物が含まれたものとして形成されることが好ましい。

図１３（Ａ）、（Ｂ）を参照して、特に図１３（Ａ）の受光素子が形成される領域のうちフォトダイオードＰＤが形成される領域に対して、ｐ型ウェル領域ＰＷＬの内部に、通常の写真製版技術およびイオン注入技術を用いて、たとえば砒素やリンなどのｎ型不純物領域ＮＷＬが形成される。ｎ型不純物領域ＮＷＬの不純物濃度はｐ型ウェル領域ＰＷＬよりも低いｎ^-領域であることが好ましい。これにより、上記のように、ｐ型ウェル領域ＰＷＬ（ｐ型領域）とｎ型不純物領域ＮＷＬ（ｎ型領域）とのｐｎ接合による光電変換領域としてのフォトダイオードＰＤが形成される。

図１４（Ａ）、（Ｂ）を参照して、ｐ型ウェル領域ＰＷＬ内の半導体基板ＳＵＢの表面に、通常の写真製版技術およびイオン注入技術を用いて、いわゆるＬＤＤ（Light Doped Drain）と呼ばれる低濃度ｎ型領域ＮＲ１が形成される。

図１５（Ａ）、（Ｂ）を参照して、まず半導体基板ＳＵＢの主表面全面に、たとえばシリコン酸化膜とシリコン窒化膜とがこの順に積層して堆積される。その後、通常のエッチバックにより、ゲート電極ＴＧＥなどの側壁にシリコン酸化膜およびシリコン窒化膜が残存し、他の領域のシリコン酸化膜およびシリコン酸化膜が除去される。その結果、ゲート電極ＴＧＥなどの側壁には、シリコン酸化膜の側壁絶縁膜ＳＷＩ１とシリコン窒化膜の側壁絶縁膜ＳＷＩ２とからなる側壁絶縁膜ＳＷＩが形成される。

図１６（Ａ）、（Ｂ）を参照して、受光素子の容量領域が形成される領域、およびリセットトランジスタＲＭＩなどのソース領域およびドレイン領域（図３の活性領域ＡＣＲ）が形成される領域に対して、通常の写真製版技術およびイオン注入技術によりｎ型領域ＮＲ２が形成される。なお上記の写真製版技術により形成されるフォトレジストのパターンに加え、側壁絶縁膜ＳＷＩを加工用マスクとして用いることによりｎ型領域ＮＲ２が形成される。またｎ型領域ＮＲ２は低濃度ｎ型領域ＮＲ１よりも不純物濃度が高いｎ⁺領域である。

図１６（Ａ）における低濃度ｎ型領域ＮＲ１とｎ型領域ＮＲ２を合わせた領域ＮＲが、受光素子ＴＭＩの容量領域ＦＤとなる。また図１６（Ｂ）における低濃度ｎ型領域ＮＲ１とｎ型領域ＮＲ２を合わせた領域ＮＲが、リセットトランジスタＲＭＩなどのソース領域およびドレイン領域が形成される活性領域ＡＣＲとなる。

図１７（Ａ）、（Ｂ）を参照して、たとえばＣＶＤ法を用いてシリコン酸化膜からなる層間絶縁膜ＩＩが形成される。

図１８（Ａ）、（Ｂ）を参照して、層間絶縁膜ＩＩがＣＭＰ（Chemical Mechanical Polishing）と呼ばれる化学機械的研磨法により上面が平坦となるように研磨される。なお層間絶縁膜ＩＩがボロンやリンなどの不純物を含む場合には、ＣＭＰの代わりに、層間絶縁膜ＩＩを熱処理することによりその上面が平坦化されてもよい。さらに通常の写真製版技術およびエッチング技術により、ｎ型領域ＮＲに達するように層間絶縁膜ＩＩにヴィアホールＶＡが形成される。

次に、ヴィアホールＶＡの内部にたとえばタングステンよりなるコンタクトＣＴが充填される。この処理においてはたとえばＣＶＤ法が用いられ、層間絶縁膜ＩＩ上にもタングステンの薄膜が形成されるが、層間絶縁膜ＩＩ上のタングステン膜はＣＭＰにより除去される。この後、層間絶縁膜ＩＩ上にはたとえば窒化チタン（ＴｉＮ）からなる薄膜およびアルミニウム銅（ＡｌＣｕ）からなる薄膜が、たとえばスパッタリングにより形成される。そして通常の写真製版技術およびエッチングにより、コンタクトＣＴの上面を覆うように、窒化チタンおよびアルミニウム銅からなる金属配線Ａｌ１が形成される。ただし金属配線Ａｌ１の構成はこれに限らず、たとえば単体のアルミニウムの薄膜のみからなる構成であってもよい。

図１９（Ａ）、（Ｂ）を参照して、層間絶縁膜ＩＩ、金属配線Ａｌ１上に、再び層間絶縁膜ＩＩが形成され、上記と同様にその表面が平坦化された後、所望の領域（金属配線Ａｌ１上）にヴィアホールＶＡが形成される。層間絶縁膜ＩＩおよびヴィアホールＶＡは、図１８の工程にて形成された層間絶縁膜ＩＩやヴィアホールＶＡと同様の手順により形成される。層間絶縁膜ＩＩと金属配線Ａｌ１とはエッチング選択比が互いに異なるため、上方から下方へ向かう層間絶縁膜ＩＩのエッチングは、金属配線Ａｌ１に達したところで終了させることが容易となる。

次にヴィアホールＶＡの内部にたとえばタングステンよりなるコンタクトＣＴが充填される。このコンタクトＣＴの充填方法は、図１８の工程でのヴィアホールＶＡへのコンタクトＣＴの充填と同様の手順である。

この後、上記と同様に、コンタクトＣＴの上面を覆うように、たとえば窒化チタンの薄膜およびアルミニウム銅の薄膜からなる金属配線Ａｌ２が形成される。なおここでは金属配線Ａｌ１，Ａｌ２の２層が形成されるが、金属配線の積層される数は任意である。

図２０（Ａ）、（Ｂ）を参照して、層間絶縁膜ＩＩおよび金属配線Ａｌ２を覆うように、たとえばＣＶＤ法により、たとえばシリコン窒化膜からなるパッシベーション膜ＰＡが形成される。

次に、たとえばＣＶＤ法により、有機系平坦化膜ＯＲＧが形成される。有機系平坦化膜ＯＲＧは、有機系材料の塗布液を塗布してこれを乾燥することにより形成される。有機系平坦化膜ＯＲＧは、パタ―ン形成に用いられる一般的なレジスト材のほか、アクリル系樹脂、塩化ビニル系樹脂、ポリエステル系樹脂などの各種の合成樹脂、その他、天然ゴム、合成ゴムなどを適宜の有機溶剤に溶解させてなる塗布液により形成される。ただしここでは有機系平坦化膜ＯＲＧの代わりに無機系の平坦化膜が用いられてもよい。

図２１（Ａ）、（Ｂ）を参照して、特に図２１（Ａ）の受光素子が形成される領域の有機系平坦化膜ＯＲＧの上に、カラーフィルタＣＯＬが形成される。

図中の「Ｒ」、「Ｇ」とはそれぞれ、赤（Ｒ）または緑（Ｂ）の光のみを透過する材料からなるカラーフィルタＣＯＬであることを意味する。このカラーフィルタＣＯＬは、赤（Ｒ）、緑（Ｇ）および青（Ｂ）のいずれかの色の波長の光のみを透過する材料により形成される。行列状に配置される複数の受光素子ＴＭＩのうち隣り合う１対の受光素子ＴＭＩのそれぞれが透過する光の色は異なっていることが好ましい。また緑の光を透過する受光素子ＴＭＩが、赤または青の光を透過する受光素子ＴＭＩよりも多くなるように配分されることが好ましい。

一例として、図２１のフォトダイオードＰＤの真上には緑を透過するカラーフィルタＣＯＬが形成されている。その上に赤を透過するカラーフィルタＣＯＬが形成されるが、緑のカラーフィルタＣＯＬの上に重なるように形成された赤のカラーフィルタＣＯＬは、その後除去される。

図２２（Ａ）、（Ｂ）を参照して、カラーフィルタＣＯＬの上には再度、平坦化膜ＦＬＴが形成されてもよい。平坦化膜ＦＬＴとして上記の有機系平坦化膜ＯＲＧと同様の膜が形成されてもよい。これによりカラーフィルタＣＯＬに起因する段差をなくすことができる。

その後、フォトダイオードＰＤの真上にはマイクロレンズＬＮＳが形成される。マイクロレンズＬＮＳを形成するための材料が塗布されたうえでパターニングされ、さらにリフローと呼ばれる熱処理を行なうことにより、表面の一部が曲面形状となる。

以上の図９〜図２２に示す各工程により、図３に示す受光素子ＴＭＩおよび、リセットトランジスタＲＭＩなどの他のトランジスタが、半導体ウェハＳＷのチップ領域ＩＭＣに形成される。

図９〜図２２においては、図３に示す行列状に配置される受光素子ＴＭＩなどのうち１つの受光素子ＴＭＩなどについてのみ図示している。しかし再度図４〜図７を参照して、図９〜図２２の（露光などの）各工程は、実際にはまず図３のチップ領域ＩＭＣのうち領域Ａ（第１の領域）に対して行なわれ、次に図３のチップ領域ＩＭＣのうち領域Ｂ（第２の領域）に対して行なわれ、さらにその後図３の領域Ｃに対して行なわれる。

すなわちたとえば図９に示す工程は、まず図３の領域Ａに対して行なわれることにより図３の領域Ａ内に図９（Ａ）、（Ｂ）に示す構成が複数、行列状に配置されるように形成され、次に図３の領域Ｂに対して同じ処理が行なわれることにより図３の領域Ｂ内に図９（Ａ）、（Ｂ）に示す構成が複数、行列状に配置されるように形成される。このような処理（複数回の露光工程）が図１０以降の各工程においても繰り返されることにより、図２３に示すような断面形状を有する半導体装置（固体撮像素子）が形成される。

図２３（Ａ）、（Ｂ）を参照して、これらは図３の領域Ａと領域Ｂとを跨ぐ範囲に形成される、合計３つの受光素子ＴＭＩ（Ａ）と他のトランジスタ（Ｂ）などとの構成を断面図にて示している。上記のように領域Ａと領域Ｂとは互いに隣り合うように接しており、領域Ａと領域Ｂとの境界部には、図の上下方向に沿うように延在する露光の分割線ＳＰＬが位置している。その分割線ＳＰＬを跨いで隣り合う受光素子ＴＭＩの、図の左右方向のピッチＰ２および、図の左右方向の間隔ｄ２は、分割線ＳＰＬを跨いでいないたとえば領域Ａにおける隣り合う受光素子ＴＭＩの、図の左右方向の繰り返しピッチＰ１および、図の左右方向の間隔ｄ１よりも大きくなるように形成されている。なおここでは特に、ｄ２≧２ｄ１となるように形成されていることが好ましい。

次に、図２４〜図２７の比較例を参照しながら、一実施の形態の作用効果について説明する。

図２４、図２５を参照して、第１の比較例のように分割線ＳＰＬを含む、チップ領域ＩＭＣの全領域において受光素子ＴＭＩの繰り返しピッチおよび間隔が同一の値（それぞれＰ１、ｄ１）である場合には、受光素子ＴＭＩのパターンのエッジ（たとえば領域Ａの点Ｂ）と、それに最も近い分割線ＳＰＬ（領域Ａと領域Ｂとの境界部の分割線ＳＰＬ）との距離が非常に短くなる。これは半導体装置の微細化および高集積化に伴い、上記のＰ１およびｄ１が非常に短くなっているためである。

図２６、図２７を参照して、第２の比較例のように、図２４および図２５と同様に、チップ領域ＩＭＣの全領域において受光素子ＴＭＩの繰り返しピッチおよび間隔が同一の値（それぞれＰ１、ｄ１）となるように受光素子ＴＭＩなどが配列されるチップ領域ＩＭＣが、受光素子ＴＭＩのフォトダイオードＰＤの中央付近を分割線ＳＰＬとすることにより形成される場合を考える。この場合においても、フォトダイオードＰＤの微細化が進めば、やはりフォトダイオードＰＤのエッジと分割線ＳＰＬとの距離が確保できなくなる。同様に周辺回路ＰＭＩおよび活性領域ＡＣＲなどのパターンのエッジと分割線ＳＰＬとの距離も短くなる。

露光工程により形成されるパターンは、その露光された領域の最も端部（境界部）の近傍において、露光時の光の干渉などに起因したパターンの寸法や形状などの精度の悪化が起こり得る。このため、露光された領域の最も端部と、露光により形成されるパターンのエッジとの距離が短くなれば、パターンはエッジの近傍において寸法や形状などの精度の悪化を来たす可能性がある。

そこで一実施の形態（図３）のように、分割線を跨ぐ領域におけるピッチＰ２および間隔ｄ２を分割線を跨いでいない領域における繰り返しピッチＰ１および間隔ｄ１よりも長くすれば、分割線ＳＰＬと受光素子ＴＭＩのパターンのエッジとの距離を長くすることができる。ここでのエッジとの距離とは、再度図７を参照して、図７の分割線ＳＰＬとパターンのエッジＥＤＧとの距離ｘを意味する。この距離ｘが長くなることにより、形成されるパターンはそのエッジ近傍においても寸法や形状のばらつきなどの不具合を起こす可能性が低減される。

また受光素子ＴＭＩのパターンのエッジと分割線ＳＰＬとの距離が長くなることにより、活性領域ＡＣＲについても同様に、リセットトランジスタＲＭＩなど他のトランジスタのパターンのエッジと分割線ＳＰＬとの間隔を広くすることができる。このため他のトランジスタのパターンの寸法や形状についても安定したものとすることができる。

上記の繰り返しピッチおよび間隔を長くするといっても、半導体装置の微細化が進んでおり当該繰り返しピッチおよび間隔の絶対値は非常に小さいため、半導体装置の集積化にはほとんど影響しない。

また間隔ｄ２を間隔ｄ１の２倍以上とすることにより、図７に示す分割線ＳＰＬとパターンのエッジＥＤＧとの距離ｘをより長くすることができ、パターンの寸法、形状などの精度の悪化をより確実に抑制することができる。

なお、以上は上記のピッチおよび間隔が長くなることに伴い分割線ＳＰＬと受光素子ＴＭＩのパターンのエッジとの距離が一般的に長くなることを想定した作用効果である。たとえばピッチおよび間隔が長くなっているにもかかわらず、分割線ＳＰＬがエッジ近傍に位置しているため上記間隔が長くならない場合などはここでは考慮しないこととする。

（実施の形態２）
本実施の形態は、実施の形態１と比較して、分割線ＳＰＬを跨ぐ領域の繰り返しピッチにおいて異なっている。以下、図２８および図２９を参照しながら、本実施の形態の構成および製造方法について説明する。

図２８を参照して、本実施の形態においても、実施の形態１と同様に、分割線ＳＰＬを跨ぐ領域のピッチＰ２は分割線ＳＰＬを跨いでいない領域の繰り返しピッチＰ１よりも大きい。ただし本実施の形態においては、分割線を跨ぐ領域のピッチＰ２が分割線ＳＰＬを跨いでいない領域の繰り返しピッチＰ１の２倍以上であり、この点において本実施の形態は実施の形態１と異なっている。

図２９（Ａ）、（Ｂ）を参照して、これらは図３の領域Ａと領域Ｂとを跨ぐ範囲に形成される、合計３つの受光素子ＴＭＩ（Ａ）と他のトランジスタ（Ｂ）などとの構成を断面図にて示している。本実施の形態においても基本的に図９〜図２３に示す実施の形態１の製造方法と同様の、複数回の露光工程を経る製造方法により形成されるが、上記のように分割線ＳＰＬを跨ぐ領域のピッチＰ２が分割線ＳＰＬを跨いでいない領域の繰り返しピッチＰ１の２倍以上となるように形成される。図２９（Ａ）、（Ｂ）は図９〜図２２と基本的に同様の製造方法の結果の形成物の態様を示しているが、図２９（Ａ）、（Ｂ）は図２３（Ａ）、（Ｂ）と比較して、Ｐ２≧２Ｐ１となる旨が示される点において異なっている。

なお本実施の形態においては、Ｐ２≧２Ｐ１となるように形成される結果、実施の形態１と同様に、分割線ＳＰＬを跨ぐ領域における隣り合う受光素子ＴＭＩの間隔ｄ２が、分割線ＳＰＬを跨いでいない領域における隣り合う受光素子ＴＭＩの間隔ｄ１よりも大きくなっている。

本実施の形態においても、分割線ＳＰＬを跨ぐ領域において分割線ＳＰＬと受光素子ＴＭＩのパターンのエッジとの距離を長くすることができる。本実施の形態のように分割線ＳＰＬを跨ぐ領域のピッチＰ２を分割線ＳＰＬを跨いでいない領域の繰り返しピッチＰ１の２倍以上とすれば、分割線ＳＰＬを跨ぐ領域において隣り合う受光素子ＴＭＩの間隔ｄ２は、実施の形態１における当該間隔ｄ２よりも大きくなる。このため分割線ＳＰＬを跨ぐ領域において分割線ＳＰＬと受光素子ＴＭＩのパターンのエッジとの距離を長くする効果をより高めることができる。

分割線ＳＰＬを跨ぐ領域のピッチＰ２を分割線ＳＰＬを跨いでいない領域の繰り返しピッチＰ１の２倍以上とすれば、上記間隔ｄ２の値が、図２８に示す受光素子ＴＭＩのパターンの、図の左右方向の寸法ＴＲ１より大きくなる。すなわち上記間隔ｄ２で規定される素子分離領域ＳＰＴには受光素子ＴＭＩを形成するスペースがある。このため複数回の露光工程により図２８、図２９に示すパターンを形成した後に、画素データのデータ処理を行なうことにより、上記間隔ｄ２の領域に受光素子ＴＭＩのパターンを補うことができる。

たとえ上記のようなデータ処理を行なわない場合においても、通常、複数回の露光工程により分割線が位置された後には、分割線の近傍に形成されるパターンの寸法や形状の誤差を補正するデータ処理を行なう必要がある。このため上記のように間隔ｄ２の領域に受光素子ＴＭＩのパターンを補うデータ処理を行なったとしても、作業効率の低下にはならない。

（実施の形態３）
本実施の形態は、実施の形態１と比較して、フォトダイオードＰＤの構成および分割線ＳＰＬの配置において異なっている。以下、図３０および図３１を参照しながら、本実施の形態の構成および製造方法について説明する。

図３０を参照して、本実施の形態においても、実施の形態１と同様に、分割線ＳＰＬを跨ぐ領域のピッチＰ２は分割線ＳＰＬを跨いでいない領域の繰り返しピッチＰ１よりも大きい。しかし分割線ＳＰＬを跨ぐ領域と分割線ＳＰＬを跨いでいない領域とのいずれにおいても隣り合う受光素子ＴＭＩの間隔はｄ１でほぼ等しい。すなわち受光素子ＴＭＩの間隔がｄ２である領域は存在しない。

本実施の形態においては、受光素子ＴＭＩが分割線ＳＰＬを跨ぐように配置される。逆に言えば、領域Ａと領域Ｂとの境界部、領域Ｂと領域Ｃとの境界は、受光素子ＴＭＩを通って分断するように位置しており、当該境界部において受光素子ＴＭＩが配置されている。なおここでは特に、分割線ＳＰＬは、受光素子ＴＭＩのフォトダイオードＰＤを分断するように位置していることが好ましい。

分割線ＳＰＬは、受光素子ＴＭＩの特にフォトダイオードＰＤを分断するように位置してもよく、この場合においても分割線ＳＰＬを跨ぐ受光素子ＴＭＩの機能および特性に大きな影響を与えない。機能および特性に大きな影響を与えることを抑制するためには、上記のように分割線ＳＰＬを跨ぐ受光素子ＴＭＩについて、そのパターンを補正するデータ処理を施すことが好ましい。

分割線ＳＰＬを跨ぐ領域における、すなわち分割線ＳＰＬを含む受光素子ＴＭＩの特にフォトダイオードＰＤの、図の左右方向に関する長さＰＨ２は、分割線ＳＰＬを跨いでいない領域における、すなわち分割線ＳＰＬを含まない受光素子ＴＭＩの特にフォトダイオードＰＤの、図の左右方向に関する長さＰＨ１よりも大きい。

受光素子ＴＭＩからの電圧などの信号が転送される他のトランジスタは、図３０における受光素子ＴＭＩの直下の領域に配置される。しかし図３０のように、分割線ＳＰＬを跨ぐ領域における受光素子ＴＭＩ（フォトダイオードＰＤ）が長くなっても、当該受光素子ＴＭＩの直下の他のトランジスタの活性領域ＡＣＲは長くならなくてもよい。この場合、分割線ＳＰＬは活性領域ＡＣＲを通らないように位置している。

以上の点において本実施の形態は実施の形態１と異なっており、他の点については実施の形態１と同様である。すなわち、たとえば本実施の形態において実施の形態１の構成を組み合わせ、たとえば分割線ＳＰＬに最も近い、互いに隣り合う受光素子ＴＭＩのパターンのエッジ同士の間隔（分割線ＳＰＬを跨ぐ領域における間隔）が、上記以外の互いに隣り合う受光素子ＴＭＩのパターンのエッジ同士の間隔（分割線ＳＰＬを跨ぐ領域における間隔）よりも大きくなる構成としてもよい。

図３１（Ａ）、（Ｂ）を参照して、これらの断面図は本実施の形態における、図２３（Ａ）、（Ｂ）および図２９（Ａ）、（Ｂ）と同様の領域の構成を断面図にて示している。本実施の形態においても基本的に図９〜図２３に示す実施の形態１の製造方法と同様の、複数回の露光工程を経る製造方法により形成される。しかし本実施の形態においては分割線ＳＰＬを跨ぐ領域に受光素子ＴＭＩが、分割線ＳＰＬを跨ぐように配置される。すなわち領域Ａを形成する工程において受光素子ＴＭＩの一部分が形成され、領域Ｂを形成する工程において当該受光素子ＴＭＩの一部分以外の他の部分が形成され、両者が境界である分割線ＳＰＬにおいて接続されるように配置される。

分割線ＳＰＬにより分断される（分割線ＳＰＬを跨ぐ領域の）受光素子ＴＭＩの特にフォトダイオードＰＤの、図の左右方向に関する長さＰＨ２は、分割線ＳＰＬにより分断されない（分割線ＳＰＬを跨いでいない領域の）受光素子ＴＭＩの特にフォトダイオードＰＤの、図の左右方向に関する長さＰＨ１よりも大きくなるように形成される。

本実施の形態においては分割線ＳＰＬが受光素子ＴＭＩ（フォトダイオードＰＤ）を跨ぐように位置するが、分割線ＳＰＬを跨ぐ受光素子ＴＭＩの長さＰＨ２が分割線ＳＰＬを跨がない受光素子ＴＭＩの長さＰＨ１より長い。このため本実施の形態においても、分割線ＳＰＬと、分割線ＳＰＬを跨ぐ受光素子ＴＭＩのパターンのエッジとの距離を長くすることができる。

（実施の形態４）
本実施の形態は、実施の形態１と比較して、受光素子の配置において異なっている。以下、図３２〜図３７を参照しながら、本実施の形態の構成および製造方法について説明する。

図３２を参照して、分割線ＳＰＬを跨ぐ領域における、すなわち（実施の形態３と同様に）分割線ＳＰＬを含む複数の受光素子ＴＭＩのうち少なくとも一部は、分割線ＳＰＬを跨いでいない領域における、すなわち（実施の形態３と同様に）分割線ＳＰＬを含まない受光素子ＴＭＩに対して反転した平面態様を有する受光素子である。

なお分割線ＳＰＬを跨ぐように配置された複数の受光素子ＴＭＩは、分割線ＳＰＬの延在する第１の方向に関して連続して前記反転した平面態様を有する受光素子ＴＭＩ１であってもよい。ここで第１の方向に関して連続してとは、分割線ＳＰＬを跨ぐように配置された複数の受光素子ＴＭＩのうち、たとえば分割線ＳＰＬの延在する第１の方向に関して互いに隣り合う２つ以上の受光素子ＴＭＩのいずれもが反転した平面態様を有する受光素子ＴＭＩ１であることを意味する。

ただし本実施の形態においては、分割線ＳＰＬを跨ぐ領域における複数の受光素子ＴＭＩのすべてが反転した平面態様を有する受光素子ＴＭＩ１であり、分割線ＳＰＬを跨いでいない領域における複数の受光素子ＴＭＩのすべてが上記反転した平面態様を有する受光素子ＴＭＩ１でない受光素子ＴＭＩ２である。なお受光素子ＴＭＩ２の配置および構成は、実施の形態１〜３で述べた受光素子ＴＭＩとまったく同様であり、反転した平面態様を有する受光素子ＴＭＩ１の配置および構成は、反転した平面態様を有する点を除いて、実施の形態１〜３で述べた受光素子ＴＭＩとまったく同様である。

なおここで反転とは、紙面に垂直な軸を中心に（軸周りに）約１８０°回転することを意味する。すなわち分割線ＳＰＬを跨いでいない領域における受光素子ＴＭＩは、図３２の左側にフォトダイオードＰＤが、右側に容量領域ＦＤが配置された受光素子ＴＭＩ２であるのに対し、分割線ＳＰＬを跨ぐ領域における受光素子ＴＭＩは、そのすべてが図３２の左側に容量領域ＦＤが、右側にフォトダイオードＰＤが配置されるように反転した平面態様を有する受光素子ＴＭＩ１である。

このように受光素子ＴＭＩが反転しているなど、本実施の形態のチップ領域ＩＭＣは、複数の受光素子ＴＭＩが行列状に配置されるうちの１列（のうちの少なくとも一部）について、他の列に配置される受光素子ＴＭＩとは異なる態様を有している。

反転した平面態様を有する受光素子ＴＭＩ１は、これと特に図の左側に関して隣り合う受光素子ＴＭＩ２と、容量領域ＦＤを共有している。すなわち反転した平面態様を有する受光素子ＴＭＩ１の容量領域ＦＤと、その左側の受光素子ＴＭＩ２の容量領域ＦＤとは同一である。ただし容量領域ＦＤ以外の受光素子ＴＭＩの構成要素、すなわちフォトダイオードＰＤおよび転送トランジスタ用ゲート電極ＴＧＥは、上記の互いに隣り合う１対の反転した平面態様を有する受光素子ＴＭＩ１と受光素子ＴＭＩ２とが共有することなく、受光素子ＴＭＩ１と受光素子ＴＭＩ２とが別個に有している。

また図３２における反転した平面態様を有する受光素子ＴＭＩ１とそれの左側に関して隣り合う受光素子ＴＭＩ２との、図３２における直下の領域に配置される、リセットトランジスタＲＭＩなどの活性領域ＡＣＲについても、チップ領域ＩＭＣの主表面にて連続するように形成され、あたかも活性領域ＡＣＲを共有するように一体として形成されていてもよい。しかし図示されないが、反転した平面態様を有する受光素子ＴＭＩ１とそれの左側に関して隣り合う受光素子ＴＭＩ２との直下の活性領域ＡＣＲが互いに不連続であり別個のものとして形成されていてもよい。

図３２においては、たとえば受光素子ＴＭＩ全体の（図の左右方向の）長さは上記と同様にすべてＴＲ１であるとし、受光素子ＴＭＩのフォトダイオードＰＤの（図の左右方向の）長さは上記と同様にすべてＰＨ１であるとし、容量領域ＦＤの長さは反転、非反転にかかわらずｆであるとする。また分割線ＳＰＬを跨いでいない領域におけるフォトダイオードＰＤのエッジの間隔は一定値ｄ１であるとする。

以上の点において本実施の形態は実施の形態１と異なっており、他の点については実施の形態１と同様である。

図３３（Ａ）、（Ｂ）を参照して、図３２に示す半導体装置は、分割線ＳＰＬを跨ぐ領域における受光素子ＴＭＩ１の一部（ここではすべて）が他の受光素子ＴＭＩ２に対して反転するように形成される。具体的には図３３の左側の受光素子ＴＭＩ（受光素子ＴＭＩ２）とそれに隣り合う受光素子ＴＭＩ（反転した平面態様を有する受光素子ＴＭＩ１）とが、低濃度ｎ型領域ＮＲ１とｎ型領域ＮＲ２とからなる容量領域ＦＤを共有している。そのため、その真上に形成されるコンタクトＣＴなども、上記の１対の受光素子ＴＭＩの間で共有される。

本実施の形態の構成は、たとえば繰り返しピッチや各種の間隔を変更することにより、上記の各実施の形態の構成と適宜組み合わせてもよい。

図３２および図３３が示す本実施の形態の第１例によれば、反転した平面態様を有する受光素子ＴＭＩ１が形成されることにより、これに隣り合う受光素子ＴＭＩ２と容量領域ＦＤを共有することが可能となる。このため、仮に反転した平面態様を有する受光素子ＴＭＩ１が通常の受光素子ＴＭＩ２として容量領域ＦＤを共有することなく配置された場合に比べて、図の左右方向の占有スペースがｄ１＋ｆだけ少なくなる。すなわちたとえば図の直線ＳＰＬの直右にあるパターンの間隔ｄ２が、ｄ２＝２ｄ１＋ｆとなる。

このように一部の受光素子ＴＭＩが容量領域ＦＤを共有することによりスペースが節約されるため、その節約されたスペースを分割線ＳＰＬからパターンのエッジまでの距離に充当することができる。したがって上記の各実施の形態と同様に、分割線ＳＰＬからパターンのエッジまでの距離をより長くすることができ、パターンの寸法や形状をより安定したものとすることができる。

また活性領域ＡＣＲについても、２つの受光素子ＴＭＩ用の活性領域ＡＣＲを連続させ共有させることにより、これらが不連続である場合に比べて、互いに隣り合う１対の活性領域ＡＣＲ間の距離を長くすることができる。あるいはたとえばリセットトランジスタＲＭＩとそれに隣り合う選択トランジスタＳＭＩとの間隔を広くすることができ、その広くなった間隔に分割線ＳＰＬが位置することもできる。このため活性領域ＡＣＲにおけるパターンのエッジと分割線ＳＰＬとの距離を長くすることができ、他のトランジスタのパターンの寸法や形状についても安定したものとすることができる。

図３２および図３３に示す、本実施の形態の第１例においては反転した平面態様を有する受光素子ＴＭＩ１のフォトダイオードＰＤが、分割線ＳＰＬを跨ぐように配置されるが、反転した平面態様を有する受光素子ＴＭＩ１のフォトダイオードＰＤの長さはたとえば本実施の形態の第１例の特徴を有さないチップ領域ＩＭＣのフォトダイオードＰＤの長さと同じでＰＨ１である。しかし図３４および図３５を参照して、本実施の形態の第２例においては反転した平面態様を有する受光素子ＴＭＩ１のフォトダイオードＰＤの長さＰＨ２がＰＨ１より長くなるように、スペースの節約された分が充当されてもよい。この場合、ＰＨ２＝ＰＨ１＋ｄ１＋ｆとすることができる。

なお第２例においても、反転した平面態様を有する受光素子ＴＭＩ１とこれに隣り合う受光素子ＴＭＩ２とが容量領域ＦＤを共有するように配置されている。また図３２の第１例と同様に、たとえば受光素子ＴＭＩ２全体の（図の左右方向の）長さは上記と同様にすべてＴＲ１であるとし、受光素子ＴＭＩ２のフォトダイオードＰＤの（図の左右方向の）長さは上記と同様にすべてＰＨ１であるとし、容量領域ＦＤの長さはｆであるとする。また図３４においては分割線ＳＰＬを跨ぐ領域および分割線ＳＰＬを跨いでいない領域のいずれにおいてもフォトダイオードＰＤのエッジの間隔は一定値ｄ１であるとする。さらに、反転した平面態様を有する受光素子ＴＭＩ１のフォトダイオードＰＤの長さＰＨ２が長さＰＨ１より長くなるが、点Ａと点Ｂとの間のピッチは、点Ｂと点Ｃとの間のピッチにほぼ等しく、いずれもＰ１である。

このようにすれば、特にフォトダイオードＰＤが分割線ＳＰＬを跨ぐように配置される場合において、分割線ＳＰＬからフォトダイオードＰＤのエッジまでの距離を長くすることができるため、上記の第１例よりさらに優れた作用効果を奏する。

また図３２〜図３５の第１例および第２例においては、たとえば実施の形態３と同様に、受光素子ＴＭＩが分割線ＳＰＬを跨ぐように配置される。しかし図３６および図３７を参照して、本実施の形態の第３例においては、たとえば実施の形態１と同様に、受光素子ＴＭＩが分割線ＳＰＬを跨がないように配置されている。

第３例においては、分割線ＳＰＬを含む領域、すなわち分割線ＳＰＬを跨ぐ領域に反転した平面態様を有する受光素子ＴＭＩ１が配置され、ここでは分割線ＳＰＬの延在する図の上下方向に並ぶように反転した平面態様を有する受光素子ＴＭＩ１が配置されている。第３例においては、たとえば受光素子ＴＭＩ全体の（図の左右方向の）長さはすべてＴＲ１であるとし、受光素子ＴＭＩのフォトダイオードＰＤの（図の左右方向の）長さはＰＨ１であるとし、容量領域ＦＤの長さは反転、非反転にかかわらずｆであるとする。また分割線ＳＰＬを跨いでいない領域におけるフォトダイオードＰＤのエッジの間隔は一定値ｄ１であるとする。

第３例においては、反転した平面態様を有する受光素子ＴＭＩ１とこれに隣り合う受光素子ＴＭＩ２とが容量領域ＦＤを共有するように配置されることによりスペースが節約された分が、分割線ＳＰＬの存在する分割線ＳＰＬを跨ぐ領域において隣り合う受光素子ＴＭＩの間隔ｄ２を間隔ｄ１より広くすることにより充当される。具体的にはｄ２＝２ｄ１＋ｆとすることができる。

このようにすれば、分割線ＳＰＬがフォトダイオードＰＤの外側に位置する場合において、分割線ＳＰＬからフォトダイオードＰＤのエッジまでの距離を長くすることができ、上記の第１例などと同様の作用効果を奏する。

また本来受光素子ＴＭＩ２が配置される位置に配置される反転した平面態様を有する受光素子ＴＭＩ１は、基本的に受光素子ＴＭＩ２と同様に機能する。このため、本実施の形態においてチップ領域ＩＭＣ全体に形成される受光素子ＴＭＩの総数は実質的に減少しない。したがって受光素子ＴＭＩが反転することに起因する画質の劣化を排除することができる。

（実施の形態５）
本実施の形態は、基本的に実施の形態４と同様の構成を有し、複数の受光素子ＴＭＩが行列状に配置されるうちの１列（のうちの少なくとも一部）について、他の列に配置される受光素子ＴＭＩとは異なる態様を有している。しかしながら本実施の形態においては、受光素子の配置において、実施の形態４とは若干の相違がある。以下、図３８および図３９を参照しながら、本実施の形態の構成および製造方法について説明する。

図３８を参照して、本実施の形態においては、分割線ＳＰＬを跨ぐ領域における、すなわち（実施の形態３と同様に）分割線ＳＰＬを含む複数の受光素子ＴＭＩのうち一部のみが、分割線ＳＰＬを跨いでいない領域における、すなわち（実施の形態３と同様に）分割線ＳＰＬを含まない受光素子ＴＭＩに対して反転した平面態様を有する受光素子ＴＭＩ１である。この点において、本実施の形態は、分割線ＳＰＬを跨ぐ領域における受光素子ＴＭＩのすべてが反転した平面態様を有する受光素子ＴＭＩ１である実施の形態４と異なっている。また図３８においては領域Ｃの図示を省略し領域Ａおよび領域Ｂのみ図示されるが、他の実施の形態と同様に領域Ｃが存在してもよい。

具体的には、本実施の形態においては、分割線ＳＰＬを跨ぐ領域において図の上下方向に並ぶ複数の受光素子ＴＭＩは、反転した平面態様を有する受光素子ＴＭＩ１と受光素子ＴＭＩ２とが交互に並んでいる。このような配列となるように半導体装置が形成される。

分割線ＳＰＬを跨ぐ領域における受光素子ＴＭＩ２は、これの図の右側に隣り合う反転した平面態様を有する受光素子ＴＭＩ１と容量領域ＦＤを共有するように配置される。また分割線ＳＰＬを跨ぐ領域における分割線ＳＰＬに沿う図の上下方向に関して受光素子ＴＭＩ２と隣り合う反転した平面態様を有する受光素子ＴＭＩ１は、これの図の左側に隣り合う受光素子ＴＭＩ２と容量領域ＦＤを共有するように配置される。したがって、分割線ＳＰＬを跨ぐ領域に配置される複数の受光素子ＴＭＩと、当該受光素子ＴＭＩの図の右側に隣り合う複数の受光素子ＴＭＩとに着目すれば、反転した平面態様を有する受光素子ＴＭＩ１は平面視においていわゆる千鳥状に配置されている。

本実施の形態においても基本的には実施の形態４と同様に、反転した平面態様を有する受光素子ＴＭＩ１の存在に起因する画質の劣化は発生しない。さらに画質の劣化以外のばらつき（変化）を抑制することもできる。このことについて以下に説明する。

チップ領域ＩＭＣの任意の反転した平面態様を有する受光素子ＴＭＩ１に着目すれば、図３８において、これと図の上下方向および左右方向に関して隣り合う受光素子ＴＭＩはすべて受光素子ＴＭＩ２となっている。このため反転した平面態様を有する受光素子ＴＭＩ１についても周囲の受光素子ＴＭＩ２から得られる画像の補間情報を参考に画像情報を供給することができ、固体撮像素子全体としての画質の変化が抑制できる。

図３８に示す本実施の形態の第１例においては、たとえば受光素子ＴＭＩ２全体の長さはＴＲ１であるとし、受光素子ＴＭＩ２のフォトダイオードＰＤの長さはＰＨ１であるとする。また隣り合う受光素子ＴＭＩ２のエッジの間隔はｄ１であるとする。反転した平面態様を有する受光素子ＴＭＩ１が隣り合う受光素子ＴＭＩ２と容量領域ＦＤを共有することにより、図の左右方向に関してｄ１＋ｆだけスペースが節約される。図３８においてはこの分が反転した平面態様を有する受光素子ＴＭＩ１のフォトダイオードＰＤの長さに充当されており、たとえば反転した平面態様を有する受光素子ＴＭＩ１のフォトダイオードＰＤの長さＰＨ２＝ＰＨ１＋ｄ１＋ｆとなっている。このようにすれば、特に分割線ＳＰＬを通るように配置された反転した平面態様を有する受光素子ＴＭＩ１は、その長さが受光素子ＴＭＩ２よりも大きくなっているため、分割線ＳＰＬと、分割線ＳＰＬが位置する受光素子ＴＭＩ（フォトダイオードＰＤ）のエッジとの距離を長くすることができ、上記と同様の効果を奏する。

しかし図３９を参照して、本実施の形態の第２例においては、反転、非反転にかかわらず分割線ＳＰＬが位置する受光素子ＴＭＩのフォトダイオードＰＤの長さに充当させる。すなわち分割線ＳＰＬを跨ぐように配置されたすべての受光素子ＴＭＩ１，ＴＭＩ２の長さが大きくなっている。このようにすれば、分割線ＳＰＬと、分割線ＳＰＬが位置するすべての受光素子ＴＭＩ（フォトダイオードＰＤ）のエッジとの距離を長くすることができる観点から、図３８の第１例よりさらに作用効果が大きくなる。

上記の他にも、たとえば繰り返しピッチや各種の間隔を変更することにより、本実施の形態の構成を、上記の各実施の形態の構成と適宜組み合わせてもよい。

また本実施の形態においては反転した平面態様を有する受光素子ＴＭＩ１が千鳥状に配置されるものの、図３９のように分割線ＳＰＬを跨ぐ受光素子ＴＭＩのすべてのフォトダイオードＰＤの長さを大きくすることにより本実施の作用効果を奏するため、たとえば反転した平面態様を有するＴＭＩ１が千鳥状に形成されても、分割線ＳＰＬは直線状に位置すればよい。したがって領域Ａおよび領域Ｂの形成用の加工用マスクの端部は直線状に形成すればよいため、加工用マスクを容易に形成することができる。

（実施の形態６）
本実施の形態においても、実施の形態４，５と同様に、複数の受光素子ＴＭＩが行列状に配置されるうちの１列（のうちの少なくとも一部）について、他の列に配置される受光素子ＴＭＩとは異なる態様を有している。しかし本実施の形態の受光素子ＴＭＩは反転していない。本実施の形態においては、複数の受光素子ＴＭＩが行列状に配置されるうちの１列（のうちの少なくとも一部）における（リセットトランジスタＲＭＩなどの）他のトランジスタとその上層との電気的接続について、上記の他の実施の形態と異なっている。

具体的には図４０および図４１を参照して、他のトランジスタの真上には、そこから周辺に電気信号を伝達するための配線である金属配線Ａｌ１，Ａｌ２が配置されている。そして分割線ＳＰＬを跨いでいない領域における、すなわち分割線ＳＰＬを含まない受光素子ＴＭＩの直下に配置される他のトランジスタは、ヴィアホールＶＡにより形成されたコンタクトＣＴを介在して、金属配線Ａｌ１，Ａｌ２と電気的に接続されている。しかし分割線ＳＰＬを跨ぐ領域における、すなわち分割線ＳＰＬを含む受光素子ＴＭＩの直下に配置される他のトランジスタは、その真上にコンタクトＣＴが介在せず、金属配線Ａｌ１，Ａｌ２と電気的に接続されていない。このような態様となるように半導体装置が形成される。

上記の各実施の形態におけるチップ領域ＩＭＣの概略平面図においては、他のトランジスタと電気的に接続されるコンタクトＣＴの図示は省略されているが、図４０の本実施の形態においては、コンタクトＣＴの有無を明確にするためにこれを図示している。

なお図４０および図４１においては基本的にチップ領域ＩＭＣに配置される受光素子ＴＭＩのサイズ、間隔および繰り返しピッチはすべてほぼ同一とされているが、上記の他の実施の形態と同様にこれらを適宜変更してもよい。本実施の形態の構成を、上記の他の実施の形態の構成と適宜組み合わせてもよい。

分割線ＳＰＬを跨ぐ領域の受光素子ＴＭＩが上層の配線Ａｌ１，Ａｌ２と電気的に接続されなくなるため、当該受光素子ＴＭＩは受光素子として機能しない。このため、図の左右方向に関して分割線ＳＰＬを跨ぐ領域の受光素子ＴＭＩに隣り合う受光素子ＴＭＩのパターンと分割線ＳＰＬとの距離が、実質的に分割線ＳＰＬと受光素子ＴＭＩとの最短距離になる。

このためたとえ分割線ＳＰＬを跨ぐ領域の受光素子ＴＭＩが、分割線ＳＰＬに近いことに起因するパターンの寸法形状などの不具合を生じたとしても、それに隣り合う受光素子ＴＭＩとの距離が確保されているため、上記の不具合をより確実に抑制することができる。

なお、本実施の形態においては実質的に分割線ＳＰＬを跨ぐ領域には受光素子ＴＭＩが存在しない状態になるとはいえ、半導体装置の微細化が進んでおり当該繰り返しピッチおよび間隔の絶対値は非常に小さいため、半導体装置の集積化にはほとんど影響しない。

最後に、一実施の形態の要点（上位概念）について、図４２および図４３を参照しながら説明する。

図４２を参照して、一実施の形態の半導体装置（固体撮像素子）としてのチップ領域ＩＭＣは、半導体基板ＳＵＢの主表面に行列状に配置された複数の受光素子ＴＭＩを有している。受光素子ＴＭＩは、光電変換領域としてのフォトダイオードＰＤを含んでいる。その一部の領域において、受光素子ＴＭＩのピッチＰ２が、一部の領域以外の他の領域における受光素子ＴＭＩの繰り返しピッチＰ１よりも大きい。その結果として、一部の領域において、受光素子ＴＭＩの間隔ｄ２は、一部の領域以外の他の領域における受光素子ＴＭＩの間隔ｄ１よりも大きい。

図４３を参照して、一実施の形態の半導体装置（固体撮像素子）としてのチップ領域ＩＭＣは、半導体基板ＳＵＢの主表面に行列状に配置された複数の受光素子ＴＭＩを有している。受光素子ＴＭＩは、光電変換領域としてのフォトダイオードＰＤを含んでいる。行列状に配置された受光素子ＴＭＩ（フォトダイオードＰＤ）は、その一部の領域、たとえば図中斜線にて示す１列において、他の領域と異なる態様を有している。たとえば一部の領域における受光素子ＴＭＩは、一部の領域以外の他の領域における受光素子ＴＭＩに対して反転した平面態様を有する。あるいは一部の領域における受光素子ＴＭＩは、当該受光素子ＴＭＩからの電気信号が転送される他のトランジスタが、上層の配線と接続されておらず、一部の領域以外の他の領域における受光素子ＴＭＩは、当該受光素子ＴＭＩからの電気信号が転送される他のトランジスタが、上層の配線と接続されている。

その他、実施の形態に記載された内容の一部を以下に記載する。
（１）半導体装置の製造方法は、まず主表面を有する半導体基板が準備される。上記主表面の第１の領域に行列状に配置される複数の受光素子が露光形成される。上記主表面の、第１の領域と隣り合う第２の領域に行列状に配置される複数の受光素子が露光形成される。上記第２の領域に受光素子が露光形成される工程においては、複数の受光素子が並ぶ第１の方向に沿うように延在する、第１の領域と前記第２の領域との境界に分割線が位置する。分割線を跨ぐように配置された複数の受光素子のうち少なくとも一部は、第１の領域における分割線を跨いでいない受光素子に対して反転した平面態様を有する受光素子である。

（２）（１）の半導体装置の製造方法において、分割線を跨ぐように配置された複数の受光素子は、第１の方向に関して連続して反転した平面態様を有する受光素子である。

（３）（１）の半導体装置の製造方法において、分割線を跨ぐように配置された複数の受光素子は、第１の方向に関して、反転した平面態様を有する受光素子と、反転した平面態様を有する受光素子でない反転していない受光素子とが交互に並ぶ。

（４）（２）または（３）の半導体装置の製造方法において、受光素子は、光電変換領域と、光電変換領域が出力する電荷を電圧信号に変換するための容量領域とを含む。反転した平面態様を有する受光素子は、第１の方向に交差する第２の方向に関して反転した平面態様を有する受光素子と隣り合う反転していない受光素子と、容量領域を共有する。

（５）半導体装置は、半導体基板と、複数の受光素子と、他のトランジスタと、配線とを備える。半導体基板は主表面を有する。複数の受光素子は、上記主表面に配置される。他のトランジスタは、受光素子からの電気信号を受信する。配線は、上記他のトランジスタから周辺に電気信号を伝達する。上記受光素子は光電変換領域を含む。複数の受光素子が行列状に配置される領域内において、複数の受光素子が並ぶ第１の方向に沿うように延在する分割線ＳＰＬを跨ぐ領域における他のトランジスタは、配線と電気的に接続されない。上記分割線ＳＰＬを跨ぐ領域以外の分割線ＳＰＬを跨いでいない領域における他のトランジスタは配線と電気的に接続される。

（６）半導体装置の製造方法は、まず主表面を有する半導体基板が準備される。上記主表面の第１の領域に行列状に配置される複数の受光素子が露光形成される。上記主表面の、第１の領域と隣り合う第２の領域に行列状に配置される複数の受光素子が露光形成される。上記受光素子は光電変換領域を含む。上記受光素子からの電気信号を受信する他のトランジスタと、他のトランジスタから周辺に電気信号を伝達する配線とがさらに形成される。上記第２の領域に受光素子が露光形成される工程においては、複数の受光素子が並ぶ第１の方向に沿うように延在し第１の領域と第２の領域との境界となる分割線が位置する。複数の受光素子が行列状に配置される領域内において、複数の受光素子が並ぶ第１の方向に沿うように延在する分割線ＳＰＬを跨ぐ領域における他のトランジスタは、配線と電気的に接続されない。上記分割線ＳＰＬを跨ぐ領域以外の分割線ＳＰＬを跨いでいない領域における他のトランジスタは配線と電気的に接続される。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

ＡＣＲ 活性領域、Ａｌ１，Ａｌ２ 金属配線、ＡＭＩ 増幅トランジスタ、ＣＴ コンタクト、ＶＡ ヴィアホール、ＣＯＬ カラーフィルタ、ＤＬＲ ダイシングライン領域、ＥＤＧ エッジ、ＦＤ 容量領域、ＦＬＭ 薄膜、ＩＩ 層間絶縁膜、ＩＭＣ チップ領域、ＭＫ マーク、ＮＦ シリコン窒化膜、ＮＲ１ 低濃度ｎ型領域、ＮＲ２ ｎ型領域、ＮＷＬ ｎ型不純物領域、ＯＲＧ 有機系平坦化膜、ＯＸ シリコン酸化膜、ＰＤ フォトダイオード、ＰＨＲ フォトレジスト、ＰＭＩ 周辺回路、ＰＷＬ ｐ型ウェル領域、ＲＭＩ リセットトランジスタ、ＳＭＩ 選択トランジスタ、ＳＰＬ 分割線、ＳＰＴ 素子分離領域、ＳＷ 半導体ウェハ、ＳＷＩ 側壁絶縁膜、ＴＧＥ 転送トランジスタ用ゲート電極、ＴＭＩ，ＴＭＩ２ 受光素子、ＴＭＩ１ 反転した平面態様を有する受光素子。

Claims (12)

1. 主表面を有する半導体基板と、
   前記主表面に配置された複数の受光素子とを備え、
   複数の前記受光素子が配置される領域内に、複数の前記受光素子が行列状に配置される第１の領域と、前記第１の領域と隣り合い、複数の前記受光素子が行列状に配置される第２の領域とを含み、
   前記第１の領域と前記第２の領域との境界に、第１の方向に沿うように延在する分割線が位置し、
   前記分割線を跨いで隣り合う前記第１の領域の前記受光素子と前記第２の領域の前記受光素子との間のピッチは、前記第１の領域において前記第１の方向に交差する第２の方向に隣り合うように並ぶ複数の前記受光素子との間の繰り返しピッチよりも大きい、半導体装置。
2. 前記分割線を跨いで隣り合う前記受光素子の前記第２の方向の間隔は、前記第１の領域において隣り合う前記受光素子の前記第２の方向の間隔よりも大きい、請求項１に記載の半導体装置。
3. 前記ピッチは前記繰り返しピッチの２倍以上である、請求項１に記載の半導体装置。
4. 前記受光素子は光電変換領域を含み、
   前記受光素子が前記分割線を跨ぐように配置され、
   前記分割線を跨ぐように配置された前記受光素子の前記光電変換領域の、前記第２の方向の長さは、前記第１の領域における前記分割線を跨いでいない前記受光素子の前記光電変換領域の、前記第２の方向の長さよりも大きい、請求項１に記載の半導体装置。
5. 主表面を有する半導体基板を準備する工程と、
   前記主表面の第１の領域に行列状に配置される複数の受光素子を露光形成する工程と、
   前記主表面の、前記第１の領域と隣り合う第２の領域に行列状に配置される複数の受光素子を露光形成する工程とを備え、
   前記第２の領域に受光素子を露光形成する工程においては、複数の前記受光素子が並ぶ第１の方向に沿うように延在する、前記第１の領域と前記第２の領域との境界となる分割線が位置し、
   前記分割線を跨いで隣り合う前記第１の領域の前記受光素子と前記第２の領域の前記受光素子との間のピッチは、前記第１の領域において前記第１の方向に交差する第２の方向に隣り合うように並ぶ複数の前記受光素子との間の繰り返しピッチよりも大きい、半導体装置の製造方法。
6. 前記分割線を跨いで隣り合う前記受光素子の前記第２の方向の間隔は、前記第１の領域において隣り合う前記受光素子の前記第２の方向の間隔よりも大きい、請求項５に記載の半導体装置の製造方法。
7. 前記ピッチは前記繰り返しピッチの２倍以上である、、請求項５に記載の半導体装置の製造方法。
8. 前記受光素子は光電変換領域を含み、
   前記受光素子が前記分割線を跨ぐように配置され、
   前記分割線を跨ぐように配置された前記受光素子の前記光電変換領域の、前記第２の方向の長さは、前記第１の領域における前記分割線を跨いでいない前記受光素子の前記光電変換領域の、前記第２の方向の長さよりも大きい、請求項５に記載の半導体装置の製造方法。
9. 主表面を有する半導体基板と、
   前記主表面に配置された複数の受光素子とを備え、
   複数の前記受光素子が配置される領域内に、複数の前記受光素子が行列状に配置される第１の領域と、前記第１の領域と隣り合い、複数の前記受光素子が行列状に配置される第２の領域とを含み、
   前記第１の領域と前記第２の領域との境界に、第１の方向に沿うように延在する分割線が位置し、
   前記分割線を跨ぐように配置された複数の前記受光素子のうち少なくとも一部は、前記第１の領域における前記分割線を跨いでいない前記受光素子に対して反転した平面態様を有する受光素子である、半導体装置。
10. 前記分割線を跨ぐように配置された複数の前記受光素子は、前記第１の方向に関して連続して前記反転した平面態様を有する受光素子である、請求項９に記載の半導体装置。
11. 前記分割線を跨ぐように配置された複数の前記受光素子は、前記第１の方向に関して、前記反転した平面態様を有する受光素子と、前記反転した平面態様を有する受光素子でない反転していない受光素子とが交互に並ぶ、請求項９に記載の半導体装置。
12. 前記受光素子は、光電変換領域と、前記光電変換領域が出力する電荷を電圧信号に変換するための容量領域とを含み、
    前記反転した平面態様を有する受光素子は、前記第１の方向に交差する第２の方向に関して前記反転した平面態様を有する受光素子と隣り合う前記反転していない受光素子と、前記容量領域を共有する、請求項１０または１１に記載の半導体装置。

Images