JP2014089444A - Display device and electronic apparatus - Google Patents
Display device and electronic apparatus Download PDFInfo
- Publication number
- JP2014089444A JP2014089444A JP2013207851A JP2013207851A JP2014089444A JP 2014089444 A JP2014089444 A JP 2014089444A JP 2013207851 A JP2013207851 A JP 2013207851A JP 2013207851 A JP2013207851 A JP 2013207851A JP 2014089444 A JP2014089444 A JP 2014089444A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide semiconductor
- oxide
- insulating film
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する表示装置を提供する。
【解決手段】第１の酸化物半導体膜をチャネル形成領域に含むトランジスタと、一対の電極間に誘電体膜が設けられる透光性を有する容量素子と、トランジスタと電気的に接続される画素電極と、を有し、容量素子において、一対の電極の一方が第１の酸化物半導体膜と同一表面上に形成される第２の酸化物半導体膜と、第２の酸化物半導体膜に接して形成される透明導電膜と、を含み、一対の電極の他方が画素電極である。
【選択図】図３A display device including a capacitor element having a high aperture ratio and capable of increasing a charge capacity is provided.
A transistor including a first oxide semiconductor film in a channel formation region, a light-transmitting capacitor in which a dielectric film is provided between a pair of electrodes, and a pixel electrode electrically connected to the transistor In the capacitor, one of the pair of electrodes is in contact with the second oxide semiconductor film, the second oxide semiconductor film formed over the same surface as the first oxide semiconductor film A transparent conductive film to be formed, and the other of the pair of electrodes is a pixel electrode.
[Selection] Figure 3
Description
本明細書などで開示する発明は表示装置、及び該表示装置を用いた電子機器に関する。 The invention disclosed in this specification and the like relates to a display device and an electronic device using the display device.
近年、液晶ディスプレイ（ＬＣＤ）などのフラットパネルディスプレイが広く普及してきている。液晶ディスプレイなどの表示装置において、行方向及び列方向に配設された画素内には、スイッチング素子であるトランジスタと、該トランジスタと電気的に接続された液晶素子と、該液晶素子と並列に接続された容量素子とが設けられている。 In recent years, flat panel displays such as liquid crystal displays (LCDs) have become widespread. In a display device such as a liquid crystal display, in a pixel arranged in a row direction and a column direction, a transistor as a switching element, a liquid crystal element electrically connected to the transistor, and a liquid crystal element connected in parallel Capacitance elements are provided.
上記トランジスタの半導体膜を構成する半導体材料としては、アモルファス（非晶質）シリコン又はポリ（多結晶）シリコンなどのシリコン半導体が汎用されている。 As a semiconductor material constituting the semiconductor film of the transistor, a silicon semiconductor such as amorphous (amorphous) silicon or poly (polycrystalline) silicon is widely used.
また、半導体特性を示す金属酸化物（以下、酸化物半導体と記す。）は、トランジスタの半導体膜に適用できる半導体材料である。例えば、酸化亜鉛又はＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いて、トランジスタを作製する技術が開示されている（特許文献１及び特許文献２参照。）。 A metal oxide exhibiting semiconductor characteristics (hereinafter referred to as an oxide semiconductor) is a semiconductor material that can be used for a semiconductor film of a transistor. For example, a technique for manufacturing a transistor using zinc oxide or an In—Ga—Zn-based oxide semiconductor is disclosed (see Patent Documents 1 and 2).
表示装置として液晶素子を用いた場合、液晶素子に接続される容量素子としては、例えば、一対の電極の間に誘電体膜が設けられる構成が用いられる。また、該一対の電極のうち、少なくとも一方の電極は、トランジスタを構成するゲート電極、ソース電極又はドレイン電極など遮光性を有する導電膜で形成されていることが多い。 In the case where a liquid crystal element is used as the display device, for example, a structure in which a dielectric film is provided between a pair of electrodes is used as the capacitor connected to the liquid crystal element. In addition, at least one of the pair of electrodes is often formed using a light-shielding conductive film such as a gate electrode, a source electrode, or a drain electrode included in a transistor.
また、容量素子の容量値を大きくするほど、電界を加えた状況において、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることができる。静止画を表示させる表示装置において、該期間を長くできることは、画像データを書き換える回数を低減することができ、消費電力の低減が望める。 Further, as the capacitance value of the capacitor element is increased, the period during which the alignment of the liquid crystal molecules of the liquid crystal element can be kept constant can be extended in a situation where an electric field is applied. In a display device that displays a still image, being able to lengthen the period can reduce the number of times image data is rewritten and can reduce power consumption.
容量素子の電荷容量を大きくするためには、容量素子の占有面積を大きくする、具体的には一対の電極が重畳している面積を大きくするという手段がある。しかしながら、上記表示装置において、一対の電極が重畳している面積を大きくするために遮光性を有する導電膜の面積を大きくすると、画素の開口率が低減し、画像の表示品位が低下する。 In order to increase the charge capacity of the capacitor element, there is a means of increasing the area occupied by the capacitor element, specifically, increasing the area where the pair of electrodes overlap. However, in the display device, when the area of the conductive film having a light-shielding property is increased in order to increase the area where the pair of electrodes overlap, the aperture ratio of the pixel is reduced and the display quality of the image is deteriorated.
そこで、上記課題に鑑みて、本発明の一態様は、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する表示装置を提供することを課題の一とする。 In view of the above problems, an object of one embodiment of the present invention is to provide a display device including a capacitor that has a high aperture ratio and can increase charge capacity.
本発明の一態様は、第１の酸化物半導体膜をチャネル形成領域に含むトランジスタと、一対の電極間に誘電体膜が設けられる透光性を有する容量素子と、トランジスタと電気的に接続される画素電極と、を有し、容量素子において、一対の電極の一方が第１の酸化物半導体膜と同一表面上に形成される第２の酸化物半導体膜と、第２の酸化物半導体膜に接して形成される透明導電膜と、を含み、一対の電極の他方が画素電極であることを特徴とする表示装置である。 According to one embodiment of the present invention, a transistor including the first oxide semiconductor film in a channel formation region, a light-transmitting capacitor in which a dielectric film is provided between a pair of electrodes, and the transistor are electrically connected to each other. A second oxide semiconductor film in which one of the pair of electrodes is formed over the same surface as the first oxide semiconductor film; and a second oxide semiconductor film A transparent conductive film formed in contact with the electrode, and the other of the pair of electrodes is a pixel electrode.
容量素子の一対の電極の一方が、第１の酸化物半導体膜と、同一表面上に形成される第２の酸化物半導体膜と、第２の酸化物半導体膜に接して形成される透明導電膜と、を含むことによって、該電極の導電率を高くすることができる。 One of the pair of electrodes of the capacitor is a first oxide semiconductor film, a second oxide semiconductor film formed on the same surface, and a transparent conductive film formed in contact with the second oxide semiconductor film By including a film, the conductivity of the electrode can be increased.
例えば、第１の酸化物半導体膜と同一表面上に形成される第２の酸化物半導体膜のみで、電極を形成した場合、電極として用いるには導電率が低い場合がある。また、第２の酸化物半導体膜に不純物等を混入させて、該第２の酸化物半導体膜の導電率を高くさせることも可能ではあるが、長期の使用時に導電率が変化する場合がある。しかしながら、本発明の一態様のように、容量素子の一対の電極の一方が、第２の酸化物半導体膜と、第２の酸化物半導体膜に接して形成される透明導電膜により形成することで、安定した導電率とすることができる。 For example, when an electrode is formed using only the second oxide semiconductor film formed over the same surface as the first oxide semiconductor film, the conductivity may be low in order to use the electrode. Although the conductivity of the second oxide semiconductor film can be increased by mixing impurities or the like into the second oxide semiconductor film, the conductivity may change during long-term use. . However, as in one embodiment of the present invention, one of the pair of electrodes of the capacitor is formed using the second oxide semiconductor film and the transparent conductive film formed in contact with the second oxide semiconductor film. Thus, stable conductivity can be obtained.
また、本発明の他の一態様は、第１の酸化物半導体膜をチャネル形成領域に含むトランジスタと、一対の電極間に誘電体膜が設けられる透光性を有する容量素子と、トランジスタと電気的に接続される画素電極と、を有し、トランジスタは、ゲート電極と、ゲート電極上に形成されるゲート絶縁膜と、ゲート絶縁膜上に形成される第１の酸化物半導体膜と、第１の酸化物半導体膜上に形成されるソース電極及びドレイン電極と、を有し、容量素子において、一対の電極の一方が第１の酸化物半導体膜と同一表面上に形成される第２の酸化物半導体膜と、第２の酸化物半導体膜に接して形成される透明導電膜と、を含み、一対の電極の他方が画素電極であることを特徴とする表示装置である。 Another embodiment of the present invention is a transistor including a first oxide semiconductor film in a channel formation region, a light-transmitting capacitor in which a dielectric film is provided between a pair of electrodes, a transistor, A pixel electrode connected to the gate electrode; a transistor including a gate electrode; a gate insulating film formed over the gate electrode; a first oxide semiconductor film formed over the gate insulating film; A second electrode in which one of the pair of electrodes is formed over the same surface as the first oxide semiconductor film. The display device includes an oxide semiconductor film and a transparent conductive film formed in contact with the second oxide semiconductor film, and the other of the pair of electrodes is a pixel electrode.
上記構成において、ソース電極及びドレイン電極と、第１の酸化物半導体膜と、の間に、透明導電膜を有すると良い。ソース電極及びドレイン電極と、第１の酸化物半導体膜と、の間に、透明導電膜を有することで、ソース電極及びドレイン電極と、第１の酸化物半導体膜との接触抵抗を低減させることができる。 In the above structure, a transparent conductive film is preferably provided between the source and drain electrodes and the first oxide semiconductor film. By having a transparent conductive film between the source and drain electrodes and the first oxide semiconductor film, the contact resistance between the source and drain electrodes and the first oxide semiconductor film is reduced. Can do.
また、本発明の他の一態様は、第１の酸化物半導体膜をチャネル形成領域に含むトランジスタと、一対の電極間に誘電体膜が設けられる透光性を有する容量素子と、トランジスタと電気的に接続された画素電極と、を有し、トランジスタは、ゲート電極と、ゲート電極上に形成されるゲート絶縁膜と、ゲート絶縁膜上に形成される第１の酸化物半導体膜と、第１の酸化物半導体膜上に形成されるソース電極及びドレイン電極と、第１の酸化物半導体膜とソース電極及びドレイン電極との間に形成される透明導電膜と、を有し、容量素子において、一対の電極の一方が透明導電膜であり、一対の電極の他方が画素電極であることを特徴とする表示装置である。 Another embodiment of the present invention is a transistor including a first oxide semiconductor film in a channel formation region, a light-transmitting capacitor in which a dielectric film is provided between a pair of electrodes, a transistor, A pixel electrode connected to the gate electrode; a transistor including a gate electrode; a gate insulating film formed over the gate electrode; a first oxide semiconductor film formed over the gate insulating film; A source electrode and a drain electrode formed over the first oxide semiconductor film, and a transparent conductive film formed between the first oxide semiconductor film and the source electrode and the drain electrode. The display device is characterized in that one of the pair of electrodes is a transparent conductive film, and the other of the pair of electrodes is a pixel electrode.
上記構成のように、容量素子の一対の電極の一方を透明導電膜とすることで、容量素子の透過率を向上させることができる。また、該透明導電膜は、第１の酸化物半導体膜と、ソース電極及びドレイン電極との間にも形成されるため、ソース電極及びドレイン電極と、第１の酸化物半導体膜との接触抵抗を低減させることができる。 By using one of the pair of electrodes of the capacitor as a transparent conductive film as in the above structure, the transmittance of the capacitor can be improved. Further, since the transparent conductive film is also formed between the first oxide semiconductor film and the source and drain electrodes, the contact resistance between the source and drain electrodes and the first oxide semiconductor film. Can be reduced.
また、上記各構成において、第１の酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ系酸化物であると好ましい。 In each of the above structures, the first oxide semiconductor film is preferably an In—Ga—Zn-based oxide.
また、上記各構成において、画素電極は、酸化インジウム、酸化スズ、及び酸化亜鉛の群から選択された少なくとも一つの酸化物を含むと良い。また、透明導電膜は、酸化インジウム、酸化スズ、及び酸化亜鉛の群から選択された少なくとも一つの酸化物を含むと良い。また、透明導電膜と画素電極は、同一の組成を含む酸化物であると良い。透明導電膜と画素電極を同一の組成を含む酸化物を用いることで、製造コストを低減させることができる。 In each of the above structures, the pixel electrode may include at least one oxide selected from the group consisting of indium oxide, tin oxide, and zinc oxide. The transparent conductive film preferably contains at least one oxide selected from the group consisting of indium oxide, tin oxide, and zinc oxide. The transparent conductive film and the pixel electrode are preferably oxides having the same composition. By using an oxide containing the same composition for the transparent conductive film and the pixel electrode, the manufacturing cost can be reduced.
透光性を有する容量素子は、トランジスタの作製工程を利用することで作製できる。容量素子の一方の電極は、トランジスタの半導体膜を形成する工程、および半導体膜とソース電極及びドレイン電極との接触抵抗を低減させる透明導電膜を形成する工程を利用でき、容量素子の誘電体膜は、トランジスタを覆う絶縁膜を形成する工程を利用でき、容量素子の他方の電極は、トランジスタと電気的に接続される画素電極を形成する工程を利用することができる。したがって、製造工程を増加させることなく、該容量素子を作製することができる。 A light-transmitting capacitor can be manufactured using a manufacturing process of a transistor. One electrode of the capacitor element can utilize a step of forming a semiconductor film of the transistor and a step of forming a transparent conductive film that reduces contact resistance between the semiconductor film and the source electrode and the drain electrode. Can use a step of forming an insulating film covering the transistor, and the other electrode of the capacitor can use a step of forming a pixel electrode electrically connected to the transistor. Therefore, the capacitor can be manufactured without increasing the number of manufacturing steps.
上記構成とすることで、容量素子は透光性を有するため、画素内のトランジスタが形成される箇所以外の領域に大きく（大面積に）形成することができる。従って、開口率を高めつつ、電荷容量を増大させた表示装置を得ることができる。この結果、表示品位の優れた表示装置を得ることができる。 With the above structure, since the capacitor has a light-transmitting property, the capacitor can be formed large (in a large area) in a region other than a portion where a transistor in a pixel is formed. Therefore, it is possible to obtain a display device in which the charge capacity is increased while increasing the aperture ratio. As a result, a display device with excellent display quality can be obtained.
なお、本発明の一態様である表示装置を作製する作製方法についても本発明の一態様に含まれる。 Note that a manufacturing method for manufacturing a display device which is one embodiment of the present invention is also included in one embodiment of the present invention.
本発明の一態様より、開口率を高めつつ、電荷容量を増大させた容量素子を有する表示装置を提供することができる。 According to one embodiment of the present invention, a display device including a capacitor whose charge capacity is increased while increasing an aperture ratio can be provided.
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it will be easily understood by those skilled in the art that modes and details can be variously changed. In addition, the present invention is not construed as being limited to the description of the embodiments below.
以下に説明する本発明の構成において、同一部分又は同様の機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。 In the structure of the present invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated. In addition, when referring to a portion having a similar function, the hatch pattern may be the same, and there may be no particular reference.
本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。 In each drawing described in this specification, the size, the film thickness, or the region of each component is exaggerated for clarity in some cases. Therefore, it is not necessarily limited to the scale.
本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書等において発明を特定するための事項として固有の名称を示すものではない。 In this specification and the like, the ordinal numbers attached as the first and second etc. are used for convenience and do not indicate the order of steps or the order of lamination. In addition, a specific name is not shown as a matter for specifying the invention in this specification and the like.
また、本発明における「ソース」及び「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」及び「ドレイン」の用語は、入れ替えて用いることができるものとする。 In addition, the functions of “source” and “drain” in the present invention may be interchanged when the direction of current changes during circuit operation. Therefore, in this specification, the terms “source” and “drain” can be used interchangeably.
本明細書において、フォトリソグラフィ処理を行った後にエッチング処理を行う場合は、フォトリソグラフィ処理で形成したマスクは除去するものとする。 In this specification, in the case where an etching process is performed after a photolithography process, the mask formed by the photolithography process is removed.
（実施の形態１）
本実施の形態では、本発明の一態様である表示装置について、図面を用いて説明する。なお、本実施の形態では、液晶表示装置を例にして説明する。
(Embodiment 1)
In this embodiment, a display device which is one embodiment of the present invention will be described with reference to drawings. Note that in this embodiment, a liquid crystal display device is described as an example.
〈表示装置の構成〉
図１（Ａ）に、表示装置の一例を示す。図１（Ａ）に示す表示装置は、画素部１００と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が平行又は略平行に配設され、且つ走査線駆動回路１０４によって電位が制御されるｍ本の走査線１０７と、各々が平行又は略平行に配設され、且つ信号線駆動回路１０６によって電位が制御されるｎ本の信号線１０９と、を有する。さらに、画素部１００はマトリクス状に配設された複数の画素１０１を有する。また、走査線１０７に沿って、各々が平行又は略平行に配設された容量線１１５を有する。なお、容量線１１５は、信号線１０９に沿って、各々が平行又は略平行に配設されていてもよい。
<Configuration of display device>
FIG. 1A illustrates an example of a display device. In the display device illustrated in FIG. 1A, the pixel portion 100, the scan
各走査線１０７は、画素部１００においてｍ行ｎ列に配設された画素１０１のうち、いずれかの行に配設されたｎ個の画素１０１と電気的に接続される。また、各信号線１０９は、ｍ行ｎ列に配設された画素１０１のうち、いずれかの列に配設されたｍ個の画素１０１に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線１１５は、ｍ行ｎ列に配設された画素１０１のうち、いずれかの行に配設されたｎ個の画素１０１と電気的に接続される。なお、容量線１１５が、信号線１０９に沿って、各々が平行又は略平行に配設されている場合は、ｍ行ｎ列に配設された画素１０１のうち、いずれかの列に配設されたｍ個の画素１０１に電気的と接続される。
Each
図１（Ｂ）は、図１（Ａ）に示す表示装置が有する画素１０１の回路図の一例である。図１（Ｂ）に示す画素１０１は、走査線１０７及び信号線１０９と電気的に接続されたトランジスタ１０３と、一方の電極がトランジスタ１０３のドレイン電極と電気的に接続され、他方の電極が一定の電位を供給する容量線１１５と電気的に接続された容量素子１０５と、画素電極がトランジスタ１０３のドレイン電極及び容量素子１０５の一方の電極に電気的に接続され、画素電極と対向して設けられる電極（対向電極）が対向電位を供給する配線に電気的に接続された液晶素子１０８と、を有する。
FIG. 1B is an example of a circuit diagram of the
液晶素子１０８は、トランジスタ１０３及び画素電極が形成される基板と、対向電極が形成される基板とで挟持される液晶の光学的変調作用によって、光の透過又は非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む。）によって制御される。
The
次に、液晶表示装置の画素１０１の具体的な例について説明する。画素１０１の上面図を図２に示す。なお、図２においては、対向電極及び液晶素子を省略する。
Next, a specific example of the
図２において、走査線１０７は、信号線１０９に略直交する方向（図中左右方向）に延伸して設けられている。信号線１０９は、走査線１０７に略直交する方向（図中上下方向）に延伸して設けられている。容量線１１５は、走査線１０７と平行方向に延伸して設けられている。なお、走査線１０７及び容量線１１５は、走査線駆動回路１０４（図１（Ａ）を参照。）と電気的に接続されており、信号線１０９は、信号線駆動回路１０６（図１（Ａ）を参照。）に電気的に接続されている。
In FIG. 2, the
トランジスタ１０３は、走査線１０７及び信号線１０９が交差する領域に設けられている。トランジスタ１０３は、少なくとも、チャネル形成領域を有する第１の酸化物半導体膜１１１と、ゲート電極と、ゲート絶縁膜（図２に図示せず。）と、ソース電極と、及びドレイン電極とを含む。なお、走査線１０７において、第１の酸化物半導体膜１１１と重畳する領域はトランジスタ１０３のゲート電極として機能する。信号線１０９において、第１の酸化物半導体膜１１１と重畳する領域はトランジスタ１０３のソース電極として機能する。導電膜１１３において、第１の酸化物半導体膜１１１と重畳する領域はトランジスタ１０３のドレイン電極として機能する。このため、ゲート電極、ソース電極、及びドレイン電極をそれぞれ、走査線１０７、信号線１０９、及び導電膜１１３と示す場合がある。また、図２において、走査線１０７は、上面形状において端部が半導体膜の端部より外側に位置する。このため、走査線１０７はバックライトからの光を遮る遮光膜として機能する。この結果、トランジスタ１０３に含まれる第１の酸化物半導体膜１１１に光が照射されず、電気特性の変動を抑制することができる。
The
また、第１の酸化物半導体膜１１１は、適切な条件にて処理することでトランジスタ１０３のオフ電流を極めて低減することができる。これにより、表示装置の消費電力を低減することができる。
In addition, when the first
また、導電膜１１３は、開口１１７を介して画素電極１２１と電気的に接続されている。なお、図２において、画素電極１２１が重なる部分（例えば、導電膜１１３の一部、第２の酸化物半導体膜１１９等）も実線で図示している。
The
透光性を有する容量素子１０５は、画素１０１内の容量線１１５及び信号線１０９で囲まれる領域に設けられている。容量素子１０５は、一対の電極間に誘電体膜が設けられる透光性を有する構成である。該一対の電極の一方の電極としては、第１の酸化物半導体膜１１１と同一表面上に形成される第２の酸化物半導体膜１１９と、該第２の酸化物半導体膜１１９上に形成される透明導電膜１２０と、を含む。また、他方の電極としては、画素電極１２１である。また、該誘電体膜は、トランジスタ１０３上に形成される絶縁膜（図２に図示せず。）を用いる。なお、図２において、第２の酸化物半導体膜１１９と、透明導電膜１２０は概略同一形状のため、同じ実線を指している。
The light-transmitting
このように容量素子１０５は、透光性を有する構成である。したがって、容量素子１０５を画素１０１内に大きく（大面積に）形成することができるため、開口率を高めつつ、電荷容量を増大させた表示装置を得ることができる。
As described above, the
例えば、解像度の高い表示装置、例えば液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い表示装置において、容量素子に蓄積される電荷容量が小さくなる。しかしながら、本実施の形態に示す容量素子１０５は透光性を有する構成であるため、該容量素子１０５を各画素に設けることで、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には、画素密度が２００ｐｐｉ（ｐｉｘｅｌ ｐｅｒ ｉｎｃｈ）以上、さらには３００ｐｐｉ以上である高解像度の表示装置に好適に用いることができる。また、本発明の一態様は、開口率を向上させることができるため、バックライトなどの光源装置の光を効率よく利用することができ、表示装置の消費電力を低減することができる。
For example, in a display device with high resolution, for example, a liquid crystal display device, the area of a pixel is reduced and the area of a capacitor element is also reduced. For this reason, in a display device with high resolution, the charge capacity stored in the capacitor element is reduced. However, since the
ここで、図２の一点鎖線Ａ１−Ａ２間及び一点鎖線Ｂ１−Ｂ２間における断面図を図３に示す。 Here, FIG. 3 shows a cross-sectional view between the alternate long and short dash line A1-A2 and between the alternate long and short dash line B1-B2.
液晶表示装置の画素１０１の断面構造は以下の通りである。液晶表示装置は、第１の基板１０２上に形成される素子部と、第２の基板１５０上に形成される素子部と、該２つの素子部で挟まれる液晶層１６０とを有する。
The cross-sectional structure of the
はじめに、第１の基板１０２上に設けられる素子部の構造について説明する。第１の基板１０２上に、トランジスタ１０３のゲート電極を含む走査線１０７と、走査線１０７と同一表面上に設けられている容量線１１５とが設けられている。走査線１０７及び容量線１１５上にゲート絶縁膜１２７が設けられている。ゲート絶縁膜１２７の走査線１０７と重畳する領域上に第１の酸化物半導体膜１１１が設けられており、容量素子１０５が形成される領域のゲート絶縁膜１２７上に第２の酸化物半導体膜１１９及び透明導電膜１２０が設けられている。なお、第１の酸化物半導体膜１１１上の一部の領域（より具体的には、ソース電極及びドレイン電極が接する領域）には、透明導電膜１１２ａ、１１２ｂが設けられている。
First, the structure of the element portion provided over the
また、透明導電膜１１２ａ、１１２ｂ、及びゲート絶縁膜１２７上にトランジスタ１０３のソース電極を含む信号線１０９と、トランジスタ１０３のドレイン電極を含む導電膜１１３とが設けられている。
Further, a
また、容量素子１０５が形成される領域のゲート絶縁膜１２７には容量線１１５に達する開口１２３が設けられており、開口１２３、ゲート絶縁膜１２７、及び透明導電膜１２０上に導電膜１２５が設けられている。
Further, an
また、ゲート絶縁膜１２７、信号線１０９、第１の酸化物半導体膜１１１、導電膜１１３、導電膜１２５、透明導電膜１２０上にトランジスタ１０３の保護絶縁膜及び透光性の容量素子１０５の誘電体として機能する絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２が設けられている。なお、絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２には導電膜１１３に達する開口１１７が設けられており、開口１１７及び絶縁膜１３２上に画素電極１２１が設けられている。
In addition, the protective insulating film of the
また、画素電極１２１及び絶縁膜１３２上に配向膜として機能する絶縁膜１５８が設けられている。なお、第１の基板１０２と、走査線１０７及び容量線１１５並びにゲート絶縁膜１２７との間には下地絶縁膜が設けられていてもよい。
In addition, an insulating
本実施の形態に示す透光性を有する容量素子１０５は、一対の電極のうち一方の電極が第１の酸化物半導体膜１１１と同一表面上に形成される第２の酸化物半導体膜１１９と、第２の酸化物半導体膜１１９上に形成される透明導電膜１２０と、を含み、一対の電極のうち他方の電極が画素電極１２１である。また、一対の電極間に設けられる誘電体膜が絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２である。
The light-transmitting
図３に示す表示装置の構成とすることで、容量素子１０５が透光性を有する構成とすることで画素１０１内に容量素子を大きく（大面積に）形成することができる。また、容量素子１０５の一方の電極が第２の酸化物半導体膜１１９と、第２の酸化物半導体膜１１９上に形成される透明導電膜１２０と、を含んで形成されるため、該電極の導電率を大きくすることができる。
With the structure of the display device illustrated in FIG. 3, the
次に、図４に図３に示す表示装置の変形例について説明を行う。 Next, a modification of the display device shown in FIG. 3 will be described with reference to FIG.
図４に示す表示装置は、図３に示す表示装置と容量素子１０５に用いる一方の電極の構成が異なり、該電極の構造が透明導電膜１２０のみの構成である。
The display device shown in FIG. 4 is different from the display device shown in FIG. 3 in the structure of one electrode used for the
このような構成とすることで、容量素子１０５の透過率を向上させることができる。さらに、第１のトランジスタ１０３の第１の酸化物半導体膜１１１と信号線１０９及び導電膜１１３が接する領域には、透明導電膜１１２ａ、１１２ｂが形成されるため、第１の酸化物半導体膜１１１と信号線１０９及び導電膜１１３との接触抵抗を低減させることができる。
With such a structure, the transmittance of the
以下に、図３及び図４に示す表示装置における、その他の構成要素について詳細を記載する。 Details of other components in the display device shown in FIGS. 3 and 4 will be described below.
第１の基板１０２の材質などに大きな制限はないが、少なくとも、表示装置の作製工程において行う熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、プラスチック基板などがあり、ガラス基板としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。また、ステンレス合金などに透光性を有していない基板を用いることもできる。その場合は、基板表面に絶縁膜を設けることが好ましい。なお、第１の基板１０２として石英基板、サファイア基板、単結晶半導体基板、多結晶半導体基板、化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることもできる。
There is no particular limitation on the material and the like of the
走査線１０７及び容量線１１５は大電流を流すため、金属膜で形成することが好ましく、代表的には、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）タンタル（Ｔａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）などの金属材料又はこれらを主成分とする合金材料を用いた、単層構造又は積層構造で設ける。
The
走査線１０７及び容量線１１５の一例としては、シリコンを含むアルミニウムを用いた単層構造、アルミニウム上にチタンを積層する二層構造、窒化チタン上にチタンを積層する二層構造、窒化チタン上にタングステンを積層する二層構造、窒化タンタル上にタングステンを積層する二層構造、銅−マグネシウム−アルミニウム合金上に銅を積層する二層構造、窒化チタン上に銅を積層し、さらにその上にタングステンを形成する三層構造などがある。
As an example of the
また、走査線１０７及び容量線１１５の材料として、後述する画素電極１２１に適用可能な透明導電膜を用いてもよい。
Further, as a material for the
さらに、走査線１０７及び容量線１１５の材料として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物や、窒素を含むＩｎ−Ｓｎ系酸化物や、窒素を含むＩｎ−Ｇａ系酸化物や、窒素を含むＩｎ−Ｚｎ系酸化物や、窒素を含むＳｎ系酸化物や、窒素を含むＩｎ系酸化物や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの材料は５ｅＶ（電子ボルト）以上の仕事関数を有する。走査線１０７（トランジスタ１０３のゲート電極）として窒素を含む金属酸化物を用いることで、トランジスタ１０３のしきい値電圧をプラス方向に変動させることができ、所謂ノーマリーオフ特性を有するトランジスタを実現できる。例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物を用いる場合、少なくとも第１の酸化物半導体膜１１１、及び第２の酸化物半導体膜１１９より高い窒素濃度、具体的には窒素濃度が７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸化物を用いることができる。
Further, as a material of the
なお、走査線１０７及び容量線１１５において、低抵抗材料であるアルミニウムや銅を用いることが好ましい。アルミニウムや銅を用いることで、信号遅延を低減し、表示装置の表示品位を高めることができる。なお、アルミニウムは耐熱性が低く、ヒロック、ウィスカー、あるいはマイグレーションによる不良が発生しやすい。アルミニウムのマイグレーションを防ぐため、アルミニウムに、モリブデン、チタン、タングステンなどの、アルミニウムよりも融点の高い金属材料を積層することが好ましい。また、銅を用いる場合も、マイグレーションによる不良や銅元素の拡散を防ぐため、モリブデン、チタン、タングステンなどの、銅よりも融点の高い金属材料を積層することが好ましい。
Note that the
ゲート絶縁膜１２７は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はＧａ−Ｚｎ系金属酸化物などの絶縁材料を用いた、単層構造又は積層構造で設ける。なお、第１の酸化物半導体膜１１１とゲート絶縁膜１２７との界面特性を向上させるため、ゲート絶縁膜１２７において少なくとも第１の酸化物半導体膜１１１と接する領域は酸化絶縁膜で形成することが好ましい。
The
また、ゲート絶縁膜１２７に、酸素、水素、水などに対するバリア性を有する絶縁膜を設けることで、第１の酸化物半導体膜１１１からの酸素の外部への拡散と、外部から当該酸化物半導体膜への水素、水等の侵入を防ぐことができる。酸素、水素、水等などに対するバリア性を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、窒化シリコンなどがある。
Further, by providing the
また、ゲート絶縁膜１２７は、以下の積層構造とすることが好ましい。第１の窒化シリコン膜として、欠陥量が少ない窒化シリコン膜を設け、第１の窒化シリコン膜上に第２の窒化シリコン膜として、水素脱離量及びアンモニア脱離量の少ない窒化シリコン膜を設け、第２の窒化シリコン膜上に、上記ゲート絶縁膜１２７で羅列した酸化絶縁膜のいずれかを設けることが好ましい。
The
第２の窒化シリコン膜としては、昇温脱離ガス分析法において、水素分子の脱離量が５×１０２１分子／ｃｍ３未満、好ましくは３×１０２１分子／ｃｍ３以下、さらに好ましくは１×１０２１分子／ｃｍ３以下であり、アンモニア分子の脱離量が１×１０２２分子／ｃｍ３未満、好ましくは５×１０２１分子／ｃｍ３以下、さらに好ましくは１×１０２１分子／ｃｍ３以下である窒化絶縁膜を用いることが好ましい。上記第１の窒化シリコン膜及び第２の窒化シリコン膜をゲート絶縁膜１２７の一部として用いることで、ゲート絶縁膜１２７として、欠陥量が少なく、且つ水素及びアンモニアの脱離量の少ないゲート絶縁膜を形成することができる。この結果、ゲート絶縁膜１２７に含まれる水素及び窒素の、第１の酸化物半導体膜１１１への移動量を低減することが可能である。
The second silicon nitride film has a hydrogen molecule desorption amount of less than 5 × 10 21 molecules / cm 3 , preferably 3 × 10 21 molecules / cm 3 or less, more preferably, in a temperature programmed desorption gas analysis method. 1 × 10 21 molecules / cm 3 or less, and the desorption amount of ammonia molecules is less than 1 × 10 22 molecules / cm 3 , preferably 5 × 10 21 molecules / cm 3 or less, more preferably 1 × 10 21 molecules / cm 3. It is preferable to use a nitride insulating film having a size of cm 3 or less. By using the first silicon nitride film and the second silicon nitride film as part of the
酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜及びゲート絶縁膜の界面又はゲート絶縁膜に捕獲準位（界面準位ともいう。）が存在すると、トランジスタのしきい値電圧の変動、代表的にはしきい値電圧のマイナス方向への変動、及びトランジスタがオン状態となるときにドレイン電流が一桁変化するのに必要なゲート電圧を示すサブスレッショルド係数（Ｓ値）の増大の原因となる。この結果、トランジスタごとに電気特性がばらつくという問題がある。このため、ゲート絶縁膜として、欠陥量の少ない窒化シリコン膜を用いることで、また、第１の酸化物半導体膜１１１と接する領域に酸化絶縁膜を設けることで、しきい値電圧のマイナスシフトを低減すると共に、Ｓ値の増大を抑制することができる。
In a transistor including an oxide semiconductor, when a trap level (also referred to as an interface level) exists in the interface between the oxide semiconductor film and the gate insulating film or in the gate insulating film, variation in the threshold voltage of the transistor, Causes a change in threshold voltage in the negative direction and an increase in a subthreshold coefficient (S value) indicating a gate voltage necessary for the drain current to change by an order of magnitude when the transistor is turned on. . As a result, there is a problem that electric characteristics vary from transistor to transistor. Therefore, by using a silicon nitride film with a small amount of defects as the gate insulating film and by providing an oxide insulating film in a region in contact with the first
ゲート絶縁膜１２７の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
The thickness of the
第１の酸化物半導体膜１１１及び第２の酸化物半導体膜１１９は、非晶質構造、単結晶構造、又は多結晶構造とすることができる。また、第１の酸化物半導体膜１１１及び第２の酸化物半導体膜１１９の厚さは、１ｎｍ以上１００ｎｍ以下、好ましくは１ｎｍ以上３０ｎｍ以下、更に好ましくは１ｎｍ以上５０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下とすることである。
The first
第１の酸化物半導体膜１１１及び第２の酸化物半導体膜１１９に適用可能な酸化物半導体として、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１０３のオフ電流を低減することができる。
As an oxide semiconductor that can be used for the first
第１の酸化物半導体膜１１１及び第２の酸化物半導体膜１１９に適用可能な酸化物半導体は、少なくともインジウム（Ｉｎ）若しくは亜鉛（Ｚｎ）を含むことが好ましい。又は、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーの一又は複数を有することが好ましい。
An oxide semiconductor that can be used for the first
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、又はジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）などがある。 Examples of the stabilizer include gallium (Ga), tin (Sn), aluminum (Al), and zirconium (Zr). Other stabilizers include lanthanoids such as lanthanum (La), cerium (Ce), praseodymium (Pr), neodymium (Nd), samarium (Sm), europium (Eu), gadolinium (Gd), terbium (Tb). ), Dysprosium (Dy), holmium (Ho), erbium (Er), thulium (Tm), ytterbium (Yb), lutetium (Lu), and the like.
第１の酸化物半導体膜１１１及び第２の酸化物半導体膜１１９としては、例えば、酸化インジウム、酸化スズ、酸化亜鉛、二種類の金属を含む酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三種類の金属を含む酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四種類の金属を含む酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物を用いることができる。 As the first oxide semiconductor film 111 and the second oxide semiconductor film 119, for example, indium oxide, tin oxide, zinc oxide, an In—Zn-based oxide that is an oxide containing two kinds of metals, Sn— Zn-based oxide, Al-Zn-based oxide, Zn-Mg-based oxide, Sn-Mg-based oxide, In-Mg-based oxide, In-Ga-based oxide, and an oxide containing three kinds of metals In-Ga-Zn-based oxide (also referred to as IGZO), In-Al-Zn-based oxide, In-Sn-Zn-based oxide, Sn-Ga-Zn-based oxide, Al-Ga-Zn-based oxide Sn-Al-Zn-based oxide, In-Zr-Zn-based oxide, In-Ti-Zn-based oxide, In-Sc-Zn-based oxide, In-Y-Zn-based oxide, In-La- Zn-based oxide, In-Ce-Zn-based oxide, In-Pr-Zn-based oxidation In-Nd-Zn-based oxide, In-Sm-Zn-based oxide, In-Eu-Zn-based oxide, In-Gd-Zn-based oxide, In-Tb-Zn-based oxide, In-Dy- Zn-based oxide, In-Ho-Zn-based oxide, In-Er-Zn-based oxide, In-Tm-Zn-based oxide, In-Yb-Zn-based oxide, In-Lu-Zn-based oxide, An In—Sn—Ga—Zn-based oxide, an In—Al—Ga—Zn-based oxide, or an In—Sn—Al—Zn-based oxide that is an oxide containing four kinds of metals can be used.
ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。 Here, the In—Ga—Zn-based oxide means an oxide containing In, Ga, and Zn as main components, and there is no limitation on the ratio of In, Ga, and Zn. Moreover, metal elements other than In, Ga, and Zn may be contained.
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素又は複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。 Alternatively, a material represented by InMO 3 (ZnO) m (m> 0) may be used as the oxide semiconductor. Note that M represents one metal element or a plurality of metal elements selected from Ga, Fe, Mn, and Co, or the above-described element as a stabilizer.
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ系金属酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５の原子数比のＩｎ−Ｓｎ−Ｚｎ系金属酸化物を用いるとよい。なお、金属酸化物の原子数比は、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。 For example, an In—Ga—Zn-based metal with an atomic ratio of In: Ga: Zn = 1: 1: 1, In: Ga: Zn = 2: 2: 1, or In: Ga: Zn = 3: 1: 2 An oxide can be used. Alternatively, In: Sn: Zn = 1: 1: 1, In: Sn: Zn = 2: 1: 3 or In: Sn: Zn = 2: 1: 5 atomic ratio In—Sn—Zn-based metal oxidation Goods should be used. Note that the atomic ratio of the metal oxide includes a variation of plus or minus 20% of the above atomic ratio as an error.
しかし、これらに限られず、必要とする半導体特性及び電気特性（電界効果移動度、しきい値電圧、ばらつき等）に応じて適切な原子数比のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い電界効果移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより、電界効果移動度を上げることができる。 However, the present invention is not limited to these, and those having an appropriate atomic ratio may be used depending on required semiconductor characteristics and electrical characteristics (field effect mobility, threshold voltage, variation, etc.). In order to obtain the required semiconductor characteristics, it is preferable that the carrier density, impurity concentration, defect density, atomic ratio of metal element to oxygen, interatomic distance, density, and the like are appropriate. For example, high field-effect mobility can be obtained relatively easily with an In—Sn—Zn-based oxide. However, field-effect mobility can be increased by reducing the defect density in the bulk also in the case of using an In—Ga—Zn-based oxide.
ここで、酸化物半導体を用いたトランジスタの特徴について記載する。本発明の一態様の表示装置に用いる酸化物半導体を用いたトランジスタは、ｎチャネル型トランジスタである。また、酸化物半導体に含まれる酸素欠損はキャリアを生成することがあり、トランジスタの電気特性及び信頼性を低下させる恐れがある。例えば、トランジスタのしきい値電圧がマイナス方向に変動し、ゲート電圧が０Ｖの場合にドレイン電流が流れてしまうことがある。このように、ゲート電圧が０Ｖの場合にドレイン電流が流れてしまうことをノーマリーオン特性という。なお、ゲート電圧が０Ｖの場合にドレイン電流が流れていないとみなすことができるトランジスタをノーマリーオフ特性という。 Here, characteristics of a transistor including an oxide semiconductor are described. The transistor including an oxide semiconductor used for the display device of one embodiment of the present invention is an n-channel transistor. In addition, oxygen vacancies in the oxide semiconductor may generate carriers, which might reduce the electrical characteristics and reliability of the transistor. For example, the drain current may flow when the threshold voltage of the transistor fluctuates in the negative direction and the gate voltage is 0V. Thus, the drain current flowing when the gate voltage is 0 V is called normally-on characteristics. A transistor that can be regarded as having no drain current flowing when the gate voltage is 0 V is referred to as a normally-off characteristic.
そこで、第１の酸化物半導体膜１１１に含まれる欠陥、代表的には酸素欠損はできる限り低減されていることが好ましい。例えば、磁場の向きを膜面に対して平行に印加した電子スピン共鳴法によるｇ値＝１．９３のスピン密度（酸化物半導体膜に含まれる欠陥密度に相当する。）は、測定器の検出下限以下まで低減されていることが好ましい。酸化物半導体膜に含まれる欠陥、代表的には酸素欠損をできる限り低減することで、トランジスタ１０３がノーマリーオン特性となることを抑制することができ、表示装置の電気特性及び信頼性を向上させることができる。
Therefore, it is preferable that defects included in the first
トランジスタのしきい値電圧のマイナス方向への変動は酸素欠損だけではなく、酸化物半導体に含まれる水素（水などの水素化合物を含む。）によっても引き起こされることがある。酸化物半導体に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（又は酸素が脱離した部分）に欠損（酸素欠損ともいえる。）を形成する。また、水素の一部が酸素と反応することで、キャリアである電子を生成してしまう。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。 Variation in the threshold voltage of the transistor in the negative direction may be caused not only by oxygen vacancies but also by hydrogen (including hydrogen compounds such as water) contained in the oxide semiconductor. Hydrogen contained in the oxide semiconductor reacts with oxygen bonded to a metal atom to become water, and also forms defects (also referred to as oxygen vacancies) in a lattice from which oxygen is released (or a portion from which oxygen is released). . In addition, a part of hydrogen reacts with oxygen to generate electrons as carriers. Therefore, a transistor including an oxide semiconductor containing hydrogen is likely to be normally on.
そこで、第１の酸化物半導体膜１１１は、水素をできる限り低減されていることが好ましい。具体的には、第１の酸化物半導体膜１１１において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
Therefore, it is preferable that the first
また、第１の酸化物半導体膜１１１は、二次イオン質量分析法により得られるアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタ１０３のオフ電流を増大させることがある。
The first
また、第１の酸化物半導体膜１１１に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
In addition, when nitrogen is contained in the first
このように、不純物（水素、窒素、アルカリ金属又はアルカリ土類金属など）をできる限り低減させ、高純度化させた酸化物半導体膜を第１の酸化物半導体膜１１１とすることで、トランジスタ１０３がノーマリーオン特性となることを抑制でき、トランジスタ１０３のオフ電流を極めて低減することができる。従って、良好な電気特性に有する表示装置を作製できる。また、信頼性を向上させた表示装置を作製することができる。
In this manner, the
なお、高純度化された酸化物半導体膜を用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、トランジスタのチャネル幅で除した数値に相当するオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入又は容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜を用いたトランジスタは、オフ電流が著しく小さい。 Note that low off-state current of a transistor including a highly purified oxide semiconductor film can be proved by various experiments. For example, even in an element having a channel width of 1 × 10 6 μm and a channel length L of 10 μm, the off-state current is reduced when the voltage between the source electrode and the drain electrode (drain voltage) is in the range of 1V to 10V. Can be obtained, i.e., 1 × 10 −13 A or less. In this case, it can be seen that the off-state current corresponding to the value divided by the channel width of the transistor is 100 zA / μm or less. In addition, the off-state current was measured using a circuit in which a capacitor and a transistor are connected and charge flowing into or out of the capacitor is controlled by the transistor. In this measurement, a highly purified oxide semiconductor film of the transistor was used for a channel formation region, and the off-state current of the transistor was measured from the change in the amount of charge per unit time of the capacitor. As a result, it was found that when the voltage between the source electrode and the drain electrode of the transistor is 3 V, an even lower off-current of several tens of yA / μm can be obtained. Therefore, a transistor including a highly purified oxide semiconductor film has extremely small off-state current.
また、透光性を有する容量素子１０５の一方の電極の一部として機能する透明導電膜１２０は、酸化インジウム、酸化スズ、及び酸化亜鉛の群から選択された少なくとも一つの酸化物を含む材料を用いる。例えば、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透明導電膜で設ける。透明導電膜１２０の膜厚は、透光性を有する容量素子１０５の一方の電極の一部として機能するため、抵抗値及び透過率を考慮し、実施者が適宜最適な膜厚を選択することができる。透明導電膜１２０の膜厚としては、例えば、１０〜５００ｎｍ、好ましくは、３０〜１００ｎｍとする。
The transparent
トランジスタ１０３のソース電極を含む信号線１０９、トランジスタ１０３のドレイン電極を含む導電膜１１３、及び容量素子１０５の透明導電膜１２０と容量線１１５とを電気的に接続する導電膜１２５は、走査線１０７及び容量線１１５に適用できる材料を用いた、単層構造又は積層構造で設ける。
The
トランジスタ１０３の保護絶縁膜、及び透光性を有する容量素子１０５の誘電体膜として機能する絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２は、ゲート絶縁膜１２７に適用できる材料を用いた絶縁膜である。特に、絶縁膜１２９及び絶縁膜１３１は酸化絶縁膜とし、絶縁膜１３２は窒化絶縁膜とすることが好ましい。また、絶縁膜１３２を窒化絶縁膜とすることで外部から水素や水などの不純物がトランジスタ１０３（特に第１の酸化物半導体膜１１１）に侵入することを抑制できる。なお、絶縁膜１２９は設けない構造であってもよい。
The insulating
また、絶縁膜１２９及び絶縁膜１３１の一方又は双方は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜で有ることが好ましい。このようにすることで、該酸化物半導体膜からの酸素の脱離を防止するとともに、酸素過剰領域に含まれる該酸素を酸化物半導体膜に移動させ、酸素欠損を補填することが可能となる。例えば、昇温脱離ガス分析（以下、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による分析とする。）によって測定される酸素分子の放出量が、１．０×１０１８分子／ｃｍ３以上ある酸化絶縁膜を用いることで、該酸化物半導体膜に含まれる酸素欠損を補填することができる。なお、絶縁膜１２９及び絶縁膜１３１の一方又は双方において、化学量論的組成よりも過剰に酸素を含む領域（酸素過剰領域）が部分的に存在している酸化絶縁膜であってもよく、少なくとも第１の酸化物半導体膜１１１と重畳する領域に酸素過剰領域が存在することで、該酸化物半導体膜からの酸素の脱離を防止するとともに、酸素過剰領域に含まれる酸素を酸化物半導体膜に移動させ、酸素欠損を補填することが可能となる。
In addition, one or both of the insulating
絶縁膜１３１が化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜である場合、絶縁膜１２９は、酸素を透過する酸化絶縁膜とすることが好ましい。なお、絶縁膜１２９において、外部から絶縁膜１２９に入った酸素は、全て絶縁膜１２９を通過して移動せず、絶縁膜１２９にとどまる酸素もある。また、あらかじめ絶縁膜１２９に含まれており、絶縁膜１２９から外部に移動する酸素もある。そこで、絶縁膜１２９は酸素の拡散係数が大きい酸化絶縁膜であることが好ましい。
In the case where the insulating
また、絶縁膜１２９は第１の酸化物半導体膜１１１と接することから、酸素を透過させるだけではなく、第１の酸化物半導体膜１１１との界面準位が低くなる酸化絶縁膜であることが好ましい。例えば、絶縁膜１２９は絶縁膜１３１よりも膜中の欠陥密度が低い酸化絶縁膜であることが好ましい。具体的には、電子スピン共鳴測定によるｇ値＝２．００１（Ｅ´−ｃｅｎｔｅｒ）のスピン密度が３．０×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５．０×１０１６ｓｐｉｎｓ／ｃｍ３以下の酸化絶縁膜である。なお、電子スピン共鳴測定によるｇ値＝２．００１のスピン密度は、絶縁膜１２９に含まれるダングリングボンドの存在量に対応する。
In addition, since the insulating
絶縁膜１２９の厚さは、５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とすることができる。絶縁膜１３１の厚さは、３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とすることができる。
The thickness of the insulating
絶縁膜１３２を窒化絶縁膜とする場合、絶縁膜１２９及び絶縁膜１３１の一方又は双方が窒素に対するバリア性を有する絶縁膜であることが好ましい。例えば、緻密な酸化絶縁膜とすることで窒素に対するバリア性を有することができ、具体的には、２５℃において０．５重量％のフッ酸を用いた場合のエッチング速度が１０ｎｍ／分以下である酸化絶縁膜とすることが好ましい。
In the case where the insulating
なお、絶縁膜１２９及び絶縁膜１３１の一方又は双方を、酸化窒化シリコン又は窒化酸化シリコンなど、窒素を含む酸化絶縁膜とする場合、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）より得られる窒素濃度は、ＳＩＭＳ検出下限以上３×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。このようにすることで、トランジスタ１０３に含まれる第１の酸化物半導体膜１１１への窒素の移動量を少なくすることができる。また、このようにすることで、窒素を含む酸化絶縁膜自体の欠陥量を少なくすることができる。
Note that in the case where one or both of the insulating
絶縁膜１３２として、水素含有量が少ない窒化絶縁膜を設けてもよい。該窒化絶縁膜としては、例えば、ＴＤＳ分析によって測定される水素分子の放出量が、５．０×１０２１ａｔｏｍｓ／ｃｍ３未満であり、好ましくは３．０×１０２１ａｔｏｍｓ／ｃｍ３未満であり、さらに好ましくは１．０×１０２１ａｔｏｍｓ／ｃｍ３未満である窒化絶縁膜である。
As the insulating
絶縁膜１３２は、外部から水素や水などの不純物の侵入を抑制する機能を発揮できる厚さとする。例えば、５０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１５０ｎｍ以下、さらに好ましくは５０ｎｍ以上１００ｎｍ以下とすることができる。
The insulating
画素電極１２１は、酸化インジウム、酸化スズ、及び酸化亜鉛の群から選択された少なくとも一つの酸化物を含む材料を用いる。例えば、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透明導電膜で設ける。
The
次に、第２の基板１５０上に設けられる素子部の構造について説明する。第２の基板１５０上に、遮光膜１５２と、遮光膜１５２上に画素電極１２１と対向して設けられる電極（対向電極１５４）が設けられている。また、対向電極１５４上に配向膜として機能する絶縁膜１５６が設けられている。
Next, the structure of the element portion provided over the
第２の基板１５０は、第１の基板１０２と同様の材料を用いることができる。
The
遮光膜１５２は、バックライト又は外部からの光がトランジスタ１０３に照射されることを抑制する。遮光膜１５２は、金属や、顔料を含む有機樹脂などの材料を用いて形成することができる。なお、遮光膜１５２は、画素１０１のトランジスタ１０３上の他、走査線駆動回路１０４、信号線駆動回路１０６（図１を参照。）等の画素部１００以外の領域に設けてもよい。
The light-blocking
なお、隣り合う遮光膜１５２の間に、所定の波長の光を透過させる機能を有する着色膜（カラーフィルターともいう。）を設けてもよい。さらには、遮光膜１５３及び着色膜と、対向電極１５４の間に、遮光膜１５３及び着色膜等からの不純物が液晶層１６０側への拡散を抑制するために、オーバーコート膜を設けてもよい。
Note that a colored film (also referred to as a color filter) having a function of transmitting light having a predetermined wavelength may be provided between the adjacent
対向電極１５４は、画素電極１２１に示す透明導電膜を適宜用いて設ける。
The
液晶素子１０８は、画素電極１２１、対向電極１５４、及び液晶層１６０を含む。なお、第１の基板１０２の素子部に設けられる配向膜として機能する絶縁膜１５８、及び第２の基板１５０の素子部に設けられる配向膜として機能する絶縁膜１５６によって、液晶層１６０が挟持されている。また、画素電極１２１及び対向電極１５４は液晶層１６０を介して重なる。
The
また、上記表示装置において、偏光部材（偏光基板）の偏光軸を平行になるように設け、該表示装置の表示モードを、電圧を加えていない状態で液晶素子１０８がバックライトなどの光源装置の光を透過させないノーマリーブラックとすることで、画素１０１における遮光膜１５２を設ける領域を縮小できる、又は無くすことができる。この結果、画素密度が２００ｐｐｉ以上さらには３００ｐｐｉ以上である高解像度の表示装置のように１画素が小さい場合でも、開口率を向上させることができる。また、透光性を有する容量素子１０５を用いることでさらに開口率を向上させることができる。
Further, in the above display device, the polarizing member (polarizing substrate) is provided so that the polarization axes thereof are parallel, and the display mode of the display device is set such that the
以上のように、容量素子１０５が透光性を有する構成とすることで、画素１０１内に容量素子１０５を大きく（大面積に）形成することができる。従って、開口率を高めつつ、電荷容量を増大させた表示装置を得ることができる。この結果、表示品位の優れた表示装置を得ることができる。
As described above, when the
また、第１の酸化物半導体膜１１１とソース電極として機能する信号線１０９及びドレイン電極として機能する導電膜１１３との間に透明導電膜１１２ａ、１１２ｂが設けられる構成である。このような構成とすることで、酸化物半導体膜とソース電極及びドレイン電極との接触抵抗を低減させることができる。また、同時に該透明導電膜を用いて、透光性を有する容量素子の一方の電極を形成することができるため、作製工程を低減できる。
In addition, transparent
（実施の形態２）
本実施の形態では、先の実施の形態１の図３に示す表示装置の第１の基板１０２上に設けられる素子部の作製方法について、図５及び図６を用いて説明する。
(Embodiment 2)
In this embodiment, a method for manufacturing an element portion provided over the
〈表示装置の作製方法〉
まず、第１の基板１０２に走査線１０７及び容量線１１５を形成し、走査線１０７及び容量線１１５を覆うように後にゲート絶縁膜１２７に加工される絶縁膜１２６を形成し、絶縁膜１２６の走査線１０７と重畳する領域に第１の酸化物半導体膜１１１と透明導電膜１１２との積層を形成し、後に容量素子１０５が形成される領域に第２の酸化物半導体膜１１９と透明導電膜１２０との積層を形成する（図５（Ａ）参照）。
<Method for manufacturing display device>
First, the
なお、後に容量素子１０５が形成される領域に第２の酸化物半導体膜１１９を形成しないことで、図４に示す本発明の一態様である表示装置を作製することができる。
Note that by not forming the second
走査線１０７及び容量線１１５は、実施の形態１に列挙した材料を用いて導電膜を形成し、該導電膜上にマスクを形成し、該マスクを用いて加工することにより形成できる。該導電膜は、蒸着法、ＰＥ−ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。なお、該導電膜の厚さは特に限定されず、形成する時間や所望の抵抗率などを考慮して決めることができる。該マスクは、例えばフォトリソグラフィ工程によって形成したレジストマスクとすることができる。また、該導電膜の加工はドライエッチング及びウェットエッチングの一方又は双方によって行うことができる。
The
絶縁膜１２６は、ゲート絶縁膜１２７に適用可能な材料を用いて、ＰＥ−ＣＶＤ法又はスパッタリング法などの各種成膜方法を用いて形成することができる。
The insulating
第１の酸化物半導体膜１１１、第２の酸化物半導体膜１１９、透明導電膜１１２、及び透明導電膜１２０は、実施の形態１に列挙した酸化物半導体膜と、実施の形態１に列挙した透明導電膜を用いて、酸化物半導体膜と透明導電膜の積層膜を形成し、該透明導電膜上にマスクを形成し、該マスクを用いて加工することにより形成できる。酸化物半導体膜と透明導電膜の積層構造とすることで、例えば、マスクとして、フォトリソグラフィ工程によって形成したレジストマスクを用いて加工する場合、チャネル形成領域が形成される第１の酸化物半導体膜１１１に直接レジストマスクが接しないため、該レジストマスク中に混入している不純物等が第１の酸化物半導体膜１１１に付着する可能性が低減されるため、好適である。
The first
また、酸化物半導体膜及び透明導電膜は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法などを用いて形成することができる。なお、酸化物半導体膜及び透明導電膜は、例えば、マルチテャンバータイプのスパッタリング装置を用いて、真空中で連続して形成すると好適である。 The oxide semiconductor film and the transparent conductive film can be formed by a sputtering method, a coating method, a pulse laser deposition method, a laser ablation method, or the like. Note that the oxide semiconductor film and the transparent conductive film are preferably formed successively in a vacuum using, for example, a multi-chamber type sputtering apparatus.
スパッタリング法で上記酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置又はＤＣ電源装置などを適宜用いることができる。スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素雰囲気、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。 In the case where the oxide semiconductor film is formed by a sputtering method, an RF power supply device, an AC power supply device, a DC power supply device, or the like can be used as appropriate as a power supply device for generating plasma. As the sputtering gas, a rare gas (typically argon), an oxygen atmosphere, a mixed gas of a rare gas and oxygen is appropriately used. Note that in the case of a mixed gas of a rare gas and oxygen, it is preferable to increase the gas ratio of oxygen to the rare gas. The target may be selected as appropriate in accordance with the composition of the oxide semiconductor film to be formed.
また、酸化物半導体膜及び透明導電膜の加工は、ドライエッチング及びウェットエッチングの一方又は双方によって行うことができる。所望の形状にエッチングできるよう、材料に合わせてエッチング条件（エッチングガスやエッチング液、エッチング時間、温度など）を適宜設定する。 The oxide semiconductor film and the transparent conductive film can be processed by one or both of dry etching and wet etching. Etching conditions (such as an etching gas, an etchant, etching time, and temperature) are set as appropriate depending on the material so that the film can be etched into a desired shape.
第１の酸化物半導体膜１１１、第２の酸化物半導体膜１１９、透明導電膜１１２、及び透明導電膜１２０を形成した後に、加熱処理をし、第１の酸化物半導体膜１１１及び第２の酸化物半導体膜１１９の脱水素化又は脱水化をすることが好ましい。該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。なお、該加熱処理は第１の酸化物半導体膜１１１及び第２の酸化物半導体膜１１９に加工する前の酸化物半導体膜、または酸化物半導体膜と透明導電膜の積層膜に行ってもよい。
After the first
また、上記加熱処理において、加熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、又は熱輻射によって、被処理物を加熱する装置であっても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。 In the heat treatment, the heat treatment apparatus is not limited to an electric furnace, and may be a device that heats an object to be processed by heat conduction or heat radiation from a medium such as a heated gas. For example, a rapid thermal annealing (RTA) device such as a GRTA (Gas Rapid Thermal Anneal) device or an LRTA (Lamp Rapid Thermal Anneal) device can be used. The LRTA apparatus is an apparatus that heats an object to be processed by radiation of light (electromagnetic waves) emitted from a lamp such as a halogen lamp, a metal halide lamp, a xenon arc lamp, a carbon arc lamp, a high pressure sodium lamp, or a high pressure mercury lamp. The GRTA apparatus is an apparatus that performs heat treatment using a high-temperature gas.
上記加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、又は希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、又は希ガスに水素、水などが含まれないことが好ましい。不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、処理時間は３分〜２４時間とする。 The heat treatment may be performed in an atmosphere of nitrogen, oxygen, ultra-dry air (air with a water content of 20 ppm or less, preferably 1 ppm or less, preferably 10 ppb or less), or a rare gas (such as argon or helium). . Note that it is preferable that hydrogen, water, and the like be not contained in the nitrogen, oxygen, ultra-dry air, or the rare gas. After heating in an inert gas atmosphere, heating may be performed in an oxygen atmosphere. The processing time is 3 minutes to 24 hours.
なお、第１の基板１０２と、走査線１０７及び容量線１１５並びにゲート絶縁膜１２７との間には下地絶縁膜を設ける場合、該下地絶縁膜は、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウムなどで形成することができる。なお、下地絶縁膜として、窒化シリコン、酸化ガリウム、酸化イットリウム、酸化アルミニウムなどで形成することで、第１の基板１０２から不純物、代表的にはアルカリ金属、水、水素などが第１の酸化物半導体膜１１１に拡散することを抑制できる。下地絶縁膜は、スパッタリング法又はＰＥ−ＣＶＤ法を用いて形成することができる。
Note that in the case where a base insulating film is provided between the
次に、絶縁膜１２６に容量線１１５に達する開口１２３を形成する。なお、絶縁膜１２６は、開口１２３が設けられることでゲート絶縁膜１２７となる。その後、トランジスタ１０３のソース電極を含む信号線１０９、トランジスタ１０３のドレイン電極を含む導電膜１１３、透明導電膜１２０と容量線１１５と、を電気的に接続する導電膜１２５を形成する。また、信号線１０９、導電膜１１３、及び導電膜１２５を形成する際に、同時に信号線１０９と導電膜１１３間の透明導電膜１１２を加工し、透明導電膜１１２ａ及び透明導電膜１１２ｂを形成する（図５（Ｂ）参照）。
Next, an
開口１２３は、絶縁膜１２６の容量線１１５と重畳する領域の一部が露出されるようにマスクを形成し、該マスクを用いて加工することで形成できる。なお、該マスク及び該加工は、走査線１０７及び容量線１１５と同じようにして行うことができる。
The
信号線１０９、導電膜１１３及び導電膜１２５は、信号線１０９、導電膜１１３及び導電膜１２５に適用できる材料を用いて導電膜を形成し、該導電膜上にマスクを形成し、該マスクを用いて加工することにより形成できる。該マスク及び該加工は、走査線１０７及び容量線１１５と同じようにして行うことができる。
The
透明導電膜１１２ａ及び透明導電膜１１２ｂは、透明導電膜１１２を加工することで形成できる。透明導電膜１１２の加工は、信号線１０９、導電膜１１３、及び導電膜１２５を形成した後、所望の領域にマスクを形成し、該マスクを用いて加工することにより形成できる。ただし、信号線１０９、導電膜１１３、及び導電膜１２５と、透明導電膜１１２を加工するマスクを別マスクで形成するとマスク枚数が増加するため、同一のマスクで形成すると好適である。同一のマスクでの形成方法としては、例えば、信号線１０９、導電膜１１３、及び導電膜１２５を形成する際に、多階調マスク（ハーフトーンマスク、またはグレートーンマスクともいう）を用いると、製造工程が増加せずに、透明導電膜１１２を加工（分断）できるため好適である。
The transparent
なお、透明導電膜１１２を加工する際に、第１の酸化物半導体膜１１１も加工され、凹型の形状となることがある。
Note that when the transparent
上記の工程によって、第１の酸化物半導体膜１１１上の透明導電膜１１２の一部が取り除かれ、トランジスタ１０３に形成されるチャネル領域は、第１の酸化物半導体膜１１１のみとなる。
Through the above process, part of the transparent
また、トランジスタ１０３のソース電極を含む信号線１０９と、第１の酸化物半導体膜１１１の間には、透明導電膜１１２ａが形成されており、トランジスタ１０３のドレイン電極を含む導電膜１１３と、第１の酸化物半導体膜１１１の間には、透明導電膜１１２ｂが形成されている。透明導電膜１１２ａ、及び透明導電膜１１２ｂにより、第１の酸化物半導体膜１１１とソース電極及びドレイン電極との接触抵抗を低くすることができるため、好適である。
Further, a transparent
次に、第１の酸化物半導体膜１１１、透明導電膜１２０、信号線１０９、導電膜１１３、導電膜１２５、及びゲート絶縁膜１２７上に絶縁膜１２８を形成し、絶縁膜１２８上に絶縁膜１３０を形成し、絶縁膜１３０上に絶縁膜１３３を形成する（図６（Ａ）参照）。
Next, an insulating
なお、絶縁膜１２８、絶縁膜１３０、及び絶縁膜１３３は真空中で連続して形成することが好ましい。このようにすることで、絶縁膜１２８、絶縁膜１３０、及び絶縁膜１３３のそれぞれの界面に不純物が混入することを抑制することができる。また、図６（Ａ）において、絶縁膜１２８と絶縁膜１３０の界面は破線で表している。絶縁膜１２８と絶縁膜１３０に用いる材料が同種の組成である場合、絶縁膜１２８と絶縁膜１３０の界面が明確に分からない場合がある。
Note that the insulating
絶縁膜１２８は、絶縁膜１２９に適用可能な材料を用いて、ＰＥ−ＣＶＤ法又はスパッタリング法などの各種成膜方法を用いて形成することができる。絶縁膜１３０は、絶縁膜１３１に適用可能な材料を用いて形成できる。絶縁膜１３３は、絶縁膜１３２に適用可能な材料を用いて形成できる。
The insulating
絶縁膜１２８（絶縁膜１２９）に第１の酸化物半導体膜１１１との界面準位密度が低くなる酸化絶縁膜を適用する場合、絶縁膜１２８（絶縁膜１２９）は以下の形成条件を用いて形成できる。なお、ここでは該酸化絶縁膜として、酸化シリコン膜又は酸化窒化シリコン膜を形成する場合について記載する。形成条件は、ＰＥ−ＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスのシリコンを含む堆積性気体及び酸化性気体を導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは４０Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件である。
In the case where an oxide insulating film whose interface state density with the first
シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シランなどがある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素などがある。 Typical examples of the deposition gas containing silicon include silane, disilane, trisilane, and fluorinated silane. Examples of the oxidizing gas include oxygen, ozone, dinitrogen monoxide, and nitrogen dioxide.
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、絶縁膜１２８（絶縁膜１２９）に含まれる水素含有量を低減することが可能であると共に、絶縁膜１２８（絶縁膜１２９）に含まれるダングリングボンドを低減することができる。絶縁膜１３０（絶縁膜１３１）から移動する酸素は、絶縁膜１２８（絶縁膜１２９）に含まれるダングリングボンドによって捕獲される場合があるため、絶縁膜１２８（絶縁膜１２９）に含まれるダングリングボンドが低減されていると、絶縁膜１３０（絶縁膜１３１）に含まれる酸素を効率よく第１の酸化物半導体膜１１１及び第２の酸化物半導体膜１１９へ移動させ、第１の酸化物半導体膜１１１及び第２の酸化物半導体膜１１９に含まれる酸素欠損を補填することが可能である。この結果、酸化物半導体膜に混入する水素量を低減できると共に酸化物半導体膜に含まれる酸素欠損を低減させることが可能である。
Note that the amount of hydrogen contained in the insulating film 128 (insulating film 129) can be reduced by increasing the amount of oxidizing gas with respect to the deposition gas containing silicon by 100 times or more, and the insulating film 128 ( Dangling bonds contained in the insulating film 129) can be reduced. Since oxygen moving from the insulating film 130 (insulating film 131) may be trapped by dangling bonds included in the insulating film 128 (insulating film 129), dangling included in the insulating film 128 (insulating film 129). When the bond is reduced, oxygen contained in the insulating film 130 (the insulating film 131) is efficiently transferred to the first
絶縁膜１３０（絶縁膜１３１）を上記の酸素過剰領域を含む酸化絶縁膜又は化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜とする場合、絶縁膜１３０（絶縁膜１３１）は以下の形成条件を用いて形成できる。なお、ここでは該酸化絶縁膜として、酸化シリコン膜又は酸化窒化シリコン膜を形成する場合について記載する。形成条件は、ＰＥ−ＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２６０℃以下、さらに好ましくは１８０℃以上２３０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する、ことである。 In the case where the insulating film 130 (insulating film 131) is an oxide insulating film including the oxygen-excess region or an oxide insulating film containing more oxygen than the stoichiometric composition, the insulating film 130 (insulating film 131) is used. Can be formed using the following formation conditions. Note that the case where a silicon oxide film or a silicon oxynitride film is formed as the oxide insulating film is described here. The formation condition is that the substrate placed in the evacuated processing chamber of the PE-CVD apparatus is held at 180 ° C. or higher and 260 ° C. or lower, more preferably 180 ° C. or higher and 230 ° C. or lower, and a source gas is introduced into the processing chamber. 100Pa above the pressure in the processing chamber Te 250Pa or less, more preferably not more than 200Pa above 100Pa, processing electrode provided indoors 0.17 W / cm 2 or more 0.5 W / cm 2 or less, more preferably 0.25 W / cm 2 or 0.35 W / cm 2 for supplying a less high frequency power, is that.
絶縁膜１３０（絶縁膜１３１）の原料ガスは、絶縁膜１２８（絶縁膜１２９）に適用できる原料ガスとすることができる。 The source gas for the insulating film 130 (insulating film 131) can be a source gas applicable to the insulating film 128 (insulating film 129).
絶縁膜１３０（絶縁膜１３１）の形成条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜１３０中における酸素含有量が化学量論的組成よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化絶縁膜を形成することができる。また、第１の酸化物半導体膜１１１上に絶縁膜１２８（絶縁膜１２９）が設けられている。このため、絶縁膜１３０（絶縁膜１３１）の形成工程において、絶縁膜１２８（絶縁膜１２９）が第１の酸化物半導体膜１１１の保護膜となる。この結果、パワー密度の高い高周波電力を用いて絶縁膜１３０（絶縁膜１３１）を形成しても、第１の酸化物半導体膜１１１へのダメージを抑制できる。
As a condition for forming the insulating film 130 (insulating film 131), by supplying high-frequency power having the above power density in the reaction chamber at the above pressure, the decomposition efficiency of the source gas in plasma is increased, oxygen radicals are increased, and the source gas is increased. As the oxidation proceeds, the oxygen content in the insulating
また、絶縁膜１３０（絶縁膜１３１）は、膜厚を厚くすることで加熱によって脱離する酸素の量を多くすることができることから、絶縁膜１３０（絶縁膜１３１）は、絶縁膜１２８（絶縁膜１２９）より厚く設けることが好ましい。絶縁膜１２８（絶縁膜１２９）を設けることで絶縁膜１３０（絶縁膜１３１）を厚く設ける場合でも被覆性を良好にすることができる。 Further, since the insulating film 130 (insulating film 131) can increase the amount of oxygen desorbed by heating by increasing the film thickness, the insulating film 130 (insulating film 131) has the insulating film 128 (insulating film). It is preferable to provide a thicker film 129). By providing the insulating film 128 (insulating film 129), the coverage can be improved even when the insulating film 130 (insulating film 131) is provided thick.
絶縁膜１３３（絶縁膜１３２）を水素含有量が少ない窒化絶縁膜で設ける場合、絶縁膜１３３（絶縁膜１３２）は以下の形成条件を用いて形成できる。なお、ここでは該窒化絶縁膜として、窒化シリコン膜を形成する場合について記載する。該形成条件は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下とし、好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する、ことである。 In the case where the insulating film 133 (insulating film 132) is formed using a nitride insulating film with low hydrogen content, the insulating film 133 (insulating film 132) can be formed using the following formation conditions. Note that here, a case where a silicon nitride film is formed as the nitride insulating film is described. The forming condition is that the substrate placed in the evacuated processing chamber of the plasma CVD apparatus is held at 80 ° C. or higher and 400 ° C. or lower, more preferably 200 ° C. or higher and 370 ° C. or lower, and a source gas is introduced into the processing chamber. The pressure in the processing chamber is 100 Pa or more and 250 Pa or less, preferably 100 Pa or more and 200 Pa or less, and high frequency power is supplied to the electrode provided in the processing chamber.
絶縁膜１３３（絶縁膜１３２）の原料ガスとしては、シリコンを含む堆積性気体、窒素、及びアンモニアを用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シランなどがある。また、窒素の流量は、アンモニアの流量に対して５倍以上５０倍以下、好ましくは１０倍以上５０倍以下とすることが好ましい。なお、原料ガスとしてアンモニアを用いることで、シリコンを含む堆積性気体及び窒素の分解を促すことができる。これは、アンモニアがプラズマエネルギーや熱エネルギーによって解離し、解離することで生じるエネルギーが、シリコンを含む堆積性気体分子の結合及び窒素分子の結合の分解に寄与するためである。このようにすることで、水素含有量が少なく、外部から水素や水などの不純物の侵入を抑制することが可能な窒化シリコン膜を形成することができる。 As a source gas for the insulating film 133 (insulating film 132), a deposition gas containing silicon, nitrogen, and ammonia are preferably used. Typical examples of the deposition gas containing silicon include silane, disilane, trisilane, and fluorinated silane. Further, the flow rate of nitrogen is preferably 5 times to 50 times, preferably 10 times to 50 times the ammonia flow rate. Note that by using ammonia as a source gas, decomposition of a deposition gas containing silicon and nitrogen can be promoted. This is because ammonia is dissociated by plasma energy or thermal energy, and the energy generated by the dissociation contributes to the decomposition of the bonds of the deposition gas molecules including silicon and the bonds of the nitrogen molecules. By doing so, a silicon nitride film having a low hydrogen content and capable of suppressing entry of impurities such as hydrogen and water from the outside can be formed.
少なくとも絶縁膜１３０（絶縁膜１３１）を形成した後に加熱処理を行い、絶縁膜１２８（絶縁膜１２９）又は絶縁膜１３０（絶縁膜１３１）に含まれる過剰酸素を第１の酸化物半導体膜１１１に移動させ、第１の酸化物半導体膜１１１の酸素欠損を補填することが好ましい。なお、該加熱処理は、第１の酸化物半導体膜１１１及び第２の酸化物半導体膜１１９の脱水素化又は脱水化を行う加熱処理の詳細を参照して適宜行うことができる。
Heat treatment is performed after at least the insulating film 130 (insulating film 131) is formed, and excess oxygen contained in the insulating film 128 (insulating film 129) or the insulating film 130 (insulating film 131) is added to the first
次に、絶縁膜１２８、絶縁膜１３０、及び絶縁膜１３３の導電膜１１３と重畳する領域に、導電膜１１３に達する開口１１７を形成する。開口１１７の形成により、絶縁膜１２８、絶縁膜１３０、及び絶縁膜１３３は、各々分断され絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２となる。その後、導電膜１１３、及び絶縁膜１３２上に透光性の導電膜を形成し、所望の領域に加工することで、画素電極１２１を形成する（図６（Ｂ）参照）。
Next, an
開口１１７は、開口１２３と同様にして形成することができる。また、画素電極１２１は、実施の形態１に列挙した材料を用い、開口１１７を介して導電膜１１３に接する透光性の導電膜を形成し、該導電膜上にマスクを形成し、該マスクを用いて加工することにより形成できる。なお、該マスク及び該加工は、走査線１０７、及び容量線１１５と同じようにして行うことができる。
The
以上の工程によって、本発明の一態様である表示装置を形成することができる。 Through the above steps, the display device which is one embodiment of the present invention can be formed.
以上のように、容量素子１０５が透光性を有する構成とすることで、画素１０１内に容量素子１０５を大きく（大面積に）形成することができる。従って、開口率を高めつつ、電荷容量を増大させた表示装置を得ることができる。この結果、表示品位の優れた表示装置を得ることができる。
As described above, when the
また、第１の酸化物半導体膜１１１とソース電極として機能する信号線１０９及びドレイン電極として機能する導電膜１１３との間に透明導電膜１１２ａ、１１２ｂが設けられる構成である。このような構成とすることで、酸化物半導体膜とソース電極及びドレイン電極との接触抵抗を低減させることができる。また、同時に該透明導電膜を用いて、透光性を有する容量素子の一方の電極を形成することができるため、作製工程を低減できる。
In addition, transparent
本実施の形態は、他の実施の形態に示す構成等と適宜組み合わせて用いても良い。 This embodiment may be combined with any of the structures and the like described in the other embodiments as appropriate.
（実施の形態３）
本実施の形態においては、本発明の一態様である表示装置について、実施の形態１及び実施の形態２に示す構成と異なる構成について、図７乃至図１３を用いて説明する。なお、図７乃至図１３に示す表示装置においては、液晶層および対向側の第２の基板に形成される素子等については、図３に示す構成と同様であるため、省略して図示している。
(Embodiment 3)
In this embodiment, a structure which is different from those described in Embodiments 1 and 2 of the display device which is one embodiment of the present invention will be described with reference to FIGS. Note that in the display device shown in FIGS. 7 to 13, the liquid crystal layer and the elements formed on the second substrate on the opposite side are the same as those shown in FIG. Yes.
〈表示装置の構成の変形例１〉
まず、図７および図８を用いて表示装置の構成の変形例１について説明を行う。ここでは、図２および図３で説明した容量素子１０５と異なる容量素子１４５についてのみ説明する。図７は画素１４１の上面図であり、図８は図７の一点鎖線Ｃ１−Ｃ２間、および一点鎖線Ｄ１−Ｄ２間の断面図である。
<Modification Example 1 of Configuration of Display Device>
First, a first modification of the configuration of the display device will be described with reference to FIGS. Here, only a
画素１４１において、容量素子１４５の一方の電極として機能する第２の酸化物半導体膜１１９と、第２の酸化物半導体膜１１９上に形成される透明導電膜１２０は、容量線１１５と開口１４３において直接接している。図３に示す容量素子１０５のように、導電膜１２５を介さずに第２の酸化物半導体膜１１９及び透明導電膜１２０と、容量線１１５が直接接しており、遮光膜となる導電膜１２５が形成されないため、画素１４１の開口率をさらに高めることができる。
In the
また、図８においては、開口１４３を容量線１１５上にのみ設けたが、図９に示すように、容量線１１５及び第１の基板１０２のそれぞれ一部が露出するように開口を設け、容量線１１５及び第１の基板１０２上に第２の酸化物半導体膜１１９を形成して、第２の酸化物半導体膜１１９が容量線１１５と接する面積を増大させてもよい。
In FIG. 8, the
〈表示装置の構成の変形例２〉
次に、図１０および図１１を用いて表示装置の構成の変形例２について説明を行う。ここでは、図２および図３で説明した容量素子１０５と異なる容量素子１７５について説明する。図１０は画素１７１の上面図であり、図１１は図１０の一点鎖線Ｅ１−Ｅ２間、および一点鎖線Ｆ１−Ｆ２間の断面図である。
<Modification Example 2 of Configuration of Display Device>
Next, a second modification of the configuration of the display device will be described with reference to FIGS. 10 and 11. Here, a
画素１７１において、絶縁膜１２９、絶縁膜１３１、および絶縁膜１３２に透明導電膜１２０に達する開口１３９が設けられ、ゲート絶縁膜１２７、絶縁膜１２９、絶縁膜１３１、絶縁膜１３２に導電膜１３５に達する開口１３８が設けられている。また、開口１３９、開口１３８、および絶縁膜１３２を覆うように導電膜１３７が形成されている。
In the
容量素子１７５は、画素電極１２４が一方の電極として機能し、第２の酸化物半導体膜１１９及び透明導電膜１２０が他方の電極として機能する。なお、第２の酸化物半導体膜１１９及び透明導電膜１２０は、画素電極１２４と同一工程で形成された導電膜１３７を介して、走査線１０７と同一工程で形成された導電膜１３５と接続されている。このような接続方法とすることで、開口１１７、開口１３９、および開口１３８を同一工程で形成できるため、マスク枚数を削減することができる。
In the
〈表示装置の構成の変形例３〉
次に、図１２および図１３を用いて表示装置の構成の変形例３について説明を行う。ここでは、図１０および図１１で説明した容量素子１７５と異なる容量素子１８５について説明する。図１２は画素１８１の上面図であり、図１３は図１２の一点鎖線Ｇ１−Ｇ２間、および一点鎖線Ｈ１−Ｈ２間の断面図である。
<Modification 3 of Configuration of Display Device>
Next, modification 3 of the configuration of the display device will be described with reference to FIGS. Here, a
画素１８１において、絶縁膜１２９、絶縁膜１３１、および絶縁膜１３２に導電膜１１３と同一工程で形成される導電膜１４８に達する開口１４９が設けられ、ゲート絶縁膜１２７、絶縁膜１２９、絶縁膜１３１、絶縁膜１３２に導電膜１３５に達する開口１３８が設けられている。また、開口１３８、開口１４９、および絶縁膜１３２を覆うように導電膜１３７が形成されている。
In the
容量素子１８５は、画素電極１２４が一方の電極として機能し、第２の酸化物半導体膜１１９及び透明導電膜１２０が他方の電極として機能する。なお、第２の酸化物半導体膜１１９及び透明導電膜１２０は、導電膜１４８および画素電極１２４と同一工程で形成された導電膜１３７を介して、走査線１０７と同一工程で形成された導電膜１３５と接続されている。このような接続方法とすることで、開口１１７、開口１４９、および開口１３８を同一工程で形成できるため、マスク枚数を削減することができる。また、透明導電膜１２０と導電膜１３７との間に導電膜１４８を形成することによって、接続抵抗を低減させることができる。
In the
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。 Note that the structure and the like described in this embodiment can be combined as appropriate with any of the structures described in the other embodiments.
（実施の形態４）
本実施の形態においては、本発明の一態様である表示装置について、用いることのできる酸化物半導体膜について、以下詳細に説明を行う。
(Embodiment 4)
In this embodiment, an oxide semiconductor film that can be used for the display device which is one embodiment of the present invention will be described in detail below.
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。 An oxide semiconductor film is roughly classified into a non-single-crystal oxide semiconductor film and a single-crystal oxide semiconductor film. The non-single-crystal oxide semiconductor film refers to a CAAC-OS (C Axis Crystalline Oxide Semiconductor) film, a polycrystalline oxide semiconductor film, a microcrystalline oxide semiconductor film, an amorphous oxide semiconductor film, or the like.
まずは、ＣＡＡＣ−ＯＳ膜について説明する。 First, the CAAC-OS film is described.
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。 The CAAC-OS film is one of oxide semiconductor films having a plurality of c-axis aligned crystal parts.
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。 When the CAAC-OS film is observed with a transmission electron microscope (TEM), a clear boundary between crystal parts, that is, a grain boundary (also referred to as a grain boundary) cannot be confirmed. Therefore, it can be said that the CAAC-OS film is unlikely to decrease in electron mobility due to crystal grain boundaries.
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。 When the CAAC-OS film is observed by TEM (cross-sectional TEM observation) from a direction substantially parallel to the sample surface, it can be confirmed that metal atoms are arranged in layers in the crystal part. Each layer of metal atoms has a shape reflecting unevenness of a surface (also referred to as a formation surface) or an upper surface on which the CAAC-OS film is formed, and is arranged in parallel with the formation surface or the upper surface of the CAAC-OS film. .
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。 On the other hand, when the CAAC-OS film is observed by TEM (planar TEM observation) from a direction substantially perpendicular to the sample surface, it can be confirmed that metal atoms are arranged in a triangular shape or a hexagonal shape in the crystal part. However, there is no regularity in the arrangement of metal atoms between different crystal parts.
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。 From the cross-sectional TEM observation and the planar TEM observation, it is found that the crystal part of the CAAC-OS film has orientation.
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。 In this specification, “parallel” refers to a state in which two straight lines are arranged at an angle of −10 ° to 10 °. Therefore, the case of −5 ° to 5 ° is also included. “Vertical” refers to a state in which two straight lines are arranged at an angle of 80 ° to 100 °. Therefore, the case of 85 ° to 95 ° is also included.
また、ＣＡＡＣ−ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただし、ＣＡＡＣ−ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域を形成する場合がある。例えば、平面ＴＥＭ像において、２５００ｎｍ２以上、５μｍ２以上または１０００μｍ２以上となる結晶領域が観察される場合がある。 In addition, most crystal parts included in the CAAC-OS film fit in a cube whose one side is less than 100 nm. Therefore, the case where a crystal part included in the CAAC-OS film fits in a cube whose one side is less than 10 nm, less than 5 nm, or less than 3 nm is included. Note that a plurality of crystal parts included in the CAAC-OS film may be connected to form one large crystal region. For example, in a planar TEM image, a crystal region that is 2500 nm 2 or more, 5 μm 2 or more, or 1000 μm 2 or more may be observed.
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。 When structural analysis is performed on a CAAC-OS film using an X-ray diffraction (XRD) apparatus, for example, in the analysis of a CAAC-OS film having an InGaZnO 4 crystal by an out-of-plane method, A peak may appear when the diffraction angle (2θ) is around 31 °. Since this peak is attributed to the (009) plane of the InGaZnO 4 crystal, the CAAC-OS film crystal has c-axis orientation, and the c-axis is in a direction substantially perpendicular to the formation surface or the top surface. Can be confirmed.
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。 On the other hand, when the CAAC-OS film is analyzed by an in-plane method in which X-rays are incident from a direction substantially perpendicular to the c-axis, a peak may appear when 2θ is around 56 °. This peak is attributed to the (110) plane of the InGaZnO 4 crystal. In the case of a single crystal oxide semiconductor film of InGaZnO 4 , when 2θ is fixed in the vicinity of 56 ° and analysis (φ scan) is performed while rotating the sample with the normal vector of the sample surface as the axis (φ axis), Six peaks attributed to the crystal plane equivalent to the (110) plane are observed. On the other hand, in the case of a CAAC-OS film, a peak is not clearly observed even when φ scan is performed with 2θ fixed at around 56 °.
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。 From the above, in the CAAC-OS film, the orientation of the a-axis and the b-axis is irregular between different crystal parts, but the c-axis is aligned, and the c-axis is a normal line of the formation surface or the top surface. It can be seen that the direction is parallel to the vector. Therefore, each layer of metal atoms arranged in a layer shape confirmed by the above-mentioned cross-sectional TEM observation is a plane parallel to the ab plane of the crystal.
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。 Note that the crystal part is formed when a CAAC-OS film is formed or when crystallization treatment such as heat treatment is performed. As described above, the c-axis of the crystal is oriented in a direction parallel to the normal vector of the formation surface or the top surface of the CAAC-OS film. Therefore, for example, when the shape of the CAAC-OS film is changed by etching or the like, the c-axis of the crystal may not be parallel to the normal vector of the formation surface or the top surface of the CAAC-OS film.
また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部の割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成されることもある。 In the CAAC-OS film, the distribution of c-axis aligned crystal parts is not necessarily uniform. For example, in the case where the crystal part of the CAAC-OS film is formed by crystal growth from the vicinity of the upper surface of the CAAC-OS film, the ratio of the crystal part in which the region near the upper surface is c-axis aligned than the region near the formation surface May be higher. In addition, in the case where an impurity is added to the CAAC-OS film, the region to which the impurity is added may be changed, and a region having a different ratio of partially c-axis aligned crystal parts may be formed.
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。 Note that when the CAAC-OS film including an InGaZnO 4 crystal is analyzed by an out-of-plane method, a peak may also appear when 2θ is around 36 ° in addition to the peak where 2θ is around 31 °. A peak at 2θ of around 36 ° indicates that a crystal having no c-axis alignment is included in part of the CAAC-OS film. The CAAC-OS film preferably has a peak at 2θ of around 31 ° and no peak at 2θ of around 36 °.
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。 The CAAC-OS film is an oxide semiconductor film with a low impurity concentration. The impurity is an element other than the main component of the oxide semiconductor film, such as hydrogen, carbon, silicon, or a transition metal element. In particular, an element such as silicon, which has a stronger bonding force with oxygen than the metal element included in the oxide semiconductor film, disturbs the atomic arrangement of the oxide semiconductor film by depriving the oxide semiconductor film of oxygen, and has crystallinity. It becomes a factor to reduce. In addition, heavy metals such as iron and nickel, argon, carbon dioxide, and the like have large atomic radii (or molecular radii). Therefore, if they are contained inside an oxide semiconductor film, the atomic arrangement of the oxide semiconductor film is disturbed, resulting in crystallinity. It becomes a factor to reduce. Note that the impurity contained in the oxide semiconductor film might serve as a carrier trap or a carrier generation source.
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。 The CAAC-OS film is an oxide semiconductor film with a low density of defect states. For example, oxygen vacancies in the oxide semiconductor film can serve as carrier traps or can generate carriers by capturing hydrogen.
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。 A low impurity concentration and a low density of defect states (small number of oxygen vacancies) is called high purity intrinsic or substantially high purity intrinsic. A highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has few carrier generation sources, and thus can have a low carrier density. Therefore, a transistor including the oxide semiconductor film rarely has electrical characteristics (also referred to as normally-on) in which the threshold voltage is negative. A highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has few carrier traps. Therefore, a transistor including the oxide semiconductor film has a small change in electrical characteristics and has high reliability. Note that the charge trapped in the carrier trap of the oxide semiconductor film takes a long time to be released, and may behave as if it were a fixed charge. Therefore, a transistor including an oxide semiconductor film with a high impurity concentration and a high density of defect states may have unstable electrical characteristics.
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。 In addition, a transistor including a CAAC-OS film has little variation in electrical characteristics due to irradiation with visible light or ultraviolet light.
次に、微結晶酸化物半導体膜について説明する。 Next, a microcrystalline oxide semiconductor film is described.
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。 In the microcrystalline oxide semiconductor film, there is a case where a crystal part cannot be clearly confirmed in an observation image using a TEM. In most cases, a crystal part included in the microcrystalline oxide semiconductor film has a size of 1 nm to 100 nm, or 1 nm to 10 nm. In particular, an oxide semiconductor film including a nanocrystal (nc) that is a microcrystal of 1 nm to 10 nm, or 1 nm to 3 nm is referred to as an nc-OS (nanocrystalline Oxide Semiconductor) film. In the nc-OS film, for example, a crystal grain boundary may not be clearly confirmed in an observation image using a TEM.
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。 The nc-OS film has periodicity in atomic arrangement in a very small region (eg, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm). In addition, the nc-OS film does not have regularity in crystal orientation between different crystal parts. Therefore, orientation is not seen in the whole film. Therefore, the nc-OS film may not be distinguished from an amorphous oxide semiconductor film depending on an analysis method. For example, when structural analysis is performed on the nc-OS film using an XRD apparatus using X-rays having a diameter larger than that of the crystal part, a peak indicating a crystal plane is not detected in the analysis by the out-of-plane method. Further, when electron beam diffraction (also referred to as limited-field electron diffraction) using an electron beam with a probe diameter (for example, 50 nm or more) larger than that of the crystal part is performed on the nc-OS film, a diffraction pattern such as a halo pattern is obtained. Is observed. On the other hand, when nc-OS film is subjected to electron diffraction (also referred to as nanobeam electron diffraction) using an electron beam with a probe diameter (for example, 1 nm to 30 nm) that is close to the crystal part or smaller than the crystal part. Spots are observed. In addition, when nanobeam electron diffraction is performed on the nc-OS film, a region with high luminance may be observed so as to draw a circle (in a ring shape). Further, when nanobeam electron diffraction is performed on the nc-OS film, a plurality of spots may be observed in the ring-shaped region.
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。 The nc-OS film is an oxide semiconductor film that has higher regularity than an amorphous oxide semiconductor film. Therefore, the nc-OS film has a lower density of defect states than the amorphous oxide semiconductor film. Note that the nc-OS film does not have regularity in crystal orientation between different crystal parts. Therefore, the nc-OS film has a higher density of defect states than the CAAC-OS film.
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。 Note that the oxide semiconductor film may be a stacked film including two or more of an amorphous oxide semiconductor film, a microcrystalline oxide semiconductor film, and a CAAC-OS film, for example.
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。 Note that the structure and the like described in this embodiment can be combined as appropriate with any of the structures described in the other embodiments.
（実施の形態５）
本実施の形態では、上記実施の形態で説明した表示装置に含まれているトランジスタに適用することができるトランジスタの構造について、図１４を用いて説明を行う。なお、本実施の形態に示すトランジスタの構造については、画素を構成するトランジスタ、および／または駆動回路を構成するトランジスタに適用することができる。
(Embodiment 5)
In this embodiment, a structure of a transistor that can be applied to the transistor included in the display device described in the above embodiment will be described with reference to FIGS. Note that the transistor structure described in this embodiment can be applied to a transistor included in a pixel and / or a transistor included in a driver circuit.
図１４（Ａ）に示すトランジスタ１９０は、第１の基板１０２上に、ゲート電極を含む走査線１０７と、走査線１０７上に設けられるゲート絶縁膜１２７と、ゲート絶縁膜１２７上に設けられる第１の酸化物半導体膜１１１と、ゲート絶縁膜１２７及び第１の酸化物半導体膜１１１上に設けられるトランジスタ１９０のソース電極を含む信号線１０９と、ゲート絶縁膜１２７及び第１の酸化物半導体膜１１１上に設けられるトランジスタ１９０のドレイン電極を含む導電膜１１３と、を有する。また、第１の酸化物半導体膜１１１と信号線１０９の間には、透明導電膜１１２ａが設けられており、第１の酸化物半導体膜１１１と導電膜１１３の間には、透明導電膜１１２ｂが設けられている。
A
また、トランジスタ１９０は、ゲート絶縁膜１２７、第１の酸化物半導体膜１１１、信号線１０９、及び導電膜１１３上に設けられる絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２が設けられ、絶縁膜１３２上に第１の酸化物半導体膜１１１と重畳する領域に導電膜１８７が設けられている。
In addition, the
このような構成とすることで、トランジスタ１９０は、ゲート電極を含む走査線１０７を第１のゲート電極として用い、導電膜１８７を第２のゲート電極として用いる、所謂デュアルゲート構造のトランジスタとすることができる。なお、本実施の形態においては、２つのゲート電極の構造について説明したが、これに限定されない。例えば、３つ以上のゲート電極を有するマルチゲートのトランジスタとすることもできる。
With such a structure, the
また、トランジスタ１９０は、導電膜１８７を第１の酸化物半導体膜１１１のチャネル形成領域と重なる位置に設けることによって、信頼性試験（例えば、ＢＴ（Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）前後におけるトランジスタ１９０のしきい値電圧の変動量を低減することができる。また、導電膜１８７の電位は、共通電位、ＧＮＤ電位、または任意の電位とすることができる。また、該導電膜１８７に電位を与えることで、トランジスタ１９０のしきい値電圧を制御することができる。または、ゲート電極及び導電膜１８７を接続し、これらを同電位として、導電膜１８７を第２のゲート電極として機能させてもよい。導電膜１８７を設けることで、周囲の電界の変化が第１の酸化物半導体膜１１１へ与える影響を軽減し、トランジスタの信頼性を向上させることができる。
In addition, the
導電膜１８７は、走査線１０７、信号線１０９、画素電極１２１などと同様の材料及び方法により形成することができる。
The
図１４（Ｂ）に示すトランジスタ１９５は、第１の基板１０２上に、ゲート電極を含む走査線１０７と、走査線１０７上に設けられるゲート絶縁膜１２７と、ゲート絶縁膜１２７上に設けられる複数の酸化物により構成された多層膜１９９と、ゲート絶縁膜１２７及び多層膜１９９上に設けられるトランジスタ１９０のソース電極を含む信号線１０９と、ゲート絶縁膜１２７及び多層膜１９９上に設けられるトランジスタ１９５のドレイン電極を含む導電膜１１３と、を有する。また、多層膜１９９と信号線１０９の間には、透明導電膜１１２ａが設けられており、多層膜１９９と導電膜１１３の間には、透明導電膜１１２ｂが設けられている。
A
また、トランジスタ１９５上、より詳しくはゲート絶縁膜１２７、多層膜１９９、信号線１０９、及び導電膜１１３上に設けられる絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２が設けられている。
Further, an insulating
図１４（Ｂ）に示すトランジスタ１９５は、第１の酸化物半導体膜１１１の構成が多層膜１９９となっている点が、先の実施の形態に示すトランジスタと異なる。
A
本実施の形態においては、多層膜１９９は、第１の酸化物膜乃至第３の酸化物膜を用いる３層構造とした場合について例示している。なお、第１の酸化物膜乃至第３の酸化物膜とし、該酸化物膜の構成元素を同一とし、且つそれぞれの原子数比を異ならせてもよい。
In this embodiment, the case where the
本実施の形態において、多層膜１９９は、ゲート絶縁膜１２７上に接して設けられる第１の酸化物膜１９９ａと、第１の酸化物膜１９９ａ上に設けられる第２の酸化物膜１９９ｂと、第２の酸化物膜１９９ｂ上に設けられる第３の酸化物膜１９９ｃと、を含み構成されている。
In this embodiment, the
第１の酸化物膜１９９ａ及び第３の酸化物膜１９９ｃを構成する材料は、ＩｎＭ１ｘＺｎｙＯｚ（ｘ≧１、ｙ＞１、ｚ＞０、Ｍ１＝Ｇａ、Ｈｆ等）で表記できる材料を用いる。ただし、第１の酸化物膜１９９ａ及び第３の酸化物膜１９９ｃを構成する材料にＧａを含ませる場合、含ませるＧａの割合が多い、具体的にはＩｎＭ１ＸＺｎＹＯＺで表記できる材料でＸ＝１０を超えると成膜時に粉が発生する恐れがあり、不適である。
The material forming the
また、第２の酸化物膜１９９ｂを構成する材料は、ＩｎＭ２ｘＺｎｙＯｚ（ｘ≧１、ｙ≧ｘ、ｚ＞０、Ｍ２＝Ｇａ、Ｓｎ等）で表記できる材料を用いる。
As a material for forming the
第１の酸化物膜１９９ａの伝導帯及び第３の酸化物膜１９９ｃの伝導帯に比べて第２の酸化物膜１９９ｂの伝導帯が真空準位から最も深くなるような井戸型構造を構成するように、第１、第２、及び第３の酸化物膜の材料を適宜選択する。
A well-type structure is formed such that the conduction band of the
なお、第１の酸化物膜１９９ａ乃至第３の酸化物膜１９９ｃに用いることのできる材料の一例としては、酸化物半導体膜があり、該酸化物半導体膜において、第１４族元素の一つであるシリコンや炭素はドナーとなる。
Note that an example of a material that can be used for the
シリコンや炭素が酸化物半導体膜に含まれると、酸化物半導体膜はｎ型化してしまう。このため、各酸化物半導体膜に含まれるシリコン及び炭素それぞれの濃度は３×１０１８／ｃｍ３以下、好ましくは３×１０１７／ｃｍ３以下とする。特に、第２の酸化物膜１９９ｂに第１４族元素が多く混入しないように、第１の酸化物膜１９９ａ及び第３の酸化物膜１９９ｃで、キャリアパスとなる第２の酸化物膜１９９ｂを挟む、または囲む構成とすることが好ましい。即ち、第１の酸化物膜１９９ａ及び第３の酸化物膜１９９ｃは、シリコン、炭素等の第１４族元素が第２の酸化物膜１９９ｂに混入することを防ぐバリア膜とも呼べる。
When silicon or carbon is contained in the oxide semiconductor film, the oxide semiconductor film becomes n-type. Therefore, the concentrations of silicon and carbon contained in each oxide semiconductor film are 3 × 10 18 / cm 3 or less, preferably 3 × 10 17 / cm 3 or less. In particular, the
例えば、第１の酸化物膜１９９ａの原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物膜１９９ｂの原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２とし、第３の酸化物膜１９９ｃの原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１としてもよい。なお、第３の酸化物膜１９９ｃは、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１である酸化物ターゲットを用いたスパッタリング法によって形成できる。
For example, the atomic ratio of the
または、第１の酸化物膜１９９ａを、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である酸化物膜とし、第２の酸化物膜１９９ｂを、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１又はＩｎ：Ｇａ：Ｚｎ＝１：３：２である酸化物膜とし、第３の酸化物膜１９９ｃを、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である酸化物膜とした、３層構造としてもよい。
Alternatively, the
第１の酸化物膜１９９ａ乃至第３の酸化物膜１９９ｃの構成元素は同一であるため、第２の酸化物膜１９９ｂは、第１の酸化物膜１９９ａとの界面における欠陥準位（トラップ準位）が少ない。詳細には、当該欠陥準位（トラップ準位）は、ゲート絶縁膜１２７と第１の酸化物膜１９９ａとの界面における欠陥準位よりも少ない。このため、上記のように酸化物膜が積層されていることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
Since the constituent elements of the
また、第１の酸化物膜１９９ａの伝導帯及び第３の酸化物膜１９９ｃの伝導帯に比べて第２の酸化物膜１９９ｂの伝導帯が真空準位から最も深くなるような井戸型構造を構成するように、第１、第２、及び第３の酸化物膜の材料を適宜選択することで、トランジスタの電界効果移動度を高めることが可能であると共に、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
In addition, a well-type structure in which the conduction band of the
また、第１の酸化物膜１９９ａ乃至第３の酸化物膜１９９ｃに、結晶性の異なる酸化物半導体を適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、非晶質酸化物半導体、及びＣＡＡＣ−ＯＳを適宜組み合わせた構成としてもよい。また、第１の酸化物膜１９９ａ乃至第３の酸化物膜１９９ｃのいずれか一に非晶質酸化物半導体を適用すると、酸化物半導体膜の内部応力や外部からの応力を緩和し、トランジスタの特性ばらつきが低減され、またトランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
Alternatively, oxide semiconductors having different crystallinities may be used for the
また、少なくともチャネル形成領域となりうる第２の酸化物膜１９９ｂはＣＡＡＣ−ＯＳであることが好ましい。また、バックチャネル側の酸化物膜、本実施の形態では、第３の酸化物膜１９９ｃは、アモルファス又はＣＡＡＣ−ＯＳであることが好ましい。このような構造とすることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
In addition, at least the
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。 Note that the structure and the like described in this embodiment can be combined as appropriate with any of the structures described in the other embodiments.
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。 Note that the structure and the like described in this embodiment can be combined as appropriate with any of the structures described in the other embodiments.
（実施の形態６）
本発明の一態様である表示装置は、さまざまな電子機器（遊技機も含む。）に適用することができる。電子機器としては、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう。）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の一例を図１５に示す。
(Embodiment 6)
The display device which is one embodiment of the present invention can be applied to a variety of electronic devices (including game machines). As the electronic device, a television device (also referred to as a television or a television receiver), a monitor for a computer, a digital camera, a digital video camera, a digital photo frame, a mobile phone, a portable game machine, a portable information terminal, Sound reproducing devices, gaming machines (pachinko machines, slot machines, etc.), and game cases are listed. Examples of these electronic devices are illustrated in FIGS.
図１５（Ａ）は、表示部を有するテーブルを示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
FIG. 15A illustrates a table having a display portion. In the table 9000, a
上記実施の形態のいずれかに示す表示装置は、表示部９００３に用いることが可能である。それゆえ、表示部９００３の表示品位を高くすることができる。
The display device described in any of the above embodiments can be used for the
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、または制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、イメージセンサ機能を有する表示装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。
The
また、筐体９００１に設けられるヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
In addition, the hinge of the
図１５（Ｂ）は、テレビジョン装置を示している。テレビジョン装置９１００は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構成を示している。
FIG. 15B illustrates a television device. In the
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示される映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
The
図１５（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間または受信者間同士など）の情報通信を行うことも可能である。
A
上記実施の形態のいずれかに示す表示装置は、表示部９１０３、９１０７に用いることが可能である。それゆえ、テレビジョン装置の表示品位を向上させることができる。
The display device described in any of the above embodiments can be used for the
図１５（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６などを含む。
FIG. 15C illustrates a computer, which includes a
上記実施の形態のいずれかに示す表示装置は、表示部９２０３に用いることが可能である。それゆえ、コンピュータの表示品位を向上させることができる。
The display device described in any of the above embodiments can be used for the
図１６（Ａ）および図１６（Ｂ）は２つ折り可能なタブレット型端末である。図１６（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
FIG. 16A and FIG. 16B illustrate a tablet terminal that can be folded. FIG. 16A illustrates an open state in which the tablet terminal includes a
上記実施の形態のいずれかに示す表示装置は、表示部９６３１ａ、表示部９６３１ｂに用いることが可能である。それゆえ、タブレット端末の表示品位を向上させることができる。
The display device described in any of the above embodiments can be used for the
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。
Part of the
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。
Further, in the
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。
Touch input can be performed simultaneously on the
また、表示モード切り替えスイッチ９０３４は、縦表示または横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
A display
また、図１６（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
FIG. 16A illustrates an example in which the display areas of the
図１６（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３３、充放電制御回路９６３４を有する。なお、図１６（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。
FIG. 16B illustrates a closed state, in which the tablet terminal includes a
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
Note that since the tablet terminal can be folded in two, the
また、この他にも図１６（Ａ）および図１６（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付または時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作または編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。 In addition, the tablet type terminal shown in FIGS. 16A and 16B has a function for displaying various information (still images, moving images, text images, etc.), a calendar, a date or a time. A function for displaying on the display unit, a touch input function for performing touch input operation or editing of information displayed on the display unit, a function for controlling processing by various software (programs), and the like can be provided.
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、または映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の一面または二面に効率的なバッテリー９６３５の充電を行う構成とすることができるため好適である。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
Electric power can be supplied to the touch panel, the display unit, the video signal processing unit, or the like by the
また、図１６（Ｂ）に示す充放電制御回路９６３４の構成、および動作について図１６（Ｃ）にブロック図を示し説明する。図１６（Ｃ）には、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１６（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。
Further, the structure and operation of the charge /
まず、外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧または降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で表示部９６３１に必要な電圧に昇圧または降圧をすることとなる。また、表示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。
First, an example of operation in the case where power is generated by the
なお、太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力電送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
Note that although the
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。 Note that the structure and the like described in this embodiment can be combined as appropriate with any of the structures described in the other embodiments.
１００ 画素部
１０１ 画素
１０２ 第１の基板
１０３ トランジスタ
１０４ 走査線駆動回路
１０５ 容量素子
１０６ 信号線駆動回路
１０７ 走査線
１０８ 液晶素子
１０９ 信号線
１１１ 酸化物半導体膜
１１２ 透明導電膜
１１２ａ 透明導電膜
１１２ｂ 透明導電膜
１１３ 導電膜
１１５ 容量線
１１７ 開口
１１９ 酸化物半導体膜
１２０ 透明導電膜
１２１ 画素電極
１２３ 開口
１２４ 画素電極
１２５ 導電膜
１２６ 絶縁膜
１２７ ゲート絶縁膜
１２８ 絶縁膜
１２９ 絶縁膜
１３０ 絶縁膜
１３１ 絶縁膜
１３２ 絶縁膜
１３３ 絶縁膜
１３５ 導電膜
１３７ 導電膜
１３８ 開口
１３９ 開口
１４１ 画素
１４３ 開口
１４５ 容量素子
１４８ 導電膜
１４９ 開口
１５０ 第２の基板
１５２ 遮光膜
１５３ 遮光膜
１５４ 対向電極
１５６ 絶縁膜
１５８ 絶縁膜
１６０ 液晶層
１７１ 画素
１７５ 容量素子
１８１ 画素
１８５ 容量素子
１８７ 導電膜
１９０ トランジスタ
１９５ トランジスタ
１９９ 多層膜
１９９ａ 酸化物膜
１９９ｂ 酸化物膜
１９９ｃ 酸化物膜
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９０３３ 具
９０３４ スイッチ
９０３５ 電源スイッチ
９０３６ スイッチ
９０３８ 操作スイッチ
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９６３０ 筐体
９６３１ 表示部
９６３１ａ 表示部
９６３１ｂ 表示部
９６３２ａ 領域
９６３２ｂ 領域
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ コンバータ
９６３８ 操作キー
９６３９ ボタン
100 pixel portion 101 pixel 102 first substrate 103 transistor 104 scanning line driving circuit 105 capacitor element 106 signal line driving circuit 107 scanning line 108 liquid crystal element 109 signal line 111 oxide semiconductor film 112 transparent conductive film 112a transparent conductive film 112b transparent conductive Film 113 conductive film 115 capacitor line 117 opening 119 oxide semiconductor film 120 transparent conductive film 121 pixel electrode 123 opening 124 pixel electrode 125 conductive film 126 insulating film 127 gate insulating film 128 insulating film 129 insulating film 130 insulating film 131 insulating film 132 insulating Film 133 insulating film 135 conductive film 137 conductive film 138 opening 139 opening 141 pixel 143 opening 145 capacitor 148 conductive film 149 opening 150 second substrate 152 light shielding film 153 light shielding film 154 counter electrode 156 insulating film 158 insulating film 160 liquid crystal layer 1 1 pixel 175 capacitor 181 pixel 185 capacitor 187 conductive film 190 transistor 195 transistor 199 multilayer film 199a oxide film 199b oxide film 199c oxide film 9000 table 9001 housing 9002 leg 9003 display portion 9004 display button 9005 power cord 9033 Tool 9034 Switch 9035 Power switch 9036 Switch 9038 Operation switch 9100 Television apparatus 9101 Case 9103 Display unit 9105 Stand 9107 Display unit 9109 Operation key 9110 Remote control operation device 9201 Main body 9202 Case 9203 Display unit 9204 Keyboard 9205 External connection port 9206 Pointing device 9630 Housing 9631 Display portion 9631a Display portion 9631b Display portion 9632a Region 9632b Region 9 33 solar battery 9634 charging and discharging control circuit 9635 battery 9636 DCDC converter 9637 converter 9638 operation key 9639 button
Claims (9)
一対の電極間に誘電体膜が設けられる透光性を有する容量素子と、
前記トランジスタと電気的に接続される画素電極と、を有し、
前記容量素子において、
前記一対の電極の一方が前記第１の酸化物半導体膜と同一表面上に形成される第２の酸化物半導体膜と、前記第２の酸化物半導体膜に接して形成される透明導電膜と、を含み、
前記一対の電極の他方が前記画素電極である
ことを特徴とする表示装置。 A transistor including a first oxide semiconductor film in a channel formation region;
A translucent capacitive element in which a dielectric film is provided between a pair of electrodes;
A pixel electrode electrically connected to the transistor,
In the capacitive element,
A second oxide semiconductor film in which one of the pair of electrodes is formed on the same surface as the first oxide semiconductor film; a transparent conductive film formed in contact with the second oxide semiconductor film; Including,
The display device, wherein the other of the pair of electrodes is the pixel electrode.
一対の電極間に誘電体膜が設けられる透光性を有する容量素子と、
前記トランジスタと電気的に接続される画素電極と、を有し、
前記トランジスタは、
ゲート電極と、
前記ゲート電極上に形成されるゲート絶縁膜と、
前記ゲート絶縁膜上に形成される前記第１の酸化物半導体膜と、
前記第１の酸化物半導体膜上に形成されるソース電極及びドレイン電極と、
を有し、
前記容量素子において、
前記一対の電極の一方が前記第１の酸化物半導体膜と同一表面上に形成される第２の酸化物半導体膜と、前記第２の酸化物半導体膜に接して形成される透明導電膜と、を含み、
前記一対の電極の他方が前記画素電極である
ことを特徴とする表示装置。 A transistor including a first oxide semiconductor film in a channel formation region;
A translucent capacitive element in which a dielectric film is provided between a pair of electrodes;
A pixel electrode electrically connected to the transistor,
The transistor is
A gate electrode;
A gate insulating film formed on the gate electrode;
The first oxide semiconductor film formed on the gate insulating film;
A source electrode and a drain electrode formed on the first oxide semiconductor film;
Have
In the capacitive element,
A second oxide semiconductor film in which one of the pair of electrodes is formed on the same surface as the first oxide semiconductor film; a transparent conductive film formed in contact with the second oxide semiconductor film; Including,
The display device, wherein the other of the pair of electrodes is the pixel electrode.
前記ソース電極及び前記ドレイン電極と、前記第１の酸化物半導体膜と、の間に、前記透明導電膜を有する
ことを特徴とする表示装置。 In claim 2,
The display device comprising the transparent conductive film between the source electrode and the drain electrode and the first oxide semiconductor film.
一対の電極間に誘電体膜が設けられる透光性を有する容量素子と、
前記トランジスタと電気的に接続された画素電極と、を有し、
前記トランジスタは、
ゲート電極と、
前記ゲート電極上に形成されるゲート絶縁膜と、
前記ゲート絶縁膜上に形成される前記第１の酸化物半導体膜と、
前記第１の酸化物半導体膜上に形成されるソース電極及びドレイン電極と、
前記第１の酸化物半導体膜と前記ソース電極及び前記ドレイン電極との間に接して形成される透明導電膜と、を有し、
前記容量素子において、
前記一対の電極の一方が前記透明導電膜であり、前記一対の電極の他方が前記画素電極である
ことを特徴とする表示装置。 A transistor including a first oxide semiconductor film in a channel formation region;
A translucent capacitive element in which a dielectric film is provided between a pair of electrodes;
A pixel electrode electrically connected to the transistor,
The transistor is
A gate electrode;
A gate insulating film formed on the gate electrode;
The first oxide semiconductor film formed on the gate insulating film;
A source electrode and a drain electrode formed on the first oxide semiconductor film;
A transparent conductive film formed between and in contact with the first oxide semiconductor film and the source electrode and the drain electrode;
In the capacitive element,
One of the pair of electrodes is the transparent conductive film, and the other of the pair of electrodes is the pixel electrode.
前記第１の酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ系酸化物である
ことを特徴とする表示装置。 In any one of Claims 1 thru | or 4,
The display device, wherein the first oxide semiconductor film is an In—Ga—Zn-based oxide.
前記画素電極は、酸化インジウム、酸化スズ、及び酸化亜鉛の群から選択された少なくとも一つの酸化物を含む
ことを特徴とする表示装置。 In any one of Claims 1 thru | or 4,
The display device, wherein the pixel electrode includes at least one oxide selected from the group consisting of indium oxide, tin oxide, and zinc oxide.
前記透明導電膜は、酸化インジウム、酸化スズ、及び酸化亜鉛の群から選択された少なくとも一つの酸化物を含む
ことを特徴とする表示装置。 In any one of Claims 1 thru | or 4,
The display device, wherein the transparent conductive film includes at least one oxide selected from the group consisting of indium oxide, tin oxide, and zinc oxide.
前記透明導電膜と前記画素電極は、同一の組成を含む酸化物である
ことを特徴とする表示装置。 In any one of Claims 1 thru | or 4,
The display device, wherein the transparent conductive film and the pixel electrode are oxides having the same composition.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013207851A JP2014089444A (en) | 2012-10-05 | 2013-10-03 | Display device and electronic apparatus |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012223031 | 2012-10-05 | ||
| JP2012223031 | 2012-10-05 | ||
| JP2013207851A JP2014089444A (en) | 2012-10-05 | 2013-10-03 | Display device and electronic apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014089444A true JP2014089444A (en) | 2014-05-15 |
Family
ID=50791345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013207851A Withdrawn JP2014089444A (en) | 2012-10-05 | 2013-10-03 | Display device and electronic apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014089444A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016006867A (en) * | 2014-05-30 | 2016-01-14 | 株式会社半導体エネルギー研究所 | Semiconductor device and display device having the semiconductor device |
| WO2016104185A1 (en) * | 2014-12-26 | 2016-06-30 | シャープ株式会社 | Display device |
| JP2016167585A (en) * | 2015-03-03 | 2016-09-15 | 株式会社半導体エネルギー研究所 | SEMICONDUCTOR DEVICE, DISPLAY DEVICE, AND ELECTRONIC DEVICE USING THE DISPLAY DEVICE |
| CN112736091A (en) * | 2019-10-28 | 2021-04-30 | 夏普株式会社 | Active matrix substrate, method for manufacturing same, and in-cell touch panel display device |
| JP2022165972A (en) * | 2015-02-12 | 2022-11-01 | 株式会社半導体エネルギー研究所 | Display device |
| JP2025000770A (en) * | 2013-06-05 | 2025-01-07 | 株式会社半導体エネルギー研究所 | Display device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011054946A (en) * | 2009-08-07 | 2011-03-17 | Semiconductor Energy Lab Co Ltd | Semiconductor device, and method for manufacturing semiconductor device |
-
2013
- 2013-10-03 JP JP2013207851A patent/JP2014089444A/en not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011054946A (en) * | 2009-08-07 | 2011-03-17 | Semiconductor Energy Lab Co Ltd | Semiconductor device, and method for manufacturing semiconductor device |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2025000770A (en) * | 2013-06-05 | 2025-01-07 | 株式会社半導体エネルギー研究所 | Display device |
| JP2016006867A (en) * | 2014-05-30 | 2016-01-14 | 株式会社半導体エネルギー研究所 | Semiconductor device and display device having the semiconductor device |
| WO2016104185A1 (en) * | 2014-12-26 | 2016-06-30 | シャープ株式会社 | Display device |
| JP2022165972A (en) * | 2015-02-12 | 2022-11-01 | 株式会社半導体エネルギー研究所 | Display device |
| JP7341294B2 (en) | 2015-02-12 | 2023-09-08 | 株式会社半導体エネルギー研究所 | display device |
| US11796866B2 (en) | 2015-02-12 | 2023-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2023165708A (en) * | 2015-02-12 | 2023-11-17 | 株式会社半導体エネルギー研究所 | display device |
| US12105384B2 (en) | 2015-02-12 | 2024-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP7631446B2 (en) | 2015-02-12 | 2025-02-18 | 株式会社半導体エネルギー研究所 | Display device |
| JP2016167585A (en) * | 2015-03-03 | 2016-09-15 | 株式会社半導体エネルギー研究所 | SEMICONDUCTOR DEVICE, DISPLAY DEVICE, AND ELECTRONIC DEVICE USING THE DISPLAY DEVICE |
| CN112736091A (en) * | 2019-10-28 | 2021-04-30 | 夏普株式会社 | Active matrix substrate, method for manufacturing same, and in-cell touch panel display device |
| CN112736091B (en) * | 2019-10-28 | 2023-08-11 | 夏普株式会社 | Active matrix substrate, manufacturing method thereof, and in-cell touch panel display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7714076B2 (en) | display device | |
| KR102639765B1 (en) | Semiconductor device | |
| JP6236262B2 (en) | Display device and electronic device | |
| JP6499336B2 (en) | Display device | |
| JP6245898B2 (en) | Semiconductor device | |
| JP6077971B2 (en) | Semiconductor device | |
| JP2014089444A (en) | Display device and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170321 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170510 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171031 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20171220 |