[go: up one dir, main page]

JP2014082713A - Data processing apparatus and control method for the same - Google Patents

Data processing apparatus and control method for the same Download PDF

Info

Publication number
JP2014082713A
JP2014082713A JP2012230944A JP2012230944A JP2014082713A JP 2014082713 A JP2014082713 A JP 2014082713A JP 2012230944 A JP2012230944 A JP 2012230944A JP 2012230944 A JP2012230944 A JP 2012230944A JP 2014082713 A JP2014082713 A JP 2014082713A
Authority
JP
Japan
Prior art keywords
data processing
data
processing module
unit
power saving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012230944A
Other languages
Japanese (ja)
Inventor
Toru Ushiku
徹 牛久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012230944A priority Critical patent/JP2014082713A/en
Priority to US14/375,995 priority patent/US9614902B2/en
Priority to PCT/JP2013/077875 priority patent/WO2014061621A1/en
Publication of JP2014082713A publication Critical patent/JP2014082713A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0876—Network utilisation, e.g. volume of load or congestion level
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

【課題】本発明は、ルーティングに対する制限のないＮｏＣ構造での省電力技術を提供する。
【解決手段】ルータ１０３がデータ処理モジュール１０２のデータの格納状況に応じて、省電力命令６０５または起床割り込み６０７のいずれかを発行してデータ処理モジュール１０２の電力制御を行う。
【選択図】図８The present invention provides a power saving technique in a NoC structure without restrictions on routing.
A router 103 issues either a power saving instruction 605 or a wakeup interrupt 607 according to the data storage status of the data processing module 102 to control the power of the data processing module 102.
[Selection] Figure 8

Description

本発明は、ＮｏＣ（ネットワークオンチップ）技術を用いたデータ処理装置の省電力技術に関する。   The present invention relates to a power saving technique of a data processing apparatus using a NoC (network on chip) technique.

データ処理装置におけるＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）コア間のデータ通信技術として、ＮｏＣ（ネットワークオンチップ）が知られている（非特許文献１参照）。これは、コンピュータネットワークの発想をチップ内のモジュール間通信に応用した技術である。   As a data communication technique between IP (Intellectual Property) cores in a data processing device, NoC (network on chip) is known (see Non-Patent Document 1). This is a technology that applies the idea of a computer network to inter-module communication within a chip.

ＮｏＣを用いたシステムは、一般的に複数のデータ処理モジュール（ＩＰコア）と複数のルータ（スイッチ）とを備える。各データ処理モジュールは、ルータを介してデータを授受する。データの通信経路はファームウェアなどから設定することができる。これにより、データを処理するデータ処理モジュールの順序などを動的に変更できるので、柔軟性の高いデータ処理装置が実現可能となる。   A system using NoC generally includes a plurality of data processing modules (IP cores) and a plurality of routers (switches). Each data processing module exchanges data via a router. The data communication path can be set from firmware or the like. As a result, the order of data processing modules for processing data can be dynamically changed, so that a highly flexible data processing apparatus can be realized.

また、複数のデータ処理モジュール間にルータを介して通信をするので、複数のデータ処理モジュールを網羅的に信号線で直結する必要がない。このため、配線の削減が可能である。更に、データ処理モジュールの追加が容易なので、拡張性にも優れている。   In addition, since communication is performed between a plurality of data processing modules via a router, it is not necessary to connect the plurality of data processing modules directly with signal lines. For this reason, wiring can be reduced. Furthermore, since it is easy to add a data processing module, it has excellent extensibility.

ルータは、複数の入力ポートと複数の出力ポートとを具備し、各入力ポートへ入力されたデータに対して適切な出力ポートを選択して出力する。従来、ルータは、データの出力先である出力ポートを選択する際に、受け取ったデータに付随する情報を参照するのが一般的である。例えば、非特許文献１の１０章や非特許文献２には、送信先を識別するためのアドレス情報を通信データに付加し、このアドレス情報を基にルーティングを行う技術が記載されている。   The router includes a plurality of input ports and a plurality of output ports, and selects and outputs an appropriate output port for data input to each input port. Conventionally, a router generally refers to information attached to received data when selecting an output port that is an output destination of the data. For example, Chapter 10 of Non-Patent Document 1 and Non-Patent Document 2 describe a technique in which address information for identifying a transmission destination is added to communication data and routing is performed based on this address information.

また、ＮｏＣの構造での省電力技術として、バッファへの電力供給を遮断することで、リンクの稼働を停止させるという方法が提案されている（非特許文献２参照）。   Further, as a power saving technique in the NoC structure, a method of stopping the link operation by cutting off the power supply to the buffer has been proposed (see Non-Patent Document 2).

Ａｘｅｌ Ｊａｎｔｓｃｈ ａｎｄ Ｈａｎｎｕ Ｔｅｎｈｕｎｅｎ，”Ｎｅｔｗｏｒｋｓ ｏｎ ｃｈｉｐ”， ＵＫ， Ｋｌｕｗｅｒ Ａｃａｄｅｍｉｃ Ｐｕｂｌｉｓｈｅｒｓ．Axel Jantsch and Hannu Tenhunen, “Networks on chip”, UK, Kluwer Academic Publishers. Ｖ． Ｓｏｔｅｒｉｏｕ， ｅｔ ａｌ．、“Ｅｘｐｌｏｒｉｎｇ ｔｈｅ Ｄｅｓｉｇｎ Ｓｐａｃｅ ｏｆ Ｓｅｌｆ−Ｒｅｇｕｌａｔｉｎｇ Ｐｏｗｅｒ−Ａｗａｒｅ Ｏｎ／Ｏｆｆ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ Ｎｅｔｗｏｒｋｓ”、ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓｏｎＰａｒａｌｌｅｌ ａｎｄ Ｄｉｓｔｒｉｂｕｔｅｄ Ｓｙｓｔｅｍｓ； Ｖｏｌ． １８， Ｎｏ． ３、Ｍａｒｃｈ ２００７、ｐｐ． ３９３−４０８V. Soteriu, et al. , “Exploring the Design of Self-Regulating Power-Aware On / Off Interconnection Networks”, IEEE Transactions Parallel and Distributed Systems; 18, no. 3, March 2007, pp. 393-408

上記従来技術では、リンクの稼働を停止させてしまうために、ルーティングを行う際の制限がある。   In the above prior art, since the link operation is stopped, there is a limitation when performing routing.

そこで、本発明は、ルーティングに対する制限のないＮｏＣ構造での省電力技術を提供することを目的とする。   Accordingly, an object of the present invention is to provide a power saving technique in a NoC structure without restriction on routing.

上記目的を達成するために、本発明のデータ処理装置は、それぞれがデータ処理を行う複数のデータ処理モジュールと、前記複数のデータ処理モジュール間のデータ伝送を中継する複数のルータとを備えるデータ処理装置であって、前記複数のルータはそれぞれ、接続された前記データ処理モジュールにおけるデータの格納状況を判定する判定手段と、前記判定手段による判定の結果に応じて、接続された前記データ処理モジュールに対して省電力命令または起床割り込みのいずれかを発行する発行手段とを備えることを特徴とする。   In order to achieve the above object, a data processing apparatus according to the present invention includes a plurality of data processing modules each performing data processing and a plurality of routers that relay data transmission between the plurality of data processing modules. Each of the plurality of routers is connected to the connected data processing module in accordance with a determination unit that determines a data storage state in the connected data processing module, and a determination result by the determination unit. And issuing means for issuing either a power saving instruction or a wake-up interrupt.

本発明によれば、ルーティングに対する制限のないＮｏＣ構造での省電力が可能となる。   According to the present invention, it is possible to save power in a NoC structure without restrictions on routing.

本発明の第１の実施形態に係るデータ処理装置を搭載したデジタル複合機の概略構成を示すブロック図である。1 is a block diagram showing a schematic configuration of a digital multi-function peripheral equipped with a data processing apparatus according to a first embodiment of the present invention. 図１における画像処理部１０１４の内部構成を示す図である。It is a figure which shows the internal structure of the image process part 1014 in FIG. 図２におけるルータ１０３−１〜１０３−９の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the routers 103-1 to 103-9 in FIG. 図３における経路選択部２０４の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the route selection part 204 in FIG. 図２に示す画像処理部１０１４内のデータ処理モジュール１０２−１〜１０２−８のアドレス情報の一例を示す図である。It is a figure which shows an example of the address information of the data processing modules 102-1 to 102-8 in the image processing unit 1014 shown in FIG. 経路選択部２０４が実行するデータ転送経路の決定処理の流れを示すフローチャートである。10 is a flowchart illustrating a flow of data transfer path determination processing executed by a path selection unit 204. 図３における命令発行部２０６の概略構成を示すブロック図である。FIG. 4 is a block diagram illustrating a schematic configuration of an instruction issuing unit 206 in FIG. 3. 命令制御部６０３が実行する起床割り込み及び省電力命令の発行処理の流れを示すフローチャートである。6 is a flowchart showing a flow of a process for issuing a wake-up interrupt and a power saving command executed by a command control unit 603; 図３におけるデータ処理モジュール１０２の概略構成を示すブロック図である。FIG. 4 is a block diagram showing a schematic configuration of a data processing module 102 in FIG. 3. 本発明の第２の実施形態におけるデータ処理モジュール１０２の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the data processing module 102 in the 2nd Embodiment of this invention.

以下、本発明の実施の形態を図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

［第１の実施形態］
図１は、本発明の第１の実施形態に係るデータ処理装置を搭載したデジタル複合機の概略構成を示すブロック図である。 [First Embodiment]
FIG. 1 is a block diagram showing a schematic configuration of a digital multi-function peripheral equipped with a data processing apparatus according to the first embodiment of the present invention.

図１において、デジタル複合機は、コントローラ１０００と、操作部１００２と、スキャナ部１００３と、プリンタ部１００４とを備える。   In FIG. 1, the digital multi-function peripheral includes a controller 1000, an operation unit 1002, a scanner unit 1003, and a printer unit 1004.

コントローラ１０００は、以下に説明する機能部を備える。   The controller 1000 includes functional units described below.

ＣＰＵ１００５は、デジタル複合機全体を制御する。ＣＰＵ１００５は、ＲＯＭ１００６に格納されているブートプログラムによりＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）を起動する。このＯＳ上で大容量ストレージ１００９に記憶されているコントローラプログラムや各種アプリケーションプログラムを実行させる。ＣＰＵ１００５は、データバス１０１７などの内部バスによって各部と接続されている。   A CPU 1005 controls the entire digital multi-function peripheral. The CPU 1005 activates an OS (Operating System) by a boot program stored in the ROM 1006. The controller program and various application programs stored in the mass storage 1009 are executed on the OS. The CPU 1005 is connected to each unit by an internal bus such as a data bus 1017.

ＲＡＭ１００７は、ＣＰＵ１００５の主メモリやワークエリア等の一時記憶領域として動作する。さらに、画像処理の一時記憶領域としても使用される。   The RAM 1007 operates as a temporary storage area such as a main memory or work area of the CPU 1005. It is also used as a temporary storage area for image processing.

インターフェース制御部１０１０は、ＮＩＣ（Ｎｅｔｗｏｒｋ Ｉｎｔｅｒｆａｃｅ Ｃａｒｄ）１０１１などのネットワークＩ／Ｆを制御して、ＬＡＮ１００１などのネットワークに対して、画像データをはじめとするさまざまなデータの送受信を行う。また、インターフェース制御部１０１０はモデム１０１２を制御して、電話回線１０１８に対してデータの送受信を行う。   The interface control unit 1010 controls a network I / F such as a NIC (Network Interface Card) 1011 and transmits / receives various data including image data to / from a network such as the LAN 1001. The interface control unit 1010 controls the modem 1012 to transmit / receive data to / from the telephone line 1018.

操作Ｉ／Ｆ１０１３は、タッチパネルやハードキー等の操作手段を備える操作部１００２からユーザの操作指示を入力する。また、操作Ｉ／Ｆ１０１３は、ＬＣＤやＣＲＴなどの表示手段を備える操作部１００２を制御して、操作画面をユーザに対して表示する。   An operation I / F 1013 inputs a user operation instruction from an operation unit 1002 including an operation unit such as a touch panel or a hard key. The operation I / F 1013 controls an operation unit 1002 including a display unit such as an LCD or a CRT, and displays an operation screen for the user.

画像処理部１０１４は、インターフェース制御部１０１０を介して受信したデータに基づき、プリンタＩ／Ｆ１０１６を介してプリンタ部１００４が処理可能なビットマップデータの生成と属性データの生成を行う。また、画像処理部１０１４は、スキャナ部１００３からスキャナＩ／Ｆ１０１５を介して受け取ったビットマップデータに対して、補正、加工、及び編集を行う。なお、画像処理部１０１４は、受け取ったビットマップデータがカラー原稿か白黒原稿か、文字原稿か写真原稿かなどを判定する。そして、その判定を属性データとして画像データに付随させる。さらにまた、画像処理部１０１４は、プリンタ用画像処理を行い、プリンタＩ／Ｆ１０１６を介してプリンタ部１００４に前述のビットマップデータを送信する。   The image processing unit 1014 generates bitmap data and attribute data that can be processed by the printer unit 1004 via the printer I / F 1016 based on the data received via the interface control unit 1010. The image processing unit 1014 corrects, processes, and edits bitmap data received from the scanner unit 1003 via the scanner I / F 1015. Note that the image processing unit 1014 determines whether the received bitmap data is a color document or a monochrome document, a character document, or a photo document. Then, the determination is attached to the image data as attribute data. Furthermore, the image processing unit 1014 performs printer image processing, and transmits the above-described bitmap data to the printer unit 1004 via the printer I / F 1016.

本実施形態では、画像処理部１０１４をデータ処理装置の一例として説明するが、これに限定されるものではない。   In the present embodiment, the image processing unit 1014 will be described as an example of a data processing apparatus, but the present invention is not limited to this.

図２は、図１における画像処理部１０１４の内部構成を示す図である。   FIG. 2 is a diagram showing an internal configuration of the image processing unit 1014 in FIG.

Ｉ／Ｏモジュール１０１は、画像処理部１０１４への画像データの入出力を行う。   The I / O module 101 inputs and outputs image data to the image processing unit 1014.

複数のデータ処理モジュール１０２−１〜１０２−８は、Ｉ／Ｏモジュール１０１に入力された画像データに対して、例えばビットマップ形成処理、色空間変処理、フィルタ演算処理、解像度変換処理を行う。これらのモジュールについては、画像データを処理する順番に配置されているものではない。また、ビットマップ形成処理等の各種処理は、複数のデータ処理モジュール１０２−１〜１０２−８における全部またはいくつかのデータ処理モジュールが同時並行に処理を実行したり、順番に処理を実行することにより実現される。以下、複数のデータ処理モジュール１０２−１〜１０２−８を総称してデータ処理モジュール１０２とする。   The plurality of data processing modules 102-1 to 102-8 perform, for example, bitmap formation processing, color space change processing, filter calculation processing, and resolution conversion processing on the image data input to the I / O module 101. These modules are not arranged in the order in which the image data is processed. In addition, various processes such as a bitmap formation process may be performed by all or some of the data processing modules 102-1 to 102-8 executing processes in parallel or in order. It is realized by. Hereinafter, the plurality of data processing modules 102-1 to 102-8 are collectively referred to as the data processing module 102.

複数のルータ１０３−１〜１０３−９は、複数のデータ処理モジュール間のデータ伝送を中継し、入力された画像データを動的にルーティングする。これにより、デジタル複合機で実行可能な動作モードに応じて、複数のデータ処理モジュール１０２−１〜１０２−８がそれぞれ実行する複数の処理の順序が変更可能となる。また、処理順番の異なる複数のデータシーケンスを同時に処理することができる。以下、複数のルータ１０３−１〜１０３−９を総称してルータ１０３とする。   The plurality of routers 103-1 to 103-9 relay data transmission between the plurality of data processing modules and dynamically route input image data. Accordingly, the order of the plurality of processes executed by the plurality of data processing modules 102-1 to 102-8 can be changed according to the operation mode that can be executed by the digital multi-function peripheral. In addition, a plurality of data sequences having different processing orders can be processed simultaneously. Hereinafter, the plurality of routers 103-1 to 103-9 are collectively referred to as a router 103.

なお、本実施形態では、データ処理装置の一例として、デジタル複合機のコントローラ１０００内の画像処理部１０１４を用いていることから入力データを画像データとしているが、画像データに限定されるものではない。   In this embodiment, as an example of the data processing apparatus, the image processing unit 1014 in the controller 1000 of the digital multi-function peripheral is used, so that the input data is image data. However, the present invention is not limited to image data. .

次に、図２におけるルータ１０３−１〜１０３−９の構成を説明する。   Next, the configuration of the routers 103-1 to 103-9 in FIG. 2 will be described.

図３は、図２におけるルータ１０３−１〜１０３−９の概略構成を示すブロック図である。なお、ルータ１０３−１〜１０３−９は同一の構成を有することから、代表してルータ１０３−５について説明する。   FIG. 3 is a block diagram showing a schematic configuration of the routers 103-1 to 103-9 in FIG. Since the routers 103-1 to 103-9 have the same configuration, the router 103-5 will be described as a representative.

ルータ１０３−５は、他のルータと接続するための複数の入出力ポート２０１−１〜２０１−３と、データ処理モジュール１０２と接続するための入出力ポート２０２とを有する。複数の入出力ポート２０１−１〜２０１−４，２０２のうち、入力ポートにはバッファ（Buffer）２０３−１〜２０３−４，２０５が接続されている。   The router 103-5 has a plurality of input / output ports 201-1 to 201-3 for connecting to other routers, and an input / output port 202 for connecting to the data processing module 102. Among the plurality of input / output ports 201-1 to 201-4, 202, buffers 203-1 to 203-4, 205 are connected to the input ports.

また、ルータ１０３−５は経路選択部２０４を有する。この経路選択部２０４は、所定の入力ポートから入力された画像データを所定の出力ポートへ転送する機能を有する。   The router 103-5 has a route selection unit 204. The route selection unit 204 has a function of transferring image data input from a predetermined input port to a predetermined output port.

また、ルータ１０３−５は、データ処理モジュール１０２に対する命令を発行する命令発行部２０６を有する。命令発行部２０６は、データ処理モジュール１０２への命令として、処理対象となる画像データを送信する。   In addition, the router 103-5 includes an instruction issuing unit 206 that issues an instruction to the data processing module 102. The command issuing unit 206 transmits image data to be processed as a command to the data processing module 102.

次に、図３における経路選択部２０４の構成を説明する。   Next, the configuration of the route selection unit 204 in FIG. 3 will be described.

図４は、図３における経路選択部２０４の概略構成を示すブロック図である。   FIG. 4 is a block diagram showing a schematic configuration of the route selection unit 204 in FIG.

経路選択部２０４は、クロスバー３０１と、調停部３０２と、転送制御部３０３と、５つの入力ポート３０４と、５つの出力ポート３０５とを備える。   The route selection unit 204 includes a crossbar 301, an arbitration unit 302, a transfer control unit 303, five input ports 304, and five output ports 305.

転送制御部３０３は、データ転送のための経路を、入力され画像データ（以下、「入力データ」とも呼ぶ）のアドレス情報から検索し、検索した経路の情報を調停部３０２に供給する。なお、データ処理モジュール１０２のアドレス情報は、データの送信先を識別するためのものである。   The transfer control unit 303 searches a route for data transfer from address information of input image data (hereinafter also referred to as “input data”), and supplies the searched route information to the arbitration unit 302. The address information of the data processing module 102 is for identifying a data transmission destination.

クロスバー３０１は、調停部３０２から供給された経路情報に基づいてデータ転送を行う。調停部３０２は、既知の調停回路であり、その説明を省略する。   The crossbar 301 performs data transfer based on the route information supplied from the arbitration unit 302. The arbitration unit 302 is a known arbitration circuit, and a description thereof is omitted.

次に、経路選択部２０４において実行されるアドレス情報によるデータ転送経路の決定方法について説明する。   Next, a method for determining a data transfer path based on address information executed in the path selection unit 204 will be described.

本実施の形態では、入力データのアドレス情報は、図示のように座標で表される。図２に示す画像処理部１０１４内のデータ処理モジュール１０２−１〜１０２−８のアドレス情報を図５に示す。   In the present embodiment, the address information of the input data is represented by coordinates as shown. FIG. 5 shows address information of the data processing modules 102-1 to 102-8 in the image processing unit 1014 shown in FIG.

図５において、Ｉ／Ｏモジュール１０１の座標４０１−１を（０，０）とする。そして、データ処理モジュール１０２−１の座標４０１−２を（０，１）、データ処理モジュール１０２−２の座標４０１−３を（０，２）とする。さらに、データ処理モジュール１０２−３の座標４０１−４を（１，０）、データ処理モジュール１０２−４の座標４０１−５を（１，１）、データ処理モジュール１０２−５の座標４０１−６を（１，２）とする。さらに、データ処理モジュール１０２−６の座標４０１−７を（２，０）、データ処理モジュール１０２−７の座標４０１−８を（２，１）、データ処理モジュール１０２−８の座標４０１−９を（２，２）とする。   In FIG. 5, the coordinates 401-1 of the I / O module 101 are (0, 0). The coordinate 401-2 of the data processing module 102-1 is (0, 1), and the coordinate 401-3 of the data processing module 102-2 is (0, 2). Further, the coordinate 401-4 of the data processing module 102-3 is (1, 0), the coordinate 401-5 of the data processing module 102-4 is (1, 1), and the coordinate 401-6 of the data processing module 102-5 is (1, 2). Further, the coordinate 401-7 of the data processing module 102-6 is set to (2, 0), the coordinate 401-8 of the data processing module 102-7 is set to (2, 1), and the coordinate 401-9 of the data processing module 102-8 is set to (2, 2).

このように、画像処理部１０１４内に配置されたモジュールに対して、当該モジュールを識別するための座標情報が割り当てられる。   As described above, coordinate information for identifying the module is assigned to the module arranged in the image processing unit 1014.

次に、経路選択部２０４が実行するデータ転送経路の決定処理の流れを説明する。   Next, a flow of data transfer path determination processing executed by the path selection unit 204 will be described.

図６は、経路選択部２０４が実行するデータ転送経路の決定処理の流れを示すフローチャートである。   FIG. 6 is a flowchart showing a flow of data transfer path determination processing executed by the path selection unit 204.

本実施形態では、入力データのアドレス情報を（Ｘ，Ｙ）で表し、決定処理を実行する経路選択部２０４を備えるルータ１０３に接続されているデータ処理モジュール１０２のアドレスを（ＸＡ，ＹＡ）として説明する。   In the present embodiment, the address information of the input data is represented by (X, Y), and the address of the data processing module 102 connected to the router 103 including the route selection unit 204 that executes the determination process is defined as (XA, YA). explain.

まず、経路選択部２０４は、入力データのアドレス情報（Ｘ，Ｙ）におけるＸが、データ処理モジュール１０２のアドレスにおけるＸＡと等しいか否かを判定する（ステップＳ５０１）。この判定の結果、Ｘ＝ＸＡであると判定した場合には、ステップＳ５０２に進む一方、Ｘ≠ＸＡであると判定した場合には、ステップＳ５０４へ進む。   First, the path selection unit 204 determines whether X in the address information (X, Y) of the input data is equal to XA in the address of the data processing module 102 (step S501). As a result of this determination, if it is determined that X = XA, the process proceeds to step S502, whereas if it is determined that X ≠ XA, the process proceeds to step S504.

ステップＳ５０２では、経路選択部２０４は、入力データのアドレス情報（Ｘ，Ｙ）におけるＹが、データ処理モジュール１０２のアドレスにおけるＹＡと等しいか否かを判定する。この判定の結果、Ｙ＝ＹＡであると判定した場合には、ステップＳ５０３へ進む一方、Ｙ≠ＹＡであると判定した場合には、ステップＳ５０７へ進む。   In step S <b> 502, the path selection unit 204 determines whether Y in the address information (X, Y) of the input data is equal to YA in the address of the data processing module 102. As a result of this determination, if it is determined that Y = YA, the process proceeds to step S503, whereas if it is determined that Y ≠ YA, the process proceeds to step S507.

ステップＳ５０３では、経路選択部２０４は、入力データを命令発行部２０６へ送信する（ステップＳ５０３）。この結果、命令発行部２０６は、ルータ１０３に接続されているデータ処理モジュール１０２に対して、入力データを送信する。   In step S503, the route selection unit 204 transmits the input data to the command issuing unit 206 (step S503). As a result, the command issuing unit 206 transmits input data to the data processing module 102 connected to the router 103.

ステップＳ５０４では、経路選択部２０４は、入力データのアドレス情報（Ｘ，Ｙ）におけるＸが、データ処理モジュール１０２のアドレスにおけるＸＡより大きいか否かを判定する。この判定の結果、Ｘ＞ＸＡであると判定した場合、経路選択部２０４は、（ＸＡ＋１，ＹＡ）のアドレスを有するデータ処理モジュール１０２に接続されたルータ１０３へ入力データを送信する（ステップＳ５０５）。一方、ステップＳ５０４の判定の結果、Ｘ＞ＸＡではないと判定した場合、経路選択部２０４は、（ＸＡ−１，ＹＡ）のアドレスを有するデータ処理モジュール１０２に接続されたルータ１０３へ入力データを送信する（ステップＳ５０６）。   In step S504, the route selection unit 204 determines whether X in the address information (X, Y) of the input data is greater than XA in the address of the data processing module 102. If it is determined that X> XA as a result of this determination, the path selection unit 204 transmits the input data to the router 103 connected to the data processing module 102 having the address (XA + 1, YA) (step S505). . On the other hand, as a result of the determination in step S504, if it is determined that X> XA is not satisfied, the route selection unit 204 sends the input data to the router 103 connected to the data processing module 102 having the address (XA-1, YA). Transmit (step S506).

ステップＳ５０７では、経路選択部２０４は、入力データのアドレス情報（Ｘ，Ｙ）におけるＹが、データ処理モジュール１０２のアドレスにおけるより大きいか否かを判定する。この判定の結果、Ｙ＞ＹＡであると判定した場合、経路選択部２０４は、（ＸＡ，ＹＡ＋１）のアドレスを有するデータ処理モジュール１０２に接続されたルータ１０３へ入力データを送信する（ステップＳ５０８）。一方、ステップＳ５０７の判定の結果、Ｙ＞ＹＡでないと判定した場合、経路選択部２０４は、（ＸＡ，ＹＡ−１）のアドレスを有するデータ処理モジュール１０２に接続されたルータ１０３へ入力データを送信する（ステップＳ５０９）。   In step S507, the path selection unit 204 determines whether or not Y in the address information (X, Y) of the input data is greater than the address in the data processing module 102. If it is determined that Y> YA as a result of this determination, the path selection unit 204 transmits the input data to the router 103 connected to the data processing module 102 having the address (XA, YA + 1) (step S508). . On the other hand, if it is determined in step S507 that Y> YA is not satisfied, the route selection unit 204 transmits the input data to the router 103 connected to the data processing module 102 having the address (XA, YA-1). (Step S509).

上記処理により、ルータ１０３の入力ポートから入力された画像データをアドレス情報をもとに５つの出力ポートから出力してデータ転送を行うことが可能となる。   With the above processing, image data input from the input port of the router 103 can be output from the five output ports based on the address information to perform data transfer.

次に、図３における命令発行部２０６の構成を説明する。   Next, the configuration of the instruction issuing unit 206 in FIG. 3 will be described.

図７は、図３における命令発行部２０６の概略構成を示すブロック図である。   FIG. 7 is a block diagram showing a schematic configuration of the instruction issuing unit 206 in FIG.

命令発行部２０６は、経路選択部２０４からの入力データ６０１をデータ処理モジュール１０２への命令として格納するキュー６０２を備える。また、命令発行部２０６は、キュー６０２の状態を示すキューステータス６０４を受信してデータ処理モジュール１０２に対する起床割り込み６０７を発行し、キュー６０２に対して省電力命令６０５を発行する命令制御部６０３を備える。データ処理モジュール１０２に対する命令は、キュー６０２から命令信号６０６を送信することにより行われる。   The command issuing unit 206 includes a queue 602 that stores input data 601 from the route selection unit 204 as a command to the data processing module 102. The instruction issuing unit 206 receives a queue status 604 indicating the state of the queue 602, issues a wakeup interrupt 607 to the data processing module 102, and issues an instruction control unit 603 that issues a power saving command 605 to the queue 602. Prepare. An instruction to the data processing module 102 is performed by transmitting an instruction signal 606 from the queue 602.

次に、データ処理モジュール１０２に対して行われる命令発行部２０６の命令発行処理の流れを説明する。   Next, a flow of instruction issue processing of the instruction issue unit 206 performed for the data processing module 102 will be described.

図８は、命令制御部６０３が実行する起床割り込み及び省電力命令の発行処理の流れを示すフローチャートである。   FIG. 8 is a flowchart showing a flow of wakeup interrupt and power saving command issuance processing executed by the command control unit 603.

図８において、まず、命令制御部６０３は、キュー６０２から受信したキューステータス６０４を解析してキュー６０２が空であるかを判定する（ステップＳ７０１）。キュー６０２が空でないと判定した場合には、キュー６０２が空になるまでステップＳ７０１を繰り返す。ステップＳ７０１の判定の結果、キュー６０２が空であると判定した場合、命令制御部６０３は、キュー６０２に対して省電力命令６０５を発行する（ステップＳ７０２）。   In FIG. 8, first, the instruction control unit 603 analyzes the queue status 604 received from the queue 602 and determines whether the queue 602 is empty (step S701). If it is determined that the queue 602 is not empty, step S701 is repeated until the queue 602 is empty. If it is determined in step S701 that the queue 602 is empty, the instruction control unit 603 issues a power saving instruction 605 to the queue 602 (step S702).

ステップＳ７０２の後、命令制御部６０３は、キュー６０２から受信したキューステータス６０４を解析してキュー６０２が空であるかを判定する（ステップＳ７０３）。キュー６０２が空であると判定した場合には、キュー６０２に命令が格納されるまでステップＳ７０３を繰り返す。ステップＳ７０３の判定の結果、キュー６０２が空でないと判定した場合、命令制御部６０３は、データ処理モジュール１０２に対して起床割り込み６０７を発行する（ステップＳ７０４）。   After step S702, the instruction control unit 603 analyzes the queue status 604 received from the queue 602 and determines whether the queue 602 is empty (step S703). If it is determined that the queue 602 is empty, step S703 is repeated until an instruction is stored in the queue 602. If it is determined in step S703 that the queue 602 is not empty, the instruction control unit 603 issues a wakeup interrupt 607 to the data processing module 102 (step S704).

このように、命令制御部６０３がキュー６０２内のデータ処理モジュール１０２のデータの格納状況に応じて、省電力命令６０５または起床割り込み６０７のいずれかを発行してデータ処理モジュール１０２の電力制御を行う。   As described above, the instruction control unit 603 issues either the power saving instruction 605 or the wake-up interrupt 607 according to the data storage status of the data processing module 102 in the queue 602 to control the power of the data processing module 102. .

図９は、図３におけるデータ処理モジュール１０２（１０２−１〜１０２−８）の概略構成を示すブロック図である。   FIG. 9 is a block diagram showing a schematic configuration of the data processing module 102 (102-1 to 102-8) in FIG.

データ処理モジュール１０２は、ルータ１０３内の命令発行部２０６から受信した命令信号６０６に対する処理を行う処理部８０１と、処理部８０１とパケット生成部８０３の電力を制御する電力制御部８０２と、パケット生成部８０３とで構成される。   The data processing module 102 includes a processing unit 801 that performs processing on the command signal 606 received from the command issuing unit 206 in the router 103, a power control unit 802 that controls the power of the processing unit 801 and the packet generation unit 803, and packet generation Part 803.

処理部８０１は、受信した命令信号６０６が通常処理の命令であると判断した場合、当該命令に対する処理を行う。そして、パケット生成部８０３は、処理部８０１の処理結果と次に行う処理命令と送信アドレス（アドレス情報）のパケットを生成して出力ポート８０６を介して送信する。   If the processing unit 801 determines that the received command signal 606 is a normal processing command, the processing unit 801 performs processing for the command. Then, the packet generation unit 803 generates a packet of the processing result of the processing unit 801, the next processing instruction to be performed, and a transmission address (address information), and transmits the packet via the output port 806.

また、処理部８０１は、受信した命令信号６０６が省電力命令であると判断した場合には、電力制御部８０２へ省電力命令を送信する。電力制御部８０２は省電力命令を受信すると、処理部８０１とパケット生成部８０３へ供給している電源８０５を停止（通電ＯＦＦ）する。   In addition, when the processing unit 801 determines that the received command signal 606 is a power saving command, the processing unit 801 transmits a power saving command to the power control unit 802. When receiving the power saving command, the power control unit 802 stops the power supply 805 supplied to the processing unit 801 and the packet generation unit 803 (energization OFF).

一方、電力制御部８０２は、ルータ１０３内の命令発行部２０６から起床割り込み６０７を受信すると、処理部８０１とパケット生成部８０３への電源８０５の供給を開始（通電ＯＮ）する。   On the other hand, when receiving the wake-up interrupt 607 from the instruction issuing unit 206 in the router 103, the power control unit 802 starts supplying power 805 to the processing unit 801 and the packet generation unit 803 (energization is turned on).

以上説明したように、第１の実施形態によれば、ルータ１０３がデータ処理モジュール１０２のデータの格納状況に応じて、省電力命令６０５または起床割り込み６０７のいずれかを発行してデータ処理モジュール１０２の電力制御を行う。これにより、ルーティングに対する制限のないＮｏＣ構造での各データ処理モジュールの電源制御が可能となりシステム省電力が可能となる。   As described above, according to the first embodiment, the router 103 issues either the power saving command 605 or the wake-up interrupt 607 according to the data storage status of the data processing module 102 and the data processing module 102. Power control is performed. As a result, it is possible to control the power supply of each data processing module with a NoC structure without restrictions on routing, and system power saving is possible.

［第２の実施形態］
本発明の第２の実施の形態は、上記第１の実施形態に対してデータ処理モジュール１０２の内部構成が異なるのみであり、その他の要素については同一であるから、それらの説明は省略する。 [Second Embodiment]
The second embodiment of the present invention is different from the first embodiment only in the internal configuration of the data processing module 102, and the other elements are the same, and thus the description thereof is omitted.

図１０は、本発明の第２の実施形態におけるデータ処理モジュール１０２の概略構成を示すブロック図である。   FIG. 10 is a block diagram illustrating a schematic configuration of the data processing module 102 according to the second embodiment of the present invention.

データ処理モジュール１０２は、ルータ１０３内の命令発行部２０６から受信した命令信号６０６に対する処理を行う処理部８０１と、処理部８０１とパケット生成部８０３のクロックを制御するクロック制御部９０１と、パケット生成部８０３とで構成される。   The data processing module 102 includes a processing unit 801 that performs processing on the command signal 606 received from the command issuing unit 206 in the router 103, a clock control unit 901 that controls clocks of the processing unit 801 and the packet generation unit 803, and packet generation Part 803.

処理部８０１は、受信した命令信号６０６が通常処理の命令であると判断した場合、当該命令に対する処理を行う。そして、パケット生成部８０３は、処理部８０１の処理結果と次に行う処理命令と送信アドレス（アドレス情報）のパケットを生成して出力ポート８０６を介して送信する。   If the processing unit 801 determines that the received command signal 606 is a normal processing command, the processing unit 801 performs processing for the command. Then, the packet generation unit 803 generates a packet of the processing result of the processing unit 801, the next processing instruction to be performed, and a transmission address (address information), and transmits the packet via the output port 806.

また、処理部８０１は、受信した命令信号６０６が省電力命令であると判断した場合には、クロック制御部９０１へ省電力命令を送信する。クロック制御部９０１は省電力命令を受信すると、処理部８０１とパケット生成部８０３へ供給するクロック９０２を停止（クロックオフ）する。   In addition, when the processing unit 801 determines that the received command signal 606 is a power saving command, the processing unit 801 transmits a power saving command to the clock control unit 901. When receiving the power saving command, the clock control unit 901 stops (clocks off) the clock 902 supplied to the processing unit 801 and the packet generation unit 803.

一方、クロック制御部９０１は、ルータ１０３内の命令発行部２０６から起床割り込み６０７を受信すると、処理部８０１とパケット生成部８０３へのクロック９０２の供給を開始（クロックオン）する。   On the other hand, when receiving the wake-up interrupt 607 from the instruction issuing unit 206 in the router 103, the clock control unit 901 starts supplying the clock 902 to the processing unit 801 and the packet generation unit 803 (clock on).

第２の実施形態によれば、上記第１の実施形態と同様に、ルーティングに対する制限のないＮｏＣ構造での各データ処理モジュールのクロック制御が可能となりシステム省電力が可能となる。   According to the second embodiment, similarly to the first embodiment, clock control of each data processing module in a NoC structure without restriction on routing is possible, and system power saving is possible.

上記第１及び第２の実施形態では、データ処理装置をデジタル複合機に適用した場合について説明したが、これに限られるものではく、携帯端末や電子機器に適用可能であることは云うまでも無い。   In the first and second embodiments, the case where the data processing apparatus is applied to a digital multi-function peripheral has been described. However, the present invention is not limited to this and can be applied to portable terminals and electronic devices. No.

１０２ データ処理モジュール
１０３ ルータ
２０４ 経路選択部
２０６ 命令発行部
３０３ 転送制御部
６０２ キュー
６０３ 命令制御部
８０１ 処理部
８０２ 電源制御部
８０３ パケット生成部 102 data processing module 103 router 204 route selection unit 206 instruction issue unit 303 transfer control unit 602 queue 603 command control unit 801 processing unit 802 power supply control unit 803 packet generation unit

Claims (6)

それぞれがデータ処理を行う複数のデータ処理モジュールと、前記複数のデータ処理モジュール間のデータ伝送を中継する複数のルータとを備えるデータ処理装置であって、
前記複数のルータはそれぞれ、
接続された前記データ処理モジュールにおけるデータの格納状況を判定する判定手段と、
前記判定手段による判定の結果に応じて、接続された前記データ処理モジュールに対して省電力命令または起床割り込みのいずれかを発行する発行手段とを備えることを特徴とするデータ処理装置。 A data processing device comprising a plurality of data processing modules each performing data processing and a plurality of routers relaying data transmission between the plurality of data processing modules,
Each of the plurality of routers is
Determining means for determining a data storage status in the connected data processing module;
A data processing apparatus comprising: an issuing unit that issues either a power saving instruction or a wake-up interrupt to the connected data processing module according to a determination result by the determination unit. 前記発行手段は、前記判定手段により前記データ処理モジュールにデータが格納されていない状態であると判定された場合は、前記データ処理モジュールに対して省電力命令を発行し、前記省電力命令を発行した後に、前記判定手段により前記データ処理モジュールにデータが格納されたと判定された場合は、前記データ処理モジュールに対して起床割り込みを発行することを特徴とする請求項１記載のデータ処理装置。   The issuing means issues a power saving instruction to the data processing module and issues the power saving instruction when the determining means determines that no data is stored in the data processing module. The data processing apparatus according to claim 1, further comprising: issuing a wake-up interrupt to the data processing module when the determination unit determines that data is stored in the data processing module. 前記データ処理モジュールの各々は、前記省電力命令を受信すると電源制御を行うことを特徴とする請求項１または２に記載のデータ処理装置。   The data processing apparatus according to claim 1, wherein each of the data processing modules performs power supply control when receiving the power saving command. 前記データ処理モジュールの各々は、前記省電力命令を受信するとクロック制御を行うことを特徴とする請求項１または２に記載のデータ処理装置。   3. The data processing apparatus according to claim 1, wherein each of the data processing modules performs clock control when receiving the power saving command. 前記複数のルータはそれぞれ、
入力データのアドレス情報に基づいて当該入力データの転送経路を決定する経路選択手段をさらに備えることを特徴とする請求項１乃至３のいずれか１項に記載のデータ処理装置。 Each of the plurality of routers is
4. The data processing apparatus according to claim 1, further comprising route selection means for determining a transfer route of the input data based on address information of the input data. それぞれがデータ処理を行う複数のデータ処理モジュールと、前記複数のデータ処理モジュール間のデータ伝送を中継する複数のルータとを備えるデータ処理装置の制御方法であって、
前記複数のルータのそれぞれが、接続された前記データ処理モジュールにおけるデータの格納状況を判定する判定工程と、
前記判定工程による判定の結果に応じて、接続された前記データ処理モジュールに対して省電力命令または起床割り込みのいずれかを発行する発行工程とを備えることを特徴とする制御方法。 A method for controlling a data processing apparatus, comprising: a plurality of data processing modules each performing data processing; and a plurality of routers that relay data transmission between the plurality of data processing modules,
Each of the plurality of routers determines a storage status of data in the connected data processing module; and
And a issuing step of issuing either a power saving instruction or a wake-up interrupt to the connected data processing module according to a result of the determination in the determination step.
JP2012230944A 2012-10-18 2012-10-18 Data processing apparatus and control method for the same Pending JP2014082713A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012230944A JP2014082713A (en) 2012-10-18 2012-10-18 Data processing apparatus and control method for the same
US14/375,995 US9614902B2 (en) 2012-10-18 2013-10-08 Data processing apparatus using network-on-chip technology and control method therefor
PCT/JP2013/077875 WO2014061621A1 (en) 2012-10-18 2013-10-08 Data processing apparatus using network-on-chip technology and control method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012230944A JP2014082713A (en) 2012-10-18 2012-10-18 Data processing apparatus and control method for the same

Publications (1)

Publication Number Publication Date
JP2014082713A true JP2014082713A (en) 2014-05-08

Family

ID=50488184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012230944A Pending JP2014082713A (en) 2012-10-18 2012-10-18 Data processing apparatus and control method for the same

Country Status (3)

Country Link
US (1) US9614902B2 (en)
JP (1) JP2014082713A (en)
WO (1) WO2014061621A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017142774A (en) * 2015-10-26 2017-08-17 エイチジーエスティーネザーランドビーブイ Fabric interconnection for memory banks by network-on-chip method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104753802A (en) * 2014-07-29 2015-07-01 李国� Router having cup trays
CN104917684A (en) * 2015-05-07 2015-09-16 深圳市国电科技通信有限公司 Intelligent routing interaction terminal based on electricity consumption information

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721444B1 (en) * 2006-08-29 2007-05-23 삼성전자주식회사 Network-on-chip power control device and method
KR101053903B1 (en) * 2007-10-19 2011-08-04 삼성전자주식회사 Voltage and frequency control device and method in network on chip
JP5214262B2 (en) 2008-01-30 2013-06-19 株式会社東芝 Semiconductor integrated circuit and power supply control method
US8379659B2 (en) 2010-03-29 2013-02-19 Intel Corporation Performance and traffic aware heterogeneous interconnection network
CN103109248B (en) * 2010-05-12 2016-03-23 松下知识产权经营株式会社 Repeater and chip circuit
US8402295B2 (en) * 2010-07-09 2013-03-19 Qualcomm Incorporated Techniques employing flits for clock gating
JP5585332B2 (en) * 2010-09-14 2014-09-10 日本電気株式会社 Fault tolerant system, master FT control LSI, slave FT control LSI and fault tolerant control method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017142774A (en) * 2015-10-26 2017-08-17 エイチジーエスティーネザーランドビーブイ Fabric interconnection for memory banks by network-on-chip method

Also Published As

Publication number Publication date
US9614902B2 (en) 2017-04-04
US20140379907A1 (en) 2014-12-25
WO2014061621A1 (en) 2014-04-24

Similar Documents

Publication Publication Date Title
US10205653B2 (en) Fabric discovery for a cluster of nodes
US10074053B2 (en) Clock gating for system-on-chip elements
US10140242B2 (en) General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network
US20140204735A1 (en) Automatic deadlock detection and avoidance in a system interconnect by capturing internal dependencies of ip cores using high level specification
Alimi et al. Network-on-Chip Topologies: Potentials, Technical Challenges
US20140115218A1 (en) ASYMMETRIC MESH NoC TOPOLOGIES
EP2720111A1 (en) Computer system, connection device, power supply control method, and power supply control program recording medium
JP2013200858A (en) Adaptive voltage scaling using serial interface
WO2014051778A1 (en) Adaptive packet deflection to achieve fair, low-cost, and/or energy-efficient quality of service in network on chip devices
US10554581B2 (en) Network on chip, communication control method, and controller
CN101533304B (en) Packet processing device, power-saving device, and power supply method
JP6157098B2 (en) Printing device
JP2014082713A (en) Data processing apparatus and control method for the same
KR100758983B1 (en) BALS-based network on chip and data transmission method
JP5245561B2 (en) Image processing apparatus and energy saving return method
KR101266805B1 (en) Controlling power consumption in a data processing apparatus
US11815941B2 (en) Peripheral component interconnect express device and operating method thereof
JP2014060686A (en) Semiconductor device
US11487695B1 (en) Scalable peer to peer data routing for servers
JP5747509B2 (en) Image forming apparatus and image forming system
Andújar et al. Powar: power-aware routing in hpc networks with on/off links
KR20060010383A (en) Control system and bus connection method consisting of main control part and sub control part
US20250278110A1 (en) System on chip and operating method thereof for selectively gating clock signal in low utilization
JP2019161582A (en) Information processing device, information processing method, and program
JP5051669B2 (en) ELECTRONIC DEVICE, ELECTRONIC DEVICE SYSTEM, ELECTRONIC DEVICE, ELECTRONIC DEVICE SYSTEM POWER CONSERVATION METHOD, AND POWER CONSERVATION PROGRAM THEREOF